数电练习题
一、填空题
1、与十进制数58对应的8421BCD 码是（01011000），对应的十六进制数是（3A ）。
2、已知函数∑=)11,9,7,5,4,3,1(),,,(D C B A Y ，则使Y = 0的最小项有（ 9 ）个。
3、一个3位移位寄存器，经过（ 3 ）个时钟脉冲后，3位串行输入数码全部存入寄存器；再经过（ 3 ）个时钟脉冲后可串行输出3位数码。
4、施密特触发器常用于对脉冲波形的（ 整形 ）
5、双极型三极管的三个极分别是（ ）、（ ）和（ ）。
6、滤波通常是利用（）或（）的能量存储功能来实现的。
7、三端式集成稳压器中的“三端”指的是（ ）、（ ）和（ ）三个端子。
8、函数 11111Y =⊕⊕⊕⊕ = （1 ）。
9、使函数
(,,)Y A B C AB AC =+ 取值为1的最小项有（ 3 ）个。 10、函数L （A 、B 、C 、D ）=∑m （5、7、13、14）+∑d （3、9、10、11、15）的最简与或表达式为：L =（ ）。
11、右图为某函数的卡诺图，
其最简与或式为（ ），
最简与非式为（ ）。
12、n 位地址码的数据选择器可以从（ ）个输入信号中选择一个送到输出端。
13、2n 选1 数据选择器有（ ）位地址码。
14、信息可随时写入或读出，断电后信息立即全部消失的存储器是（ RAM ）。
15、编码电路和译码电路中，（编码）电路的输出是二进制代码。
16、集成电路的规模大小是由集成度的高低决定的，根据集成度的高低，集成电路可分为（）、（）、（）和（）四种类型。
二、选择题
1、TTL 三态门电路如图5所示，其输出函数F 为（ ）。
A 、AB
B 、CD
C 、高阻态
D 、低阻态
2、一位二进制数a ，b 进行比较，若a ＝b ，则其输出为（ ）。
A 、b a
B 、b a
C 、b a ⊕
D 、b a ⊕
3、若ABCDE 为最小项，则它有逻辑相邻项个数为（ ）
A 、5
B 、52
C 、58
D 、32
4、下列门电路属于双极型的是（ ）
A 、OC 门
B 、PMOS
C 、NMOS
D 、CMOS
5、TTL 异或门，输入端悬空意味着（ ）
A 、0电平
B 、1电平
C 、随意值
D 、接电源电压
6、在以下各种电路中，属于组合电路的有（ ）。
A 、RAM
B 、触发器
C 、寄存器
D 、数据分配器
7、下列触发器中不能用于移位寄存器的是（ ）。
A 、D 触发器
B 、JK 触发器
C 、基本RS 触发器
D 、T 触发器
8、设集成十进制加法计数器的初态为Q 3Q 2Q 1Q 0＝1001，则经过55个CP 脉冲以后计数器的状态为（ ）
A 、0000
B 、0100
C 、0101
D 、1001
9、寄存器没有（ ）功能。
A 、移位
B 、比较
C 、并/串转换
D 、计数
10、CMOS 逻辑电路是以（ ）为基础的集成电路。
A 、NMOS 管
B 、三极管
C 、PMOS 管
D 、NMOS 管和PMOS 管
11、下列描述不正确的是（ ）
A 、触发器具有两种状态，当Q=1时触发器处于1态。
B 、时序电路必然存在状态循环
C 、异步时序电路的响应速度比同步时序电路的响应速度慢
D 、边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象。
12、逻辑函数表示式为∑=)14,12,6,4,2,0()
,,,(D C B A F ，约束条件为0=+CD A D C ，则化
简后的最简与或式为（ ）
A . D
B A F += B.D B D A F += C. B A F += D. D AB D B A D B A F ++=
13、(71)8相应的余3码应为( )
A.01010111
B.01110001
C .10001010 D.10100100
14、如图所示逻辑电路中，已知A 为1态，当C
时钟脉冲到来后，JK 触发器具备( )功能。
A. 置0
B. 置1
C. 不定 D . 计数
15、时钟有效边沿到来时，输出状态和输入信号
相同的触发器叫（ ）。
A ．RS 触发器
B ．D 触发器
C ．T 触发器
D ．JK 触发器
16、下列描述不正确的是( )
A.维持阻塞D 触发器与D 触发器具有相同的特征方程
B .主从JK 触发器由两个JK 触发器构成
C.主从JK 触发器从触发器具有一次翻转性
D.上面描述至少有一个不正确
17、时序逻辑电路的一般结构由组合电路与（ ）组成。
A ．全加器
B ．存储电路
C ．译码器
D ．选择器
18、多谐振荡器与单稳态触发器的区别之一是( )
A.前者有2个稳态，后者只有1个稳态
B.前者没有稳态，后者有2个稳态
C .前者没有稳态，后者只有1个稳态
D.两者均只有1个稳态，但后者的稳态需要一定的外界信号维持
19、555构成的单稳态触发器的触发脉冲宽度t i 与暂稳态维持时间t w 之间应满足( )。
A. t i < B. t i =t w C. t i >>t w D . 没有关系 20、为产生一个定时脉冲,应采用（ ） A .单稳态触发电路 B.施密特触发器 C.自由多谐振荡电路 D.计数器 三、判断题 1、（T ）若左移移位寄存器的现态为Q 0Q 1Q 2Q 3 = 1101，则其次态应为1011或1010。 2、（F ）若右移移位寄存器的现态为Q 0Q 1Q 2Q 3 = 1101，则其次态应为1110或1011。 3、（F ）若AX+C=AX+D ，则C=D 。 4、（T ）连续“同或”111个0的结果是0。 5、（F ）“TTL ”电路的含义是三极管－三极管逻辑电路，因此，TTL 电路全部是由三极管构成的，而与二极管等其它元件无关。 6、（T ）在计数器电路中，同步置零与异步置零的区别在于置零信号有效时，同步置零还需要等到时钟信号到达时才能将触发器置零，而异步置零不受时钟的控制。 7、（F ）在计数器中，只有同步计数器才能实现对输入时钟信号的分频功能。 8、（T ）若AB=0，则有B A B A +=⊕。 9、（F ）液晶显示器同LED 数码管一样，只要通电，就能够显示字型。 10、（T ）RS 触发器的“不定”状态指的是当输入R 、S 从“同时有效”变为“同时无效”后，触发器的状态不能确定。 四、逻辑式化简 1、用公式法化简逻辑函数： CD D AC ABC C A Y +++= 2、用卡诺图法化简逻辑函数D C A D C A C B A D C ABD ABC Y +++++= 五、分析设计题 1、课本P224的8.24题： 要求：（1）画出X 和Y 真值表或卡诺图； （2）求出X 和Y 的逻辑式； （3）用74LS138实现X 的逻辑式； （4）用74LS151实现Y 的逻辑式； 2、JK 触发器及CP 、J 、K 、D R 的波形分别如图37（a ）、（b ）所示，试画出Q 端的波形。（设Q 的初态为“0”） R J K D R CP 解：Q 端的波形如图37－1： 3、D 0”） R D 解：Q 端的波形如下图所示： Q D CP D R 4、分析下图中的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。 5、试用一片集成同步十六进制计数器74LS161和与非门接成11进制计数器。（74LS161的功能表见表3）要求：根据图10分别用置数法和置零法实现连接。 北京理工大学数电期末试卷(含答案) 课程编号：ELC06011 北京理工大学2010-2011学年第二学期 2009级数字电子技术基础B 期末试题A 卷 注：试题答案必须书写在答题纸上，在试题和草稿纸上答题无效。 班级 学号 姓名 成绩 一、（20分）填空 1．在如下门电路中，哪些输出端能够直接互连 bcde 。若输出端不能互连，为什么？ 输出都呈现低阻抗，如果相连，如果一个门工作在高电平， 一个门工作在低电平，会使两个门内部形成过电流而损坏器件67 a ） 普通TTL 门电路；b ）普通CMOS 门电路；c ）OC 门；d ）三态输出门； e ）OD 门。 2．一个4位D/A 转换器的分辨率为 1/15 1/（2^n-1） ，若参考电压V REF = 6V ，当输入码为0110时，输出电压为 6/16*(8*0+4*1+2*1+1*0)=2 V 。 3．存储容量为2K ×8位的随机存储器，地址线为 11（2的几次方就是十几根） 根，数据线为 8 根；若用1K ×4位的RAM 来实现上述存储容量，需要4 片。 4．A/D 转换器一般需要经过采样、保持、 量化 、 编码 4个过程。 5．单稳态触发器输出脉冲的频率取决于 ，输出脉冲的宽度取决于 。 6．施密特触发器有 2 个稳定状态，单稳态触发器有 1 个稳定状态，多谐振荡器 0 个稳定状态。 7．ROM 设计的组合逻辑电路如图T1所示，写出逻辑函数0Y 和1Y 的表达式。 0Y = ∑(m1,m2,m6) ，1Y = ∑(m0,m1,m5) 。 A B 0Y 1 Y 0123C 4567 图T1 二、（10分） 将下列各式化简为最简与或式，方法不限。 1．CD D AC ABC C A F 1+++= 2．CD B BCD A C B A D C AB F 2+++=，约束条件：B ? C ?+A ?CD ?=0 答案略 三、（10分） 已知图T3中（a ）（b ）（c ）为TTL 门电路，（d ）（e ）为CMOS 门电路，分别写出各电路的输出状态（0或1或高阻）或输出表达式。 V Ω 1001 Y A B C D R V CC 2 IL V 3 Y IH V 0 （a ） 高电平 V L 代表低电平（b ）cmos ，ABCD （c ）高阻 《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。 12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。 数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器 的Q 和Q1的表达式，并画出其波形。 图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2ABCF 2求： （1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解： （1）化简该 函数为最简与或式： 解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分 分 分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分 分分分 填对卡诺图圈对卡诺图-----------2分 由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分 （2）画出用两级与非门实现的最简与或式电路图： 则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6． 方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分） 第1章习题答案 1-1．按照集成度分类，试分析以下集成器件属于哪种集成度器件：（1）触发器；（2）中央处理器；（3）大型存储器；（4）单片计算机；（5）多功能专用集成电路；（6）计数器；（7）可编程逻辑器件。 解：（1）小规模；（2）大规模；（3）超大规模；（4）超大规模；（5）甚大规模；（6）中规模；（7）甚大规模。 1-2．将下列十进制数转换为二进制数、八进制数和十六进制数。 （1）45（2）78（3）25.125 （4）34.25 （5）65 （6）126 解：（1）(45)10=(101101)2=(55)8=(2D)16（2） (78)10=(1111000)2=(170)8=(78)16（3） (25.125)10=(11001.001)2=(170.1)8=(78.2)16（4） (34.25)10=(100010.01)2=(42.2)8=(22.4)16（5） (65)10=(1100101)2=(145)8=(65)16（6） (126)10=(1111110)2=(176)8=(7E)16 1-3．将下列十六进制数转换为二进制数和十进制数。解：（1）(49)16=(1001001)2=(73)10（2）(68)16=(1101000)2=(104)10（3）(22.125)16=(1100101)2=(145)10（4） (54.25)16=(1010100.00100101)2=(84.14453125)10（5）(35)16=(110101)2=(53)10（6）(124)16=(100100100)2=(292)10 1-4．将下列八进制数转换为二进制数和十进制数。 解：（1）(27)8=(010111)2=(23)10（2）(56)8=(101110)2=(46)10（3）(12.34)8=(1010.011100)2=(10.4375)10（4）(74.25)8=(111100.010101)2=(84.328125)10（5）(35)8=(11101)2=(29)10（6）(124)8=(1010100)2=(84)10 1-5．将下列二进制数转换为十六进制数、八进制和十进制数。 解：（1）(1110001)2=(71)16=(161)8=(113)10（2）(10101.001)2=(15.2)16=(25.1)8=(21.125)10（3）(10111.1101)2=(17.D)16=(27.64)8=(23.8125)10（4）(10001)2=(11)16=(21)8=(17)10（5）(1010101)2=(55)16=(125)8=(85)10 1-6．试求出下列8421BCD码对应的十进制数。 解：（1）(111001)8421BCD=(39)10（2）(1001.0010)8421BCD=(9.2)10（3）(10111.1000)8421BCD=(17.8)10（4）(100001)8421BCD=(21)10（5）(1010101.00100111)8421BCD=(55.27)10 1-7．试求出下列5421BCD码对应的十进制数。 解：（1）(111001)5421BCD=(36)10（2）(1000.0011)5421BCD=(5.3)10（3）(10100.1100)5421BCD=(14.9)10（4） 课程编号：ELC06011 理工大学2010-2011学年第二学期 2009级数字电子技术基础B 期末试题A 卷 注：试题答案必须书写在答题纸上，在试题和草稿纸上答题无效。 班级 学号 成绩 一、（20分）填空 1．在如下门电路中，哪些输出端能够直接互连 bcde 。若输出端不能互连，为什么？ 输出都呈现低阻抗，如果相连，如果一个门工作在高电平， 一个门工作在低电平，会使两个门部形成过电流而损坏器件67 a ） 普通TTL 门电路；b ）普通CMOS 门电路；c ）OC 门；d ）三态输出门； e ）OD 门。 2．一个4位D/A 转换器的分辨率为 1/15 1/（2^n-1） ，若参考电压V REF = 6V ，当输入码为0110时，输出电压为 6/16*(8*0+4*1+2*1+1*0)=2 V 。 3．存储容量为2K ×8位的随机存储器，地址线为 11（2的几次方就是十几根） 根，数据线为 8 根；若用1K ×4位的RAM 来实现上述存储容量，需要 4 片。 4．A/D 转换器一般需要经过采样、保持、 量化 、 编码 4个过程。 5．单稳态触发器输出脉冲的频率取决于 ，输出脉冲的宽度取决于 。 6．施密特触发器有 2 个稳定状态，单稳态触发器有 1 个稳定状态，多谐振荡器 0 个稳定状态。 7．ROM 设计的组合逻辑电路如图T1所示，写出逻辑函数0Y 和1Y 的表达式。 0Y = ∑(m1,m2,m6) ，1Y = ∑(m0,m1,m5) 。 A B 0Y 1 Y C 图T1 二、（10分） 将下列各式化简为最简与或式，方法不限。 1．CD D AC ABC C A F 1++ += 2．CD B BCD A C B A D C AB F 2+++=，约束条件：B ? C ?+A ?CD ?=0 答案略 三、（10分） 已知图T3中（a ） （b ）（c ）为TTL 门电路，（d ）（e ）为CMOS 门电路，分别写出各电路的输出状态（0或1或高阻）或输出表达式。 V 1 Y A B C D 2 V 3 Y V 0 （a ） 高电平 V L 代表低电平（b ）cmos ，ABCD （c ）高阻 4 Y A B 5 Y IH V （d ） CMOS 高阻 （e ）高电平 图T3 四、（10分） 通信071?5 班 20 08?20 09 学年第二学期 《数字电子技术基础》 课试卷试卷 类型：A ■卷 单项选择题(每小题2分，共24 分) 1、 8421BCD 码01101001.01110001转换为十进制数是： A : 78.16 B : 24.25 C : 2、 最简与或式的标准是： (c ) A:表达式中乘积项最多，且每个乘积项的变量个数最多 变量个数最多 C:表达式中乘积项最少，且每个乘积项的变量个数最少 变量个数最多 3、 用逻辑函数卡诺图化简中，四个相邻项可合并为一项 A :消去1个表现形式不同的变量，保留相同变量 B:消去2个表现形式不同的变量，保留相同变量 C :消去3个表现形式不同的变量，保留相同 D:消去4个表现形式不同的变量，保留相同变量 4、 已知真值表如表 1所示，则其逻辑表达式为： A: A ? B ? C B: AB + BC C: AB + BC D: ABC (A+B+C ) 5、 函数 F(A ， A: F(A,B,C)= B: F(A,B,C)= C: F(A,B,C)= D: F(A,B,C)= B ，C)=AB+BC+AC 的最小项表达式为: E m E m E m E m (0， (3， (0， (2， 2, 5, 2, 4, 4) 6， 3， 6， 7) 4) 7) 6、 欲将一个移位寄存器中的二进制数乘以( A: 32 B : 10 7、 已知74LS138译码器的输入三个使能端( E 1=1， 是：(C ) A :::: (c 69.71 ，它能: 变量 32) 10需要 n 1 n = Q ，JK 触发器的J 、K 取值应是: B: J=0， K=1 (B ) B :集电极开路门 D : 54.56 B :表达式中乘积项最少，且每个乘积项的 D:表达式中乘积项最多，且每个乘积项的 (B ) (B ) ( C : _ E 2A =E 2B = 0 ) )个移位脉冲。 D : 6 _ _ A 2A 1A O =011，则输岀 丫厂?丫0 时，地址码 8、 要实现Q =Q A: J=0， K=0 9、 能够实现线与功能的是： A: TTL 与非门 10、 个四位串行数据，输入四位移位寄存器，时钟脉冲频率为 输岀。 A : 8ms B : 4ms 11、 表2所列真值表的逻辑功能所表示的逻辑器件是： A B C D (D ) C: J=1， K=0 D : J=1， K=1 C :三态逻辑门 1kHz ，经过 D : CMOS 逻辑门 B )可转换为4位并行数据 译码器 选择器 优先 编码器 比 较器 输入 I 7 I 6 I 5 I 4 I 3 I 2 I 1 12、 A: B: C: D: 图1所示为2个4位二进制数相加的串 11000 11001 10111 10101 接全力X 器逻辑电路图X 运算后 的 0 0 0 0 0 0 0 1 0 0 0 0 0 X 1 0 0 图 31 0 0 (A ) 数字电子技术试卷(1) 一．填空（16） 1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。 2．是8421BCD 码，其十进制为 861 。 3．逻辑代数的三种基本运算是 与 ， 或 和 非 。 4．三态门的工作状态是 0 ， 1 ， 高阻 。 5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。 6．施密特触发器的主要应用是 波形的整形 。 7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为 。 8．实现A/D 转换的主要方法有 ， ， 。 二．判断题（10） 1．BCD 码即8421码 （ 错 ） 2.八位二进制数可以表示256种不同状态。 （ 对 ） 3．TTL 与非门与CMOS 与非门的逻辑功能不一样。 （ ） 4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。 （对 ） 5．计数器可作分频器。 （ 对 ） 三．化简逻辑函数（14） 1．用公式法化简- - +++=A D DCE BD B A Y ，化为最简与或表达式。 解；D B A Y +=- 2．用卡诺图化简∑∑= m d D C B A Y ），，，，（）＋，，，， （84210107653),,,(，化为最简与或表达式。 四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。（15） 解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。 五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15) 安 徽 建 筑 大学 试 卷（ A 卷） 第 1 页 共 6 页 （ 2014—2015学年第2 学期 ） 适用年级专业：电气、自动化、测控专业 注 ：学 生 不 得 在 草 稿 纸 上 答 题，答 题 不 得 超 出 框 （ ）3.下图所示施密特触发器电路中，它的回差电压等于多少 A.2v B.5v C.4v D.3v （ ）4.请判断以下哪个电路不是时序逻辑电路： A.计数器 B.寄存器 C.数据比较器 D.触发器 （ ）5.某电路的输入波形 Ui 和输出波形Uo 如下图所示，则该电路为： A.施密特触发器 B.反相器 C.单稳态触发器 D.JK 触发器 （ ）6.已知逻辑函数 C B C A AB Y '+'+= 与其相等的函数为： A.AB B. C A AB '+ C.C B AB '+ D.C AB + ( )7.下列触发器中上升沿触发的是（ ）。 A.主从RS 触发器； B.JK 触发器； C.T 触发器； D.D 触发器 （ ）8.下列几种A/D 转换器中，转换速度最快的是。 A.并行A/D 转换器 B.计数型A/D 转换器 C.逐次渐进型A/D 转换器 D.双积分A/D 转换器 （ ）9．单稳态触发器的输出脉冲的宽度取决于（ ） A ．触发脉冲的宽度 B ．触发脉冲的幅度 C ．电路本身的电容、电阻的参数 D ．电源电压的数值 （ ）10. 指出下列电路中能够把串行数据变成并行数据的电路是（ ）。 A ．JK 触发器 B ．3/8线译码器 C ．移位寄存器 D ．十进制计数器 三、逻辑函数化简及形式变换：（共15分,每题5分） 1.（代数法化简为最简与或式）CD ACD ABC C A F +++'='1 2.（卡诺图法化简逻辑函数） υ 数字电子技术试卷试题答案汇总(完整版) 数字电子技术基础试卷试题答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是 ， ， 。 2、逻辑代数中三个基本运算规 则 ， ， 。 3、逻辑函数的化简有 ， 两种方法。 4、A+B+C= 。 5、TTL 与非门的u I ≤U OFF 时，与非门 ，输出 ，u I ≥U ON 时，与 非门 ，输出 。 6、组合逻辑电路没有 功能。 7、竞争冒险的判断方法 ， 。 8、触发器它有 稳态。主从RS 触发器的特性方 程 ， 主从JK 触发器的特性方程 ，D 触发器的特性方 程 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说法正确的是 （ ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。 6、下列说法正确的是 （ ） A 、同步触发器没有空翻现象 B 、同步触发器能用于组成计数器、移位寄存器。 C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ ） A 、异步计数器的计数脉冲只加到部分触发器上 B 、异步计数器的计数脉冲 同时加到所有触发器上 C 、异步计数器不需要计数脉冲的控制 8、下列说法是正确的是 （ ） 1、3线–8线译码器分析 【习题】分析图P4–5所示电路，写出F1、F2、F3的函数表达式。 图P4–5 （1）3线–8线译码器特性： Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A 0021044210 1121055210 2221066210 3321077210 ==== ==== ==== ====（2）利用3线–8线译码器特性写函数表达式： CBA D A B C D A B C D m m m m m m Y Y Y F + ? + ? ? ? = + + = ? ? = ? ? = 7 4 1 7 4 1 7 4 1 1 2、3线–8线译码器设计 【例4–9】用译码器实现一组多输出函数 F AB BC AC F AB BC ABC F AC BC AC 1 2 3 =++ =++ =++ ? ? ? ? ? （1）将输出函数写成最小项表达式，并进行变换： 7 5 4 1 7 5 4 1 7 5 4 1 1 ) ( ) ( ) ( Y Y Y Y m m m m m m m m ABC C B A C B A C B A C B B A C B A A C C B A AC C B B A F ? ? ? = ? ? ? = + + + = + + + = + + + + + = + + = （2）画实现电路： 3、触发器电路状态转移方程 【习题】 （1）A Q A AQ J n n =+=11 B Q B BQ K n n =+=11 ][][111111↓?+=+=+CP BQ Q A Q K Q J Q n n n n n （2）n Q A D 2⊕= ][][22212↑?+=⊕==+CP Q A Q A Q A D Q n n n n 4、小规模时序逻辑电路分析 【例6–1】参见教材。 诚信应考,考试作弊将带来严重后果！ 华南理工大学期末考试 《数字电子技术》试卷A 注意事项：1. 考前请将密封线内填写清楚； 2. 所有答案请直接答在试卷上(或答题纸上)； 3．考试形式: 闭卷； 。 题号一二三四总分 得分 评卷人 一. 单项选择题：（在每小题的备选答案中选出一个正确的答案，并将正确答案 10 题号 123456789 答案 1 A.10000000 B. 000100101000 C.100000000 D.100101000 2.已知函数F的卡诺图如图1-1, 试求其最简与 或表达式 3. 已知函数的反演式为，其 原函数为（）。 A． B ． C． D． 4．对于TTL数字集成电路来说，下列说法那个是错误的： （A）电源电压极性不得接反，其额定值为5V； （B）不使用的输入端接1； （C）输入端可串接电阻，但电阻值不应太大； （D）OC门输出端可以并接。 5．欲将正弦信号转换成与之频率相同的脉冲信号，应用 A.T，触发器 B.施密特触发器 C.A/D转换器 D.移位寄存器 6．下列A/D转换器中转换速度最快的是（）。 A.并联比较型 B.双积分型 C.计数型 D.逐次渐近型 7. 一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有（）个。 A. 10 B. 11 C. 12 D. 8 8.如图1-2，在TTL门组成的电路中，与非门的输入电流为I iL≤–1mA?I iH≤20μA。G1输出低电平时输出电流的最大值为I OL(max)=10mA，输出高电平时最大输 出电流为I OH(max)=–0.4mA 。门G1的扇出系数是（）。 A. 1 B. 4 C. 5 D. 10 9.十数制数2006.375转换为二进制数是： A. 11111010110.011 B. 1101011111.11 C. 11111010110.11 D. 1101011111.011 10. TTL或非门多余输入端的处理是: A. 悬空 B. 接高电平 C. 接低电平 D.接”1” 二.填空题(每小题2分，共20分) 1.CMOS传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将______________。 2. 写出四种逻辑函数的表示方法： _______________________________________________________________; 3.逻辑电路中,高电平用1表示,低电平用0表示,则称为___逻辑; 4. 把JK触发器改成T触发器的方法是_____________。 5.组合逻辑电路是指电路的输出仅由当前的_____________决定。 6.5个地址输入端译码器，其译码输出信号最多应有_____________个。 7.输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做_____________。8．一片ROM有10根地址线，8根数据输出线，ROM共有________个存储单元。9．N个触发器组成的计数器最多可以组成_____________进制的计数器。 8.基本RS触发器的约束条件是_____________。 三．电路分析题（36分） 1.图3-1(a)所示电路, 移位寄存器原来的数据是，数据从Di顺序输入到移位寄存器,试问: (1) 在图3-1(b)所示输入波形作用下,在T1到T2期间,输出端X、Y的波形? (2) 该电路的逻辑功能?（12分） 系：_____________ 专业：_______________ 班级：_________ 准考证号： 姓名：_____________ 期 末 考 试 试 题 （卷） 密 封 线 密 封 线 以 内 不 准 作 任 何 标 记 密 封 线 8、要使JK 触发器处于计数状态，则必须使（ ） A.J=K=1 B.J=K=0 C.J=0，K=1 D.J=1，K=0 9、下列触发器中没有计数功能的是（ ） A.RS 触发器 B.T 触发器 C.JK 触发器 D.T ˊ触发器 10、组合电路中的冒险，偏“0”冒险Y = （ ） 二、填空题：（请在答题纸答题）（每空2分，共30分） 1、逻辑函数的表示方法有___________、___________、___________、___________、___________五种形式。 2、组合电路中的冒险，偏“1”冒险Y = ___________，偏“0”冒险Y = ___________。 3、不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。 4、一个4选1的数据选择器，应具有_____个地址输入端______个数据输入端。 5、时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。 6、计数器按CP 脉冲的输入方式可分为___________和___________。 三、化简题（请在答题纸答题）（每小题5分，共10分） 1、用公式证明等式，()()AB AB A B A B +=++ 2、用卡诺图化简函数为最简单的与或式（画图）。 (0,1,3,4,5,7,)Y m =∑ 四、根据已知条件，画出输出波形（请在答题纸答题）（每题10分，共20分） 1、已知逻辑门与输入波形，作出Y 的波形 Y A 电子线路分析与实践2期末复习辅导 2010年10月 练习题 一、填空题 1.(11011)2 =（________）10 2.8421BCD 码的1000相当于十进制的数值 。 3．格雷码特点是任意两个相邻的代码中有_______位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_________互换，_________互换，_________互换，就得到F 的反函数F 。 5．二极管的单向导电性是外加正向电压时 ，外加反向电压时 。 6．晶体三极管作开关应用时一般工作在输出特性曲线的 饱和 区和 截止 区。 7．TTL 三态门的输出有三种状态：高电平、低电平和 状态。 8. 集 电极开路门的英文缩写为 OC 门，工作时必须外加 和 。 9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较 。 10． 输出n 位代码的二进制编码器，一般有 __________个输入信号端。 11．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与 当前输入状态 有关，而且与 输出的原始状态 有关。 13．与非门构成的基本RS 锁存器的特征方程是 S+ n Q R ，约束条件是 。 14．时序逻辑电路中，按照触发器的状态是否同时发生变化可分为 和 。 15．JK 触发器当J =K =________时，触发器Q n+1=Q n 。 16．用555定时器构成的多谐振荡器，若充放电回路中有电阻、电容，则该多谐振荡器形成的脉冲周期T ___0．7(R1+2R2)C ____。 17．A/D 转换需要经过 采样 、 保持 、 量化 和 编码 四个步骤。 18．根据D/A 转换器分辨率计算方法，4位D/A 转换器的分辨率为 6.7% 。 19．DAC 的转换精度包括 分辨率 和 转换误差 。 20．为使采样输出信号不失真地代表输入模拟信号，采样频率f s 和输入模拟信号的最高频率f i max 的关系是 。 21．在A/D 转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称采样。 22．在A/D 转换中，用二进制码表示指定离散电平的过程称为 量化 。 23．CPLD 的含义是 。 二、选择题 1. 十进制数85转换为二进制数为（ ） A ．1001011 B ．1010011 C ．1100101 D ．1010101 2. 二进制数11011转换为十进制数为（ ） A ．32 B ．27 C ．64 D ．128 4. 8421BCD 码110011．001表示十进制为（ ） A ．33.2 B ．51.0125 C ．63.2 D ．51.2 5．在下列一组数中，与2)111001(相等的数是（ ） A ．16)34( B ．（65）8 C ． 10 )57( 一、 时序逻辑电路与组合逻辑电路不同， 其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输 出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电路 两大类。 四、试分析图 T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程 和输出方程，画出电路的状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 1001 1 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程： 10Y Q Q = 状态图：功能：同步三进制计数器 五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D触发器，用状态000到100构成五进制计数器。 （1）状态转换图 （2）状态真值表 （3）求状态方程 （4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。 解：触发器的驱动方程 2 0010210 10 21 1 J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程 1 20 0 1 10 101 1 2 210 n n n Q Q Q Q Q Q Q Q Q Q Q Q + + + = =+ = ? ?? ? ? ?? 输出方程 2 Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 输出方程 状态方程 状态转换图如图 A7.3所示 01 J X Q =⊕01 K= 10 J X Q =⊕ 1 1 K= 10 () Z X Q Q =⊕? 1 0000010 () n Q J Q K Q X Q Q +=+=⊕ 1 1111101 () n Q J Q K Q X Q Q +=+=⊕? 北京工业大学实验学院2013---2014学年第1学期 数字电子技术I （A）卷课程试卷 适用专业：电子信息工程考试方式:（闭卷）考试时间：2013年12月30日 班级学号： _______________ 姓名：成绩___________ ⑵试题请做在规定处；装订的试卷不得随意拆散，自行拆散成绩以零分记 一、选择题（每小题2分，共20 分） （D ）1. N个触发器可以构成最大计数长度为________________ 。 A、N B、2N C、N2 D、2N （C ）2.下列几种门电路中，输出端可实现线与功能的电路是__________________ 。 A、传输门 B、异或门 C、OD门 D、三态门 （A ）3.下列描述不正确的是_______________ 。 A、时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 B、寄存器只能存储小量数据，存储器可存储大量数据。 C、主从JK触发器主触发器具有一次翻转性。 D、将移位寄存器首尾相连可构成环形计数器。 （D ）4.在四变量卡诺图中，逻辑上不相邻的一组最小项为__________________ 。 A、m 1 与m 3 B、m 4 与m 6 C、m 0 与m 8 D、m 2 与m 8 （D ）5.已知逻辑函数Y AB AC BC，与其相等的函数为________________________ 。 A、AB B、AB AC C、AB BC D、AB C （A ）6.电路如下图（（图中为下降沿JK触发器），触发器当前状态Q3Q2Q1为101 ”, 请问时钟作用下，触发器下一状态为______________ 。 A、“110” B、“100”“010” D、“ 000” 1．将二进制数化为等值的十进制和十六进制： (1100101)2=( 101 )10 =( 65 )16 2．写出下列二进制数的原码和补码： (-1011)2=( 11011 )原=( 10101 )补 Y的电平依次为3．输出低电平有效的3线– 8线译码器的输入为110时,其8个输出端0 7~Y 10111111 。 *； 4．写出J、K触发器的特性方程：Q Q+ = Q K J 5. TTL集电极开路门必须外接__上拉电阻______才能正常工作。 1．余3码10001000对应的8421码为（A ）。 A．01010101 B.10000101 C.10111011 D.11101011 2.使逻辑函数) B A B =为0的逻辑变量组合为( D ) C + + F+ (C A ' ' )( ' ' )( A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=110 3．标准或-与式是由（ C ）构成的逻辑表达式。 A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 4. 由或非门构成的基本R、Ｓ触发器，则其输入端R、S应满足的约束条件为（B）。 Ａ. R+S=０Ｂ. RS=０Ｃ. R+S=１Ｄ.RS=１ 5．一个8选一数据选择器的地址输入端有（C ）个。 A.1 B.2 C.3 D.8 6．RAM的地址线为16条，字长为32，则此RAM的容量为（ D ）。 A．16×32 位 B. 16K×32位 C. 32K×32位 D.64K×32位 7．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。 A．JK=00 B. JK=01 C. JK=10 D. JK=11 8. 用８个触发器可以记忆（ D ）种不同状态． A．8 B．16 C．128 D．256 9. 多谐振荡器可以产生下列哪种波形( B ) A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 10．输出在每个时钟周期翻转一次的触发器是（ A ）。 2010年10月 一、填空题 1.(11011)2 =（________）10 码的1000相当于十进制的数值。 3．格雷码特点是任意两个相邻的代码中有_______位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F，如果将式中所有的_________互换，_________互换，_________互换，就得到F的反函数F。 5．二极管的单向导电性是外加正向电压时，外加反向电压时。6．晶体三极管作开关应用时一般工作在输出特性曲线的区和区。7．TTL三态门的输出有三种状态：高电平、低电平和状态。 8. 集电极开路门的英文缩写为门，工作时必须外加和。9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较。10．输出n位代码的二进制编码器，一般有__________个输入信号端。 11．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与有关，而且与有关。 13．与非门构成的基本RS 锁存器的特征方程是，约束条件是。 14．时序逻辑电路中，按照触发器的状态是否同时发生变化可分为和。15．JK触发器当J=K=________时，触发器Q n+1=Q n。 16．用555定时器构成的多谐振荡器，若充放电回路中有电阻、电容，则该多谐振荡器形成的脉冲周期T____________。 17．A/D转换需要经过、、和四个步骤。 18．根据D/A转换器分辨率计算方法，4位D/A转换器的分辨率为。19．DAC的转换精度包括和。 20．为使采样输出信号不失真地代表输入模拟信号，采样频率f s和输入模拟信号的最高频率f i max的关系是。 21．在A/D转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称。22．在A/D转换中，用二进制码表示指定离散电平的过程称为。23．CPLD的含义是。 24．MAX+PLUSⅡ中用于仿真文件的编辑器是。 25．MAX+PLUSⅡ中采用图形编辑器设计时的后缀名为。 26．在MAX+PLUSⅡ集成环境下，为图形文件产生一个元件符号的主要用途是。27．VHDL语言中，定义设计的输入输出端口。 28．是VHDL语言的标准库，包含了VHDL语言中的标准包集合。29．VHDL语言程序中，关键字实体的英文是。 30．VHDL语言程序中，关键字结构体的英文是。 31．VHDL语言程序保存时的文件名必须与相同。 32．F<=(A AND B)OR(NOT A AND NOT B)运算的结果是。 33．VHDL语言中，逻辑操作符“NXOR”的功能是。 二、选择题 1. 十进制数85转换为二进制数为（） A．1001011 B．1010011 C．1100101 D．1010101 2. 二进制数11011转换为十进制数为（） A．32 B．27 C．64 D．128 试题C 一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内， 每小题2分，共20分） 1.将十进制数（18）10转换成八进制数是[ ] ①20 ②22 ③21 ④23 2. 三变量函数 ()BC A C B A F+ = , ,的最小项表示中不含下列哪项[ ] ①m2 ②m5 ③m3 ④m7 3.一片64k×8存储容量的只读存储器（ROM），有[ ] ①64条地址线和8条数据线②64条地址线和16条数据线 ③16条地址线和8条数据线④16条地址线和16条数据线 4.下列关于TTL与非门的输出电阻描述中，正确的是[ ] ①门开态时输出电阻比关态时大②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大④两种状态都没有输出电阻 5.以下各种ADC中，转换速度最慢的是[ ] ①并联比较型②逐次逼进型 ③双积分型④以上各型速度相同 6. 关于PAL器件与或阵列说法正确的是[ ] ①只有与阵列可编程②都是可编程的 ③只有或阵列可编程④都是不可编程的 7. 当三态门输出高阻状态时，输出电阻为[ ] ①无穷大②约100欧姆 ③无穷小④约10欧姆 8.通常DAC中的输出端运算放大器作用是[ ] ①倒相②放大 ③积分④求和 9. 16个触发器构成计数器，该计数器可能的最大计数模值是[ ] ①16 ②32 ③162④216 10.一个64选1的数据选择器有（）个选择控制信号输入端。[ ] ① 6 ② 16 ③ 32 ④ 64 二、填空题（把正确的内容填在题后的括号内。每空1分，共15分。） 1．已知一个四变量的逻辑函数的标准最小项表示为 ()()13,11,9,8,6,4,3,2,0,,,m d c b a F ∑=，那么用最小项标 准表示=* F ，以及=F ，使用最大项 标准表示=F ，以及 =F 。 2．具有典型实用意义的可编程逻辑器件包括 ， ， ， 。 3．为了构成4K ×16bit 的RAM ，需要 块1K ×8bit 的RAM ，地址线的 高 位作为地址译码的输入，地址译码使用的是 译码器。 4．在AD 的量化中，最小量化单位为Δ，如果使用四舍五入法，最大量化误差为 Δ，如果使用舍去小数法，最大量化误差为 Δ。 5．如果用J-K 触发器来实现T 触发器功能，则T,J,K 三者关系为 ；如果要用J-K 触发器来实现D 触发器功能，则D,J,K 三者关系为 。 三、 简答题（每小题5分，共10分） 1．用基本公式和定理证明下列等式： ()ABC BC A C AB B C AB ++=+ 2．给出J-K 触发器的特征方程，状态转移真值表，状态转移图。 四、 分析题（25分） 1．8选1数据选择器CC4512的逻辑功能如表4.1所示。试写出图4.1所示电路输出端 F 的最简与或形式的表达式。（9分） 表4.1 CC4512功能表 2. 如图4.2电路由CMOS 传输门构成。试写出输出端的逻辑表达式。（8分）北京理工大学数电期末试卷(含答案)
数字电子技术试题及答案(题库)
数字电子技术基础试题及答案(一)
数电--数电习题答案
北京理工大学数电期末试卷(含答案)
数电试题及答案
数字电子技术试卷和答案
安徽建筑大学数电期末考试(试卷A)
数字电子技术试卷试题答案汇总(完整版)
数电习题及答案
(完整版)华南理工大学数字电子技术试卷(含答案)
数字电子技术试题(含答案)
精选-数电试卷和答案
数电习题及答案
2013数电试卷A答案
最新数电试题库试卷1
数电练习试题(有答案)
山东大学数电试卷c