文档库

最新最全的文档下载
当前位置:文档库 > 第十二章 时序逻辑电路

第十二章 时序逻辑电路

第十二章时序逻辑电路

一、填空题

1.计数器工作时,对出现的个数进行计数。

2.构成一个2n进制计数器,共需要个触发器。

3.用以存放的电路称为寄存器。

4.数码寄存器一般分为、和三种,其功能是用来存放二进制数码。

5.寄存器存放数码的方式有和两种,从寄存器取出数码的方式有

和两种。

6.寄存器中,一个触发器可以存放二进制代码,要存放N位二进制代码,就要有

个触发器。

7.8位移位寄存器,串行输入时经个CP脉冲后,8位数码全部移入寄存器中。

8.计数器按CP控制方式的不同可以分为计数器和计数器,按进制的不同,可以分为计数器、计数器和计数器,按计数过程中数字的增减可以分为计数器、计数器和计数器。

9.6位二进制加法计数器所累计的输入脉冲数最大为。

10.在异步二进制计数器中,要求从0开始计数,计到十进制数12,需要个触发器。

11.8421BCD码的二-十进制计数器当计数状态是时,再输入一个计数脉冲,计数状态为0000,然后向高位发出信号。

12.利用各种不同的集成计数器构成N进制计数器的方法有多种,通常采用

法,如果要得到计数容量较大的计数器,就必须采用法。

13.某计数器的状态变化为000-001-010-011-000,则该计数器的功能是进制

法计数器。

14.74LS160是一块同步十进制加法计数器集成电路,它采用清0,置数。当CTt、CTp均为0时,实现功能。

15.如图所示电路的状态方程Q n+1=___________。

第十二章  时序逻辑电路

16. 某计数器的输出波形如图所示,该计数器是___________进制计数器。

第十二章  时序逻辑电路

二、选择题

1.时序逻辑电路在结构上()。

A.必须有组合逻辑电路 B.必须有存储电路

C.必有存储电路和组合逻辑电路 D.以上均正确

2.时序逻辑电路的输出是()。

A.只与输入有关

B.只与电路当前状态有关

C.与输入和电路当前状态均有关

D.与输入和电路当前状态均无关

3.同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路()。A.没有触发器 B.没有统一的时钟脉冲控制

C.没有稳定状态 D.输出只与内部状态有关

4.从0开始计数的N 进制增量计数器,最后一个计数状态为 ( )。 A .N B .N+1 C .N-1 D .2N

5.由 n 个触发器构成的计数器,最多计数个数为( )。 A .n 个 B .2n 个 C .n 2个 D .2n 个 6.图示各逻辑电路中,为一位二进制计数器的是( )。

第十二章  时序逻辑电路

第十二章  时序逻辑电路

第十二章  时序逻辑电路

7.若构成一个十二进制计数器,所用触发器至少( )。 A .12个 B .3个 C .4个 D .6个

8.4个触发器构成的8421BCD 码计数器,其无关状态的个数为( )。 A .6个 B .8个 C .10个 D .不定

9.异步计数器如图示,若触发器当前状态Q 3 Q 2 Q 1为110,则在时钟作用下,计数器的下一状态为( )。

第十二章  时序逻辑电路

A .101

B .111

C .010

D .000

10.下列器件中,具有串行—并行数据转换功能的是( )。

Q

_

A

B

C

D

A .译码器

B .数据比较器

C .移位寄存器

D .计数器

11.异步计数器如图示,若触发器当前状态Q 3 Q 2 Q 1为011,则在时钟作用下,计数器的下一状态为( )。

第十二章  时序逻辑电路

A .100

B .110

C .010

D . 000

12.由4位二进制计数器74LS161构成的任意进制计数器电路如图示,计数时的最小状

态是( )。

第十二章  时序逻辑电路

A .0000

B .1111

C .0001

D .0110

13.由4位二进制计数器74LS161构成的任意进制计数器电路如图示,计数器的有效状态数为( )。

A .16

B .8

第十二章  时序逻辑电路

C .10

D .12

14.电路如图所示, 74LS191具有异步置数的逻辑功能的加减计数器,其功能表如下所示。已知电路的当前状态Q 3 Q 2 Q 1 Q 0为1100,请问在时钟作用下,电路的下一状态Q 3 Q 2 Q 1 Q 0为( )。

第十二章  时序逻辑电路

A . 1100

B . 1011

C . 1101 D.0000

1R _

1

第十二章  时序逻辑电路

15.下列功能的触发器中,( )不能构成移位寄存器。 A .SR 触发器 B .JK 触发器 C .D 触发器 D.T 触发器 16.如图所示电路的功能为( )。

第十二章  时序逻辑电路

CP

A .并行寄存器 B.移位寄存器 C .计数器 D .序列信号发生器

17.4位移位寄存器,现态Q 0Q 1Q 2Q 3为1100,经左移1位后其次态为( )。 A .0011或1011 B.1000或1001 C .1011或1110 D .0011或1111

18.现欲将一个数据串延时4个CP 的时间,则最简单的办法采用( )。 A .4位并行寄存器 B .4位移位寄存器 C . 4进制计数器 D .4位加法器

19.一个四位串行数据,输入四位移位寄存器,时钟脉冲频率为1kHz ,经过 ( )可转换为4位并行数据输出。 A .8ms B.4ms C .8μs D .4μs

20.由3级触发器构成的环形和扭环形计数器的计数模值依次为( )。 A .8和8 B .6和3 C .6和8 D.3和6

三、判断题

1.时序逻辑电路由组合逻辑电路和存储器组成。( )

2.时序电路中存在反馈,组合电路中不存在反馈。( ) 3.计数模为2n 的扭环计数器所需的触发器为n 个。( )

4.移位寄存器就是数码寄存器,它们没有区别。 ( )

5.时序逻辑电路在结构方面的特点是由具有控制作用的逻辑门电路和具有记忆 作用的触发器两部分组成。 ( )

6.计数器和寄存器都是时序逻辑电路。 ( )

7.构成计数器电路的器件必须具有记忆功能。 ( )

8.同步RS 触发器只有在CP 脉冲信号到来后,才依据R 、S 信号的变化来改变输 出的状态。 ( )

9.时钟脉冲的主要作用是使触发器的输出状态稳定。 ( ) 10.移位寄存器每输入一个时钟脉冲,电路中只有一个触发器翻转。 ( ) 11.同步计数器的计数速度比异步计数器快。( ) 12.一个六进制计数器至少要三个触发器才能构成。( )

四、综合题

1. 试画出如图所示时序电路在一系列CP 信号作用下,Q 0、Q 1、Q 2的输出电压波形。设触发器的初始状态为Q =0。

Q 0

Q 1

Q 2

第十二章  时序逻辑电路

CP

2.有一简单时序逻辑电路如图所示,试写出当C = 0和C =1时,电路的状态方程Q n +1,并说出各自实现的功能。

第十二章  时序逻辑电路

C

X

3.由JK 触发器和D 触发器构成的电路如图所示,各输入端波形如图(b ),当各个触发器的初态为0时,试画出Q 0和Q 1端的波形,并说明此电路的功能。

B

第十二章  时序逻辑电路

第十二章  时序逻辑电路

第十二章  时序逻辑电路

A Q 0Q 1

A

B

(a ) (b )

4.时序电路如图(a )所示。给定

CP 和A 的波形如图(b )所示,画出Q 1、Q 2、Q 3的波形,假设初始状态为0。

第十二章  时序逻辑电路

A

CP

(a )

第十二章  时序逻辑电路

A CP Q 1Q 2Q 3

(b )

5.分析图示电路,要求:

(1)写出JK触发器的状态方程;

(2)用X、Y、Q n作变量,写出P和Q n+1的函数表达式;

(3)列出真值表,说明电路完成何种逻辑功能。

第十二章  时序逻辑电路

X

P

Y

CP

6.试分析如图同步时序逻辑电路,并写出分析过程。

第十二章  时序逻辑电路

7.分析如图所示的计数器电路,说明这是多少进制的计数器。十进制计数器74160的功能表见表。

第十二章  时序逻辑电路

第十二章  时序逻辑电路

8.分析如图所示的计数器电路,画出电路的状态转换图,说明这是多少进制的计数器。十六进制计数器74LS161的功能表如表所示。

第十二章  时序逻辑电路

第十二章  时序逻辑电路

9. 试用4位同步二进制计数器74LS161接成十三进制计数器,标出输入、输出端。可以附加必要的门电路。

10. 试分析如图所示的计数器在M=1和M=0时各为几进制。74LS160的功能表同上题。

第十二章  时序逻辑电路

11.如图所示电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。

第十二章  时序逻辑电路