可编程逻辑器件及其在DSP系统中的应用

第16卷第2期

2002年6月山　东　工　程　学　院　学　报Journal of Shandong Institute of T echnology V ol.16.N o.2Jun.,2002 文章编号:100721857(2002)0120038204

可编程逻辑器件及其在DSP 系统中的应用

朱永强,王辉林,仪垂杰

(山东理工大学,山东淄博255091)

摘要:介绍了P LD (可编程逻辑器件)的技术特点,并针对当前DSP 系统中串并转换器选择调试困难的特点,提出利用P LD 开发DSP 系统中高速串行到高速并行的数据转换传输技术,以简化电路及程序编制.使设计透明化,简易化,并结合实例,给出了新型串并转换器的原理图、时序图和设计要点.

关键词:P LD ;高速串并转换;EPM7128

中图分类号:TP33211 文献标识码:A

收稿日期:2002202227

作者简介:朱永强(19752),男,山东莱州市人,山东理工大学机械学院在读硕士,从事机电一体化方面的研究1

集成电路通常是标准、小规模、中规模和大规模的器件,这些器件的逻辑功能,出厂时已经由厂商设计好,用户只能根据厂家所提供的功能及管脚,自行设计所需要的电路.这些器件具有通用性,但对解决一个具体问题而言,用户往往要对其进行补充开发,并避其多余功能.商品器件管脚的排布是固定的,这样在设计PC B (Printed Circuit Board ,印刷电路板)时,对搭接电路带来了不便,所以人们更愿意自行设计专用集成电路(ASIC )芯片.在实验室里,以较短的设计周期,设计出合适的ASIC 芯片,尽快投入使用,是研发人员渴求的.因而,近年出现了现场可编程逻辑器件(FP LD ),P LD 内部具有大量组成数字电路的最小单元———门电路,这些门电路不是以往的组态,输入/输出脚的连接可自己设置,可通过编程的方法对其定义和设计,给用户带来了极大的方便.

1　可编程逻辑器件P LD

可编程逻辑器件P LD (Programmable Logic Device )是80年代的集成电路成果.用户通过对P LD 编程,实现所需要的逻辑功能.目前应用最广泛的可编程逻辑器件当属现场可编程门阵列(FPG A )和复杂可编程逻辑器件(CP LD ).FPG A 和CP LD 芯片都是特殊的ASIC 芯片,除了具有ASIC 的特点以外,还具有以下特点:(1)高功能集成度.P LD 器件较中、小规模集成芯片具有高的功能集成度.一般,一片P LD 器件可替代4～20片中、小规模集成芯片,更大规模的P LD (如CP LD 、FPG A )一般采用最新的集成电路生产工艺,可达到极大的规模,这些器件的出现不但极大地降低了电子产品的成本,而且减小了芯片的体积.(2)加快了设计速度.由于P LD 器件集成度的提高,减小了电子产品设计中的布线时间及器件的安装时间;另一方面,P LD 器件的设计是利用计算机进行辅助设计,通过计算机辅助设计软件对设计的电路进行仿真和模拟,减少了传统设计中的调试时间.另外,P LD 器件是可擦除和可编程的,设计中修改方便.(3)高性能.P LD 器件的产品采用了先进生产工艺,P LD 器件的性能优于一般通用的器件,速度比通用器件速度高一到两个数量级,由于器件数量的减少,降低了电路的总功耗.(4)高可靠性.随器件数量的增加,系统的可靠性将会下降.P LD 器件减少了器件的数量,也使PC B 布线减少,因此降低了器件之间交叉干扰和

可能产生的噪声源,使系统运行可靠性提高.(5)成本低.P LD 器件的上述优点使电子产品或系统在设计、安装、调试、维护、生产库存等方面的成本下降,提高了产品的竞争力.

2　CP LD 在DSP 系统中的应用

DSP (Digital Signal Processing ,数字信号处理)系统设计中,为了便于系统的数据处理,减少软件的干预,节省软件用量,提高速度,经常需要将高速串行通讯转换为并行通讯,这时如果采用专用集成芯片(ASIC ),往往存在以下缺点:

图1　EPM7128SLC84-15引脚分布Fig.1　Pin distributing of EPM128LS 84215

(1)电路集成度不高,焊点多,可靠性低.特别

对于高频信号,容易出现噪声电平干扰. (2)

专用芯片的专用性,不是造成资源浪费,就是功能

欠缺.很难与其它电路集成在一起,不容易模块

化.

(3)DSP 系统时常要根据设计要求或变动调

整电路,这对于已设计好的电路板,无疑带来了困

难.

(4)在设计阶段难以测试其性能,例如延时

性,毛刺特点等.

为了克服上述问题,本研究采用了A LTERA

公司的P LCC 封装的可编程器件(CP LD :

7128S LC84-15).该芯片具有如下性能.

(1)门单元为2500门.

(2)逻辑宏单元为128个.

(3)I/O 引脚为84.

(4)引脚分布为方形,见图1.以8位的串并转换为例进行说明.利用CP LD 的专用编程软件M AX +plus Ⅱ所设计的逻辑功能原理图如图2所示.其中74164为专用8位串行输入转并行输出宏功能函数.因为在转换过程中,74164的QS ～QH (图2中的74164函数的右侧接线脚)的输出状态随A 脚输入信号的变化而不断发生改变,因而此时QS ～QH 的输出状态并不是最终所需要的,直到C LK 的第八个时钟脉冲的上升沿,QS ～QH 的输出状态才是最终所需要的,这样就需要加上锁存功能,使QS ～QH 的输出状态在串并转换过程中,不能输出到外围管脚OUTPUT 的OQA ～OQH (图2中最右侧的管脚),使OQA ～OQH 保持原状态不变,直到转换完毕,即C LK 的第八个时钟脉冲的上升沿,此时取消锁存,将QA ～QH 的状态输出到OQA ～OQH ,然后在C LK 的第八个时钟脉冲的下降沿,使锁存功能有效,使OQA ～OQH 的状态得以保持,这里是通过in 2pltch 锁存宏功能函数来实现的,如图2所示,图中G 为锁存器控制管脚,高电平,锁存功能无效,低电平,锁存功能有效.芯片使用方法是:首先将B 和C LRN 置高电平,使A 的输入有效,将C LK 和G 管脚置低电平,然后在C LK 管脚输入8个时钟脉冲,同时在C LK 为低电平时,在A 管脚依次输入串行信号,先输入高位A7,最后输入A0,在C LK 的每个上升沿将A 的状态传给74164的QA ～QH ,在C LK 的第八个时钟脉冲的上升沿,将G 置高电平,打开锁存器将74164的QA ～QH 的状态分别存入8个inpltch 锁存器,在C LK 的第八个时钟脉冲的下降沿,将G 置低电平,将输出管脚(output )OQA ～OQH 的状态锁住,如此循环每8个时钟脉冲,更新一下输出管脚OQA ～OQH 的状态.

93第2期 朱永强等:可编程逻辑器件及其在DSP 系统中的应用

图2　电路原理图

Fig.2　E lementary

diagram

图3　芯片各管脚时序特点

Fig.3　Time order diagram ch aracter of chip pin

芯片各管脚的时序图如图3所示,由图可以看出,在第一个时钟脉冲的上升沿A 为低电平,即A7为低电平,所以在117us 到311us 之间,OQH 输出为低电平;图4是芯片各管脚的定义.将上述电路原理图下载到CP LD 芯片EPM7128S LC84-15内部后,该芯片就可以作为一个串行输入转换为8位并行输出,并且带状态锁存的集成芯片来使用了,另外也可将该功能作为一个宏功能函数模块(如图5所示)来调用,以实现更复杂的功能,即将该宏功能函数模块与其它宏功能函数模块组合在一起,编译后,再下载到EPM7128S LC84芯片内部,这样芯片EPM7128S LC84就又变成了一个新的芯片.如果需要将串行输入变为更多位数的并行输出,例如12位,则可以对图2中的74164宏功能函数进行修改,使其能实现串行输入变为12位并行输出的功能,然后再增加锁存宏功能函数的数量及输出管脚,就可以实现新的串并转换.

04 山　东　工　程　学　院　学　报 2002年

图4　芯片管脚定义

Fig.4　Pin defining of chip 图5　自定义的宏功能函数模块Fig.5　U ser 2defined m acro function module

3　在呼吸机上的应用

在呼吸机的电路控制系统中,为满足不同年龄段、不同病危程度病人的各自呼吸模式的需要,要求计算机能够采集供气的压力、流量、氧气浓度等参数,为了便于数据的远距离传输以及对AD 转换芯片的控制,我们在病人侧采用高速串行AD 转换芯片,这样可以减少AD 芯片与控制电路之间的电路布线数量,便于远距离传输,然后在控制机房我们运用上述CP LD 芯片设计的串行变并行功能,将AD 转换后的串行数据变成并行数据,通过并口传入计算机,以简化软件的编制,并提高了传输速度.另外在产品设计阶段,我们可以非常方便地根据需要,修改芯片的内容,实现所需要的功能.

参考文献:

[1]李冬梅.P LD 器件与E DA 技术[M].北京广播学院出版社,2000.

[2]蒋璇,藏春华.数字系统设计与P LD 应用技术[M].北京:电子工业出版社,2001.

[3]赵不贿,景亮,徐雷钧,房进,白雪.在系统可编程器件与开发技术[M].北京:机械工业出版社,2001.

[4]章云,谢莉萍,熊红艳.DSP 控制器及其应用[M].北京:机械工业出版社,2001.

CPLD and its Application in DSP System

ZHU Y ong 2qiang ,WANG Hui 2lin ,YI Chui 2jie

(Shandong University of T echnology ,Z ibo 255012,China )

Abstract :T echnology character of P LD is described.In DSP system selecting and debugging serial parallel ex 2changing device is very difficult.In order to s olve this problem ,this article discusses designing high speed serial in 2put into parallel output device with P LD.This makes design visible and sim ple.Elementary diagram ,time order di 2agram and design key point of new serial parallel exchanging device are laid out in this paper with exam ple.K ey w ords :P LD ;high speed serial parallel exchange ;EPM7128

1

4第2期 朱永强等:可编程逻辑器件及其在DSP 系统中的应用