字长与数据总线Pentium

Pentium系列微处理器字长为多少？与数据线有关系吗？

从80386到Pentium 4的处理器字长都是32位。与数据线有一定关系。一般来说字长与数据线的个数相等，例如8086/80286/80386/80486。但也存在不相等的情况，都有原因。例如8088的字长为16位，但为了与当时8位的主流外设配合，所以其数据线也设计为8位。再如，Pentium以后的Intel 80x86微处理器的数据线设计为64位，为的是与存储器交换数据具有更快的速度；但是其内部寄存器等结构32位的，所以Pentium仍然是字长为32位的微处理器。机器的字长和地址线无关，和数据线紧密相关。386到pentium 4的字长都是32位，都是“32位机”而从pentium 2开始，地址线变成了36根，可以直接寻址64GB的空间。其他非IA 32架构的机器我没有了解，猜想在intel 的64 bits处理器itantium上，

int == 64 bits CPU的相关技术参数

总线数据传输实验

实验报告 一、实验设计方案 实验框图 实验原理 1、SW_BUS低电平有效，此时将K[7..0]的数据送到总线，通过L[7..0]双向数据端口 输出显示总线的数据，使用的芯片是74244八位单向三态缓冲器； 2、R3_BUS、R2_BUS、R1_BUS低电平有效，其功能是将数据要传入的寄存器打开， 若相应的lddr为1（高电平有效），将数据传入相应的寄存器； 3、总线数据传输时，控制信号中只能有一个有效，寄存器的端口送至数据总线，所以 每个BUS接口对应每个R寄存器的显示； 4、通过读写的双重作用，实现R1和R2的数据交换。 表达式 Reg3←Reg1；Reg1←Reg2；Reg2←Reg3 方法一：vhdl代码 library ieee; use ieee.std_logic_1164.all; entity exp_bus is port(clk:in std_logic; sw_bus,r1_bus,r2_bus,r3_bus:in std_logic; k:in std_logic_vector(7 downto 0); lddr:in std_logic_vector(3 downto 1); l:inout std_logic_vector(7 downto 0)); end exp_bus; architecture rtl of exp_bus is

signal r1,r2,r3,bus_Reg:std_logic_vector(7 downto 0); begin ldreg:process(clk,lddr,bus_reg) begin if clk'event and clk='1' then if lddr(1)='1'then r1<=bus_reg; elsif lddr(2)='1'then r2<=bus_reg; elsif lddr(3)='1'then r3<=bus_reg; end if; end if; end process; bus_reg<=k when (sw_bus='0'and r1_bus='1'and r2_bus='1'and r3_bus='1')else r1 when (sw_bus='1'and r1_bus='0'and r2_bus='1'and r3_bus='1')else r2 when (sw_bus='1'and r1_bus='1'and r2_bus='0'and r3_bus='1')else r3 when (sw_bus='1'and r1_bus='1'and r2_bus='1'and r3_bus='0')else (others=>'0'); l<=bus_reg when (sw_bus='0' or r1_bus='0' or r2_bus='0' or r3_bus='0')else (others=>'Z'); end rtl; 方法二：bdf实验原理图

作业三结构化系统设计[1]

作业三结构化系统设计（第6-8章） 3-1、用面向数据流的方法设计下列系统的软件结构 （1）储蓄系统 （2）机票预定系统 （3）患者监护系统

3-2、某火车售票系统的数据流程图如下所示，设计系统的软件结构 系统的软件结构图: 列车查询系统 查询结果输出 分析查询信息接受查询信息输入要查询信息按路线查询 按班次查询按日期查询 3-3、已知某系统的需求分析给出的系统数据流程图如下，画出结构图

系统的软件结构图: 3-4、画出下列伪码程序的程序流程图和盒图 START IF p THEN WHILE q DO f END DO ELSE BLOCK g n END BLOCK END IF STOP F P T q g f n

3-5、下图给出的程序流程图代表一个非结构化的程序，请问： （1）为什么说它是非结构化的？ （2）设计一个等价的结构化程序。 （3）在（2）题的设计中你使用附加的标志变量flag 吗？若没用，请再设计一个使用flag 的程序；若用了，再设计一个不用flag 的程序 答：（1）通常所说的结构化程序，是按照狭义的结构程序的定义衡量，符合定义规定的程序。图示的程序的循环控制结构有两个出口，显然不符合狭义的结构程序的定义，因此是非结构化的程序。 （2）使用附加的标志变量flag ，至少有两种方法可以把该程序改造为等价的结构化程序，下图描绘了等价的结构化程序的盒图。 flag= TRUE F p T flag=FLASH g (NOT q) OR (NOT flag) （3）不使用flag 把该程序改造为等价的结构化程序的方法如图 F P T g (NOT q) OR (NOT q) 3-6、画出下列伪码程序的流图，计算它的环形复杂度。你觉得这个程序的逻辑有什么问题吗？ C EXAMPLE LOOP:DO WHILE X>0 A=B+1 IF A>10 flag=TRUE P AND flag g q F T flag=FAlSE

CAN总线接口电路设计的关键问题及解决方法

CAN总线接口电路设计的关键问题及解决方法 摘要：文章总结了CAN接口电路设计中的几个关键问题，提出应采取合理设置光电隔离电路、隔离光电耦合器两侧的电源、设置必需的上拉电阻、总线阻抗匹配、增加抗干扰等措施， 提高了CAN总线接口电路的可靠性与安全性。 0引言 CAN总线是一种有效支持分布式控制和实时控制的串行通信网络，以其高性能和高可靠性在自动控制领域得到了广泛的应用。为提高系统的驱动能力，增大通信距离，实际应用 中多采用Philips公司的82C250作为CAN控制器与物理总线间的接口，即CAN收发器，以增强对总线的差动发送能力和对CAN控制器的差动接收能力。为进一步增强抗干扰能力，往往在CAN控制器与收发器之间设置光电隔离电路。典型的CAN总线接口电路原理如图1所示。 1接口电路设计中的关键问题 1.1光电隔离电路 光电隔离电路虽然能增强系统的抗干扰能力，但也会增加CAN总线有效回路信号的传输延迟时间，导致通信速率或距离减少。82C250等型号的CAN收发器本身具备瞬间抗干扰、降低射频干扰(RFI)以及实现热防护的能力，其具有的电流限制电路还提供了对总线的进一步保护功能。因此，如果现场传输距离近、电磁干扰小，可以不采用光电隔离，以使系统达到最大的通信速率或距离，并且可以简化接口电路。如果现场环境需要光电隔离，应选用高速光电隔离器件，以减少CAN总线有效回路信号的传输延迟时间，如高速光电耦合器6N137，传输延迟时间短，典型值仅为48ns，已接近TTL电路传输延迟时间的水平。 1.2电源隔离 光电隔离器件两侧所用电源Vdd与Vcc必须完全隔离，否则，光电隔离将失去应有的作用。电源的隔离可通过小功率DC/DC电源隔离模块实现，如外形尺寸为DIP-14标准脚位的5V 双路隔离输出的小功率DC/DC模块。 1.3上拉电阻 图1中的CAN收发器82C250的发送数据输入端TXD与光电耦合器6N137的输出端OUT 相连，注意TXD必须同时接上拉电阻R3。一方面，R3保证6N137中的光敏三极管导通时输出低电平，截止时输出高电平；另一方面，这也是CAN总线的要求。具体而言，82C250的TXD端的状态决定着高、低电平CAN电压输入/输出端CANH、CANL的状态(见表1)。CAN 总线规定，总线在空闲期间应呈隐性，即CAN网络中节点的缺省状态是隐性，这要求82C25O 的TXD端的缺省状态为逻辑1(高电平)。为此，必须通过R3确保在不发送数据或出现异常情况时，TXD端的状态为逻辑1(高电平)。 表1TXD与CANH、CANL的关系表 TXD状态CANH电平(V)CANL电平(V)CAN总线状态 1 2.5 2.5隐性(逻辑1)

基于CAN总线的发动机数据流显示系统

摘要 随着汽车产业的不断发展，汽车的功能也越发丰富实用，但这些功能大多数是通过不同的电子器件实现的，功能的丰富意味着车载电子设备的增多，电子设备的增多也意味着需要的连接线束的增多，传统的点对点连接已然不再使用于现代汽车，现代汽车急需一项能解决电子器件连接同时能减少连接线束的技术。CAN 总线技术应运而生，CAN总线技术通过共享车载电子元件的数据，成功减少了车内线束数量，并且其强大的数据传输能力提高了汽车的整体水平，使汽车工业迈进了一个新台阶。 数据流一词自CAN总线技术诞生以来便一直活跃在人们的视野中，可见数据流在汽车工业中的重要地位，汽车的创新研发、维修维护、改装等都需要以汽车数据流作为重要依据。现代汽车数据流多数是使用汽车诊断仪通过汽车的OBD 诊断接口进行读取的，但是汽车诊断仪造价不菲，且体积较大不便携带。 本论文基于CAN总线技术的成熟发展及汽车数据流的读取问题进行讨论，设计一款低成本、便于使用携带的汽车发动机数据流显示系统。选用51单片机作为系统的核心，与汽车CAN总线建立通信，以LCD1602作为显示载体，将采集到的数据流进行实时显示。该系统以汽车内部电源作为系统供电电源，即插即用，体积小巧便于携带使用。 关键词：汽车；CAN总线；发动机数据流；LCD；设计 ABSTRACT With the continuous development of the automobile industry, the function of the car is more and more practical, but most of these functions are realized through different electronic devices. The rich function means the increase of the vehicle electronic equipment. The increase of the electronic equipment also means the increase of the required connection wire harness, the traditional point to point connection is no longer For modern vehicles, modern cars need a technology that can solve the connection of electronic devices and reduce the wiring harness at the same time. CAN bus technology emerges as the times require. By sharing the data of the vehicle electronic components, the CAN bus technology has successfully reduced the number of the inner line of the car, and its powerful data transmission capacity has improved the overall level of the car and made the automobile industry into a new step.

一种两线双向高速串行音频数据传输总线控制器的实现方法

http ：//https://www.wendangku.net/doc/4616571680.html, 一种两线双向高速串行音频数据传输总线控制器的实现方法 瞿军武， 薛骏，施彦（无锡中感微电子股份有限公司，江苏无锡，214135） 摘要：本文提出了一种两线双向高速串行音频数据传输总线控制器在蓝牙耳机硬件系统中的应用， 可以实现芯片间高速传输数据，实现同步发送和接收音频数据以及命令字。同时， 通过自定义数据格式，优化了数据格式，并降低了数据发送和接收的复杂度。考虑到PAD 的承受能力，目前传输速率最大可 以达到18Mb/s 。仅使用两线完成了数据的传输， 从而大大减少了芯片IO 的使用。关键字：蓝牙耳机；两线双向;高速；串行总线控制器；IO ；FPGA A Realization Method of Two-wire Bidirectional High Speed Serial Audio Data Transmission Bus Controller QU Jun-wu,XUE Jun ，SHI Yan （Zgmicro co,.ltd,Wuxi 214135,China ） Abstract:This paper proposes a two-wire bidirectional high-speed serial audio data transmission bus controller applied in Bluetooth headset hardware system,which can realize high-speed data transmission between chips,synchronous transmission and reception of audio data and command words.By the self-defined data format,the data format is optimized and the complexity of data sending and receiving is reduced.Considering the bearing capacity of PAD,the maximum transmission rate can reach 18Mb/s at present.Only two lines are used to complete data transmission,which greatly reduces the use of IO on chip. Key words:Bluetooth headset;two-wire bidirectional;high-speed;serial bus controller;IO;FPGA 55

嵌入式系统中GPIO模拟SPI总线主_从双向通信的设计与实现

１ 引言 ＳＰＩ　（　Ｓｅｒｉａｌ　Ｐｅｒｉｐｈｅｒａｌ　Ｉｎｔｅｒｆａｃｅ－－串行外设接口）　总线是一种同步串行外设接口，　它可以使ＭＣＵ与各种外围设备以串行方式进行通信以交换信息．　由于ＳＰＩ总线一共只需３～４位数据线和控制线即可实现与具有ＳＰＩ总线接口功能的各种Ｉ／Ｏ器件进行接口，　而扩展并行总线则需要８根数据线、８～１６位地址线、２～３位控制线，　因此，　采用ＳＰ　Ｉ总线接口可以简化电路设计，　节省很多常规电路中的接口器件和Ｉ／Ｏ口线，　提高设计的可靠性［１］。嵌入式系统中用软件ＧＰＩＯ　（Ｇｅｎｅｒａｌ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｉｎｐｕｔ／Ｏｕｔｐｕｔ—通用可编程输入／输出口）　模拟总线接口目前是十分常见的一种节约硬件资源的方法，采用ＧＰＩＯ模拟ＳＰＩ总线当前也有许多种方法，但多以ＧＰＩＯ口模拟ＳＰＩ主机而另一方则为在硬件上具有ＧＰＩＯ功能的设备，实现其相互通信的情况。而主、从机均为模拟的情况则很少见到。本文给出的是主机和从机通信均为在ＧＰＩＯ或不具有ＳＰＩ硬件功能的设备间的通信，即相互通信双方均要采用ＧＰＩＯ口模拟时序来实现ＳＰＩ规范，实现相互通信。本文以两个８９Ｃ５２处理器ＧＰＩＯ各自来模拟、ＳＰＩ主机和ＳＰＩ从机为例，详细介绍了ＳＰＩ主从机设计和实现方法，代码采用ＡＮＳＩ 收稿日期：２００７－０５－１８ 嵌入式系统中ＧＰＩＯ模拟ＳＰＩ总线主／从双向 通信的设计与实现 孙　松 （黄石理工学院电气与电子信息工程学院，湖北　黄石　４３５００３） 摘 要：本文以两个８９Ｃ５２处理器ＧＰＩＯ各自来模拟ＳＰＩ主机和ＳＰＩ从机为例，详细介绍了ＳＰＩ主／从机设计和实现方法，代码采 用ＡＮＳＩ　Ｃ编写具有很好的移植性。 关键字：嵌入式系统；　模拟ＳＰＩ总线；　８９Ｃ５２ 中图分类号：ＴＰ３３６ 文献标识码：Ｂ 文章编号：１００３－７２４１（２００７）１０－００３８－０３ The Design of GPIO for SPI Host/Slave Communication SUN Song (School of Electric and Electronic Information Engineering ,Huangshi Institute of Technology, Huangshi 435003 China) Abstract: This paper introduces the method of implementation of GPIO for SPI-bus-based host/slave communication by two 89C52 MCU. The code is ANSI C. Keyword: embedded system; SPI-bus analogue; 89C52 Ｃ编写具有很好的移植性。 ２ ＳＰＩ总线标准简介 ＳＰＩ接口的全称是＂Ｓｅｒｉａｌ　Ｐｅｒｉｐｈｅｒａｌ　Ｉｎｔｅｒｆａｃｅ＂，意为串行外围接口，是Ｍｏｔｏｒｏｌａ首先在其ＭＣ６８ＨＣＸＸ系列处理器上定义的。ＳＰＩ接口主要应用在ＥＥＰＲＯＭ，ＦＬＡＳＨ，实时时钟，ＡＤ转换器，还有数字信号处理器和数字信号解码器之间。ＳＰＩ接口是在ＣＰＵ和外围低速器件之间进行同步串行数据传输，在主器件的移位脉冲下，数据按位传输，高位在前，地位在后，为全双工通信，数据传输速度总体来说比Ｉ２Ｃ总线要快，速度可达到几Ｍｂｐｓ。ＳＰＩ接口是以主从方式工作的，这种模式通常有一个主器件和一个或多个从器件，其接口包括以下四种信号：（１）ＭＯＳＩ－主器件数据输出，从器件数据输入（２）ＭＩＳＯ－主器件数据输入，从器件数据输出（３）ＳＣＬＫ－时钟信号，由主器件产生（４）／ＳＳ－从器件使能信号，由主器件控制。ＳＰＩ点对点通信如图１所示。 图１ ＳＰＩ点对点通信 38 | T echniques of Automation & Applications

面向数据流的分析方法

外部 实体 位于软件系统边界之外的信息生产者或消费者 转换 变换数据流的处理过程，又称泡（bubble ） 为一个或多个转换提供数据源或数据存储服务的缓冲区、文件或数据库 数据存储 在转换之间定向流动的数据项或数据项集合 第5章 面向数据流的分析方法 面向数据流的分析方法（dataflow-oriented analysis method ）与面向对象、面向数据的分析方法，都是需求建模方法。它们均有一组规范的语言表达机制，需求分析人员用来表达用户需求、构造软件系统模型。此外，它们还含有一些规则和经验知识，指导分析人员提取需求信息，促进用户需求精确化、完全化和一致化。 面向数据流的分析方法是结构化分析方法系列中的一支，具有明显的结构化特征。结构化分析方法的雏形出现于20世纪60年代后期。但是，直到1979年才由DeMarco 将其作为一种需求分析方法正式提出。由此，结构化分析方法得到了迅速发展和广泛应用。 本章主要介绍广为使用的面向数据流的分析方法及其需求分析CASE 工具。 5.1 数据流图与数据字典 一个基于计算机的信息处理系统就是对数据流进行一系列加工的处理过程，而这些加工将输入数据流变换为输出数据流。数据流图就是用来刻画数据流和加工的信息系统建模技术。数据字典是与数据流图配套使用的，用来定义系统中数据元素的有机集合体。 5.1.1 数据流图 数据流图（Data Flow Diagram ，DFD ）描述输入数据流到输出数据流的转换（即加工），用于对系统的功能建模。 1．数据流图的基本图形元素 数据流图中的基本图形元素包括：数据流、转换、数据存储以及外部实体，如图5-1所示。数据流、转换、数据存储用于构建软件系统内部的数据处理模型；外部实体表示存在于系统边界之外的对象，用来帮助我们理解软件系统数据的来源和去向。 图5-1 数据流图的基本图形元素 需要说明的是，DFD 图形元素还可以用其他描述符号来表示，如用圆角矩形表示转换，用开放箭头表示数据流等。

基于的总线设计

基于HI-8582的ARINC429总线设计 摘要：简要介绍了ARINC429总线和HI-8582芯片的特点，给出了基于HI-8582的ARINC429总线设计思路和方法。最后结合工程实际给出了单片机AT89C52的数据收、发程序实例。关键词：HI-8582，ARINC429接收，ARINC429发送，A T89C52 1 ARINC429总线及协议芯片HI-8582简介 1.1 ARINC429航空总线简介 ARINC429总线是美国航空无线电公司制定的民用航空数字总线传输标准，它规定了使用该总线的航空电子设备的信息流向和ARINC429基本数据字的格式。ARINC429为单向传输总线,信息只能从通信设备的发送口输出,经传输总线传至与它相连的需要该信息的其他设备的接收口。在需要两个通信设备间双向传输时,则在每个方向各用一根独立的传输总线。ARINC429通信采用带有奇数奇偶校验的32位信息字,信息字通过标牌识别，最多具备256个标牌。采用双极性归零制的三态码调制方式,即调制信号由“高”、“零”和“低”状态组成的三电平状态调制。 1.2 HI-8582简介 目前在机载设备中使用的ARINC429总线协议芯片较多，相比之下，HOLT INTEGRATED CIRCUITS公司生产的HI-8582是一款性能价格比较高的ARINC429协议芯片。该器件的主要功能如下： ●符合ARINC429总线协议； ●具有独立的双向接收和发送接口； ●无需驱动，可直接上ARINC429总线； ●标牌可程序化识别； ●串行数据速率可设位为100kbps或12.5kbps； ●对接收的数据可进行奇偶状态校验；并可对发送数据奇偶状态进行设置； ●可自动产生字与字之间的间隔； ●52脚PQFP封装，节省印制板空间。 2 AT89C52与HI-8582的接口设计 2.1 接口原理介绍 由于AT89C52是8位处理器，而HI-8582是16位接口芯片，在接口设计中利用一片CPLD 实现接口，设计中选用了ALTERA公司的EPM7128作为接口电路。电路框图见图1。 图1中，D1为单片机AT89C52，其中P0端口用于数据的的交换，P2端口用于控制，利用两个外中断INT0、INT1接收收到的429信号，单片机的复位信号是硬件看门狗产生的，图1中没有画出，复位信号RST作为CPLD的输入信号，单片机的时钟选用12MHz,同时12MHz 作为CPLD的时钟源。D2为CPLD器件EPM7128，主要完成8位总线和16位总线的转换、数据交换、编译码、产生HI-8582的时钟和复位信号。D3为ARINC429接口电路HI-8582，BD00～BD11为双向数据总线与EPM7128相接，其余均为离散量。

VHDL中双向端口设计小结【转】

VHDL中双向端口设计小结【转】 FPGA / VHDL 2009-08-03 16:00 阅读53 评论0 字号：大中小 在工程应用中,双向电路是设计者不得不面对的问题.在实际应用中,数据总线往往是双向的.如何正确处理数据总线是进行时序逻辑电路设计的基础.在程序设计过程中,关键技术在于:实体部分必须对端口属性进行申明,端口属性必须为inout类型,在构造体需要对输出信号进行有条件的高阻控制.在双向电路的处理问题上,常用的处理方式有两种,在介绍双向电路的处理方式之前,先看看双向电路的 基本格式: ENTITY bidir_pin IS ( bidir : INOUT std_logic; oe, clk, from_core : IN std_logic; to_core : OUT std_logic; …… END bidir_pin; ARCHITECTURE behavior OF bidir_pin IS BEGIN bidir <= from_core WHEN oe=‘1’ ELSE “ZZZZ”; to_core <= bidir; END behavior; 该程序揭示了双向电路的处理技巧,首先在实体部分bidir属于双向信号,在端口定义时,端口属性为inout类型,即把bidir信号作为输入三态输出.语句“bidir <= from_core WHEN oe=‘1’ ELSE “ZZZZ”;”表示bidi r信号三态输出,语句”to_core <= bidir;”把bidir信号作为输入信号. 由此可见,双向电路在程序设计中,didir输入当着普通的in类型,而在输出时,需要加一定的控制条件,三态输出.问题的关键在于:如何确定这个条 件? 1)双向信号作一个信号的输入,作另一信号的输出 ENTITY bidir IS PORT( bidir : INOUT STD_LOGIC_VECTOR (7 DOWNTO 0); oe, clk : IN STD_LOGIC; from_core : IN STD_LOGIC_VECTOR (7 DOWNTO 0);