数电1-10章自测题及答案 (2)
第一章绪论
一、填空题
1、根据集成度的不同，数字集成电路分位以下四类：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路。
2、二进制数是以2为基数的计数体制，十六体制数是以16为基数的计数体制。
3、二进制数只有0和1两个数码，其计数的基数是2，加法运算的进位规则为逢二进一。
4、十进制数转换为二进制数的方法是：整数部分用除2取余法，小数部分用乘2取整法，十进制数23.75对应的二进制数为10111.11。
5、二进制数转换为十进制数的方法是各位加权系数之和，二进制数10110011对应的十进制数为179。
6、用8421BCD码表示十进制时，则每位十进制数可用四位二进制代码表示，其位权值从高位到低位依次为8、4、2、1。
7、十进制数25的二进制数是11001，其对应的8421BCD码是00100101。
8、负数补码和反码的关系式是：补码=反码+1。
9、二进制数+1100101的原码为01100101，反码为01100101，补码为01100101。-1100101的原码为11100101，反码为10011010，补码为10011011。
10、负数-35的二进制数是-100011，反码是1011100，补码是1011101。
二、判断题
1、二进制数有0~9是个数码，进位关系为逢十进一。（）
2、格雷码为无权码，8421BCD码为有权码。（√）
3、一个n位的二进制数，最高位的权值是2^n+1。（√）
4、十进制数证书转换为二进制数的方法是采用“除2取余法”。（√）
5、二进制数转换为十进制数的方法是各位加权系之和。（√）
6、对于二进制数负数，补码和反码相同。（）
7、有时也将模拟电路称为逻辑电路。（）
8、对于二进制数正数，原码、反码和补码都相同。（√）
9、十进制数45的8421BCD码是101101。（）
10、余3BCD码是用3位二进制数表示一位十进制数。（）
三、选择题
1、在二进制技术系统中，每个变量的取值为（A）
A、0和1
B、0~7
C、0~10
D、0~F
2、二进制权值为（B ）
A、10的幂
B、2的幂
C、8的幂
D、16的幂
3、连续变化的量称为（B ）
A、数字量
B、模拟量
C、二进制量
D、16进制量
4、十进制数386的8421BCD码为（B）
A、0011 0111 0110
B、0011 1000 0110
C、1000 1000 0110
D、0100 1000 0110
5、在下列数中，不是余3BCD码的是（C ）
A、1011
B、0111
C、0010
D、1001
6、十进制数的权值为（D ）
A、2的幂
B、8的幂
C、16的幂
D、10的幂
7、负二进制数的补码等于（D ）
A、原码
B、反码
C、原码加1
D、反码加1
8、算术运算的基础是 （ A ）
A 、加法运算
B 、减法运算
C 、乘法运算
D 、除法运算
9、二进制数-1011的补码是 （ D ）
A 、00100
B 、00101
C 、10100
D 、10101
10、二进制数最高有效位（MSB ）的含义是 （ A ）
A 、最大权值
B 、最小权值
C 、主要有效位
D 、中间权值
第二章 逻辑代数基础
一、填空题
1、逻辑代数中三种最基本的逻辑运算是与运算、或运算、非运算。
2、逻辑函数的五种表示方法是：真值表、逻辑函数式、逻辑图、卡诺图、波形图。
3、逻辑代数中的三条重要规则是代入规则、反演规则、对偶规则。
4、由n 个变量构成逻辑函数的全部最小项有2n 个，4变量卡诺图由16（24）个小方格组成。
5、逻辑函数表达式有标准与-或和标准或-与两种标准形式。
6、最简与-或表达式的标准是：与项个数最小、每个与响变量数最少。
7、化简逻辑函数的主要方法有：代数（公式）化简法、卡诺图（图形）化简法。
8、最小项表达式又称标准与-或表达式，最大项表达式又称为标准或-与表达式。
二、判断题
1、逻辑变量和逻辑函数的取值只有0和1两种可能。 （√ ）
2、逻辑函数Y=CD AB ?的与-或表达式是Y=(A+B)(C+D)。 （ × ）
3、逻辑函数Y=A+BC 又可写成Y=（A+B ）（A+C ）。 （√ ）
4、用卡诺图化简逻辑函数时，合并相邻项的个数为偶数个最小项。 （ × ）
5、逻辑函数Y 最小项表达式中缺少的编号就是逻辑函数Y 最大项的编号。 （√ ）
6、实现逻辑函数Y=D C B A +?+可用一个4输入或门。 （√ ）
7、与非门的逻辑功能是：输入有0时，输出为0；只有输入都为1，输出才为1。（ × ）
8、当X ·Y=1+Y 时，则X=1、Y=1。 （√ ）
三、选择题
1、标准与-或表达式是 （ B ）
A 、与项相或的表达式
B 、最小项相或的表达式
C 、最大项相与的表达式
D 、或项相与的表达式
2、标准或-与表达式是 （ C ）
A 、与项相或的表达式
B 、最小项相或的表达式
C 、最大项相与的表达式
D 、或项相与的表达式
3、一个输入为A 、B 的两输入端与非门，为保证输出低电平，要求输入为（ D ）
A 、A=1、B=0
B 、A=0、B=1
C 、A=0、B=0
D 、A=1、B=1
4、要使输入为A 、B 的两输入或门输出低电平，要求输入为 （ C ）
A 、A=1、B=0
B 、A=0、B=1
C 、A=0、B=0
D 、A=1、B=1
5、n 个变量的逻辑函数全部最大项有 （ C ）
A 、n 个
B 、2n 个
C 、2n 个
D 、2n -1个
6、实现逻辑函数CD AB Y ?=需用 （ B ）A 、两个
与非门B、三个与非门
C、两个或非门
D、三个或非门
第三章集成逻辑门电路
一、填空题
1、在数字逻辑电路中，三极管工作在饱和状态和截止状态。
2、和TTL门电路相比，CMOS门电路的优点为静态功耗小、噪声容限大、输入电阻高。
3、TTL与非门输出低电平时，带灌电流负载，输出高电平时，带拉电流负载。
4、三态输出门输出的三个状态分别为高阻、高电平、低电平。
5、和TTL门电路相比，I2L门电路的主要优点是集成度高、功耗小、品质因数好。
6、某TTL与非门的延迟时间t PLH=15ns、t PHL=10ns，输出信号为占空比q=50%的方波，则该方波的频率不得高于40MHZ。
7、TTL与非门多余输入端的连接方法为接高电平（或V CC）、悬空、和有用输入端并接。
8、TTL或非门多余输入端的连接方法为接地（低电平），和有用输入端并接。
9、漏极开路门（OD门）使用时，输出端与电源之间应外接负载电阻。
10、HCMOS系列门电路的工作速度与TTL门电路的74LS系列相当，CT74HCT系列能与TTL门电路相互兼容。
二、判断题
1、二输入端与非门的一个输入端接高电平时，可构成反相器。（√）
2、异或门一个输入端接高电平时，可构成反相器。（√）
3、同或门一个输入端接低电平时，可构成反相器。（√）
4、二输入端或非门的一个输入端接低电平时，可构成反相器。（√）
5、CMOS与非门输入端悬空时，相当于输入高电平。（）
6、与非门输出低电平时，接拉电流负载。（）
7、ECL门电路的工作频率比其他集成电路都高。（√）
8、多个集电极开路门（OC门）输出端并联且通过电阻接电源时，可实现线与。
（√）
9、CMOS传输门可输出高阻、高电平、低电平。（√）
10、电源电压相同时，TTL与非门的抗干扰能力比CMOS与非门强。（）
三、选择题
1、二输入端的与门一个输入端高电平，另一个输入信号时，则输出与输入信号的关系是
（A ）
A、同相
B、反相
C、高电平
D、低电平
2、TTL与非门带同类门电路灌电流负载个数增多时，其输出低电平（B ）
A、不变
B、上升
C、下降
3、要使输出的数字信号和输入的反相，应采用（C ）
A、与门
B、或门
C、非门
D、传输门
4、异或门一个输入端接高电平，另一个输入信号时，则输出与输入信号的关系是
（D ）A、高电平B、低电平C、同相D、反相
5、二输入端的或门一个输入端接低电平，另一个输入端接入脉冲信号时，则输出与输入信号的关系是（A ）
A、同相
B、反相
C、高电平
D、低电平
6、已知输入A、B和输出Y的波形如图3.1所示，能实现此波形的门电路是（D ）
A、与非门
B、或非门
C、异或门
D、同或门
7、已知输入A、B和输出Y的波形图如图3.2所示，能实现此波形的门电路是
（C ）
A、与非门
B、或非门
C、异或门
D、同或门
8、、已知输入A、B和输出Y的波形图如图3.3所示，能实现此波形的门电路是
（A ）
A、与非门
B、或非门
C、异或门
D、同或门
第四章组合逻辑电路
一、填空题
1、组合逻辑电路的特点是输出状态只与输入信号有关，和电路原有状态无关，其基本单元电路是门电路。
2、编码器是对输入信号进行编码的电路，优先编码器只对优先级别最高的输入信号进行编码。
3、输入3位二进制代码的二进制译码器应有8个输出端，共输出8个最小项。如用输出低电平有效的3线-8线译码器实现3个逻辑函数时，需用3个与非门。
4、8选1数据选择器在所有输入数据都为1时，其输出标准与或表达式共有8个最小项。
5、数据选择器只能用来实现单输出逻辑函数，而二进制译码器不但可用来实现单输出逻辑函数，而且还可以用来实现多输出逻辑函数。
6、8位二进制串行进位加法器由8个全加器组成，可完成8位二进制数相加。
7、数值比较器的功能是用以比较两组二进制数的大小或相等的电路，当输入二进制数
A=1111和B=1101时，则它们比较的结果为A>B。
8、4线-七段译码器/驱动器输出高电平有效时，用来驱动共阴极数码管；如输出低电平有效时，用来驱动共阳极数码管。
9、分析组合逻辑电路时，一般根据逻辑图写出输出逻辑函数表达式；设计组合逻辑电路时，
根据设计列出真值表（功能表），再写出输出逻辑函数表达式。
10、在组合逻辑电路中，消除竞争冒险现象主要方法有加选通脉冲、输出端并接滤波电路、修改设计增加冗余项。
二、判断题
1、组合逻辑电路全部由门电路组成。（√）
2、组合逻辑电路只有多输出端，没有单输出端的。（）
3、优先编码器只对多个输出编码信号中优先权最高的信号进行编码（√）
4、译码器的作用就是将输入的代码译成特定信号输出。（√）
5、显示译码器主要由编码器和驱动电路组成。（√）
6、全加器只能用于对两个1位二进制数相加。（）
7、数据选择器根据地址码的不同从多路输入数据中选择其中一路数据输出。
（√）
8、数值比较器是用于比较两组二进制数大小的电路。（）
9、加法器是用于对两组二进制进行比较的电路。（）
10、组合逻辑电路在没有竞争时会产生冒险。（）
三、选择题
1、分析组合逻辑电路的目的是要得到（B ）
A、逻辑电路图
B、逻辑电路的功能
C、逻辑函数式
D、逻辑电路的真值表
2、设计组合逻辑电路的目的是要得到（A ）
A、逻辑电路图
B、逻辑电路的功能
C、逻辑函数式
D、逻辑电路的真值表
3、二-十进制编码器的输入编码信号应有（D ）
A、2个
B、4个
C、8个
D、10个
4、和4位串行进位加法器相比，使用4位超前进位加法器的目的是（B ）
A、完成4位加法运算
B、提高加法运算速度
C、完成串并行加法运算
D、完成加法运算自动进位
5、将一个输入数据送到多路输出指定通道上的电路是（A ）
A、数据分配器
B、数据选择器
C、数据比较器
D、编码器
6、从多个输入数据中其中一个输出的电路是（B ）
A、数据分配器
B、数据选择器
C、数据比较器
D、编码器
7、4线-10线译码器如输入状态只有Y2=0，其余输出均为1，则它的输入状态为
（C ）
A、0011
B、1000
C、0010
D、1001
8、为使3线-8线译码器CT74LS138能正常工作，使能端ST A ST B ST C的电平应取
（C ）
A、111
B、011
C、100
D、101
9、能对二进制数进行比较的电路是（A ）
A、数据比较器
B、数据分配器
C、数据选择器
D、编码器
10、输入n位二进制代码的二进制译码其，输出端个数为（C ）
A 、n 2个
B 、n 个
C 、2n 个
D 、2n 个
第五章 集成触发器
一、填空题
1、触发器有两个互补输出端Q 和Q ，当Q=0、Q =1时，触发器处于0状态；当Q=1、Q =0时，触发器处于1状态，可见，触发器的状态是指Q 端的状态。
2、在同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为1。
3、触发器具有两个稳定状态，在外信号作用下这两个稳定状态可相互转换。
4、基本RS 触发器有置1、置0、保持三种可使用的功能。对于由与非门组成的基本RS 触发器，在R D =1、S D =0时，触发器置1；在R D =1、S D =1时，触发器保持；在R D =0、S D =1时，触发器置0；不允许R D =0、S D =0存在，排除这种情况出现的约束条件是R D +S D =1。
5、由或非门组成的基本RS 触发器，在R D =0、S D =1时，触发器置1；在R D =1、S D =0时，触发器置0；在R D =0、S D =0时，触发器保持；不允许R D =1、S D =1存在，排除这种情况出现的约束条件是R D S D =0。
6、边沿JK 触发器具有置1、置0、保持、计数（翻转）功能，其特性方程为Q K Q J Q n +=+1n 。对于具有异步置0端R D 和置1端S
D 的TTL 边沿JK 触发器，在R D =1、S D =1时，要使n Q Q =+1n 要求J=1、K=1；如要使 n Q Q =+1n ，则要求J=0、K=0；如要使11=+n Q ，则要求J=1、K=0；如要使01=+n Q ，则要求J=0、K=1。
7、维持阻塞D 触发器具有置0和置1功能，其特性方程为D Q
n =+1。如将输入端D 和输
出端Q 相连，则D 触发器处于计数（翻转）状态。 8、触发器具有2个稳定状态，它可存储1位二进制信息。如要存储8位二进制信息时，需要8个触发器。
二、判断题
1、由与非门组成的基本RS 触发器在R D =1、S D =0时，触发器置1。 （ √ ）
2、由或非门组成的基本RS 触发器在R D =1、S D =0时，触发器置1。 （ ）
3、同步D 触发器在CP=1期间，D 端输入信号变化时，对输出Q 端的状态没有影响。 （ ）
4、同步JK 触发器在CP=1期间，J 、K 端输入信号发生变化时，对输出Q 端的状态相应发生变化。 （ √ ）
5、边沿JK 触发器在CP=1期间，J 、K 端输入信号变化时，对输出Q 端的状态没有影响。 （ √ ）
6、边沿JK 触发器在输入J =1、K =1，时钟脉冲的频率为64kHz 时，则输出Q 端的脉冲频率为32kHz 。 （ √ ）
7、具有低电平有效的异步置0端R D 和置1端S D 的TTL 边沿JK 触发器，在R D =0、S D
=1时，只能被置0，与J、K端输入信号没关系。（√）
8、维持阻塞D触发器在输入D=1时，输入时钟脉冲CP上升沿后，触发器只能翻到1状态。
（√）
三、选择题
1、要使由与非门组成的基本RS触发器保持原状态不变，R D和S D端输入的信号应取
（C ）
A、R D=S D =0
B、R D=0、S D =1
C、R D=S D =1
D、R D=1、S D =0
2、要使由或非门组成的基本RS触发器保持原状态不变，R D和S D端输入的信号应取
（A ）
A、R D=S D =0
B、R D=0、S D =1
C、R D=S D =1
D、R D=1、S D =0
3、在下列触发器中，没有约束条件的是（D ）
A、基本RS触发器
B、同步RS触发器
C、主从RS触发器
D、边沿触发器
4、维持阻塞D触发器在时钟CP上升沿的到来前D=1，而在CP上升沿到来以后D变为0，则触发器状态为（B ）
A、0状态
B、1状态
C、状态不变
D、状态不确定
5、下降沿触发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1、K=0，而在CP下降沿到来之后变为J=0、K=1，则触发器状态为（B ）
A、0状态
B、1状态
C、状态不变
D、状态不确定
6边沿触发器只能用（B ）
A、电平触发
B、边沿触发
C、正脉冲触发
D、负脉冲触发
7、下降沿触发的边沿JK触发器CT74LS112的R D=1、S D =1，且J=1、K=1时，如输入时钟脉冲的频率为110kHz的方波，，则Q端输出脉冲的频率为（C ）
B、220kHz B、110kHz
C、55kHz
D、27.5kHz
8、要将维持阻塞D触发器CT74LS74输出Q置为低电平0时，则输入为（D ）
A、D=0，R D=1、S D =1，输入CP负跃变
B、D=1，R D=1、S D =1，输入CP正跃变
C、D=1，R D=1、S D =0，输入CP正跃变
D、D=1，R D=0、S D =1，输入CP正跃变
第六章时序逻辑电路
1、时序逻辑电路由组合逻辑电路和存储电路两部分组成，其中存储电路必不可少。
2、描述同步时序逻辑电路的三组方程分别是：输出方程、驱动方程、状态方程。
3、在同步时序逻辑电路中，所有触发器的时钟端都连在一起接同一个时钟信号源；在异步时序逻辑电路中，不是所有触发器的时钟cp端都连在同一个时钟信号源。
4、在计时器中，循环工作的状态称为有效状态，如进入无效状态时，继续输入时钟脉冲后，能自动返回有效状态，称为能自启动。
5、集成计数器的清零方式分为：同步清零和异步清零；置数方式分为同步置数和异步置数。因此，集成计数器构成任意进制计数器的方法有反馈清零和反馈置数法两种。
6、由4个触发器组成的4位二进制加法计数器共有16个有效计数状态，其最大计数值为15。
7、3.2MHz的脉冲信号经一级10分频后输出为320kHz，再经一级8分频后输出为40kHz，最后经16分频后输出2.5kHz。
8、用以暂时存放数码的数字逻辑部件，称为寄存器，根据作用的不同可分为基本寄存器和移位寄存器两大类。移位寄存器又分为左移位寄存器、右移位寄存器和双移位寄存器。
9、4位移位寄存器可寄存4个数码，如将这些数码全部从串行输出端输出时，需输入4个移位脉冲。
10、顺序脉冲发生器是用来产生一组按照事先规定的顺序脉冲。
二、判断题
1、时序逻辑电路是由触发器和组合逻辑电路组成。（对）
2、和异步计数器相比，同步计数器的显著优点是工作频率高。（对）
3、如时序逻辑电路中的存储电路受统一的时钟脉冲控制，则为同步时序逻辑电路。（对）
4、4位二进制计数器是一个十五分频电路。（错）
5、同步计数器和异步计数器级联后仍为同步计数器。（错）
6、同步时序逻辑电路的分析方法和异步时序逻辑电路的分析方法完全相同。（错）
7、组成异步二进制计数器的各个触发器必须具有翻转功能。（对）
8、十进制计数器只有8421BCD码一种编码方式。（错）
9、由于每个触发器有两个稳定状态，因此，存放8位二进制数时需4个触发器（错）
10、双向移位寄存器不可能同时执行左移和右移功能。（对）
三、选择题
1、时序逻辑电路的主要组成电路是（B）
A、与非门和或非门
B、触发器和组合逻辑电路
C、施密特触发器和组合逻辑电路
D、整形电路和多谐振荡电路
2、如果将边沿D触发器的Q非端和D端相连，则Q端输出脉冲的频率为输入时钟脉冲CP 的（A）
A、二分频
B、二倍频
C、四倍频
D、不变
3、一个三进制计数器和一个八进制计数器串接起来后最大计数值为（C）3*8-1
A、5
B、19
C、23
D、31
4、由4个触发器组成的计数器，状态利用率最高的是（D）
A、十进制计数器
B、扭环形计数器
C、环形计数器
D、二进制计数器
5、由两个模数分别为M、N的计数器级联成的计数器，其总的模数为（C）
A、M+N
B、M-N
C、M*N
D、M/N
6、利用集成计数器的同步清零功能构成N进制计数器时，写二进制代码的数是（C）
A、2N
B、N
C、N-1
D、N+1
7、利用集成计数器的异步置数功能构成N进制计数器时，写二进制代码的数是（B）
A、2N
B、N
C、N-1
D、N+1
8、加/减计数器的功能是（D）
A、既能进行同步计数又能进行异步计数
B、既能进行二进制计数又能进行十进制计数
C、加法计数和减法计数同时进行
D、既能进行加法计数又能进行减法计数
9、由上升沿D触发器构成异步二进制减法计数器时、最低位触发器CP端接时钟脉冲，其他各触发器CP端应接（A）
A、相邻低位触发器Q端
B、相邻低位触发器Q非端
C、相邻高位触发器Q端
D、相邻高位触发器Q非端
10、由上升沿D触发器构成左移位寄存器时，最右端触发器D端接左移串行输入数据，其他触发器D端应接（C）
A、相邻左端触发器Q端
B、相邻左端触发器Q非端
C、相邻右端触发器Q端
D、相邻右端触发器Q非端
第七章课后部分答案
一、填空题
1、施密特触发器可将输入变化缓慢的信号换成矩形脉冲信号输出，它的典型应用有：波形变换、脉冲整形、幅度鉴别。
2、施密特触发器有两个阈值电压，分别是，正向阈值电压和反向阈值电压，它们之间的差值称为：回差电压UT
3、555定时器的典型应用有三种，它们分别是：施密特触发器，单端稳态触发器，多谐振荡器。
4、以知555定时器组成的施密特触发器的VCC=9v, 则UT= 6V ，UT-= 3v , UT =3v
5、用555定时器组成单稳态触发器时，其置0端/RD必须接高电位，通常接到VCC.
6 、单稳态触发器输出的脉冲的频率和触发器的频率相同，其输出脉冲宽度TW与R、C 的值成正比。
7、在555定时器组成的单稳态触发器中，输出脉冲宽度TW=1.1RC
8、555定时器组成的多谐振荡器只有两个暂稳态，其输出脉冲的周期T=0.7（R1+R2），输出的脉冲宽度TW=0.7（R1+R2C
9、555定时器组成的多谐振荡器工作在振荡状态时，直接置端/RD 应接VCC，如果要求停止振荡时，/RD 端应接低电平。
10、和一般多谐振荡器相比，石英晶体多谐振荡器的突出优点是振荡频率稳定。
二、判断题
1、施密特触发器可将输入的模拟信号变换成矩形脉冲输出（对）
2、施密特触发器可将输入宽度不同的脉冲变换成宽度符合要求的脉冲输出.(错)
3、单稳态触发器可将输入的任意波形变换长宽度符合要求的脉冲输出。（错）
4、在555定时器组成的单稳态触发器中加大负触发脉冲的宽度可以增大输出脉冲的宽度（错）
5、单稳态触发器可以作时钟脉冲信号资源使用。（错）
6、在由555定时器组成的多谐振荡器中，电源电压VCC不变，减小控制电压UCO时，振荡频率会升高。（对）
7、在由555定时器组成的多谐振荡器中，控制电压UCO不变，增大电源电压VCC 时，振荡频率会升高。（对）
8、改变多谐振荡器外接电阻R 和电容C 的大小，可以改变输出脉冲的频率。（对）
9、采用石英晶体多谐振荡器可以获得稳定的矩形脉冲信号。（对）
10、单稳态触发器有两个暂稳态。（错）
三、选择题
1、施密特触发器用于整形时，输入信号最大幅度应（A）
A 大与UT+
B 小于UT+
C 大于UT-
D 小于UT-]
2、用于将输入变化的缓慢的信号变换成矩形脉冲的电路是（C）
A单稳态触发器 B 多谐振荡器
C 施密特触发器
D 触发器
3、单稳态触发器输出的脉冲宽度的时间为（B）
A 稳态时间
B 暂稳态时间
C 暂稳态时间时间的0.7倍
D 暂稳态和稳态的
时间和。
4、如果宽度不等的脉冲信号变换成宽度符合要求的脉冲信号时，应采用（A）
A 单稳态触发器
B 施密特触发器C触发器D多谐振荡器
5、如果单稳态触发器输入触发脉冲的频率为10KHZ ，则输出的脉冲的频率为（B）
A 5kHz
B 10KHZ
C 20KHZ
D 40KHZ
6、要使555定时器组成的多谐振荡器停止振荡，应使（D）
A CO 端接高电平
B GND端接低电平
C /R
D 端接高电平 D /RD 端接低电平
7、要使555定时器组成的多谐振荡器停止振荡，应使（C）
A /RD 端接高电平
B CO端接电容0.01UF
C GND端接高电平
D GND端接低电平
8、为了获得输出频率非常稳定的脉冲信号，应采用(C)
A 对称的多谐振荡器
B 555定时器组成的多谐振荡器
C 石英晶体振荡器D单稳态触发器
9、为了提高555定时器的组成的多谐振荡器的振荡频率、外接R、C 应为（B）
A 同时增大R、C 值
B 同时减小R、
C 的值
C 同比增大R 值减C 值D同比减小R 值增大C值
10.在集成单稳态触发器中，如果要求电路电路在进入暂稳态的期间可再次被触发时，应选用（C）
A 555定时器组成的单稳态触发器
B 集成单稳态触发器CT74121
C 集成单稳态触发器CT74HC121
D 改变单稳态触发器的R 和C 值
第八章课后部分答案
一、填空题
1、D/A 转换器用来将输入的数字量转为模拟量输出。
2、倒T 形电阻网络D/A的转换器中，电阻网络中的电阻值只有R、2R两种；各节点的对地等效电阻均为R 。
3、和电阻网络的D/A 转化器相比，权电流D/A转化器的主要优点是转换精度高。
4、电阻网络D/A 转换器主要由电阻网络、电子模拟开关、求和运算放大器三部分组成，其中电阻网络为D/A 的转化器的核心。
5、A/D转换器用来将输入的模拟量转为数字量输出。
6、在A/D转换器中，量化单位是指输入最小数字量对应的模拟电压。
7、A/D转换的四个步骤是：取样、保持、量化、编码。取样脉冲的频率应大于输入模拟信号的频谱中最高频率分量频率的2倍。
8、双积分型A/D 的转换器的是在固定的时间间隔内对输入模拟电压进行积分。和其他的A/D 转换器的相比，他的优点是：转换精度高、抗干扰能力强、主要缺点是：工作速度底下。
二、判断题
1、在D/A转换器的中，输入数字量位数越多，输出的模拟电压越接近实际的模拟电压。（对）
2、R-2R倒T 形的电阻网络D/A 转换器的转换精度比权电阻网络的D/A 的转换器高。(对)
3、在D/A转换器中转换误差是完全可以消除的。(错)
4、在A/D转换器中，量化单位越小，转换精度越差。
5、在A/D转换器中，输出的数字量位数越多，量化误差越小。（错）
6、在A/D转换器中，量化误差数是不可以的消除的。（对）
7、D/A转换器的是将输入的模拟量转换数字量。（对）
8、双积分型A/D转换器的主要优点是工作稳定，抗干扰能力强、转换精度高。（对）
三、选择题
1、R-2R倒T形电阻网络D/A 转换器中的电阻值为（B）
A 分散值
B R和2R
C 2R和3R
D R和1/2R
2、将输入的数字量转换成与之正比的模拟量输出的电路是（C）
A ROM
B RAM
C D/A转换器
D A/D转换器
3、D/A 转换器中的运算放大器输入和输出信号为（D）
A 二进制代码和电流
B A 二进制代码和电压
C 模拟电压和电流
D 电流和模拟电压
4、双积分型A/D转换器输出的数字量和输入的模拟量关系为（A ）
A 正比
B 反比
C 平方
D 无关
5、根据取样定理，取样脉冲的频率为（B）
A 小于模拟信号的频谱的最高的频率的一半
B 大于模拟信号的频谱的最高的频率的两倍
C 小于模拟信号的频谱的最低的频率的一半]
D 大于模拟信号的频谱的最低的频率的两倍
6、并联比较型A/D 转换器不可以缺少的组成部分是（C）
A 计数器
B D/A 转换器
C 编码器
D 积分器
第九章课后部分答案
一、填空题
1、ROM在使用中只能读出数据，存储在ROM中的数据不会因为系统断电而丢失。
2、ROM 的存储单元作为一个开关单元，当开关元件为永久性断开时，表示存储单元存储的0，当开关元件为可控闭合时，表示存储单元中存储了数据1
3、RAM 的存储单元为记忆单元，静态RAM 的记忆元件是触发器，动态RAM 的记忆元件是电容。动态RAM 的数据需定时刷新才能保持。
4、根据ROM 和RAM 的结构可知ROM属于组合逻辑电路，RAM 属于时序逻辑电路
5、若用ROM 实现一位全加器，则至少需要3 条地址线和2条数据线
6、一片2K *4的RAM 有11 条地址线和4条为线。
二、判断题】
1.ROM 用作程序存储器，若容量不够，可以进行字扩展。（对）
2.RAM 的容量扩展可以是位扩展、字扩展或位、字同时扩展。（对）
3.可编程程序存储器E^2PROM 可以像RAM 的一样进行随机读写（错）
4.快闪存储器兼有ROM和RAM 的功能。（对）
第十章课后部分答案
一、填空题
1、PAL、GAL的与、或中，可由用户编程的阵列是——与阵列
2、FPGA的基本结构包括CLB、IOB、PIR
3、GAL是采用E^2PROM工艺制造，因此可以重复编程。
4、能直接把编程数据经用户系统下载到芯片的是在系统可编程逻辑器件。
二、判断题
1、可编程逻辑器件是指器件内部的逻辑电路可以由用户来设定（对）
2、在一般情况下，GAL可以替代PAL（对）
3、PAL和GAL 的阵列结构相同，只是输出结构不同（对）
4、用PAL 和GAL实现组合逻辑函数时，必须用最小项之和描述。（错）
数字电子技术复习提纲
第一章绪论
1.不同数制间的转换
2.二进制代码的转换
第二章逻辑代数基础
1.逻辑函数的化简
2.逻辑函数间的转换
第三章集成逻辑门电路
1.逻辑门的功能
2.集成逻辑门的使用
第四章组合逻辑电路
1.组合逻辑电路的分析方法（参考：P121、P122例4.
2.1、4.2.2）
2.组合逻辑电路的设计方法（参考：P124例4.2.3）
3.用译码器（74LS138）、数据选择器（74LS151）进行组合逻辑电路的设计（参考：P151例
4.
5.2、P158例4.
6.2）
第五章集成触发器
1.各种触发器的逻辑符号、功能、特性方程
2.画波形图
第六章时序逻辑电路
1.时序逻辑电路的分析方法（参考：P225例6.
2.1、例6.2.2）
2.各种中规模集成电路的功能和使用方法
3.用中规模集成电路进行设计（参考：P251例6.
4.1、例6.4.2、例6.4.3、例6.4.4）
4.分析由中规模集成电路构成各种电路的分析方法（与设计过程相反）
第七章脉冲产生与整形电路
1.由555定时器构成的各种电路
2. 用555定时器设计多谐振荡电路方法
第八章数模和模数转换器
1.电路的分类
2.各电路的优缺点
第九章半导体存储器
1.存储器的分类和特点
1.存储器容量的扩展（位的扩展、字的扩展、位和字的扩展）
数字电路复习题及答案(精编文档).doc
【最新整理，下载后即可编辑】 数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。） 1、逻辑电路可以分为组合逻辑电路电路和时序逻辑电路电路。 2、数字电路的基本单元电路是门电路和触发器。 3、数字电路的分析工具是逻辑代数（布尔代数）。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （0001000000010010 ）8421BCD 6、数字电路中的最基本的逻辑运算有与、或、非。 7、逻辑真值表是表示数字电路输入和输出之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的或门。 9、表示逻辑函数的4种方法是真值表、表达式、卡诺图、逻辑电路图。 其中形式惟一的是真值表。 10、对于变量的一组取值，全体最小项之和为1。 11、对于任意一个最小项，只有一组变量的取值使其值为1， 而在变量取其他各组值时这个最小项的取值都是0。 12、对于变量的任一组取值，任意两个最小项之积为0。 13、与最小项ABC相邻的最小项有C A。 AB、C B A、BC 14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。
15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T ’。 16、时序电路可分为 同步时序逻辑电路 和 异步时序逻辑电路 两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含 驱动方程 、 输出方程 、 状态方程 ）、 状态图 、 状态表 、 时序图 。 18、（251）10 =（11111011）2 =（FB ）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为 RAM 和 ROM 。 21、RAM 可分为 动态RAM 和 静态RAM 。 22、存储器以 字 为单位组织内部结构，1个字含有 若干 个存储单元。1个字中所含的位数（即存储单元的个数）称为字长。字数与字长的乘积表示存储器的 容量 。字数决定 存储器的地址线的颗数 ，字长决定 存储器的数据线的颗数 。 1、用公式化简下列逻辑函数 （1）、B A B B A Y ++==A+B （2）、C B A C B A Y +++==1 （3）、C B A C B A Y +++==C B （4）、D C A ABD CD B A Y ++==AD （5）、CD D AC ABC C A Y +++==A+CD
数电第二章习题
第二章 一、选择题 1．下列表达式中不存在竞争冒险的有 C D 。 A.Y =B +A B B.Y =A B +B C C.Y =A B C +A B D.Y =(A +B )A D 2．若在编码器中有50个编码对象，则要求输出二进制代码位数为B 位。 A.5 B.6 C.10 D.50 3.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。 A.1 B.2 C.4 D.16 4.下列各函数等式中无冒险现象的函数式有 D 。 A.B A AC C B F ++= B.B A BC C A F ++= C.B A B A BC C A F +++= D.C A B A BC B A AC C B F +++++= E.B A B A AC C B F +++= 5．函数C B AB C A F ++=，当变量的取值为 A C D 时，将出现冒险现象。 A.B =C =1 B.B =C =0 C.A =1，C =0 D.A =0，B =0 6．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表 达式为Y = A 。 A.3X A A X A A X A A X A A 01201101001+++ B.001X A A C.101X A A D.3X A A 01 7.一个8选一数据选择器的数据输入端有 E 个。 A.1 B.2 C.3 D.4 E.8 8．在下列逻辑电路中，不是组合逻辑电路的有 D 。 A.译码器 B.编码器 C.全加器 D.寄存器 9．八路数据分配器，其地址输入端有 C 个。 A.1 B.2 C.3 D.4 E.8 10．组合逻辑电路消除竞争冒险的方法有 A B 。 A. 修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 11．101键盘的编码器输出 C 位二进制代码。 A.2 B.6 C.7 D.8 12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应 A B C 。 A.A ST =1，B ST =D ，C ST =0 B. A ST =1，B ST =D ，C ST =D C.A ST =1，B ST =0，C ST =D D. A ST =D ，B ST =0，C ST =0 13．以下电路中，加以适当辅助门电路， A B 适于实现单输出组合逻辑电路。
数电填空题知识点总结
1、逻辑代数有与、或和非三种基本运算。 2、四个逻辑相邻的最小项合并，可以消去__2________个因子；__2n _______个逻辑相邻的最小项合并，可以消去n个因子。 3、逻辑代数的三条重要规则是指反演规则、代入规则和对偶规则。 4、 n个变量的全部最小项相或值为 1 。 6、在真值表、表达式和逻辑图三种表示方法中，形式唯一的是真值表。 8、真值表是一种以表格描述逻辑函数的方法。 AB相邻的最小项有 AB’C’， ABC ， 9、与最小项C A’BC’。 10、一个逻辑函数，如果有n个变量，则有 2n个最小项。 11、 n个变量的卡诺图是由 2n个小方格构成的。 13、描述逻辑函数常有的方法是真值表、逻辑函数式和逻辑图三种。 14、相同变量构成的两个不同最小项相与结果为 0 。 15、任意一个最小项，其相应变量有且只有一种取值使这个最小项的值为1 。 1．在数字电路中，三极管主要工作在和两种稳定状态。 饱和、截止 2．二极管电路中，电平接近于零时称为，电平接近于VCC是称为。 低电平、高电平 3．TTL集成电路中，多发射极晶体管完成逻辑功能。 与运算 4．TTL与非门输出高电平的典型值为，输出低电平的典型值为。 、 5．与一般门电路相比，三态门电路中除了数据的输入输出端外，还增加了一个片选信号端，这个对芯片具有控制作用的端也常称为。 使能端 6．或非门电路输入都为逻辑1时，输出为逻辑。 7．电路如图所示，其输出端F的逻辑状态为。 1 8．与门的多余输出端可，或门的多余输出端可。 与有用输入端并联或接高电平、与有用输入端并联或接低电平 10．正逻辑的或非门电路等效于负逻辑的与非门电路。 与非门 11．三态门主要用于总线传输，既可用于单向传输，也可用于双向传
数字电子技术试卷及答案五套
数字电子技术试卷 一、选择题： A组： 1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的 A、00100 B、10100 C、11011 D、11110 ２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和 C、逻辑函数的最简或与式 D、逻辑函数的最大项之和 ３、在下列逻辑电路中，不是组合逻辑电路的是（D） A、译码器 B、编码器 C、全加器 D、寄存器 ４、下列触发器中没有约束条件的是（D） A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器 ５、555定时器不可以组成D。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.J K触发器 ６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。 A、有 B、无 C、允许 D、不允许 ７、（D）触发器可以构成移位寄存器。 A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器 ８、速度最快的A/D转换器是（A）电路 A、并行比较型 B、串行比较型 C、并－串行比较型 D、逐次比较型 9、某触发器的状态转换图如图所示，该触发器应是( C ) A. J-K触发器 B. R-S触发器 C. D触发器 D. T触发器 10.（电子专业作）对于VHDL以下几种说法 错误的是（A ） A VHDL程序中是区分大小写的。 B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成 C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚 D 结构体是描述元件内部的结构和逻辑功能 B组： 1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ） A.二进制 B.八进制 C. 十进制 D.十六进制 2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ） A.0101 B.0110 C. 0111 D. 1000
数电各章复习题及答案
第1章逻辑代数基础 一、选择题（多选题） 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码 2．一位十六进制数可以用位二进制数来表示。 A. １ B. ２ C. ４ D. 16 3．十进制数25用8421BCD码表示为。 A.10 101 B.0010 0101 C.100101 D.10101 4．与十进制数（53.5）10等值的数或代码为。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)8 5.与八进制数(47.3)8等值的数为： A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)2 6.常用的B C D码有。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码 7.与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 8. 逻辑变量的取值１和０可以表示：。 A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无 9．求一个逻辑函数F的对偶式，可将F中的。 A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变 D.常数中“0”换成“1”，“1”换成“0” E.常数不变 10. A+BC= 。 A .A+ B B.A+ C C.（A+B）（A+C） D.B+C 11.在何种输入情况下，“与非”运算的结果是逻辑0。 A．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 12.在何种输入情况下，“或非”运算的结果是逻辑0。 A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1 13.以下表达式中符合逻辑运算法则的是。 A.C·C=C2 B.1+1=10 C.0<1 D.A+1=1 14. 当逻辑函数有n个变量时，共有个变量取值组合？ A. n B. 2n C. n2 D. 2n 15. 逻辑函数的表示方法中具有唯一性的是。 A .真值表 B.表达式 C.逻辑图 D.卡诺图 16.F=A B+BD+CDE+A D= 。
数字电路第二章答案
第二章 组合逻辑电路 习题参考答案 2-1 写出图2-29所示各逻辑电路输出的逻辑表达式，列出真值表。 解：(a) BC AB Z +=1 (b) D C B A D C B A Z =+?+=2 真值表： (3) E D C B A E D C B A Z +++++++=)(3 E D C B A E D C B A +++?+++= ))((E D C B A E D C B A ++++++++=
+ + B C D ? + ] = + + E A+ ] ) A ( ) ( [ [E B C D A+ B A + + C = + + A (E )( D D ) B E B C BE C A+ A + D = + + B E D E E B C A E 真值表： 2-2分析图2-30所示的各逻辑电路，写出输出的逻辑表达式，列出真值表。
解：(a) )()(AC C B A C B A Z ?+?⊕+⊕= C B A C A B A C B A ⊕++=)( C B A C A B A C B A C B A C A B A C B A +++++=)( C B A A C B A C B A C A B A C B A +=+=+++= 真值表： (b) C B A ABC C B A C B A C B C B A C B A X +++=+⊕=⊕⊕=)()( C A BC B A Y ++= 2-3分析图2-31所示的逻辑电路，画出电路输出的波形图。 解：由逻辑图可以得到其输出表达式 C A D D BC B AD C AD D BC B AD Z +++==)( C AD D C B B D A +++++=)()( C AD D C D B D B B A +++++= C AD D B D B B A ++++=
数电复习题(含答案)分解
数 电 复 习 题 选择题： 1．下列四个数中，与十进制数（163）10不相等的是（ D ） A 、(A3)16 B 、（10100011）2 C 、（000101100011）8421BCD D 、（203）8 2．N 个变量可以构成多少个最小项（ C ） A 、N B 、2N C 、2N D 、2N -1 3．下列功能不是二极管的常用功能的是（ C ） A 、检波 B 、开关 C 、放大 D 、整流 4．.将十进制数10)18(转换成八进制数是 （ B ） A 、20 B 、22 C 、21 D 、23 5．译码器的输入地址线为4根，那么输出线为多少根（ C ） A 、8 B 、12 C 、16 D 、20 6．能把正弦信号转换成矩形脉冲信号的电路是（D ） A 、多谐振荡器 B 、D/A 转换器 C 、JK 触发器 D 、施密特触发器 7．三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项 （ A ） A 、m2 B 、 m5 C 、m3 D 、 m7 8．用PROM 来实现组合逻辑电路，他的可编程阵列是（ B ） A 、与阵列 B 、或阵列 C 、与阵列和或阵列都可以 D 、以上说法都不对 9．A/D 转换器中，转换速度最高的为( A )转换 A 、并联比较型 B 、逐次逼近型 C 、双积分型 D 、计数型 10．关于PAL 器件与或阵列说法正确的是 （ A ） A 、 只有与阵列可编程 B 、 都是可编程的 C 、 只有或阵列可编程 D 、 都是不可编程的 11. 当三态门输出高阻状态时，输出电阻为 （ A ） A 、无穷大 B 、约100欧姆 C 、无穷小 D 、约10欧姆 12为使采样输出信号不失真地代表输入模拟信号，采样频率 f s 和 输入模
数电第二章
【题2.1】试用真值表的方法证明下列异或运算公式。（1）A⊕0=A （2）A⊕1=A’ （3）A⊕A=0 （4）A⊕A’=1 （5）(A⊕B)⊕C=A⊕(B⊕C) （6）A(B⊕C)=AB⊕AC （7）A⊕B’=(A⊕B)’=A⊕B⊕1 【题2.2】证明下列逻辑恒等式（方法不限） （1）AB’+B+A’B=A+B （2）(A+C’)(B+D)(B+D’)=AB+BC’ （3）((A+B+C’)C’D)+(B+C’)(AB’D+B’C’)=1 （4）A’B’C’+A(B+C)+BC=(AB’C’+A’B’C+A’BC’) 【题2.3】已知逻辑函数Y1和Y2的真值表如表P2.3(a)、 P2.3(a)
【题2.4】已知逻辑函数和的真值表如表P2.4(a)、（b）所示，试写出对应的逻辑函数式。 P2.4(b) 【题2.5】列出下列逻辑函数的真值表。 （1）Y1=A’B+BC+ACD’ （2）Y2=A’B’CD’+(B⊕C)’D+AD 【题2.10】将下列各函数式化为最小项之和的形式。 （1）Y=A’BC+AC+B’C （2）Y=AB’C’D+BCD+A’D （2）Y=A+B+CD （4）Y=AB+((BC)’(C’+D’))’ （5）Y=LM’+MN’+NL’（6）Y=((A⊙B)(C⊙D))’ 【题2.15】用卡诺图化简法化简以下逻辑函数 （1）Y1=C+ABC （2）Y2=AB’C+BC+A’BC’D （3）Y3(A,B,C)=∑m（1，2，3，7） （4）Y4(A,B,C,D)=∑m（0，1，2，3，4，6，8，9，10，11，14） 【题2.27】将下列逻辑函数化为或非—或非形式，并画出全部用或非逻辑单元组成的逻辑电路图。（1）Y=AB’C+BC’ （2）Y=(A+C)(A’+B+C’)(A’+B’+C) （3）Y=(ABC’+B’C)’D’+A’B’D （4）Y=((CD’)’(BC)’(ABC)’D’)’
数电填空题答案(1)
声明：老师没有给答案！这只是我自己（俊丰）的答案，给过老师看过的。答案仅供参考，有错请指出。大家共勉。由于有些字符打不出，所以有些题没打。如需对其他答案或者想求解答，可以找我，大家一起学习。希望大家逢考必过！ 一、 1、（1011.11）2 = 13.6 8 = B.C 16 2、逻辑表达式中，异或的符号是⊕，同或的符号是⊙。 3、组合逻辑电路是指：在任何时刻，逻辑电路的输出状态只取决于电路的 当前输入状态。 4、用“1”表示高电平，用“0”表示低电平，称为正逻辑。 5、JK触发器的特征方程为：。 6、时序逻辑电路按照其触发器是否由统一的信号控制分为同步时 序逻辑电路和异步时序逻辑电路。 8、逻辑关系的五种表示方式：逻辑表达式、逻辑图、卡诺图、真值表、波形图。 9、74ls138译码器有 3 个译码输入端和8 个译码输出端。 10、任何逻辑相邻项有 1 个变量取不同值。 11、触发器是时序逻辑电路的基本单元。 12 13、卡诺图是将表示最小项的小方块，按几何相邻且逻辑相邻 的规则进行排列的图形。 14、二进制加法计数器从0计数到十进制25时，需要 5 个触发器构成， 有 6 无效状态。 15、逻辑代数的三大规则分别是：代入规则、反演规则、对偶规则。 17、逻辑代数又称布尔代数（开关代数）。最基本的逻辑关系有与、或、非 三种。
18、N个变量一共可以组成N^2 个最小项。 19、数字信号的特点是在时间和数值上都离散的信号。 20、最小项ABC的逻辑相邻项有、、。 21、D触发器的特征方程为：。 22、时序逻辑电路按照其触发器是否由统一的信号控制分为同步时序逻辑 电路和异步时序逻辑电路。 23、时序逻辑电路通常用输出方程、（次）状态方程、激励方 程来描述。 24、二进制数1101转换为十进制为13 。将十进制数28用8421BCD表 示为00101000 。 25、逻辑电路按其逻辑功能和结构特点可以分为组合逻辑电路和时序 逻辑电路两大类。 26、摩根定律表达式A+B=及A B = 。 27、时序逻辑电路由组合逻辑电路和存储电路两部分组成。 28、变量为A、B、C的逻辑函数对应的卡诺图小方格有8 个。 29、数字信号只有0 和 1 两种取值。 30、处理数字信号的电路是数字电路。 31、在全1 输入条件下，“与非”运算的结果是逻辑“0” 32、3-8译码器使能端 S S S为100 时，芯片实现译码功能。 123 33、数字逻辑中机器识别和常用的数制是二进制。 34、引起组合逻辑电路中竞争与冒险的原因是两个相反变量在传输时存在延时（暂定答案）。 35、16选1选择器的选择控制端有 4 个。 36、若JK触发器的J=K，则实现 D 触发器的逻辑功能。 37、三变量的全部最小项有8 个。 38、一位的十六进制数可以用 4 位二进制数来表示。 39、组合逻辑电路通常由门电路组合而成。
数字电路复习题及答案
数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。） 1、逻辑电路可以分为 组合逻辑电路 电路和 时序逻辑电路 电路。 2、数字电路的基本单元电路是 门电路 和 触发器 。 3、数字电路的分析工具是 逻辑代数（布尔代数） 。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （0001000000010010 ）8421BCD 6、数字电路中的最基本的逻辑运算有 与 、 或 、 非 。 7、逻辑真值表是表示数字电路 输入和输出 之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的 或门 。 9、表示逻辑函数的4种方法是 真值表 、 表达式、 卡诺图 、 逻辑电路图 。 其中形式惟一的是 真值表 。 10、对于变量的一组取值，全体最小项之和为 1 。 11、对于任意一个最小项，只有一组变量的取值使其值为 1 ，而在变量取其他各组值时 这个最小项的取值都是 0 。 12、对于变量的任一组取值，任意两个最小项之积为0。 13、与最小项ABC 相邻的最小项有C AB 、C B A 、BC A 。 14、组合逻辑电路的特点是 输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件） 。 15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T ’。 16、时序电路可分为 同步时序逻辑电路 和 异步时序逻辑电路 两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含 驱动方程 、 输出方程 、 状态方程 ）、 状态图 、 状态表 、 时序图 。 18、（251）10 =（11111011）2 =（FB ）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为 RAM 和 ROM 。 21、RAM 可分为 动态RAM 和 静态RAM 。 22、存储器以 字 为单位组织内部结构，1个字含有 若干 个存储单元。1个字中所含的位数（即存储单元的个数）称为字长。字数与字长的乘积表示存储器的 容量 。字数决定 存储器的地址线的颗数 ，字长决定 存储器的数据线的颗数 。
数字电子技术基础第三版第二章答案
第二章逻辑门电路 第一节重点与难点 一、重点： 1．TTL与非门外特性 （1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。关门电平U OFF是保证输出电平为最小高电平时，所允许的输入低电平的最大值。 （2）输入特性：描述与非门对信号源的负载效应。根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～。当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。 （3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥?开门电阻R ON时，相应的输入端相当于输入高电平。 2．其它类型的TTL门电路 （1）集电极开路与非门（OC门） 多个TTL与非门输出端不能直接并联使用，实现线与功能。而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。 （2）三态门TSL 三态门即保持推拉式输出级的优点，又能实现线与功能。它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。处于何种状态由使能端控制。 3．CMOS逻辑门电路 CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。 二、难点： 1．根据TTL与非门特性，正确分析和设计电路； 2．ECL门电路的逻辑功能分析； 3．CMOS电路的分析与设计； 4．正确使用逻辑门。 三、考核题型与考核重点 1．概念 题型为填空、判断和选择。
数电题库填空题整理复习汇编
更多精品文档 考点 一 进制转换 1、（11101001）2=（ 233 ）10=（ E9 ）16 2、二进制码11100001表示的十进制数为 （ 225 ） ，相应的8421BCD 码为 （001000100101 ）。 3．（406）10= （ 010*********）8421BCD 十进制数(75)10的8421BCD 编码是 01110101 。 4．(00101101)2 = ( 45 )10 = ( 01000101 )8421BCD 。 5、(1001.0110)B=( 9.6 )H 6．（01101001）2=（ 105 ）10=（ 69 ）16 7、十六进制数（7E.5C ）16等值的二进制数为（01111110.01011100）2,等值的八 进制数为（176.270）8 8（37）10=（100101）2=（ 25 ）16 9.(B4)16 ，（178）10， (10110000)2中最大数为(B4)16，最小数为_(10110000)2 10将十进制数287转换成二进制数是100011111；十六进制数是11F 。、 11位十六进制数转化为二进制数有_20_位 12十进制数238转换成二进制数是_11101110_；十六进制数是_ EE _。 13．(33)10=( 21 )16=( 100001 )2 14. 将十进制数45转换成十六进制为 (2D)16 。 15二进制数A=1011010，B=10111，则A-B= 1000011 。 16十进制数228转换成二进制数是＿(11100100)2＿；十六进制数是＿(E4)16 ＿. 考点2 触发器的种类及特征方程 重点 1．根据触发器功能的不同，可将触发器分成四种，分别是 RS 触发器、 JK 触发器、 T 触发器和 D 触发器。对于上升沿触发的D 触发器，它的 次态仅取决于CP__上升_沿到达时___D___的状态。 2、D 触发器的特征方程为（ n n D Q =+1 ） ，JK 触发器的特征方程为 触发器的特征方程为
数电各章复习题及答案
第1章 逻辑代数基础 一、选择题（多选题） 1．以下代码中为无权码的为 。 A. 8421BCD 码 B. 5421BCD 码 C. 余三码 D. 格雷码 2．一位十六进制数可以用 位二进制数来表示。 A. １ B. ２ C. ４ D. 16 3．十进制数25用8421BCD 码表示为 。 A.10 101 B.0010 0101 C.100101 D.10101 4．与十进制数（53.5）10等值的数或代码为 。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)8 5.与八进制数(47.3)8等值的数为： A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)2 6.常用的B C D 码有 。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码 7.与模拟电路相比，数字电路主要的优点有 。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 8. 逻辑变量的取值１和０可以表示： 。 A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无 9．求一个逻辑函数F 的对偶式，可将F 中的 。 A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变 D.常数中“0”换成“1”，“1”换成“0” E.常数不变 10. A+BC= 。 A .A + B B.A + C C.（A +B ）（A +C ） D.B +C 11.在何种输入情况下，“与非”运算的结果是逻辑0。 A ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 12.在何种输入情况下，“或非”运算的结果是逻辑0。 A ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1 13.以下表达式中符合逻辑运算法则的是 。 A. C ·C =C 2 B.1+1=10 C.0<1 D.A +1=1 14. 当逻辑函数有n 个变量时，共有 个变量取值组合？ A. n B. 2n C. n 2 D. 2n 15. 逻辑函数的表示方法中具有唯一性的是 。 A .真值表 B.表达式 C.逻辑图 D.卡诺图 16. F=A B +BD+CDE+A D= 。 A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++ 17. 逻辑函数F=)(B A A ⊕⊕ = 。
数电填空题
1．二进制数（1011.1001）2转换为八进制数为 13.41 ，转换为十六进为 B9 。 2．数字电路按照是否具有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。 3．已知逻辑函数F ＝A ⊕B ，它的与非-与非表达式为 A B A B ，或与非表达式 为 ()()A B A B ++ 。 4．5个变量可构成 32 个最小项，变量的每一种取值可使 1 个最小项的值为1。 5．555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01μF 电容接地，则上触发电平U T+ ＝ 8 V ，下触发电平U T –＝ 4 V 。 6．逻辑函数的两种标准形式分别为 7．将2004个“1”异或起来得到的结果是 0 8．半导体存储器的结构主要包含三个部分，分别是地址译码器、存储矩阵、输出缓冲器 9．8位D/A 转换器当输入数字量10000000为5v 。若只有最低位为高电平，则输出电压为（ 0.039 ）v ；当输入为10001000，则输出电压为（ 5.31 ）v 。 10．就逐次逼近型和双积分型两种A/D 转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换速度快。 11．由555定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。 12．与PAL 相比，GAL 器件有可编程的输出结构，它是通过对（结构控制字）进行编程设定其（输出逻辑宏单元）的工作模式来实现的，而且由于采用了（E 2CMOS ）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 13．逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式、卡诺图。 14．将2004个“1”异或起来得到的结果是 0 。 15．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。 16．施密特触发器有（两）个稳定状态.，多谐振荡器有（0）个稳定状态。 17．已知Intel2114是1K* 4位的RAM 集成电路芯片，它有地址线（10）条，数据线（4）条。 Y AB C =+)6,4,0()(,)7,5,3,2,1()(=∏===∑i M ABC Y i m ABC Y i i
数电复习资料(含答案)期末考试
数电 第一章 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 2．以下代码中为恒权码的为。 码B. 5421BCD码C.余三码D.格雷码 3．一位十六进制数可以用位二进制数来表示。A.１B.２C.４D. 16 4．十进制数25用8421BCD码表示为。101 0101 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256）10 B.（127）10 C.（FF）16 D.（255）10 6．与十进制数（）10等值的数或代码为。 A.(0101 8421BCD B.16 C.2 D.8 7．矩形脉冲信号的参数有。A.周期 B.占空比 C.脉宽 D.扫描期8．与八进制数8等值的数为： A.2 B.16 C. )16 D.2 9.常用的B C D码有。A.奇偶校验码 B.格雷码码 D.余三码 10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 二、判断题（正确打√，错误的打×） 1. 方波的占空比为。（） 2. 8421码1001比0001大。（） 3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（）
4．格雷码具有任何相邻码只有一位码元不同的特性。（） 5．八进制数（18）8比十进制数（18）10小。（） 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（）7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（） 8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。（） 9．十进制数（9）10比十六进制数（9）16小。（） 10．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。（） 三、填空题 1.描述脉冲波形的主要参数有、、、、、、。 2.数字信号的特点是在上和上都是断续变化的，其高电平和低电平常用 和来表示。 3.分析数字电路的主要工具是，数字电路又称作。 4.在数字电路中，常用的计数制除十进制外，还有、、。 5.常用的BCD码有、、、等。常用的可靠性代 码有、等。 6.（.1011）2=( )8=( )16 7.( 8 =（）2 =( )10=( )16=( )8421BCD 8.)10=（）2=( )8=( )16 9.( 16=（）2=( )8=( )10= ( )8421BCD 10.( 0111 1000)8421BCD=（） =( )8=( )10=( )16 2 四、思考题 1在数字系统中为什么要采用二进制2格雷码的特点是什么为什么说它是可靠性代码3奇偶校验码的特点是什么为什么说它是可靠性代码
数电第二章参考答案
第二章 逻辑代数 作业参考答案 【题2-1】 试用代数法将如下逻辑函数式化简成最简与或式。 （1） （2） （3） （4） （5） （6） （7） （8） 解：（1） （2） （3） （4） （5） （6） （7） （8） 【题2-2】按要求完成以下任务： （1）根据对偶规则，若函数表达式 ，则其对偶式 （2）根据反演规则，若函数表达式 【题2-3】 试用卡诺图法将如下逻辑函数式化简成最简与或式。 （1） （2） DE B A D BC A C B A D C D B C B AC Y +++++++=)(8CD AB CD AB ABCD Y ++=2D C B A C B A C B A Y ++++=1D C AB Y ++=C D C B A Y +++=D B D B C A C A Y +++=6D B D B C A C A Y +++=6D C B A D AC D C B D C A Y +++⊕=)( 5D B A AC C B A Y ++ =3D C B A C B A C B A Y ++++=1 CD AB CD AB ABCD Y ++=2D B A A C C B A Y ++=3)) ((4AC BC C AB ABC Y ++=D AC D C B D C A Y ++⊕=)(5A D C D B C B AC Y ++++=(8)((7A C B A C B A Y ++++=))((4AC BC C AB ABC Y ++=) )((7C B A C B A C B A Y ++++++=B C AB ABC C B A Y ++=),,(1∑= ) 15,14,13,12,10,9,8,2,1,0(),,,(2m D C B A Y Y CD AB 1110001 1 00110 1 1 111 1001 1 1 Y A BC
(完整版)数电试题及答案
通信 071~5 班 20 08 ~20 09 学年 第 二 学期 《数字电子技术基 础》 课试卷 试卷类型： A 卷 一、 单项选择题（每小题2分，共24分） 1、8421BCD 码01101001.01110001转换为十进制数是：（ ） A ：78.16 B ：24.25 C ：69.71 D ：54.56 2、最简与或式的标准是：（ ） A ：表达式中乘积项最多，且每个乘积项的变量个数最多 B ：表达式中乘积项最少，且每个乘积项的变量个数最多 C ：表达式中乘积项最少，且每个乘积项的变量个数最少 D ：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（ ） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量 C ：消去3个表现形式不同的变量，保留相同变量 表1 D ：消去4个表现形式不同的变量，保留相同变量 4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ ）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（ ） A ：11111101 B ：10111111 C ：11110111 D ：11111111 8、要实现n 1n Q Q =+，JK 触发器的J 、K 取值应是：（ ） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=1
数字电子技术复习题三套含答案
复习题一 1．下列四个数中，与十进制数（163）10不相等的是D 、（203）8 2．N 个变量可以构成多少个最大项C 、2N 3．下列功能不是二极管的常用功能的是C 、放大 5．译码器的输入地址线为4根，那么输出线为多少根（ 16 ） 6．用或非门构成钟控R-S 触发器发生竞争现象时，输入端的变化是00→11 7．一个4K 赫兹的方波信号经4分频后，下列说法错误的是B 、周期为2π×10－ 3秒 8．用PROM 来实现组合逻辑电路，他的可编程阵列是（或阵列 ） 9．A/D 转换器中，转换速度最高的为( A 、并联比较型 )转换 10．MAXPLUS-II 是哪个PLD 厂家的PLD 开发软件（ B 、Altera 1．存储器按存取方式可分为三类，即：1． SAM ， RAM ， ROM 2．设4位逐次逼近型A/D 转换器的电压转换范围为0-15V ，采用四舍五入法量化，模拟输入电压为8.59V ，转换的逼近过程是（其中括号中用?表示保留，×表示不保留 1000(? )→1100(× )→1010(× )→1001(? )→1001 3．时序电路中的时序图的主要作用是：用于在实验中测试检查电路得逻辑功能和用于计算机仿真模拟 4．施密特触发器在波形整形应用中能有效消除叠加在脉冲信号上的噪声，是因为它具有滞后特性 5．既能传送模拟信号，又能传送数字信号的门电路是． CMOS 传输门 三、简答题（每小题5分，共10分）1．请写出RS 、JK 、D 、T 触发器的状态转移方程，并解释为什么有的触发器有约束方程。 2．请回答两个状态等价的条件是什么？ 四、分析题（25分）1.分析如图由3线-8线译码器74LS138构成的电路，写出输出S i 和C i 的逻辑函数 表达式，说明其逻辑功能。（6分） 2.问图示电路的计数长度N 是多少？能自启动吗？画出状态转换图。（7分） 3.分析如图电路，列出状态转换图，说明它的功能。其中74195为集成移位寄存器器，LD SH /为移位和同步置数控制端，CR 为异步清零端，J 和K 为工作方式控制端，控制功能表如下。（12分）
数电期末试卷及答案(共4套)
XX大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为（）、 （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。 （6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM 中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分） 表1：
数电第二章习题.docx
第二章 一、选择题 1 .下列表达式中不存在竞争冒险的有_CD ___________________ 。 A. Y= B+ AB B. Y=AB+ B C C. Y=AB C +AB D.Y=(A+^B)A D 2?若在编码器中有50个编码对象，则要求输出二进制代码位数为B ________________________ 位。 A. 5 B. 6 C. 1 0 D. 50 3. 一个1 6选一的数据选择器，其地址输入(选择控制输入)端有C 个。 A. 1 B. 2 C. 4 D. 1 6 4. 下列各函数等式中无冒险现象的函数式有D 。 A. F =BC AC AB B. F =AC BC AB C. F =AC BC AB AB D. F =BC AC AB BC AB AC E. F=BC AC AB AB 5 .函数F =AC ? AB ? BC ,当变量的取值为ACD 时，将出现冒险现象。 A. B=C=1 B. B=C=0 C. A= 1 , C=0 D.A=0, B=0 6 .四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻 辑表达式为Y= A 。 A. A I A Q X O A I A O X I A1A O X2A1A O X3 B. A I A Q X O C. A I A O X I D. A I A0X3 7. 一个8选一数据选择器的数据输入端有E 个。 A. 1 B. 2 C. 3 D. 4 E. 8 8 .在下列逻辑电路中，不是组合逻辑电路的有_D _______________________ 。 A.译码器 B.编码器 C.全加器 D.寄存器 9.八路数据分配器，其地址输入端有C 个。 A. 1 B. 2 C. 3 D. 4 E. 8 10 .组合逻辑电路消除竞争冒险的方法有AB 。 A.修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 1 1 . 101键盘的编码器输出C 位二进制代码。 A. 2 B. 6 C. 7 D. 8 1 2 . 用三线 ■-八线译码器74LS138实现原码输出的8路数据分配器，应_ ABC。 A.ST A =1, ST B =D, Sl C =0 B.ST A = 1 , ST B =D, ST C=D C.S T A =1, ST B = 0 , ST C = :D D.ST A = D, ST B =0 , ST C =0 1 3 . 以下电路中，加以适当辅助门电路，AB 适于实现单输出组合逻辑电路。