东北大学计组课设

计算机组成原理课程设计报告

班级：计算机班姓名：学号：

完成时间：

一、课程设计目的

1．在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系；

2．通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念；

3．培养综合实践及独立分析、解决问题的能力。

二、课程设计的任务

针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。

三、课程设计使用的设备（环境）

1．硬件

●COP2000实验仪

●PC机

2．软件

●COP2000仿真软件

四、课程设计的具体内容（步骤）

1．详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现

①总体概述

COP2000模型机包括了一个标准CPU所具备所有部件，这些部件包括：运算器ALU、累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM，以及中断控制电路、跳转控制电路。其中运算器和中断控制电路以及跳转控制电路用CPLD来实现，其它电路都是用离散的数字电路组成。微程序控制部分也可以用组合逻辑控制来代替。

模型机为8位机，数据总线、地址总线都为8位，但其工作原理与16位机相同。相比而言8位机实验减少了烦琐的连线，但其原理却更容易被学生理解、吸收。

模型机的指令码为8位，根据指令类型的不同，可以有0到2个操作数。指令码的最

低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序存储器，找到执行该指令的微程序。而在组合逻辑控制方式中，按时序用指令码产生相应的控制位。在本模型机中，一条指令最多分四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。

模型机的缺省的指令集分几大类：算术运算指令、逻辑运算指令、移位指令、数据传输指令、跳转指令、中断返回指令、输入/输出指令。

②模型机的寻址方式

表1模型机的寻址方式

（2）该模型机微指令系统的特点（包括其微指令格式的说明等）：

①总体概述

该模型机的微命令是以直接表示法进行编码的，其特点是操作控制字段中的每一位代表一个微命令。这种方法的优点是简单直观，其输出直接用于控制。缺点是微指令字较长，因而使控制存储器容量较大。

②微指令格式的说明

模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的

读写。微程序控制器由微程序给出24位控制信号，而微程序的地址又是由指令码提供的，也就是说24位控制信号是由指令码确定的。该模型机的微指令的长度为24位，其中微指令中只含有微命令字段，没有微地址字段。其中微命令字段采用直接按位的表示法，哪位为0，表示选中该微操作，而微程序的地址则由指令码指定。这24位操作控制信号的功能如表2所示：（按控制信号从左到右的顺序依次说明）

COP2000中有7个寄存器可以向数据总线输出数据, 但在某一特定时刻只能有一个寄存器输出数据. 由X2,X1,X0决定那一个寄存器输出数据。

乘数右移

被

乘数左移

COP2000中的运算器由一片EPLD 实现. 有8种运算, 通过S2,S1,S0来选择。运算数据由寄存器A 及寄存器W 给出, 运算结果输出到直通门D 。

2. 计算机中实现乘法和除法的原理 （1）无符号乘法

在模型机上实现无符号数乘法运算时，采用“加法—移位”的重复运算方法。

○1硬件原理框图：

○2算法流程图：

（2）无符号除法

在模型机上实现无符号数除法运算时，采用“加减交替算法”的运算方法。

○1

②硬件原理框图：

3．对应于以上算法如何分配使用COP2000实验仪中的硬件 （1）无符号乘法

符号乘法对应于COP2000实验仪的硬件具体分配使用情况如下表所示： 表3 无符号乘法的硬件分配情况

除

数右移

初始化：除数左移

（2）无符号除法

无符号除法对应于COP2000实验仪的硬件具体分配使用情况如下表所示：表4 无符号除法的硬件分配情况

4．在COP2000集成开发环境下设计全新的指令/微指令系统

（1）新的指令集（乘除法指令集）

（2）新的微指令集（乘除法微指令集）

5．用设计完成的新指令集编写实现无符号二进制乘法、除法功能的汇编语言程序（1）乘法

4位乘法的算法流程图与汇编语言程序清单：

MOV R0,#00H ；初始化部分积

MOV R1,#09H ；初始化被乘数

MOV R2,#06H ；初始化乘数

LOOP : TEST R2,#0FH ；测试乘数是否为0

JZ LAST ；是0跳转，程序结束

TEST R2,#01H ；测试乘数末位时候为0

JZ NEXT ；是0跳转，不用加被乘数

MOV A,R1 ；被乘数送累加器

ADD R0,A ；被乘数加到部分积NEXT : SHL R1 ；被乘数左移一位

SHR R2 ；乘数右移一位

JMP LOOP ；跳转到下一次测试

LAST : OVER ；程序结束

乘法的算法流程图:

（2）除法

4位除法的算法流程图与汇编语言程序清单：MOV R0, #31H ；初始化被除数

MOV R1, #07H ；初始化除数

MOV R2, #00H ；初始化商

MOV R3, #05H ；初始化计数器

TEST R1,#0FH ；测试除数是否为0

JZ OVERFLOW ；除数是0，转到溢出处理MOV A,R1 ；除数送累加器

PUSH A ；保存除数

SHL R1 ；除数左移四位

SHL R1

SHL R1

SHL R1

MOV A,R1 ；移位后除数送累加器SUB R0,A ；被除数减去移位后除数JC ZERO ；有进位跳到ZERO，上0处理

JMP OVERFLOW ；首次没借位会得出5位商，溢出处理

ZERO:

SHL R2 ；商左移一位

SHR R1 ；除数右移一位

SUB R3,#01H ；计数器减1

JZ FINISH ；计数器为0，跳转到FINISH

MOV A,R1 ；被除数减去移位后除数

ADD R0,A ；被除数加上移位后除数

JC ONE ；有借位跳到ONE，上1处理

JMP ZERO ；没借位跳到ZERO，上0处理

ONE:

SHL R2 ；商左移一位

ADD R2,#01H ；商加1

SHR R1 ；除数右移一位

SUB R3,#01H ；计数器减1

JZ FINISH ；计数器为0，跳转到FINISH

MOV A,R1 ；移位后除数送累加器

SUB R0,A ；被除数减去移位后除数

JC ZERO ；有借位跳到ZERO，上0处理

JMP ONE ；没借位跳到ONE，上1处理

OVERFLOW:

MOV R2,#0FFH ；溢出，商置为全1

JMP JIESHU ；无条件跳转到程序结束

FINISH:

TEST R0,#80H ；测试余数是否为负

JZ JIESHU ；为正不用处理

POP A ；恢复除数

ADD R0,A ；余数加上除数

JMP JIESHU ；跳转到程序结束

JIESHU:

OVER

CYCLE:

JMP CYCLE

6．上述程序的运行情况（跟踪结果）○1

②除法程序运行过程

表8 无符号除法程序的运行过程

计算机组成原理阵列乘法器课程设计报告

. 课程设计

. 教学院计算机学院 课程名称计算机组成原理题目4位乘法整列设计专业计算机科学与技术班级2014级计本非师班姓名唐健峰 同组人员黄亚军 指导教师 2016 年10 月 5 日

1 课程设计概述 1.1 课设目的 计算机组成原理是计算机专业的核心专业基础课。课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行设计及实现，进一步提高分析和解决问题的能力。 同时也巩固了我们对课本知识的掌握，加深了对知识的理解。在设计中我们发现问题，分析问题，到最终的解决问题。凝聚了我们对问题的思考，充分的锻炼了我们的动手能力、团队合作能力、分析解决问题的能力。 1.2 设计任务 设计一个4位的二进制乘法器： 输入信号：4位被乘数A（A1,A2,A3,A4）, 4位乘数B（B1,B2,B3,B4）, 输出信号：8位乘积q(q1,q2,q3,q4,q5,q6,q7,q8). 1.3 设计要求 根据理论课程所学的至少设计出简单计算机系统的总体方案，结合各单元实验积累和课堂上所学知识，选择适当芯片，设计简单的计算机系统。 （1）制定设计方案： 我们小组做的是4位阵列乘法器，4位阵列乘法器主要由求补器和阵列全加器组成。 （2）客观要求 要掌握电子逻辑学的基本内容能在设计时运用到本课程中，其次是要思维灵活遇到问题能找到合理的解决方案。小组成员要积极配合共同达到目的。

2 实验原理与环境 2.1 1.实验原理 计算机组成原理，数字逻辑，maxplus2是现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 用乘数的每一位去乘被乘数，然后将每一位权值直接去乘被乘数得到部分积，并按位列为一行每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值，将各次部分积求和得到最终的对应数位的权值。 2.2 2.实验环境 2.2.1双击maxplu2II软件图标，启动软件 （1）.新建工程，flie->new project ....，出现存储路径的选项框，指定项目保存路径并且为工程命名，第三行设置实体名，保持与工程名一致。点击OK

计组实验报告

计算机组成原理实验报告 实验1：VERILOG 设计基础 专业班级：14级计算机二班 学号：14048001 姓名：杨娜 学号：14048003 姓名：周蓉 实验地点：理工楼901 实验时间：2016年5月14日

实验十VGA显示控制器的设计 一、实验目的 1、学习VERILOG的基本语法和编程规则 2、掌握通用寄存器等常用基本数字模块的VERILOG描述和基本设计方法 3、理解带使能控制和异步清零的8位寄存器的设计原理 4、掌握使用VERILOG设计和验证带使能控制和异步清零的8位寄存器的方法 5、掌握移位寄存器的设计方法 二、实验任务 1、设计一个带使能控制和异步清零的8位寄存器REG8X，实现8位输入的锁存，在时钟的上升沿处得到一个8位的输出和一个8位的反向输出，将结果显示在发光二极管。 模块的端口描述如下： 模块的参考物理结构如下： R7 R6 R i R 0 7 6 i 0 带使能控制和异步清零的8位寄存器 模块的使用注意事项

1.数据源D（7..0）一直加在寄存器的数据输入端； 2.周期性的时钟信号Clock一直加在寄存器的时钟输入端 3.使能信号Enable控制寄存器是否接受数据。当Enable = '0'时，寄存器不 接受数据，保持原来的状态不变；当Enable = '1'时，在时钟信号Clock正 跳变时，寄存器接受并保存当时D（7..0）的数据； 4.本寄存器其它方面的功能与上述的寄存器相同。 完成的参考电路图如下：dout=q 2、设计一个有左、右移位功能的8位寄存器REGSHIFT8，并仿真验证。

三、实验内容 1、通过输入数据先进行计算，并通过实验进行验证REG8X。 (1)、将清零信号Resetn（sw17）设为0，将输入信号D（sw7~sw0）设为10101010，观察输出信号Q（ledr7~ledr0）和Qb（ledg7~ledg0），观察并记录输出。 (2)、将清零信号Resetn（sw17）设为1，在时钟信号处输入一个上升沿（按下key0），观察并记录输出。 (3)、将输入信号D（sw7~sw0）设为01010101，观察并记录输出。 (4)、在时钟信号处输入一个上升沿（按下key0），观察并记录输出。 (5)、自行完善设计表格，观察并记录测试输出。 实验数据表 2、通过输入数据先进行计算，并通过实验进行验证REGSHIFT8。 (1)、测试清零信号Resetn (2)、测试移位功能 (3)、测试寄存功能 (4)、自行设计表格观察并记录测试输出。 实验数据表

计组课后

7. 什么叫系统的并行性？粗粒度并行和细粒度并行有何区别？ 答：所谓并行性包含同时性和并发性。同时性是指两个或两个以上的事件在同一时刻发生，并发性是指两个或多个事件在同一时间段发生。即在同一时刻或同一时间段内完成两个或两个以上性质相同或性质不同的功能，只要在时间上存在相互重叠，就存在并行性。 并行性又分为粗粒度并行和细粒度并行两类。粗粒度并行是指在多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般用算法实现。细粒度并行是指在处理机的指令级和操作级的并行性。 8. 什么是指令流水？画出指令二级流水和四级流水的示意图，它们中哪个更能提高处理机速度，为什么？ 答：指令流水是指将一条指令的执行过程分为n 个操作时间大致相等的阶段，每个阶段由一个独立的功能部件来完成，这样n 个部件就可以同时执行n 条指令的不同阶段，从而大大提高CPU 的吞吐率。 指令二级流水和四级流水示意图如下： IF ，ID EX ，WR IF ，ID EX ，WR IF ，ID EX ，WR 二级指令流水示意图四级指令流水示意图IF ID EX WR IF ID EX WR EX WR IF ID 四级流水更能提高处理机的速度。分析如下： 假设IF 、ID 、EX 、WR 每个阶段耗时为t ，则连续执行n 条指令 采用二级流水线时，耗时为：4t+(n-1)2t=(2n+2)t 采用四级流水线时，耗时为：4t+(n-1)t=(n+3)t

在n>1时，n+3<2n+2，可见四级流水线耗时比二级流水线耗时短，因此更能提高处理机速度。 17. 在中断系统中INTR、INT、EINT三个触发器各有何作用？ 解：INTR——中断请求触发器，用来登记中断源发出的随机性中断请求信号，以便为CPU查询中断及中断排队判优线路提供稳定的中断请求信号。 EINT——中断允许触发器，CPU中的中断总开关。当EINT=1时，表示允许中断（开中断），当EINT=0时，表示禁止中断（关中断）。其状态可由开、关中断等指令设置。 INT——中断标记触发器，控制器时序系统中周期状态分配电路的一部分，表示中断周期标记。当INT=1时，进入中断周期，执行中断隐指令的操作。 24. 现有A、B、C、D四个中断源，其优先级由高向低按A、B、C、D 顺序排列。若中断服务程序的执行时间为20μs，请根据下图所示时间轴给出的中断源请求中断的时刻，画出CPU执行程序的轨迹。解：A、B、C、D的响优先级即处理优先级。CPU执行程序的轨迹图如下：

计算机组成原理与体系结构课程设计

计算机组成原理与体系结构课程设计 1 2020年4月19日

计算机组成原理 实验报告 班级： 031213 学号： 03121256 姓名：戚玉志 地点：二区312 时间： .9.15(第二批)

计算机组成原理与体系结构课程设计 基本模型机设计与实现 一．实验目的 1．深入理解基本模型计算机的功能、组成知识； 2．深入学习计算机各类典型指令的执行流程； 3．学习微程序控制器的设计过程和相关技术，掌握LPM_ROM的配置方法。 4．在掌握部件单元电路实验的基础上，进一步将单元电路组成系统，构造一台基本模型计算机。 5．定义五条机器指令，并编写相应的微程序，上机调试，掌握计算机整机概念。掌握微程序的设计方法，学会编写二进制微 指令代码表。 6．经过熟悉较完整的计算机的设计，全面了解并掌握微程序控制方式计算机的设计方法。 二．实验原理 1．在部件实验过程中，各部件单元的控制信号是人为模拟产生的，而本实验将能在微过程控制下自动产生各部件单元控制信 据通路的控制将由微过程控制器来完成， CPU从内存中取出一条机器指令到指令执 行结束的一个指令周期，全部由微指令组成的序列来完成，即一 条机器指令对应一个微程序。

文档仅供参考，不当之处，请联系改正。 1 2020年4月19日 2．指令格式 （1）指令格式 采用寄存器直接寻址方式，其格式如下： 其中，OP-CODE 为操作码，rs 为源寄存器，rd 为目的寄存器，并规定： 其 中 IN 为单字长（8位二进制），其余为双字长指 令，XX H 为addr 对应的十六进制地址码。为了向RAM 中装入程序和数据，检查写入是否正确，并能启动程序执行，还必须设计三个控制台操作微程序。

计算机组成原理课程设计报告

计算机组成原理课程设计报告JUC2模型机的微程序设计 姓名沈钰城 学号3140604029 专业信息安全 指导教师肖铁军 江苏大学计算机学院 2016年1 月 6 日

一．实验环境 1.使用的硬件实验板 （1）品牌，型号 实验板品牌：Altera 实验板型号：DE2-115 FPGA芯片品牌：Cyclone IV E FPGA芯片型号：EP4CE115 （2）FPGA在现代工业中的应用 FPGA令系统开发商的产品更快速地推向市场；更长的生命周期；灵活性，可支持各种标准和网络协议；低成本，低功耗。 在工业应用中，FPGA可取代旧的ASIC技术，提供更具成本有效性的解决方案；FPGA作为通信协处理器负责连接到以太网的工作，灵活的解决方案可以通过一个硬件平台支持多种协议；用FPGA控制马达，通过它的嵌入式处理器，实时特性和数字编码器轻松实现。 另一个典型应用是马达控制。目前世界工业电力的2/3都用来驱动电机，但只有2%的电机使用了可变速的驱动，如果使用变速电机控制每年将节约10个发电厂的能量。使用电机控制芯片技术将把工业应用的能耗效率提升到88%。系统有这样的需求：在增加以太网连接能力同时不想增加额外的器件；想要灵活的方法去控制多个马达和差异化的产品；想要一个支持马达控制和现场总线连接能力的单芯片方案。基于Cylone III的马达驱动方案通过集成了不同的算法和I/O接口可满足不同的特性需求。Altera与第三方伙伴合作，将他们提供的优化算法整合到FPGA中，一个平台可实现多个电机控制，大大提高能源利用效率 2.使用的设计软件 （1）品牌、名称、版本、发布年份 软件品牌：Altera 名称：quartus ii 版本：12.0 发布年份：2012 （2）行业对该软件的评价 Altera的Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。Quartus平台与Cadence、ExemplarLogic、MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。改进了软件的LogicLock模块设计功能，增添了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。支持MAX7000/MAX3000等乘积项器件 Quartus II设计套装的其他特性包括：DSP Builder 12.0新的数字信号处理(DSP)支持——通过系统控制台，与MATLAB的DDR存储器进行通信，并具有新的浮点功能，提高了设计效能，以及DSP效率。经过改进的视频和图像处理(VIP)套装以及视频接口IP——通过具有边缘自适应算法的Scaler II MegaCore功能以及新的Avalon-Streaming (Avalon-ST)视频监视和跟踪系统IP内核，简化了视频处理应用的开发。增强收发器设计和验证——更新了Arria V FPGA的收发器工具包支持，进一步提高收发器数据速率(对于Stratix V FPGA，高达14.1 Gbps)。 3.使用的调试工具 硬件：JUPOD调试适配器 软件：JULAB实验系统软件 江苏大学计算机学院研发

计组-加法器实验报告

半加器、全加器、串行进位加法器以及超前进位加法器 一、实验原理 1.一位半加器 A和B异或产生和Sum，与产生进位C 2.一位全加器 将一位半加器集成封装为halfadder元件，使用两个半加器构成一位的全加器 3.4位串行进位加法器 将一位全加器集成封装为Fulladder元件，使用四个构成串行进位加法器

4.超前进位加法器（4位） ⑴AddBlock 产生并行进位链中的ti(即Cthis)和di（即Cpass），以及本位结果Sum ⑵进位链（Cmaker） 四位一组并行进位链，假设与或非门的级延迟时间为1.5ty，与非门的延迟时间为1ty，在di和ti产生之后，只需2.5ty就可产生所有全部进位

⑶超前进位加法器 将以上二者结合起来即可完成，A和B各位作为各个AddBlock的输入，低一位的进位Ci-1作为本位AddBlock的C-1的输入。各个AddBlock输出的C_this和C_pass作为对应的Cmaker的thisi和passi的输入。

二、实验器材 QuartusII仿真软件，实验箱 三、实验结果 1.串行进位加法器结果 2.超前进位加法器结果

四、实验结果分析 1.实验仿真结果显示串行加法器比超前进位加法器快，部分原因应该是电路结构优化 不到位。另外由于计算的位数比较少，超前进位加法链结构较复杂，所以优势没体现出来，反倒运作的更慢一点。当位数增加的时候，超前进位加法器会比串行的更快。 2.波形稳定之前出现上下波动，应该与“竞争冒险”出现的情况类似，门的延迟和路径 的不同导致了信号变化时到达的时间有先有后，因此在最终结果形成前出现了脉冲尖峰和低谷；另外也可能部分原因由于电路结构优化的不到位所致

计算机组成原理课设

计算机组成原理课程设计报告 班级：09计算机03 班姓名：** 学号：******** 完成时间：2012年1月3日 一、课程设计目的 1．在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系； 2．通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念； 3．培养综合实践及独立分析、解决问题的能力。 二、课程设计的任务 针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。 三、课程设计使用的设备（环境） 1．硬件 ●COP2000实验仪 ●PC机 2．软件 ●COP2000仿真软件 四、课程设计的具体内容（步骤） 1．详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现 (1)该模型机指令系统的特点： ①总体概述 COP2000模型机包括了一个标准CPU所具备所有部件，这些部件包括：运算器ALU、累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM，以及中断控制电路、跳转控制电路。其中运算器和中断控制电路以及跳转控制电路用CPLD来实现，其它电路都是用离散的数字电路组成。微程序控制部分也可以用组合逻辑控制来代替。 模型机为8位机，数据总线、地址总线都为8位，但其工作原理与16位机相同。相比而言8位机实验减少了烦琐的连线，但其原理却更容易被学生理解、吸收。

计算机组成原理实验报告

计算机组成原理课程设计 报告 指导教师： 班级： 姓名： 学号：

一、目的和要求 1.实验目的： 深入了解计算机各种指令的执行过程，以及控制器的组成，指令系统微程序设计的具体知识，进一步理解和掌握动态微程序设计的概念；完成微程序控制的特定功能计算机的指令系统设计和调试。 2、实验要求： 要进行这项大型实验，必须清楚地懂得： （1）TEC-2机的功能部件及其连接关系； （2）TEC-2机每个功能部件的功能与具体组成； （3）TEC-2机支持的指令格式； （4）TEC-2机的微指令格式，AM2910芯片的用法； （5）已实现的典型指令的执行实例，即相应的微指令与其执行次序的安排与衔接； （6）要实现的新指令的格式与功能。 二、实验环境 PC机模拟TEC-2机 三、具体内容 一、实验内容： 选定指令格式、操作码，设计如下指令： （1）把用绝对地址表示的内存单元ADDR1中的内容与内存单元ADDR2中的内容相减，结果存于内存单元ADDR3中。 指令格式：D4××，ADDR1，ADDR2， ADDR3 四字指令（控存入口100H） 功能： [ADDR3]=[ADDR1]-[ADDR2] （2）将一通用寄存器内容减去某内存单元内容，结果放在另一寄存器中。 指令格式：E0 DR SR，ADDR （SR，DR源、目的寄存器各4位）双字指令（控存入口130H） 功能： DR=SR+ [ADDR] （3）转移指令。判断两个通用寄存器内容是否相等，若相等则转移到指定绝对地址，否则顺序执行。 指令格式：E5 DR SR，ADDR 双字指令（控存入口140H） 功能： if DR==SR goto ADDR else 顺序执行。 设计：利用指令的CND字段，即IR10~8，令IR10~8=101，即CC=Z 则当DR==SR时Z=1，微程序不跳转，接着执行MEM PC（即ADDR PC） 而当DR!=SR时Z=0，微程序跳转至A4。 二、实验要求： （1）根据内容自行设计相关指令微程序；（务必利用非上机时间设计好微程序） （2）设计测试程序、实验数据并上机调试。 （3）设计报告内容：包括1、设计目的2、设计内容3、微程序设计（含指令格式、功能、设计及微程序） 4、实验数据（测试所设计指令的程序及结果）。（具体要求安最新规范为准） （4）课程设计实验报告必须打印成册，各班班长收齐大型实验报告于18周星期六下午（15：00）前，交张芳老师办公室。 四、实验程序与分析： （一）.把用绝对地址表示的内存单元ADDR1中的内容与内存单元ADDR2中的内容相减，结果存于内存单元ADDR3中。 指令格式：D4××，ADDR1，ADDR2， ADDR3 四字指令（控存入口100H）

计算机组成原理课程设计报告完整版

计算机组成原理课程设计报告 班级：06计算机 6 班姓名：李凯学号：20063007 完成时间：2009年1月3日 一、课程设计目的 1．在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系； 2．通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念； 3．培养综合实践及独立分析、解决问题的能力。 二、课程设计的任务 针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。 三、课程设计使用的设备（环境） 1．硬件 ●COP2000实验仪 ●PC机 2．软件 ●COP2000仿真软件 四、课程设计的具体内容（步骤） 1．详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现该模型机指令系统的特点： COP2000模型机包括了一个标准CPU所具备所有部件，这些部件包括：运算器ALU、

累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM，以及中断控制电路、跳转控制电路。其中运算器和中断控制电路以及跳转控制电路用CPLD来实现，其它电路都是用离散的数字电路组成。微程序控制部分也可以用组合逻辑控制来代替。 模型机为8位机，数据总线、地址总线都为8位，但其工作原理与16位机相同。相比而言8位机实验减少了烦琐的连线，但其原理却更容易被学生理解、吸收。 模型机的指令码为8位，根据指令类型的不同，可以有0到2个操作数。指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序存储器，找到执行该指令的微程序。而在组合逻辑控制方式中，按时序用指令码产生相应的控制位。在本模型机中，一条指令最多分四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。24位控制位分别介绍如下： XRD ：外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。 EMWR：程序存储器EM写信号。 EMRD：程序存储器EM读信号。 PCOE：将程序计数器PC的值送到地址总线ABUS上。 EMEN：将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。 IREN：将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器uPC。 EINT：中断返回时清除中断响应和中断请求标志，便于下次中断。 ELP： PC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。 MAREN：将数据总线DBUS上数据打入地址寄存器MAR。 MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 OUTEN：将数据总线DBUS上数据送到输出端口寄存器OUT里。 STEN：将数据总线DBUS上数据存入堆栈寄存器ST中。 RRD：读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 RWR：写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。

计组-4位乘法器实验报告

实验4位乘法器实验报告 姓名：X XX 学号：X XX 专业：计算机科学与技术课程名称：计算机组成同组学生姓名：无 实验时间：实验地点：指导老师：XXX 一、实验目的和要求 1.熟练掌握乘法器的工作原理和逻辑功能 二、实验内容和原理 实验内容： 根据课本上例3-7的原理，来实现4位移位乘法器的设计。 具体要求：1. 乘数和被乘数都是4位 2. 生成的乘积是8位的 3. 计算中涉及的所有数都是无符号数 4.需要设计重置功能 5.需要分步计算出结果（4位乘数的运算，需要四步算出结果） 实验原理： 1.乘法器原理图

2.本实验的要求： 1.需要设计按钮和相应开关，来增加乘数和被乘数 2.每按一下M13，给一个时钟，数码管的左边两位显示每一步的乘 积 3.4步计算出最终结果后，LED灯亮，按RESET重新开始计算 三、主要仪器设备 1.Spartan-III开发板1套 2.装有ISE的PC机1台 四、操作方法与实验步骤 实验步骤： 1.创建新的工程和新的源文件 2.编写verilog代码（top模块、display模块、乘法运算模块、去抖动模块以及 UCF引脚） 3.进行编译 4.进行Debug 工作，通过编译。

5.. 生成FPGA代码，下载到实验板上并调试，看是否与实现了预期功能 操作方法： TOP: module alu_top(clk, switch, o_seg, o_sel); input wire clk; input wire[4:0] switch; output wire [7:0] o_seg; // 只需七段显示数字，不用小数点 output wire [3:0] o_sel; // 4个数码管的位选 wire[15:0] disp_num; reg [15:0] i_r, i_s; wire [15:0] disp_code; wire o_zf; //zero detector initial begin i_r <= 16'h1122; //0x1122 i_s <= 16'h3344; //0x3344 end alu M1(i_r, i_s, switch[4:2], o_zf, disp_code); display M3(clk, disp_num, o_seg, o_sel); assign disp_num = switch[0]?disp_code:(switch[1] ? i_s : i_r); endmodule

计组课设-微指令的设计实验

计算机组成原理课程设计报告 班级：计算机/物联网班姓名：学号： 完成时间：2016.1.14 一、课程设计目的 1．在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系； 2．通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念； 3．培养综合实践及独立分析、解决问题的能力。 二、课程设计的任务 针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。 三、课程设计使用的设备（环境） 1．硬件 ●COP2000实验仪 ●PC机 2．软件 ●COP2000仿真软件 四、课程设计的具体内容（步骤） 1．详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现该模型机指令系统的特点： 从指令字长来看该模型机指令系统包含单字长和双字长两种格式的指令，字长为8位，对于需要访问内存的指令都是双字长的，指令系统中大多数指令是单字长；从指令操作码是定长和变长来看，这里认为，虽然ADD A, R?和ADD A, @R?都是执行加法操作，但他们是不同的指令，将指令格式中寻址寄存器的两位也认为是操作码的一部分，这两条指令的操作码不同。因此，指令系统的指令格式是定长操作码的，操作码为6位。 1)双字长的指令格式如下：

2)单字长的指令格式如下： 举例： 该模型机微指令系统的特点（包括其微指令格式的说明等）： 该模型机微指令系统的微指令格式是水平型微指令，微指令的字长为24位，是机器字长的3倍，每条微指令仅包含微操作控制字段，无顺序控制字段。操作控制字段的每一位对应一个微操作，采用字段直接译码的方式对系统进行控 举例：微指令CBFFFF：取指令

计算机组成原理课程设计模型机实验报告 精品

实践报告 计算机组成原理--模型机设计报告 作者姓名： 专业：计算机科学与技术 学号： 指导教师： 完成日期：年月号 ******学院 计算机工程系

摘要 “计算机组成原理”是计算机科学与技术系的一门核心专业基础课程，在计算机专业中起了很重要的作用。课程中分部分介绍了计算机的各个部件，我们有必要将它们组合起来以对计算机有一个整体的认识。这次课程设计通过对一个简单模型机的设计与实现，是我们对计算机的基本组成、部件的设计、部件间的连接有更深的理解。依次设计计算机的几个部件并进行连接使成为一个完整的模型机。通过运行和调试，使之正常工作。 关键词：运算器；控制器；存储器；输入输出接口；模型机

正文： 一、课设目的要求： 《计算机组成原理》是一门理论性、实践性均较强的专业基础课，要求学生具有一定的电路分析、指令系统编写能力、软件设计能力。通过计算机组成原理实践周，要突出《计算机组成原理》理论联系实际的特点，培养实践动手能力。 1.培养学生运用理论知识和技能，构建建立问题逻辑结构，锻炼学生分析解决实际 问题的能力。 2.培养学生使用PROTEUS软件分析和设计计算机内部器件的方法和技巧。 3.培养学生调查研究、查阅技术文献、资料、手册以及编写技术文献的能力。 4.通过实践设计，要求学生在指导教师的指导下，独立完成设计课题的全部内容， 包括： （1）通过调查研究和上机实习，掌握PROTEUS软件的设计和仿真调试技能。 （2）掌握计算机系统的组成结构及其工作原理。 （3）设计实现一个简单计算机的模型机，并能够使用PROTEUS软件进行电路仿真验证 二、课设内容： 利用所学的计算机结构和工作原理的知识，要求学生独立完成简单计算机的模型机设计，并用PROTEUS软件进行验证。在分析设计过程中，要求学生养成良好的习惯，学会分析实际问题，并利用所学的知识建立系统的逻辑结构，学会PROTEUS调试技巧和方法，通过逻辑设计和工程设计培养调试硬件电路的实际动手能力。要求学生掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。 三、课设设备： 计算机组成原理教学实验系统及电脑一台。 四、模型机组织结构： 组织结构分为运算器控制器存储器输入输出接口。 运算器是数据的加工部件，是CPU的重要组成部分。基本结构中必须有算数/逻辑运算单元、数据缓冲存储器、多路转换器和数据总线等逻辑构件。控制器是计算机的指挥中心,负责决定执行程序的顺序,给出执行指令时机器各部件需要的操作控制命令，由程序计数器、指令寄存器、指令译码器、时序产生器组成。存储器用来

计算机组成原理课程设计微程序报告

微程序控制器的设计与实现

目录 1设计目的 (3) 2设计内容 (3) 3具体要求 (3) 4设计方案 (3) 5 调试过程 (11) 6 心得体会 (12)

微程序控制器的设计与实现 一、设计目的 1)巩固和深刻理解“计算机组成原理”课程所讲解的原理，加 深对计算机各模块协同工作的认识 2)掌握微程序设计的思想和具体流程、操作方法。 3)培养学生独立工作和创新思维的能力，取得设计与调试的实 践经验。 4)尝试利用编程实现微程序指令的识别和解释的工作流程 二、设计内容 按照要求设计一指令系统，该指令系统能够实现数据传送，进行加、减运算和无条件转移，具有累加器寻址、寄存器寻址、寄存器间接寻址、存储器直接寻址、立即数寻址等五种寻址方式。 三、设计要求 1)仔细复习所学过的理论知识，掌握微程序设计的思想，并根 据掌握的理论写出要设计的指令系统的微程序流程。指令系 统至少要包括六条指令，具有上述功能和寻址方式。 2)根据微操作流程及给定的微指令格式写出相应的微程序 3)将所设计的微程序在虚拟环境中运行调试程序，并给出测试 思路和具体程序段 4)尝试用C或者Java语言实现所设计的指令系统的加载、识 别和解释功能。 5)撰写课程设计报告。 四、设计方案 1)设计思路 按照要求设计指令系统，该指令系统能够实现数据传送，进行加、减运算和无条件转移，具有累加器寻址、寄存器寻址、寄存器间接寻址、存储器直接寻址、立即数寻址等五种寻址方式。从而可以想到如下指令：24位控制位分别介绍如下： XRD ：外部设备读信号，当给出了外设的地址后，输出

此信号，从指定外设读数据。 EMWR：程序存储器EM写信号。 EMRD：程序存储器EM读信号。 PCOE：将程序计数器PC的值送到地址总线ABUS上。 EMEN：将程序存储器EM与数据总线DBUS接通，由EMWR 和EMRD决定是将DBUS数据写到EM中，还是 从EM读出数据送到DBUS。 IREN：将程序存储器EM读出的数据打入指令寄存器IR 和微指令计数器uPC。 EINT：中断返回时清除中断响应和中断请求标志，便于下次中断。 ELP： PC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。 MAREN：将数据总线DBUS上数据打入地址寄存器MAR。 MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 OUTEN：将数据总线DBUS上数据送到输出端口寄存器OUT 里。 STEN：将数据总线DBUS上数据存入堆栈寄存器ST中。 RRD：读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 RWR：写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 CN：决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。 FEN：将标志位存入ALU内部的标志寄存器。 X2：X1：X0: X2、X1、X0三位组合来译码选择将数据送到DBUS

计算机组成原理实验报告材料

福建农林大学计算机与信息学院信息工程类实验报告系：计算机科学与技术专业：计算机科学与技术年级： 09级 姓名：张文绮学号： 091150022 实验课程：计算机组成原理 实验室号：___田405 实验设备号： 43 实验时间：2010.12.19 指导教师签字：成绩： 实验一算术逻辑运算实验 1．实验目的和要求 1. 熟悉简单运算器的数据传送通路； 2. 验证4位运算功能发生器功能(74LS181)的组合功能。 2．实验原理 实验中所用到的运算器数据通路如图1-1所示。其中运算器由两片74181

以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门(74245)和数据总线相连，运算器的两个数据输入端分别由两个锁存器(74373)锁存，锁存器的输入连接至数据总线，数据开关INPUT DEVICE用来给出参与运算的数据，并经过一个三态门(74245)和数据总线相连，数据显示灯“BUS UNIT”已和数据总线相连，用来显示数据总线内容。 图1-2中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号，其它均为电平信号。由于实验电路中的时序信号均已连至W/R UNIT的相应时序信号引出端，因此，在进行实验时，只需将W/R UNIT 的T4接至STATE UNIT的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3，S2，S1，S0，Cn，LDDR1，LDDR2，ALU-B，SW-B各电平控制信号用SWITCH UNIT中的二进制数据开关来模拟，其中Cn，ALU-B，SW-B为低电平控制有效，LDDR1，LDDR2为高电平有效。 3．主要仪器设备（实验用的软硬件环境） ZYE1603B计算机组成原理教学实验系统一台，排线若干。 4．操作方法与实验步骤

计组课设实验报告

《计算机组成原理与系统结构》课程设计 实 验 报 告 课题：两个16位二进制数加法计算 班级： 成员： 完成日期：2013年10月11日

一：课程设计步骤 1.确定设计目标 综合考虑实验条件及自身能力水平，以及设计功能的可靠性和实用性，我们小组决定将设计目标定为“两个16位二进制数相加”。分两次分别输入两个加数的低八位和高八位，输出两个16位二进制数相加的结果。 2.确定指令系统 （1）数据格式 模型机规定数据采用定点整数补码表示，字长为8位，其格式如下： 7 6 5 4 3 2 1 0 符号尾数 （2）指令格式 模型机设计四大类指令共16条，其中包括算术逻辑指令、I/O指令、访问及转移指令和停机指令。 ①算术逻辑指令 设计九条算术逻辑指令并用单字节表示，寻址方式采用寄存器直接寻址，其格式如下： 7 6 5 4 3 2 1 0 OP-CODE RS RD 其中，OP-CODE为操作码，RS为源寄存器，RD为目的寄存器，并规定： RS或RD 选定的寄存器 00 01 10 R0 R1 R2 ②I/O指令 输入（1N）和输入（OUT）指令采用单字节指令，其格式如下： 7 6 5 4 3 2 1 0 OP-CODE addr RD 其中，addr=01时，选中“INPUT DEVICE”中的开关组作为输入设备，addr=10时，选中“INPUT DEVICE”中的数码块作为输入设备。 ③访问指令及转移指令 模型机设计两条访问指令，即存数（STA）、取数（LDA），两条颛臾指令，即无条件转移（JMP）、结果为零或有进位转移（BZC），指令格式如下： 7 6 5 4 3 2 1 0 00 M OP-CODE RD D 其中，OP-CODE为操作码，rd为目的寄存器地址（LDA、STA指令使用）。D为位移量（正负均可），M为寻址模式，其定义如下： 寻址模式有效地址E 说明 00 E=D 直接寻址

计组实验报告.

武汉大学计算机学院计算机科学与技术专业 CPU设计实验报告 实验名称:开放式实验CPU设计课题名称: 计算机组成原理 班级: 指导教师：徐爱萍 组长: 组员: 二零一五年三月

目录 目录 (1) 1 实验环境 (2) 1.1 Quartus Ⅱ介绍 (2) 1.2 硬件描述语言（VHDL） (3) 1.3实验的主要成果 (3) 2 实验要求 (5) 2. 1 指令格式要求 (5) 2. 2 指令流程及微信号序列分析 (6) 2.2.1 ADD指令分析 (6) 2.2.2 ADC指令分析 (7) 2.2.3 SUB指令分析 (7) 2.2.4 SBC指令分析 (7) 2.2.5 INC指令分析 (7) 2.2.6 DEC指令分析 (8) 2.2.7 SHL指令分析 (8) 2.2.8 SHR指令分析 (8) 2.2.9 MOVR指令分析 (8) 2.2.10 MOVD指令分析 (9) 2.2.11 LDRR指令分析 (9) 2.2.12 STRR指令分析 (10) 2.2.13 JMP指令分析 (10) 2.2.14 JRC指令分析 (11) 2.2.15 JRZ指令分析 (11) 2.2.16 JRS指令分析 (11) 2.2.17 CLC指令分析 (11) 2.2.18 STC指令分析 (11) 3.部件仿真实验 (11) 3.1 八个通用寄存器设计与仿真 (11) 3.1.1 设计代码 (11) 3.1.2 RTL连接图 (17) 3.1.3 仿真过程 (17) 3.2算术逻辑单元设计与仿真 (18) 3.2.1 设计代码 (18) 3.2.2 RTL连接图 (21) 3.2.3 仿真过程 (22) 4. CPU设计 (23) 4.1取指设计 (23) 4.2指令译码的设计 (25) 4.3执行部分设计 (28) 4.4存储器部分设计 (31) 4.5通用寄存器组设计 (32)

计组实验报告--部分

2、设计报告 2、1实验方法 本实验要完成的工作主要包括： 1、指令系统的设计 2、利用VHDL语言完成实验CPU的设计，包括通用寄存器的设计、取值部分设计、指令译 码设计、执行设计、存储器设计、程序包设计和顶层设计设计 3、在Quatus II 平台上进行仿真，并下载到TEC-CA教学实验箱上进行调试。 这三大部分为并行关系，只有在完成上一部分的基础上才能继续进行下一步，而第二大部分可以同时并行进行。 实验的主要流程图为图2.1所示。 图2.1

在指令系统和CPU逻辑设计时，主要的方法是先根据老师给的指令要求，确定CPU所要实现的功能，根据寄存器等的情况划分指令格式，然后根据功能写出指令，根据不同指令的特点将它们分组并确定操作码；接下来设想每条指令的执行过程，需要哪些硬件支持，最后确定整个CPU的逻辑结构图。 2、2总体说明 2.2.1 CPU组成部件 实验CPU由5部分组成：取指部分instru_fetch、指令译码部分decoder_unit、执行部分exe_unit、存储器部分memory_unit和通用寄存器组fegile.另外，还有一个程序包exe_cpu_components，将各底层设计实体作为元件存储，供各设计实体使用。顶层设计实体exe_cpu完成5个组成部分的链接。 GR（8位，4个寄存器），ALU（8位），时序节拍发生器timer,AR(8位)，IR（8位），PC(8位)、PC(8位)，RAM(8位)，组合期间T1，T2，T3。逻辑控制器件controller，地址总线（8位），数据总线（8位）。 2、2、2整机原理实验图

图2.2.1 图2.2.2

计算机组成原理与汇编实验报告

计算机组成原理与汇编 实验报告 Company Document number：WUUT-WUUY-WBBGB-BWYTT-1982GT

计算机组成原理与汇编课程设计 实验报告 目录 一、课程设计目标 (3) 二、课程设计基本要求 (3) 三、课程设计的内容 (3) 四、课程设计的要求 (5) 五、实验详细设计 (5) 1.统计文件中各字母出现的频率 (5) 2.用递归计算50以内Fibonacci 数, 以十进制数输出 (9) 3.虚拟平台模拟机实验 (11) 六、使用说明 (19) 七、总结与心得体会 (19) 八、参考文献 (20) 九、附录 (20) 1.字符统计.asm (20) 2.斐波那契数（小于50）.asm (29) 一、课程设计目标 通过课程设计使学生综合运用所学过的计算机原理与汇编知识，增强解决实际问题的能力，加深对所学知识的理解与掌握，提高软硬件开发水平，为今后打下基础。 课程设计的目的和要求： 1、使学生巩固和加强《计算机原理与汇编语言》课程的基本理论知识。

2、使学生掌握汇编语言程序设计的方法及编程技巧，正确编写程序。 3、使学生养成良好的编程习惯并掌握调试程序的基本方法。 4、使学生养成规范书写报告文档的能力，撰写课程设计总结报告。 5、通过查阅手册和文献资料，培养学生独立分析问题和解决问题的能力。 二、课程设计的基本要求 1、认真查阅资料，独立完成设计任务，每道题都必须上机通过。 2、编写预习报告，写好代码，上机调试。 3、独立思考，培养综合分析问题解决问题和调试程序的能力。 4、按时完成课程设计，写出课程设计报告。 三、课程设计的内容 1、给定一个英文ASCII码文件，统计文件中英文字母的频率，以十进制形式输出。 2、用递归计算50以内Fibonacci 数, 以十进制数输出. 3、虚拟平台的模型机实验，具体要求如下： 1)选择实验设备，将所需要的组件从组件列表中拖到实验设计流程栏中 2)搭建实验流程：根据原理图1和电路图（见附件）,将已选择的组件进行连线。 3)输入机器指令:选择菜单中的“工具”，再选择“模型机调试”，在指令输入窗 口中输入如下指令： 00000000 00010000 00001001 00100000 00001011 00110000 00001011 01000000 00000000 00000001 本实验设计机器指令程序如下：

课程设计报告(计算机组成原理)

课程设计（大作业）报告 一、题目分析 本次课程设计课题是设计基于微程序控制器的简单计算机设计与实现，宏观上利用CPU、cache、存储器以及一些外设设备来组成一台简单计算机，微观上由运算器、译码电路、和存储器指令用的控制存储器构成。此次设计要求完成各个指令的格式以及编码的设计，实现各个机器指令的微代码。 本计算机实现的功能有：IN（输入）,OUT（输出），ADD（加法），SUB（减法），STA（存数），JMP（跳转）。设计进行开始,在了解微程序的基本格式, 及各个字段值的作用后, 按微指令格式参照指令流程图，设计出程序以及微程序，将每条微指令代码化，译成二进制代码表，并将二进制代码转换为联机操作时的十六进制格式文件。根据机器指令系统要求，设计微程序流程图及确定微地址。设计的加法和减法中, 被加数和被减数都由调试人员输入, 而加数和减数都从存储器中读取. 最后上机调试，各个功能运行结果正确。 二、基本理论 计算机原理图 （一）、ALU 1、功能及组成 它是数据加工处理部。执行所有的算术运算执行所有的逻辑运算，并进行

逻辑测试，通常，一个算术操作产生一个运算结果，而一个逻辑操作则产生一个判决。 2、设计图 （二）、CPU 1、如何执行指令 （1）MOV指令 a. 程序计数器PC中装入第一条指令地址101 b. PC的内容被放到指令总线ABUS上，对指存进行译码，并启动读命令。 c. 从101号地址读出的MOV指令通过指令总线IBUS装入指令寄存器IR。 d. 程序计数器内容加1，变成102，为取下一条指令做好准备。 e. 指令寄存器中的操作码被译码。 f. CPU识别出是MOV指令。至此，取值周期结束。 g. 操作控制（OC）器送出控制信号到通用寄存器，选择R1作源寄存器，选择R0作目标寄存器。 h. OC送出控制信号到ALU，制定ALU做传送操作。 i. OC送出控制信号，打开ALU输出三态门，将ALU输出送到数据总线DBUS 上。（任何时候DBUS上只能有一个数据） j. OC送出控制信号，将DBUS上的数据打入到数据缓冲寄存器DR。 k. OC送出控制信号，将DR中的数据打入到目标寄存器R0，R0的内容由00变为10。至此，MOV指令执行结束。 （2）LAD指令 a. 取指周期与MOV指令取指周期一样，只是PC提供的指命令地址为102，按此地址从指令存储器读出指令放入IR中，然后将PC+1，使PC内容变为103，为取下一条ADD指令做好准备。 b. 操作控制器OC发出控制命令打开IR输出三态门，将指令中的直接地址码6放到数据总线DBUS上。 c. OC发出读命令，将地址码6装入数存地址寄存器AR。 d. OC发出命令，将数存6号单元中的数100读出到DBUS上。 e. OC发出命令，将DBUS上的数据100装入缓冲寄存器DR。 f. OC发出命令，将DR中的数100装入通用寄存器R，原来R1中的数10被冲掉，至此，LAD指令执行周期结束。