计算机系统结构习题

计算机系统结构习题

第一章

1. 计算机系统的多级层次结构从上到下的顺序分别是、、

、、、。

2. 以往对计算机系统的设计方法有设计和设计，它们分别适用于

设计和设计。

3. 研究计算机系统结构的重点是，其主要目的是。

4. 计算机系统的3T性能目标是、、。

5. 以软件为主实现的机器为，由硬件或固件实现的是。

6. 解决软件可移植的办法有、、和。

7. 计算机中的两种信息流是和，计算机系统按流分类可分

为、、和。

8. 计算机系统结构主要指。

9. 为了提高CPU的利用率，有效的途径

是、、、。

10. 计算机系统的主要软、硬件交界面特性包括、、、

、。

11．在系统结构设计中，提高软件功能实现的比例会( )。

A、提高解题速度

B、减少需要的存贮容量

C、提高系统的灵活性

D、提高系统的性能价格比

12．对计算机系统结构透明的是( )。

A、数据表示

B、是否使用通道型I／O处理机

C、虚拟存贮器

D、VLSI技术（Very large scale integration）

13．对汇编语言程序员透明的是( )。

A、I／O方式中的DMA访问方式

B、浮点数据表示

C、信息保护方式

D、程序性中断

14．系列机软件应做到( )。

A、向前兼容，并向上兼容

B、向后兼容，力争向上兼容

C、向前兼容，并向下兼容

D、向后兼容，力争向下兼容

15．推出系列机的新机器，不能更改的是( )。

A、原有指令的寻址方式和操作码

B、系统总线的组成

C、数据通路宽度

D、存贮芯片的集成度

16．不同系列的机器之间，实现软件移植的途径不包括( )。

A、用统一的高级语言

B、用统一的汇编语言

C、模拟

D、仿真

17．在计算机系统的多级层次结构中，单条指令执行速度最快的一级是（）。

A、L5（应用语言）级

B、L2（操作系统）级

C、L1（机器语言）级

D、L0（微程序）级

18．在计算机系统的多级层次结构中，单条指令功能最强的一级是（）。

A、L5（应用语言）级

B、L2（操作系统）级

C、L1（机器语言）级

D、L0（微程序）级

19．简述计算机系统设计中软硬件取舍3原则。

20．软件和硬件在什么意义上是等效的，在什么意义上是不等效的。

参考答案：

1．应用语言级高级语言级汇编语言级操作系统级机器语言级微程序语言级。2．从上而下从下到上专用机通用机

3．软、硬件交界面计算机系统的性能/价格比

4．1 TFLOPS的计算能力 1 TByte的主存容量 1 TByte／s 的I／O带宽5．虚拟机实际机器

6．统一高级语言模拟仿真系列机

7．控制流数据流SISD SIMD MI SD MIMD

8．汇编语言程序员

9．任务单一化操作重叠化吞吐匹配化程序多道化

10．指令系统数据表示中断系统存储系统I/O系统

11.C 12.D 13.A 14.B 15.A 16.B 17.D 18.A

19. 答：

1）在现有器件的条件下，系统要有较高的性能价格比；

2）不要不合理地限制各种组成、实现技术的采用；

3）硬件的设计要考虑如何为软件提供更好的支持。

20.答：软件和硬件在逻辑功能上是等效的，但是，在性能、价格、实现的难易程度上却是各不相同的，硬件执行速度快，软件灵活性好。即软件和硬件在物理意义上是不等效的。

第二章

一、概念题

1 自定义数据表示中的两种类型是。

2 向量数据的三要素，并由此可推出和。

3 浮点数的基值rm可对有影响。

4 最常用的数据表示是（）数据表示。

A. 定点

B. 浮点

C. 向量

D. 自定义

5 浮点数的精度主要由（）决定。

A. 基值rm

B. 尾数的位数

C. 补码阶

D. 阶的位数?

6 规格化浮点数的尾数最高一位二进制数（）。

A. 一定为1

B. 一定为0

C. 任意

D. 不一定为1

7 在浮点数的下溢处理中，下溢是。

8 按综合误差从小到大对浮点数下溢处理方法是。

9 哈夫曼编码的核心是。

10 对于RISC机器( )

A. 指令编码不等长

B. 寻址方式多

C. 不能访问存储器

D.运算类指令只使用寄存器

11. 浮点数的基值r m与（）无关。

A. 数的表示范围

B. 精度

C. 表示比e

D. 阶的位数

12. 寻址有面向、和等寻址方式。

13. 逻辑地址是指，程序在主存中的实际地址称为主存地址。

14. 基址寻址是对地址空间到地址空间变换的支持，以利于实现程序

的。

15. 设浮点数尾数为16位原码表示，初值=2FFFH，附加位=1，采用ROM查表法使用尾数

低8位和附加位进行下溢尾数处理的结果为H。

16. 尾数下溢处理中，实现最简单的是( )。

A．截断法B．舍入法

C．恒置“1”法D．查表舍入法

17. 尾数下溢处理中，平均误差可调节到零的是( )。

A．截断法B．舍入法

C．恒置“1”法D．查表舍入法

18. 尾数下溢处理中，硬件量最大最复杂的是( )。

A．截断法B．舍入法

C．恒置“1”法D．查表舍入法

19. 支持动态地址再定位的寻址方式是( )。

A．基址寻址B．间接寻址

C．变址寻址D．直接寻址

20. 变址寻址的主要作用是( )。

A．支持程序的动态再定位B．支持访存地址的越界检查

C．支持向量、数组的运算寻址D．支持操作系统中的进程调度

二、计算绘图题

1 分别利用两级描述符和三级描述符描述下列阵列数据。

a00 a01 a02 a03 b00 b01 b02 b03

a10 a11 a12 a13 b10 b11 b12 b13 A= a20 a21 a22 a23 B= b20 b21 b22 b23 a30 a31 a32 a33 b30 b31 b32 b33

2 分别用rm =2和8，在不包括符号位在内的p=3，m=3且非负阶、正尾数、规格化条件下

1）先列出两种rm的规格化浮点数表。

2）分别计算rm =2和8条件下规格化数的个数，数的表示范围及表示比e。

3 有数学表达式S=（A+B）*（C-D）+E/F-（G+H）*I

1）画出数学表达式的树结构；

2）利用后序遍历法写出其逆波兰表达式；

3）在堆栈机器上写出其各步的计算过程；

4）用HP-3000堆栈指令对逆波兰表达式编程。

4 经统计，某机14条指令使用频度分别为0.01，0.15，0.12，0.03，0.02，0.04，0.02，0.04，0.01，0.13，0.15，0.14，0.11，0.03，? 画Huffman－A方案的树结构，分别用等长法，H—A方案，扩展法进行编码，同时说明所用扩展方案的理由，并分别计算各种方案编码的平均码长。

5. 某机指令字长16位，每个地址字段有4位，试设计12条三地址指令，62条两地址指令和31条单地址指令和32条零地址指令，能满足上述要求吗？为什么？如果在保证32条零地址指令条件下，且无剩余指令编码，将如何调整以满足要求？并将调整后各类指令编码示

意图画出。

参考答案：

1．标志符描述符

2．基地址向量长度位移量起始地址有效向量长度

3．数的个数数的范围精度稀密度

4．A 5. B 6. D

7．指尾数右移过程中丢掉的溢出位

8．查表舍入法、舍入法恒置1法截断法。

9．指令使用频度不同时采用不等长编码

10．D11. D

12．寄存器、堆栈或主存

13．程序员编程用的地址物理

14．逻辑物理动态再定位

15．2FFF

16．A17.D 18. D 19. A 20. C

第三章

一、概念题

1．总线控制方式的目的是采用何种方法以获取总线的使用权，以大的类型来讲，两大类总线控制方式是分布式和集中式控制方式。

2．集中式总线控制方式有串行链接、独立请求、定时查询和串行链接与独立请求，其中，速度最快的是独立请求而速度最慢的是串行链接。

3. 总线按其用法来分有专用和非专用两类。

4．总线数据宽度（）。

A．与总线数相等 B. 利用一次总线交换的数据量

C. 每次交换相同的数据量

D. 为总线线数的固定倍数

5．中断系统是由（）组成的系统。

A. 中断源自己

B. 所有中断源

C. 中断处理程序

D. 中断逻辑和中断处理程序

6. 程序控制传送方式的主要特点是（）。

A. 对CPU利用率高

B. 有利于外设的速度提高

C. 接口电路较简单

D. 有利于解放CPU

7. I/O系统（）。

A. 有软件和硬件

B. 有接口电路和控制程序

C. 由CPU执行入出程序

D.由硬件本身执行入出程序

8. 具有多级中断的中断源响应的优先级（）

A. 全由CPU控制

B. 用户不能控制

C. 用户可以控制

D.全由硬件决定

9. 总线控制方式是（）

A. 选用多少条总线

B. 采用何种办法获取总线的使用权

C. 采用何种类型的总线

D. 采用源控式与目控式

10.（）可称为I/O系统。

A. 程序直接控制传递

B. 中断系统

C. DMA

D.通道

11. 通道程序由（）。

A. 通道指令构成

B. I/O指令构成

C. CPU解释

D. 用户组织?

12. 通道（）。

A. 是一个I/O处理装置

B. 是一个I/O处理电路

C. 它不需要中断

D. 它不是I/O系统

13．数据通路出错引起的中断是( )。

A、机器校验中断

B、访管中断

C、外中断

D、程序性中断

14．数据通路宽度是在里，数据传送的物理宽度。

15．尽管中断响应次序由硬件排队器固定好了，但中断实际处理完的次序是可以通过软件修改各中断级处理程序的位，而动态改变。

16．中断系统软硬件功能分配实质是中断硬件和中断软件的功能分配。17．中断嵌套时，在处理某级中断中的某个中断处理过程中是不能被中断请求所中断。18．字节多路通道适用于连接大量速设备，通道“数据宽度”为。

19．数组多路通道适用于连接多台速设备，通道“数据宽度”为。

20．选择通道适用于连接多台速设备，通道“数据宽度”为。

21．什么时候产生中断嵌套？

二、计算绘图题

1. 设中断级屏蔽位“1”对应于开放，“0”对应于屏蔽，各级中断处理程序的中断级屏蔽位设置如下表：

1)当中断响应先后次序为1—2—3—4，其中断处理次序是什么？

2) 如果所有的中断处理都各需要3个单位时间，当正在运行主程序时，同时发生2、3级中断请求，过两个单位时间又同时有1、4级中断请求，试画出中断响应处理时空图 . 2. 在采用统一计数器的集中式定时查询方式中，已知64个部件，要求完成：

（1）画出结构示意图；

（2）计算所需独立线数；

（3）简述工作过程。

3. 统有如下所示的通道及子通道流量（KB/S）：

1) 对字节多路通道：

(1)计算通道流量；

(2)画出一个完整申请周期时空图；

(3)计算通道为满足流量要求对每个字节的申请从响应到处理完所需的最长时间；

2)计算通道系统流量。

3)若通道系统为整个存储器系统流量的1/4,求存储器流量。

4) 若存储器为单体字节结构，求存储器的存取周期。

参考答案：

1. 采用何种方法以获取总线的使用权分布式集中式

2. 串行链接独立请求定时查询串行链接与独立请求相结合

独立请求串行链接

3. 专用非专用

4. B

5. D

6.A

7.A

8.D

9.B 10.C 11.D 12.C 13.A

14. 同一时钟周期

15. 中断级屏蔽处理程序

16. 响应处理程序

17. 同级及更低级的其它

18. 低单字节

19. 高定长块

20. 优先级高的中高可变长块

21．在程序运行中，有更高级别的中断请求出现时产生中断嵌套。

第四章

一、概念题

1．存储管理中的地址映象方式有_________、_________、_________和_________。

2．并行主存中多体存储器的编址方式有_________、_________ 两种，而对它们的启动方式又有_________和_________两种。

3．存储体系有两个分支，一个是_________，评价它的指标是_________和_________；

而另一分支是_________，评价它的指标是_________和_________。

4．常用的替换算法是_________，而实现此算法的方法有_________、_________。

5．在存储体系中为扩充主存容量用_________，为提高访存速度用_________。

6．存储器的总容量S是指（）。

A、存储单元数

B、存储器的地址线数

C、CPU访存空间大小

D、存放二进制总位数

7．并行主存系统（）。

A、必须有多个存储体

B、只需一个存储体

C、可以是一个存储体

D、不允许多个存储体

8．虚拟存储器（）。

A、没有这种存储器

B、它是种主—辅存体系结构

C、它是主存的部分

D、它是一个辅存

9．为扩充访存空间且具有高的性能价格比，采用（）。

A、两级存储器

B、增加主存容量

C、多体存储器

D、虚拟存储器

10．采用组相联映象的cache存储器，为了提高等效访问速度应（）。

A. 增加主存容量（cache大小不变）

B. 减少组的大小（块的大小不变）

C. 增加cache的块数（块的大小不变）

D. 减少块的大小（组的大小不变）11．最容易实现的替换算法（）。

A、FIFO

B、LRU

C、OPT

D、堆栈法

12．为提高访存速度而又提高性能价格比，采用（）。

A、引入cache存储器

B、直接提高主存速度

B、引入虚拟存储器 D、主存采用多体结构

13．存储体系（）。

A、仅一种存储器

B、任两种存储器

C、无替换算法

D、必须有映象结构14．存储系统（）。

A、仅一种存储器

B、至少有两种存储器

C、就是cache

D、就是主存

15．cache存储器是（）。

A、存储体系

B、非存储体系

C、处于主存内

D、扩充主存容量16．与虚拟存贮器的等效访问速度无关的是( )。

A、页地址流

B、页面调度策略

C、主存的容量

D、辅存的容量

17．地址的映象是建立的对应关系，地址的变换是按建立的地址映象关系，由虚地址的过程。

18．页面替换是发生于页面失效，同时又发生的时候。

19．评价存贮器性能的基本要求是、和低价格。

20．评价虚拟存贮器所用替换算法的好坏，主要是看主存率的高低，其次看算法是否易于，以及所需的辅助的多少。

21．在存储体系中为扩充主存容量用Cache存储器。

（×）

22．在存储体系中为扩充主存容量用虚拟存储器。

或：在存储体系中为提高主存速度用Cache存储器。

二、计算绘图题

1 某辅存共8个页面，每页1024字，实际主存为4096字，采用页表法进行地址映象，映象表内容如下表所示：

2）列出命中页面的全部虚页号。

3）以下地址计算主存实地址：

0，3728，1023，1024，2055，7800，

4096，6800。

2 有一个采用页式管理的虚拟存储器共有2^20 个页面，页面容量为512个单元，tm=0.25

μs，所有页表均放在主存。

1)计算页表层次数；

2)从查表开始到实现主存访问需要几次访问主存？

3)从存储器取一个操作数，从查表开始共用时多少？

4)在上述结构中，要求从查表开始到最后实现取出一个操作数时间为0.25μs，此时又要求

tm=？

3 有一个cache—主存体系结构，cache只有3块，采用全相联映象，LRU替换算法，cache 开始为空，主存块地址流为：2,3,2,1,5,2,4,5,3,2,5,2，tc=0.02μs，tm=0.2μs。

1）画出随时间推移，cache中块号的调入、命中、替换变化时空图；

2) 计算上述块地址流的访问cache 的命中率和等效访问cache —主存时间tA。

4 某页面地址流为2,3, 2,1,4,2,4,2,3,1,5,2,5,2,3

主存页面数n=3

（1）分别利用FIFO，LRU，OPT画出页面调进，命中，替换页面变化时空图；

（2）分别计算各自的命中率。

5 有如下页面地址流：2,1,3,1,4,2,5,3,2,1,2,3,4,1,5利用堆栈技术一次模拟LRU在n=3,4,5

条件下页面变化时空图，同时分别指出命中的页面以及计算它们各自的命中率。

6 有一个cache—主存体系，主存有8块（0～7），cache有4块（0～3），采用组相联映象，每组2块，用LRU替换算法，设访问主存的块地址流为1，2，4，1，3，7，0，1，2，5，4，6，4，7，2。cache 开始为空。

(1)画出主存，cache地址各字段对应关系（标出位数）；

(2)画出主存，cache空间块的映象对应关系示意图；

(3)列出随时间推移cache中各块的使用状况；

(4)对于（3），指出块失效、块争用的时刻；

(5)对于（3），求出此期间cache 的命中率及等效访问

时间tA (设tm=15ns,tc=2ns)。

7 p177 4.18题

参考答案：

1.全相联直接相联组相联段相联

2.体内连续编址体间连续编址同步启动异步启动

3.虚拟存储器命中率H 存储空间利用率μCache-主存体系命中率H和等效

访问时间tA

4.RLU 堆栈法比较对法

5.虚拟存储器Cache-主存体系

6. D

7.C

8.B

9.D 10.C 11.A 12.A 13.D 14.B 15.A 16.D

17.虚、实地址虚地址找到实地址

18.页面争用

19.大容量高速度

20.命中实现软硬件

第五章

一、概念题

1．解决数相关的方法有_________和_________。

2．重叠控制方式中，可能发生的两种等待是_________和________ 。

3．在流水线中，向量处理的方式有_________、_________、_________。

4．在重叠控制方式中的两类相关是_________和_________。

5．在流水方式中，对全局性相关处理可采用________、________、________和_______。6．向量链接特性中的相关（）。

A、不利于流水线性能的提高

B、会降低流水线的FLOPS

C、有利于流水线性能的提高

D、避免相关出现

7．阵列流水线是（）。

A宏流水线 B、是二维以上流水线 C、是一维流水线 D、动态流水线

8．重叠控制方式（）。

A、不影响CPU结构

B、CPU成本低

C、可提高吞吐率

D、可缩短一条指令的执行时间

9．重叠控制方式（）。

A、将两条指令同时处理

B、对指令要划分过程段且时间要完全匹配

C、对指令不用划分过程段

D、有两条或两条以上指令在不同过程段上重叠执行10．要能实现重叠操作，必须具有（）。

A、多个CPU

B、多个处理机

C、多个存储器

D、先行控制部件

11．重叠控制中等待执行是因为（）。

A、t

i译＞t

i+1取

B、t

i执

＞t

i+1译

C、t

i执

＜t

i+1译

D、t

i执

＜t

i+1取

12．重叠控制中等待译码是因为（）。

A、t

i译＜t

i+1取

B、t

i执

＜t

i+1译

C、t

i执

＜t

i+1取

D、t

i译

＞t

i+1取

13．静态流水线（）。

A、固定的单功能流水线

B、是多功能流水线

C、不同时刻只能组成一条不同的流水线

D、也是均匀流水线

14．动态流水线是（）。

A、在不同时刻可组成数条流水线

B、标量流水线

C、不同时刻只能组成一条不同的流水线

D、向量流水线

15．向量链接特性中的目寄存器冲突（）。

A、某个目寄存又作另一个条的源寄存器

B、出现了两个目寄存器

C、不同指令使用了同一个目寄存器

D、不管何种情况，均要影响性能16．非均匀流水线中，各过程段时间（）。

A、完全不等

B、完全相等

C、有的不等

D、一定不匹配

17．能顺利流水的关键是（）。

A、一条指令分为几个过程段

B、要有相关发生

C、各过程段时间要匹配

D、只处理一个结果

18．数相关是指相邻指令之间需要（）。

A、同一个功能部件

B、同一个源寄存器

C、同一个目寄存器

D、等待结果

19．能进行向量链接的必要条件是各向量指令之间（）。

A、有相关

B、无相关

C、有功能部件冲突

D、有寄存器冲突

20．重叠控制是将多条指令（）。

A、同时执行

B、串行执行

C、并行执行

D、同一时刻在不同过程段上重叠执行

二、计算绘图题

1 设将指令划分为三个时间段t取t译t执来完成。分别采用顺序执行，有两条指令重叠，有三条指令重叠。都执行K条指令，分别写出三种执行方式所需时间表达式；

若K=300, t取=4Δt，t译=5Δt，t执=6Δt，分别计算三种执行方式所需时间

2．在下述流水线上完成算式M=Πai (i=1～8)

3Δt

（1）合理分解算式；

（2）画出各算式执行过程时空图；

（3）计算吞吐率和效率。

3 求向量D=A*(B+C)，向量长度为N，分解为下列3条向量指令:

①V3←存储器（将A送V3、6τ）

②V2←V0+V1存储器（B+C送V2、6τ）

③V4←V2*V3（A*(B+C)送V4、7τ）

当采用下列3种方式工作时，各需多少时间才能得到全部结果:

1）①②③串行执行;

2）①②并行执行完后，再与③串行;

3）采用链接技术;

4）画出链接特性图.

[例1] 现有长度为4向量A和B，请分别画出在下列4种结构的处理器上求点积A·B的时空图，并求完成全部结果的最少时钟拍数。设处理器中每个部件的输出均可直接送到任何部件的输入端或存入缓冲器，其间的传送延时不计，指令和源操作数均能连续提供。

(1)处理器有一个乘法部件和一个加法部件，不能同时工作，部件内也只能顺序方式工作，完成一次加法或乘法均只需5拍；

(2)与(1)基本相同，只是乘法部件和加法部件可并行；

(3)处理器有一个乘、加双功能静态流水线，乘、加均由5个流水段构成，各段经过时间要1拍；

(4)处理器有乘、加两条流水线，可同时工作，各由5段构成，每段经过时间为1拍。[解答]

长度为4向量A和B的点积为

A·B＝a1*b1+a2*b2+a3*b3+a4*b4

共需做4乘法和3加法：

c1=a1*b1, c2=a2*b2, c3=a3*b3, c4=a4*b4

d1=c1+c2, d2=c3+c4, d3=d1+d2= A ·B

(1)乘法部件和加法部件不能同时工作，部件内也只能顺序方式工作如下图所示。 由向量点积A ·B 运算的时空图可知，完成全部运算最少为

4× 5十3 × 5＝35(拍)

(2)乘法部件和加法部件可并行的时空图

0 5 10 15 20 25 拍 其中，e1=d1+c3, e2=e1+c4= A ·B

(3)处理器有一个乘、加双功能半动态流水线时的时空图

(4)处理器有乘、加两条流水线，可同时工作时的时空图

加 乘

参考答案：

1．推迟法相关专用通路法

2．等待执行等待译码

3．横向纵向纵横向

4．数相关指令相关

5．猜测法分支预测短转移(短循环) 增加指令站容量

6．C 7.B 8. C 9. D 10. D

11. B 12.D 13.C 14. A 15. C

16. C 17.C 18.D 19. A 20. D

第六章

一、概念题

1.描述多级互连网络的三要素（参量）是_________、_________、_________。

2.单级互连网络的三种类型是_________、_________、_________互连网络。

3.在多级互连网络中，交换开关的三种控制方式是_________、_________、_________。

4.从单机向多机发展的三条途径是_________、_________、_________。

5.两大类多机系统是指_________和_________。

6.在互连网络中所用的四功能交换单元的四功能是_________、_________、_________、

_________。

7.多机系统的两类耦合是_________和_________。

8.S IMD互连网络是（）网络。

A、连接多个计算机的

B、连接多个处理机的

C、混洗互连

D、多级互连

9.多机系统（）。

A、即多计算机系统

B、即多处理机系统

C、包括多处理机系统

D、多用户系统

10.利用SIMD互连网络，可实现广播式通信，因此（）。

A、可用双功能交换单元实现

B、必须用四功能交换单元实现

C、必须用单级互连网络实现

D、要用移数网络实现

11.立方体互连网络（）。

A、多个部件排成立方体

B、0#可和5#部件直接通信

C、1#不能和3#部件直接通信

D、应具有cube0,cube1,cube2

12.阵列式多处理机系统（）。

A、具有多个相同的排成阵列结构的CPU

B、具有多个相同的排成阵列结构的处理机

C、具有多个不同的排成阵列结构的处理机

D、最适合完成对累加和求解

13.并行式多处理机系统（）。

A、具有多个相同的CPU

B、具有多个不同的CPU

C、具有多个相同的处理机

D、具有多个不同的处理机

14.多级混洗交换互连网络（）。

A、是PM2I的逆网络

B、是多级立方体的逆网络

C、完全与多级立方体相同

D、完全与PM2I相同

15.利用SIMD互连网络，实现8个部件之间点对点通信，可用（）。

A、单级

B、两级

C、三级

D、四功能交换单元

16.并行处理机与流水线处理机相比，通用性( )，灵活性( )。

A．好差B．差好C．好好D．差差

17.有16个处理器组成的交换网络，其输入与输出之间的一种对应关系如下：

0123456789ABCDEF

32107654BA98FEDC

它是实现的( )交换。

A.4组4元交换B．2组8元交换C．1组16元交换D．8组2元交换

18.并行处理机获得并行性的方式采用的是( )。

A. 时间重叠B．资源重复 C. 资源共享 D. 都不是

19.有8个处理单元互连成的并行处理机，要求按(0，5)、(1，4)、(2，7)、(3，6)配

对通信。实现此功能的互连函数的一般表达式。

A．f(x2 x1 x0)= x2 x0 x1 B．f(x2 x1 x0)= x2 x1 x0

C．f(x2 x1 x0)= x1 x0 x2 D．f(x2 x1 x0)= x2 x1 x0

20.紧耦合多处理机系统是指处理机之间通过( )相互通讯。

A. 共享主存B．消息传递系统C．I／0通道D．脱机I／O设备

二、计算绘图题

1. 在具有编号为0～31的共32个部件SIMD互连网络中

（1）画出四个立方体之间采用Cube 3 ,Cube 4连接的拓扑结构图；

（2）画出前16个部件的四级立方体互连网络结构图（Cube 0 ,Cube1，Cube 2 ,Cube 3级间对号连接）；

（3）设交换单元为双功能交换单元

1）0# 与14# 部件, 7# 与10# 部件能同时实现通信吗？为什么？

2）10# 与1# 部件, 15# 与9# 部件能同时实现通信吗？为什么？

2. 具有编号为0～7的八各部件，分别采用三级立方体，三级PM2I，三级混洗交换互连网络实现通信，它们都用双功能交换单元，级控制方式。

（1）分别画出三种三级互连网络结构图；

（2）欲实现2# →5# 部件通信，分别指出三种互连网络中涉及的交换单元及其功能。

3. 在多级互联网络中

（1）先画出三级混洗交换互连网络图；

（2）当选用四功能交换单元时，画出由4# 部件完成广播通信时，指出所用交换单元的功能；

（3）当交换单元的控制信号Gi分别为00（直通），01（交换），10（上播），11（下播）时，写出完成广播通信的 G2G1G0=？

4. 在具有编号为0～15的16个部件中

（1）画出利用cube 3将两个立方体部件0～7与8～15连接起来的四维空间图；

（2）利用四功能交换单元，采用级控制方式，画出0～7共8个部件的三级立方体互联网络图；

（3）在（2）题上，为了实现3# 部件完成广播式通信，分别写出各级交换单元具有的功能，并写出G2G1G0=？（设Gi=00直通，01交换，10上播，11下播）

参考答案：

1．交换单元拓扑结构控制方式

2．立方体 PM2I 混洗交换互连网络

3．级控制、单元控制、部分级控制

4．时间重叠资源重复资源共享

5．多处理机系统多计算机系统

6．直通、交换、下播、上播

7．松耦合紧耦合

8.B 9.C 10.B 11. D

12.D 13.C 14.B 15. C

16.D 17.A 18.B 19. B

20.A

计算机系统结构题库

《计算机系统结构》题库 一．单项选择题（在下列每小题的四个备选答案中，只有一个答案是正确的，请把你认为是正确的答案填入题后的（）内，每小题2分） 第一章： 1.计算机系统多级层次中，从下层到上层，各级相对顺序正确的应当是： A.汇编语言机器级---操作系统机器级---高级语言机器级 B.微程序机器级---传统机器语言机器级---汇编语言机器级 C.传统机器语言机器级---高级机器语言机器级---汇编语言机器级 D.汇编语言机器级---应用语言机器级---高级语言机器级 答案：B 分数：2 所属章节1—1 2.汇编语言源程序变成机器语言目标程序是经来实现的。 A. 编译程序解释 B. 汇编程序解释 C. 编译程序翻译 D. 汇编程序翻译 答案：D 分数：2 所属章节1—1 3.直接执行微指令的是： A. 汇编程序 B. 编译程序 C. 硬件 D. 微指令程序 答案：C 分数：2 所属章节1—1 4.对系统程序员不透明的是： A. Cache存储器 B. 系列机各档不同的数据通路宽度 C. 指令缓冲寄存器 D. 虚拟存储器 答案：D 分数：2 所属章节1—2 5.对应用程序员不透明的是： A. 先行进位链 B. 乘法器 C. 指令缓冲器 D. 条件码寄存器 答案：D 分数：2 所属章节1—2 6.对机器语言程序员透明的是： A. 中断字 B. 主存地址寄存器 C. 通用寄存器 D. 条件码 答案：B 分数：2 所属章节1—2 7.计算机系统结构不包括： A. 主存速度 B. 机器工作状态 C. 信息保护 D. 数据表示 答案：A 分数：2 所属章节1—2 8.对计算机系统结构透明的是： A. 字符行运算指令 B. 是否使用通道行I/O处理机 C. 虚拟存储器 D. VLSI技术 答案：D 分数：2 所属章节1—2 9.对汇编语言程序员透明的是： A.I/O方式中的DMA访问方式 B. 浮点数据表示 C. 访问方式保护 D 程序性中断. 答案：A 分数：2 所属章节1—2 10.属计算机系统结构考虑的应是：

北邮高级计算机系统结构实验二三四五

实验二指令流水线相关性分析 ·实验目的 通过使用WINDLX模拟器，对程序中的三种相关现象进行观察，并对使用专用通路，增加运算部件等技术对性能的影响进行考察，加深对流水线和RISC处理器的特点的理解。 ·实验原理： 指令流水线中主要有结构相关、数据相关、控制相关。相关影响流水线性能。·实验步骤 一．使用WinDLX模拟器，对做如下分析： （1）观察程序中出现的数据/控制/结构相关。指出程序中出现上述现象的指令组合。 （2）考察增加浮点运算部件对性能的影响。 （3）考察增加forward部件对性能的影响。 （4）观察转移指令在转移成功和转移不成功时候的流水线开销。 ·实验过程 一．使用WinDLX模拟器，对做如下分析： } 浮点加、乘、除部件都设置为1，浮点数运算部件的延时都设置为4，如图1： 图1 初始设置 将和加载至WinDLX中，如图2示。

图2 加载程序 1.观察程序中出现的数据/控制/结构相关；指出程序中出现上述现象的指令组合。 1）数据相关 点击F7，使程序单步执行，当出现R-Stall时停止，运行过程中出现下图3所示，输入整数6。 图3 输入整数6 @ 打开Clock Diagram，可以清楚的看到指令执行的流水线如图4所示。 图4 指令流水线 双击第一次出现R-Stall的指令行，如图5所示。

图5 指令详细信息 对以上出现的情况分析如下： 程序发生了数据相关，R-Stall（R-暂停）表示引起暂停的原因是RAW。 lbu r3,0×0(r2) 要在WB周期写回r3中的数据；而下一条指令 & seqi r5,r3,0×a 要在intEX周期中读取r3中的数据。 上述过程发生了WR冲突，即写读相关。为了避免此类冲突， seq r5,r4,0×a的intEX指令延迟了一个周期进行。 由此，相关指令为： 2）控制相关 由图6可以看出，在第4时钟周期：第一条指令处于MEM段，第二条命令处于intEX段，第三条指令出于aborted状态，第四条命令处于IF段。 图 6 指令流水线 }

计算机系统结构考试计算题

3.12 有一指令流水线如下所示 （1） 求连续输入10条指令，该流水线的实际吞吐率和效率； （2） 该流水线的“瓶颈”在哪一段？请采取两种不同的措施消除此“瓶颈”。 对于你所给出的两种新的流水线，连续输入10条指令时，其实际吞吐率和效率各是多少？ 解：（1） 2200(ns)2009200)10050(50t )1n (t T max m 1 i i pipeline =?++++=?-+?=∑= )(ns 220 1 T n T P 1pipeline -== 45.45%11 5 4400T P m t T P E m 1 i i ≈=? =?? =∑= （2）瓶颈在3、4段。 ? 变成八级流水线（细分） 850(ns)509850t 1)(n t T max m 1 i i pipeline =?+?=?-+?=∑= )(ns 85 1 T n T P 1pipeline -== 58.82%17 10 8400T P m ti T P E m 1 i ≈=? =?? =∑= ? 重复设置部件 出 50ns 50ns 100ns 200ns

)(ns 85 1 T n T P 1pipeline -== 58.82%17 10885010400E ≈=??= 3.13 4段组成，3段时，一次，然4段。如果 需要的时间都是，问： （1） 当在流水线的输入端连续地每时间输入任务时，该流水线会发生 什么情况？ （2） 此流水线的最大吞吐率为多少？如果每输入一个任务，连续处理 10个任务时的实际吞吐率和效率是多少？ （3） 当每段时间不变时，如何提高该流水线的吞吐率？仍连续处理10个 任务时，其吞吐率提高多少？ （2） t ?t ?2

2010年4月自考计算机系统结构试题及答案

全国2010年4月自学考试计算机系统结构试题 课程代码：02325 一、单项选择题(本大题共10小题，每小题1分,共10分) 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均不得分。 1．在计算机系统结构设计中，提高软件功能实现的比例可( ) A．提高解题速度B．减少需要的存储器容量 C．提高系统的灵活性D．提高系统的性能价格比 2．浮点数表示的尾数的基r m=16，尾数长度p=8，可表示的规格化最大正尾数的值是( ) A．1／256 B．1／2 C．15／16 D．255／256 3．下列数据存储空间为隐含寻址方式的是( ) A．CPU中的通用寄存器B．主存储器 C．I／O接口中的寄存器D．堆栈 4．当计算机系统执行通道程序完成输入输出工作时，执行通道程序的是( ) A．CPU B．通道 C．CPU和通道D．指定的外设 5．下列有关中断的叙述正确的是( ) A．中断响应的次序是由硬件决定的B．中断处理的次序是由硬件决定的 C．中断处理的次序是不可改的D．中断响应的次序是可灵活改变的 6．与虚拟存储器的等效访问速度无关 ．．的是( ) A．访存页地址流B．页面替换算法 C．主存的容量D．辅存的容量 7．非线性流水线的特征是( ) A．一次运算中使用流水线中的多个功能段 B．一次运算中多次使用流水线中的某些功能段 C．流水线中某些功能段在各次运算中的作用不同 D．流水线的各功能段在不同的运算中可以有不同的连接 8．属于集中式共享存储器结构的SIMD计算机是( ) A．ILLIAC IV B．BSP C．CM-2 D．MP-1 1

计算机体系结构实验报告二

实验二结构相关 一、实验目得: 通过本实验,加深对结构相关得理解,了解结构相关对CPU性能得影响。 二、实验内容: 1、用WinDLX模拟器运行程序structure_d、s 。 2、通过模拟,找出存在结构相关得指令对以及导致结构相关得部件。 3、记录由结构相关引起得暂停时钟周期数,计算暂停时钟周期数占总执行 周期数得百分比。 4、论述结构相关对CPU性能得影响,讨论解决结构相关得方法。 三、实验程序structure_d、s LHI R2, (A>>16)&0xFFFF 数据相关 ADDUI R2, R2, A&0xFFFF LHI R3, (B>>16)&0xFFFF ADDUI R3, R3, B&0xFFFF ADDU R4, R0, R3 loop: LD F0, 0(R2) LD F4, 0(R3) ADDD F0, F0, F4 ;浮点运算,两个周期,结构相关 ADDD F2, F0, F2 ; < A stall is found (an example of how to answer your questions) ADDI R2, R2, #8 ADDI R3, R3, #8 SUB R5, R4, R2 BNEZ R5, loop ;条件跳转 TRAP #0 ;; Exit < this is a ment !! A: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 四、实验过程 打开软件,load structure_d、s文件,进行单步运行。经过分析,此程序一 次循环中共有五次结构相关。(Rstall 数据相关Stall 结构相关) 1)第一个结构相关:addd f2,,f0,f2 由于前面得数据相关,导致上一条指令addd f0,f0,f4暂停在ID阶段,所以下一条指令addd f2,,f0,f2发生结构相关,导致相关得部件:译码部件。

计算机系统结构试卷B

《计算机系统结构B卷》 一、填空题（每小题1.5分，共30分）。 1．对系列机而言，必须保证做到软件，力争做到软件向上兼容。 2．由软件实现的计算机称之为。 3. 多处理机系统按组织形式分有三种，功能分布是多处理机系统分工方式。 4．依据从哪一层开始设计，计算机体系结构设计的主要方法有三种，占据主导地位的是设计。 5. 在先行控制方式实现流水线的处理器中，有先行指令、先行操作、先行读数和后行写数等四个缓冲栈，缓冲深度最大的是。 6.按流水线的功能多寡分，可分为单功能流水线和。 7. 用于表示非线性流水线中的任务对未进入流水线的后继任务流入流水线的时间间隔的约束称为。 8.中断转移相关处理的基本方法包括不精确断点法和。 9. 互连网络中任意两个结点之间距离的最大值称为。 10．在多级交叉开关互联网络中，交叉开关的控制方式有、组控制和单元控制。 11. 在多计算机系统的互连网络中，通信模式包括、选播、广播和会议等四种。 12. 描述网络寻径效率常用的两个参数是通道流量和。 13．自定义数据表示包括标志符和两种数据表示。 14. 浮点数尾数基值越大，浮点数表示的数据范围。 15. 根据运算类型指令操作数存储方法不同，指令集结构可分为堆栈型、累加器型和。 16. 标量处理机是否高度并行是以指令级并行度（ILP）为来区分。 17．存储系统的基本存储层次有、主存储器和辅助存储器。 18. 采用并行存储器的目的是。 19. 从时间开销来看，伪命中的时间正常命中的时间。 20. 增加Cache存储系统的相联度，可降低Cache的不命中率，但会增加Cache 的。

二、简答题(每小题6分，共30分)。 1．多计算机系统和多处理机系统的差别有哪几方面？其中最根本的差别是哪个方面？ 2. 什么是流水线相关？流水线相关可分为哪几大类？ 3. 什么是动态互连网络？动态互连网络的互联形式有哪几种？ 4. 指令系统设计包括哪两个方面？指令格式优化设计的目的是什么？ 5. 维护Cache与主存一致性的更新算法有哪些? 三、分析题(第一小题8分，第二小题12分，共20分)。 1．某种处理机10条指令的使用频度分别为：0.25，0.20，0.15，0.10，0.08，0.08，0.05，0.04 ，0.03 ，0.02，试画出该处理机进行Huffman编码时的一棵Huffman树。 2. 在某采用全相联映象、相联目录表实现地址变换Cache存储器中，Cache 的容量是8KB，主存是由4个存储体组成的低位交叉访问存储器，主存总容量是32MB，每一个存储体的字长是32位，。 （1）写出主存地址和Cache地址的格式，并标出各字段的长度。 （2）说明目录表的行数、相联比较的位数和目录表的宽度。 四、计算题(第一小题8分，第二小题12分，共20分)。 1. 设16个处理器编号分别为0、1、……、15，用单级互连网络连接，当互连函数分别为：（1）Cube3、（2）PM+3、（3）Shuffle（Shuffle）时，第13号处理器分别与哪一个处理器相连? 2. 有一条5个功能段的线性动态多功能流水线如图所示，其中1→2→3→5功能段组成加法流水线，1→4→5功能段组成乘法流水线，设每个功能段的延迟时间 均相等为△t。用这条流水线计算F=4 1() i i i a b = + ∏，画出流水线时空图，并计算流水线的实际吞吐率、加速比和效率。 Z

(完整版)计算机系统结构试题及答案

计算机系统结构复习题 单选及填空： 计算机系统设计的主要方法 1、由上往下的设计（top-down） 2、由下往上的设计（bottom-up） 3、从中间开始（middle-out） Flynn分类法把计算机系统的结构分为以下四类： （1）单指令流单数据流 （2）单指令流多数据流 （3）多指令流单数据流 (4) 多指令流多数据流 堆栈型机器：CPU 中存储操作数的单元是堆栈的机器。 累加器型机器：CPU 中存储操作数的单元是累加器的机器。 通用寄存器型机器：CPU 中存储操作数的单元是通用寄存器的机器。 名词解释： 虚拟机：用软件实现的机器叫做虚拟机，但虚拟机不一定完全由软件实现，有些操作可以由硬件或固件（固件是指具有软件功能的固件）实现。 系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。 兼容机：它是指由不同公司厂家生产的具有相同系统结构的计算机。 流水线技术：将一个重复的时序过程，分解成为若干个子过程，而每一个子过程都可有效地在其专用功能段上与其它子过程同时执行。 单功能流水线：指流水线的各段之间的连接固定不变、只能完成一种固定功能的流水线。 多功能流水线：指各段可以进行不同的连接，以实现不同的功能的流水线。 顺序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序完全相同。 乱序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序可以不同，允许后进入流水线的任务先完成。这种流水线又称为无序流水线、错序流水线、异步流水线。 吞吐率：在单位时间内流水线所完成的任务数量或输出结果的数量。 指令的动态调度：

是指在保持数据流和异常行为的情况下，通过硬件对指令执行顺序进行重新安排，以提高流水线的利用率且减少停顿现象。是由硬件在程序实际运行时实施的。 指令的静态调度： 是指依靠编译器对代码进行静态调度，以减少相关和冲突。它不是在程序执行的过程中、而是在编译期间进行代码调度和优化的。 超标量： 一种多指令流出技术。它在每个时钟周期流出的指令条数不固定，依代码的具体情况而定，但有个上限。 超流水：在一个时钟周期内分时流出多条指令。 多级存储层次： 采用不同的技术实现的存储器，处在离CPU不同距离的层次上，各存储器之间一般满足包容关系，即任何一层存储器中的内容都是其下一层（离CPU更远的一层）存储器中内容的子集。目标是达到离CPU最近的存储器的速度，最远的存储器的容量。 写直达法： 在执行写操作时，不仅把信息写入Cache中相应的块，而且也写入下一级存储器中相应的块。写回法： 只把信息写入Cache中相应块，该块只有被替换时，才被写回主存。 集中式共享多处理机： 也称为对称式共享存储器多处理SMP。它一般由几十个处理器构成，各处理器共享一个集中式的物理存储器，这个主存相对于各处理器的关系是对称的， 分布式共享多处理机： 它的共享存储器分布在各台处理机中，每台处理机都带有自己的本地存储器，组成一个“处理机-存储器”单元。但是这些分布在各台处理机中的实际存储器又合在一起统一编址，在逻辑上组成一个共享存储器。这些处理机存储器单元通过互连网络连接在一起，每台处理机除了能访问本地存储器外，还能通过互连网络直接访问在其他处理机存储器单元中的“远程存储器”。 多Cache一致性： 多处理机中，当共享数据进入Cache，就可能出现多个处理器的Cache中都有同一存储器块的副本，要保证多个副本数据是一致的。 写作废协议： 在处理器对某个数据项进行写入之前，它拥有对该数据项的唯一的访问权 。 写更新协议： 当一个处理器对某数据项进行写入时，它把该新数据广播给所有其它Cache。这些Cache用该新数据对其中的副本进行更新。 机群：是一种价格低廉、易于构建、可扩放性极强的并行计算机系统。它由多台同构或异构

计算机体系结构试题汇总

计算机系统结构 姓名：学号： 一、简答题（每小题10分，共20分） 1．简述使用物理地址进行DMA存在的问题，及其解决办法。 2．从目的、技术途径、组成、分工方式、工作方式等5个方面对同构型多处理机和异构型多处理机做一比较（列表）。 二、（60分）现有如下表达式： Y＝a ×X 其中：X和Y是两个有64个元素的32位的整数的向量，a为32位的整数。假设在存储器中，X和Y的起始地址分别为1000和5000，a的起始地址为6000。 1．请写出实现该表达式的MIPS代码。 2．假设指令的平均执行时钟周期数为5，计算机的主频为500 MHz，请计算上述MIPS 代码（非流水化实现）的执行时间。 3．将上述MIPS代码在MIPS流水线上（有正常的定向路径、分支指令在译码段被解析出来）执行，请以最快执行方式调度该MIPS指令序列。注意：可以改变操作数，但不能改变操作码和指令条数。画出调度前和调度后的MIPS代码序列执行的流水线时空图，计算调度前和调度后的MIPS代码序列执行所需的时钟周期数，以及调度前后的MIPS流水线执行的加速比。 4．根据3的结果说明流水线相关对CPU性能的影响。 三、（20分）请分析I/O对于性能的影响有多大？假设： 1．I/O操作按照页面方式进行，每页大小为16 KB，Cache块大小为64 B；且对应新页的地址不在Cache中；而CPU不访问新调入页面中的任何数据。 2．Cache中95%被替换的块将再次被读取，并引起一次失效；Cache使用写回方法，平均50%的块被修改过；I/O系统缓冲能够存储一个完整的Cache块。 3．访问或失效在所有Cache块中均匀分布；在CPU和I/O之间，没有其他访问Cache 的干扰；无I/O时，每1百万个时钟周期中，有15,000次失效；失效开销是30个时钟周期。如果替换块被修改过，则再加上30个周期用于写回主存。计算机平均每1百万个周期处理一页。

计算机系统结构期末考试题目

第一章： 1.计算机系统结构的定义 答：由程序设计者看到的一个计算机系统的属性，即概念性结构和功能特性。 2.透明性概念 答：在计算机技术中，一种本来是存在的事物或属性，但从某种角度看似乎不存在，称为透明性现象。 3.兼容性向后兼容 兼容性：同一个软件可以不加修改地运行于系统结构相同的各档机器，可获得相同的结果，差别只在于不同的运行时间。 向后兼容：按某个时期投入市场的某种型号机器编制的程序，不加修改就能运行于在它之后投入市场的机器。 4.Amdahl定律 答：系统中某一部件由于采用某种更快的执行方式后整个系统性能的提高与这种执行方式的使用频率或占总执行时间的比例有关。 5.CPI 答：每条指令的平均时钟周期数。 6.MIPS 答：每秒百万条指令数！MIPS=时钟频率/(CPI*10^6) 7.MFLOPS 答：每秒百万次浮点操作次数。MFLOPS=程序中的浮点操作次数/(执行时间*10^6) 8.命中率的概念 答： 9.Flynn分类法是按指令流和数据流的多倍性特征进行计算机系统结构的划分 答：①单指令流单数据流SISD ②单指令流多数据流SIMD ③多指令流单数据流MISD （实际不存在）④多指令流多数据流MIMD 10.计算机系统设计的定量原理（四个） 答：①加快经常性事件的速度②Amdahl定律③CPU性能公式④访问的局部性原理11.CPI和加速比的计算 答：CPI=CPU时钟周期数/IC CPU时间=CPU时钟周期数/频率 CPU时间=CPU时钟周期*时钟周期长 加速比=（采用改进措施后的性能）/（没有采用改进措施前的性能） =(没有采用改进措施前执行某任务的时间)/(采用改进措施后执行某任务的时间) 12.软硬件实现的特点 硬件实现：速度快、成本高；灵活性差、占用内存少 软件实现：速度低、复制费用低；灵活性好、占用内存多 13.系统评价的标准 ①运算速度②存储器系统③其他性能④成本标准

计算机系统结构考试题库及答案

计算机系统结构试题及答案 一、选择题（50分，每题2分，正确答案可能不只一个，可单选 或复选） 1.（CPU周期、机器周期）是内存读取一条指令字的最短时间。 2.（多线程、多核）技术体现了计算机并行处理中的空间并行。 3.（冯?诺伊曼、存储程序）体系结构的计算机把程序及其操作数 据一同存储在存储器里。 4.（计算机体系结构）是机器语言程序员所看到的传统机器级所具 有的属性，其实质是确定计算机系统中软硬件的界面。 5.（控制器）的基本任务是按照程序所排的指令序列，从存储器取 出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。 6.（流水线）技术体现了计算机并行处理中的时间并行。 7.（数据流）是执行周期中从内存流向运算器的信息流。 8.（指令周期）是取出并执行一条指令的时间。 9.1958年开始出现的第二代计算机，使用（晶体管）作为电子器件。 10.1960年代中期开始出现的第三代计算机，使用（小规模集成电路、 中规模集成电路）作为电子器件。 11.1970年代开始出现的第四代计算机，使用（大规模集成电路、超 大规模集成电路）作为电子器件。 12.Cache存储器在产生替换时，可以采用以下替换算法：（LFU算法、 LRU算法、随机替换）。

13.Cache的功能由（硬件）实现，因而对程序员是透明的。 14.Cache是介于CPU和（主存、内存）之间的小容量存储器，能高 速地向CPU提供指令和数据，从而加快程序的执行速度。 15.Cache由高速的（SRAM）组成。 16.CPU的基本功能包括（程序控制、操作控制、时间控制、数据加 工）。 17.CPU的控制方式通常分为：（同步控制方式、异步控制方式、联合 控制方式）反映了时序信号的定时方式。 18.CPU的联合控制方式的设计思想是：（在功能部件内部采用同步控 制方式、在功能部件之间采用异步控制方式、在硬件实现允许的情况下，尽可能多地采用异步控制方式）。 19.CPU的同步控制方式有时又称为（固定时序控制方式、无应答控 制方式）。 20.CPU的异步控制方式有时又称为（可变时序控制方式、应答控制 方式）。 21.EPROM是指（光擦可编程只读存储器）。 22.MOS半导体存储器中，（DRAM）可大幅度提高集成度，但由于（刷 新）操作，外围电路复杂，速度慢。 23.MOS半导体存储器中，（SRAM）的外围电路简单，速度（快），但 其使用的器件多，集成度不高。 24.RISC的几个要素是（一个有限的简单的指令集、CPU配备大量的 通用寄存器、强调对指令流水线的优化）。

系统结构期末考试试题及答案

得分 评分人 填空题: （20分，每题2 分） 单选题：（10分，每题1分） A.任何虚页都可装入主存中任何实页的位置 B. 一个虚页只装进固定的主存实页位置 《计算机系统结构》期末考试试卷（A ） 得分 注：1、共100分，考试时间120分钟。 2、此试卷适用于计算机科学与技术本科专业。 1、."启动I/O"指令是主要的输入输出指令，是属于（ A. 目态指令 B.管态指令 C.目态、管态都能用的指令 D.编译程序只能用的指令 2、 输入输出系统硬件的功能对 （B ）是透明的 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 3、 全相联地址映象是指（A ） C. 组之间固定，组内任何虚页可装入任何实页位置 D.组间可任意装入，组内是固定装入 4、（ C ） 属于MIMD 系统结构 A.各处理单元同时受一个控制单元的管理 B.各处理单元同时受同个控制单元送来的指令 C.松耦合多处理机和多计算机系统 D. 阵列处理机 5、多处理机上两个程序段之间若有先写后读的数据相关，则（ B ） A.可以并行执行 B.不可能并行 C.任何情况均可交换串行 D.必须并行执行 6、 计算机使用的语言是（B ） A.专属软件范畴，与计算机体系结构无关 B.分属于计算机系统各个层次 C.属于用以建立一个用户的应用环境 D. 属于符号化的机器指令 7、 指令执行结果出现异常引起的中断是（ C ） A.输入/输出中断 B.机器校验中断 C.程序性中断 D.外部中断 &块冲突概率最高的 Cache 地址映象方式是（A ） A.直接 B .组相联 C .段相联 D .全相联 9、 组相联映象、LRU 替换的Cache 存储器，不影响 Cache 命中率的是（B ） A.增大块的大小 B .增大主存容量 C .增大组的大小 D .增加Cache 中的块数 10、 流水处理机对全局性相关的处理不 包括（C ） A.猜测法 B.提前形成条件码 C.加快短循环程序的执行 D.设置相关专用通路

北邮计算机系统结构实验报告-实验一到五-WINDLX模拟器

北京邮电大学 实验报告 课程名称计算机系统结构 计算机学院03班 王陈(11)

目录 实验一WINDLX模拟器安装及使用......................................... 错误!未定义书签。 ·实验准备................................................................................ 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验内容及要求.................................................................... 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验二指令流水线相关性分析 ............................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验三DLX处理器程序设计 .................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 A.向量加法代码及性能分析 ................................................... 错误!未定义书签。 B.双精度浮点加法求和代码及结果分析 .............................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验四代码优化 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结+实习体会........................................................... 错误!未定义书签。实验五循环展开 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 矩阵乘程序代码清单及注释说明........................................... 错误!未定义书签。 相关性分析结果........................................................................... 错误!未定义书签。 增加浮点运算部件对性能的影响........................................... 错误!未定义书签。 增加forward部件对性能的影响 ............................................ 错误!未定义书签。 转移指令在转移成功和转移不成功时候的流水线开销 .. 错误!未定义书签。 ·实验总结+实习体会+课程建议......................................... 错误!未定义书签。

计算机系统结构期末考试试题及其答案

计算机系统结构期末考试试题及其答案

《计算机系统结构》期末考试试卷A 卷第 2 页 共 24 页 计算机科学系《计算机系统结构》期末考试试卷（A 卷） 2、此试卷适用于计算机科学与技术本科专业。 一 单选题：(10分，每题1分) 1、 ."启动I/O"指令是主要的输入输出指 令，是属于（ B ） A.目态指令 B.管态指令 C.目态、管态都能用的指令 D.编译程序只能用的指令 2、 输入输出系统硬件的功能对(B )是透 明的 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 3、 全相联地址映象是指（A ） A.任何虚页都可装入主存中任何实页的位置 B.一个虚页只装进固定的主存实页位置 C.组之间固定，组内任何虚页可装入任何实页位

置 D.组间可任意装入，组内是固定装入 4、( C ) 属于MIMD系统结构 A.各处理单元同时受一个控制单元的管理 B.各处理单元同时受同个控制单元送来的指令 C.松耦合多处理机和多计算机系统 D.阵列处理机 5、多处理机上两个程序段之间若有先写 后读的数据相关，则（B ） A.可以并行执行 B.不可能并行 C.任何情况均可交换串行 D.必须并行执行 6、计算机使用的语言是（B） A.专属软件范畴，与计算机体系结构无关 B.分属于计算机系统各个层次 C.属于用以建立一个用户的应用环境 D.属于符号化的机器指令 7、指令执行结果出现异常引起的中断是 （C ） A.输入/输出中断 B.机器校验中断 C.程序性中断 D.外部中断 《计算机系统结构》期末考试试卷A卷第 3 页共 24 页

计算机系统结构实验报告

计算机系统结构实验报告 一．流水线中的相关 实验目的： 1. 熟练掌握WinDLX模拟器的操作和使用，熟悉DLX指令集结构及其特点； 2. 加深对计算机流水线基本概念的理解； 3. 进一步了解DLX基本流水线各段的功能以及基本操作； 4. 加深对数据相关、结构相关的理解，了解这两类相关对CPU性能的影响； 5. 了解解决数据相关的方法，掌握如何使用定向技术来减少数据相关带来的暂停。 实验平台： WinDLX模拟器 实验内容和步骤： 1.用WinDLX模拟器执行下列三个程序： 求阶乘程序fact.s 求最大公倍数程序gcm.s 求素数程序prim.s 分别以步进、连续、设置断点的方式运行程序，观察程序在流水线中的执行情况，观察 CPU中寄存器和存储器的内容。熟练掌握WinDLX的操作和使用。 2. 用WinDLX运行程序structure_d.s，通过模拟找出存在资源相关的指令对以及导致资源相 关的部件；记录由资源相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行周期数的 百分比；论述资源相关对CPU性能的影响，讨论解决资源相关的方法。 3. 在不采用定向技术的情况下（去掉Configuration菜单中Enable Forwarding选项前的勾选符），用WinDLX运行程序data_d.s。记录数据相关引起的暂停时钟周期数以及程序执行的 总时钟周期数，计算暂停时钟周期数占总执行周期数的百分比。 在采用定向技术的情况下（勾选Enable Forwarding），用WinDLX再次运行程序data_d.s。重复上述3中的工作，并计算采用定向技术后性能提高的倍数。 1. 求阶乘程序 用WinDLX模拟器执行求阶乘程序fact.s。这个程序说明浮点指令的使用。该程序从标准 输入读入一个整数，求其阶乘，然后将结果输出。 该程序中调用了input.s中的输入子程序，这个子程序用于读入正整数。 实验结果： 在载入fact.s和input.s之后，不设置任何断点运行。 a.不采用重新定向技术，我们得到的结果

计算机系统结构考试计算题

有一指令流水线如下所示 入 1 2 3 4 出 50ns 50ns 100ns 200ns （1） 求连续输入10条指令，该流水线的实际吞吐率和效率； （2） 该流水线的“瓶颈”在哪一段请采取两种不同的措施消除此“瓶颈”。对 于你所给出的两种新的流水线，连续输入10条指令时，其实际吞吐率和效率各是多少 解：（1） 2200(ns) 2009200)10050(50t )1n (t T max m 1 i i pipeline =?++++=?-+?=∑= )(ns 220 1T n TP 1pipeline -== 45.45%11 5 4400TP m t TP E m 1 i i ≈=? =?? =∑= （2）瓶颈在3、4段。 变成八级流水线（细分） 850(ns) 509850t 1)(n t T max m 1 i i pipeline =?+?=?-+?=∑= )(ns 85 1 T n TP 1pipeline -== 58.82%17 10 8400TP m ti TP E m 1 i ≈=? =?? =∑= 重复设置部件 1 2 3_1 3_2 4_1 4_4 入 出

)(ns 851T n TP 1pipeline -== 58.82%17 10 8 85010400E ≈=??= 有一 4段组成，其3段时，总次，然后流到第4段。如果 需要的时间都是t ?，问： （1） 当在流水线的输入端连续地每t ?时间输入任务时，该流水线会发生 什么情况 （2） 此流水线的最大吞吐率为多少如果每t ?2输入一个任务，连续处理 10个任务时的实际吞吐率和效率是多少 （3） 当每段时间不变时，如何提高该流水线的吞吐率仍连续处理10个任 务时，其吞吐率提高多少 （2）

计算机体系结构实验报告二

实验二结构相关 一、实验目的： 通过本实验，加深对结构相关的理解，了解结构相关对CPU性能的影响。 二、实验内容： 1. 用WinDLX模拟器运行程序structure_d.s 。 2. 通过模拟，找出存在结构相关的指令对以及导致结构相关的部件。 3. 记录由结构相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行 周期数的百分比。 4. 论述结构相关对CPU性能的影响，讨论解决结构相关的方法。 三、实验程序structure_d.s LHI R2, (A>>16)&0xFFFF 数据相关 ADDUI R2, R2, A&0xFFFF LHI R3, (B>>16)&0xFFFF ADDUI R3, R3, B&0xFFFF ADDU R4, R0, R3 loop: LD F0, 0(R2) LD F4, 0(R3) ADDD F0, F0, F4 ；浮点运算，两个周期，结构相关 ADDD F2, F0, F2 ; <- A stall is found (an example of how to answer your questions) ADDI R2, R2, #8 ADDI R3, R3, #8 SUB R5, R4, R2 BNEZ R5, loop ；条件跳转 TRAP #0 ;; Exit <- this is a comment !! A: .double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: .double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10

四、实验过程 打开软件，load structure_d.s文件，进行单步运行。经过分析，此程序一 次循环中共有五次结构相关。（R-stall 数据相关Stall- 结构相关） 1)第一个结构相关：addd f2,,f0,f2 由于前面的数据相关，导致上一条指令addd f0,f0,f4暂停在ID阶段，所以下一条指令addd f2,,f0,f2发生结构相关，导致相关的部件：译码部件。 2)第二个结构相关：ADDI R2, R2, #8，与第一个结构相关类似。由于数据相关， 上一条指令暂停在ID阶段，所以导致下一条指令发生结构相关。

专升本《计算机系统结构》_试卷_答案,DOC

专升本《计算机系统结构》 一、（共75题,共150分） 1. 最早的冯·诺依曼(von Neumann)结构计算机是以（）为中心的。（2分） A.运算器 B.控制器 C.存储器 D.I/O设备 .标准答案：A 2. 同构型多处理机和异构型多处理机所采用的提高并行性的技术途径分别是（）（2分） A.资源共享、资源重复 B.资源重复、资源共享 C.资源共享、时间重叠 D.资源重复、时间重叠 .标准答案：D 3. 由同一厂家生产的、系统结构相同的，但组成和实现不同的所有计算机，称为（）（2分） A.兼容机 B.扩展机 C.系列机 D.系统机 .标准答案：C 4. 从计算机系统中处理数据的并行性看，并行性等级从低到高分为（）（2分） A.位串字串、位并字串、位串字并、全并行 B.位并字串、全并行、位串字串、位串字并 C.全并行、位并字串、位串字串、位串字并 D.位串字串、位串字并、位并字串、全并行 .标准答案：A 5. 扩展编码要求（），否则会产生解码不唯一的问题。（2分） A.所有的短码都必须是长码的前缀 B.所有的短码都不能是长码的前缀 C.所有的短码都必须是长码的后缀 D.所有的短码都不能是长码的后缀 .标准答案：B 6. 下面的指令中，（）不属于RISC处理器指令集。（2分） A.ADD R4，[1000] B.LD R3，(R4) C.SUB R4，R3 D.SD 0(R3)，R4 .标准答案：A 7. 指令的重叠解释方式与顺序解释方式相比，可以提高（）指令的执行速度。（2分） A.一条 B.两条 C.两条以上 D.两条或两条以上 .标准答案：D 8. 虚拟存储器外部地址变换，实现的是虚地址到（）的变换。（2分） A.辅存物理地址 B.主存地址 C.Cache地址 D.虚地址 .标准答案：A 9. 设主存和辅存的平均访问时间分别为秒和秒，若要使虚拟存储器的主存-辅存层平均时间达到，问至少应保证主存访问命中率为（）（2分） A.0.97 B.0.98 C.0.99 D.1 .标准答案：C 10. 替换算法要解决的问题是（）（2分） A.用户的虚页如何与主存的实页对应 B.如何用主存的实页号替代多用户的虚页号 C.当页面失效时，选择主存中哪个页作为被替换页 D.新用户要进入主存，选择哪个用户作为被替换的用户 .标准答案：C 11. RISC执行程序的速度比CISC要快的原因是（）（2分） A.RISC的指令系统中指令条数较少 B.程序在RISC上编译生成的目标程序较短 C.RISC的指令平均执行周期数较少 D.RISC只允许load和store指令访存 .标准答案：C 12. 输入输出系统硬件的功能对（）是透明的。（2分） A.操作系统程序员 B.编译程序员 C.应用程序员 D.系统结构设计师 .标准答案：C 13. 在由多个通道组成的I/O系统中，I/O的最大流量是（）（2分） A.各通道最大流量的最大值 B.各通道最大流量之和 C.各通道实际流量的最大值 D.各通道实际流量之和 .标准答案：B 14. 通道方式输入输出系统中，对优先级高的磁盘等高速设备，适合于连接( ) （2分） A.字节多路通道 B.选择通道 C.数组多路通道 D.字节及数组多路通道 .标准答案：B