微机原理练习题

一、选择题

1．下列无符号数中最小的数是（ ）。

A．(01A5)H B．(1,1011,0101)B C．(2590)D D．(3764)O

2．下列无符号数中最大的数是（ ）。

A．(10010101)B B．(227)O C．(96)H D．(143)D

3．在机器数（ ）中，零的表示形式是惟一的。

A．补码 B．原码 C．补码和反码 D．原码和反码

4．定点8 位字长的字，采用2 的补码形式时，一个字所能表示的整数范围为（ ）。

A. －128～＋127 B．－127～＋127 C. 一129～＋128 D．－128～＋128

5．若下列字符码（ASCII）中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（ ）。

A．11001011 B．11010110 C．11000001 D．11001001

6．某微机最大可寻址的内存空间为16MB，其CPU 的地址总线至少应有（ ）条。

A．26 B．28 C．20 D．22 E．24

7．8086/8088 CPU 的RESET 引脚至少应维持（ ）个时钟周期的正脉冲宽度才能有效复位，如果是上电复位则要 求正脉冲的宽度不少于（ ）μS。

A．4，50 B. 5，60 C．4，70 D．5，80

8．当RESET 信号进入高电平状态时，将使8086/8088 CPU 的（ ）寄存器初始化为0FFFFH。

A．SS B．DS C．ES D．CS

9．8086/8088 CPU 与慢速存储器或I/O 接口之间进行数据传输，为了使传送速度匹配，有时需要在（ ）状态之 间插入若干等待周期T W。

A．T1 和T2 B．T2 和T3 C．T3 和T4 D．随机

10．已知IP=1000H，CF=0，则执行指令JNC Short label 后，下列各数中（ ）是可能的IP 值？

A．0FFFFH B．0FFEH C．10FEH D．1100H

11．计算机的存储器采用分级存储体系的主要目的是（ ）。

A．便于读写数据 B．减小机箱的体积

C．便于系统升级 D．解决存储容量、价格和存取速度之间的矛盾

12.在多级存储体系中，Cache 主存结构的作用是解决（ ）问题。

A．主存容量不足 B．主存与辅存速度不匹配

C．辅存与CPU 速度不匹配 D．主存与CPU 速度不匹配

13．下列因素中，与Cache 的命中率无关的是（ ）。

A．主存的存取时间 B．块的大小

C．Cache 的组织方式 D．Cache 的容量

14.下列说法中不正确的是（ ）。

A．每个程序的虚地址空间可以远大于实地址空间，也可以远小于实地址空间

B．多级存储体系由Cache、主存和虚拟存储器构成

C．Cache 和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理

D．当Cache 未命中时，CPU 可以直接访问主存，而外存与CPU 之间则没有直接通路

15.下列说法中正确的是（ ）。

A．虚拟存储器技术提高了计算机的速度

B．Cache 与主存统一编址，Cache 的地址空间是主存地址空间的一部分

C．主存是由易失性的随机读写存储器构成的

D．Cache 的功能全部由硬件实现

16.在Cache 的地址映射中， 若主存中的任意一页均可映射到Cache 内的任意一页的位置上， 则这种方法称为 （ ）。

A. 全相联映射 B．直接映射 C．组相联映射 D．混合映射

17．8086 对中断请求响应优先级最高的是（ ）。

（A）NMI （B）INTR （C）内部硬件中断 （D）单步中断

18．8086 工作在最大方式下，总线控制信号是由（ ）产生的。

（A）时钟信号发生器 8284A （B）总线控制器8288 （C）CPU （D）DMA 控制器8237A

19．指令队列缓冲器的作用是（ ）。

（A）暂存操作数地址 （B）暂存操作数 （C）暂存指令地址 （D）暂存预取指令

20．PC/XT 中，8088CPU 响应一个外部可屏蔽硬件中断请求的条件是：当前指令执行完毕和（ ）。

（A）堆栈段的单元清零 （B）IF=1 （C）TF=1 （D）指令队列缓冲器为空

21．8086CPU在进行无符号数比较时，应根据（ ）标志位来判别。

（A）CF、OF （B）CF、PF （C）CF、ZF （D）ZF、OF

22．中断向量是指（ ）。

（A）中断服务程序的入口地址 （B）中断返回主程序的入口地址

（C）存放中断服务程序入口地址的内存单元 （D）主程序等待中断语句的地址

23．8088 处于最小模式下，进行存储器写操作时（ ）。

（A）IO/M#为高，WR#为高 （B）IO/M#为高，WR#为低

（C）IO/M#为低，WR#为高 （D）IO/M#为低，WR#为低

24．Intel 8282/8283 的主要作用是（ ）。

（A）增大了总线的驱动能力 （B）双向电子开关，对数据信号起放大作用

（C）用来锁存 8086访问存储器和 I/O接口时于T1状态发出地址信号

（D）为 CPU提供主频为 5MHZ的时钟信号

25．CPU 访问一次存储器或 I/O 接口所花的时间，称为（ ）。

（A）总线周期 （B）时钟周期 （C）空闲周期 （D）指令周期

26．8086CPU从偶地址读 16 位数据时，控制线BHE和地址线 A0的电平分别是（ ）。

（A）BHE=0、A0=0 （B）BHE=0、A0=1 （C）BHE=1、A0=0 （D）BHE=1、A0=1

27．当 Reset 信号进入高电平状态后，将使 8086／8088 微处理器的（ ）寄存器为 FFFFH。

（A）CS （B）ES （C）IP （D）BP

28．8086／8088 与外设进行数据交换时，经常会在（ ）状态间插入等待周期。

（A）T1 和 T2 （B）T1 和 T1 （C）T3 和 T4 （D）随机

二、填空题

1．8086/8088 CPU 执行指令中所需操作数地址由（ ）计算出（ ）位偏移量部分送（ ），由（ ）最后形成一 个（ ）位的内存单元物理地址。

2．8086/8088 CPU 在总线周期的T1 时刻，用A19/S6～A16/S3 输出（ ）位地址信息的最高（ ）位，而在其他 时钟周期，则输出（ ）信息。

3．8086/8088 CPU 复位后，从（ ）单元开始读取指令字节，一般这个单元在（ ）区中，在其中设置一条（ ） 指令，使CPU 对系统进行初始化。

4．8086 系统的存储体系结构中，1MB 存储体分（ ）个库，每个库的容量都是（ ）字节，其中和数据总线D15～ D8 相连的库全部由（ ）单元组成，称为高位字节库，并用（ ）作为此库的选通信号。

5．8086/8088 系统中，可以有（ ）个段地址，任意相邻的两个段地址相距（ ）个存储单元。

6．用段基值及偏移量来指明内存单元地址的方式称为（ ）。

7．通常8086/8088 CPU 中当EU 执行一条占用很多时钟周期的指令时，或者在多处理器系统中在交换总线控制时 会出现（ ）状态。

8．在8086/8088 最大方式系统中各微处理器都有两条（ ）引脚，其中（ ）比（ ）具有更高的优先级。 9．已知有某字串BUF1 的首址为0000H，BUF2 的首址为0010H，数据段与附加段重合。欲从BUF1 处开始将10 个 字数据顺序传送至BUF2 处，试在下面程序段的空白处填上适当的指令或操作数以实现上述功能。

LEA SI，BUF1

ADD SI， 18

LEA DI，BUF2

ADD DI，18

STD

MOV CX， 10

REP MOVSW

10．附加段中有某字符串首址为BLOCK，长17 个字节。欲查找其中第一次出现字符“e”的位置，并将该位置所 在的偏移量入栈保护。试在下面程序段的空白处填上适当的指令或操作数以实现上述功能。

MOV DI， OFFSET BLOCK

MOV AL， ‘e’

MOV CX，17

CLD

REPNE SCASB

JNE OTHER

DEC DI

PUSH DI

OTHER：……

11．已知附加段中有一块长50 个字的数据区，首址为DEST。欲编程将它们全部初始化为0FFFFH 值，试在下面程 序段的空白处填上适当的指令或操作数，以实现上述功能。

LEA DI，DEST

MOV CX， 100

CLD

MOV AL，0FFH

REP STOSB

12．在计算机系统中，下列部件都能够存储信息：①主存；②CPU 内的通用寄存器；

③Cache；④ 磁带；⑤磁盘。其中，内存包括（ ）；属于外存的是（ ）；由半导体材

料构成的是（ ）。按照CPU 存取速度排列，由快至慢依次为（ ）。

13．某 CPU的地址线为 24 根，则其所能访问的最大地址空间为 。

14．CPU 的 INTR 是 信号，CPU 在 时对其进行测试。

15．8086 的工作于最小方式，当 CPU 完成将 AH中的内容送至物理地址为91001H 的存储单元进行操作时， BHE # /S7= 、RD # = 、WR # = 、M/IO # = 、DT/R # = 。

16．每当 RESET 为有效高电平时，CPU将停止正在进行的操作，并使内部的标志寄存器 FR，段寄存器 DS，SS， ES 以及指令指示寄存器 IP 均为 ，段寄存器 CS为 ，RESET恢复低电平后，CPU 就从 单元开始 启动。

17．动态存储器芯片RAM 2164（64K×1），需要 条地址线实现片内字选，用它组成 128KB 的存储器需要 片。

18．键盘中断的矢量号为 20H，它对应的中断服务程序的入口逻辑地址为0BA9H:0125H。它对应的中断矢量表位 于 0000: 开始的 4 个单元，这 4个单元的内容分别是 、 、 、 。

三、读程序

1.已知有程序段如下：

MOV AL，35H

MOV DL，AL

AND DL，0FH

AND AL，0F0H

MOV CL，4

SHR AL，CL

MOV BL，10

MUL BL

ADD AL，DL

执行之后，AL 等于多少？该程序段完成了什么功能？

答：程序段执行后AL=23H。该程序段实现了将AL 中的1 个组合BCD 码转换为十六进制数并存回AL 中的功能。

2.以HEX 为首址的字节单元处存放着一串ASCII 字符：“0123456789ABCDEF”，并有程序段如下：

MOV BX，OFFSET HEX

LEA DI，HCOD

INC DI

STD

MOV AL，5CH

MOV AH，AL

AND AL，0FH

XLAT HEX

STOSB

MOV AL，AH

MOV CL，4

SHR AL，CL

XLAT HEX

STOSB

上述程序段执行后，字节单元HCOD 及其相邻单元HCOD＋1 的内容是多少？该程序段的功能是什么？

答：程序段执行后，HCOD 单元的内容是‘5’，HCOD+1 单元的内容是‘C’。该程序段将AL 中存放的1 字节十 六进制数转换为2 个对应的ASCII 字符存放在HCOD 及其相邻单元HCOD＋1 中。

四、解答题

1． 下列各条指令是否有错？如果有，请指出错误之处并改正。

（1） MOV DS，1000H

（2） MOV [100]，23H

（3） ADD AX，[BX＋BP＋6]

（4） PUSH DL

（5） IN AX，[3FH]

（6） OUT 3FFH，AL

（7） LES SS，[SI]

（8） POP [AX]

（9） IMUL 4CH

（10） SHL BX，5

（11） INT 300

（12） XCHG DX，0FFFH

答：（1）错误。不允许直接向段寄存器送立即数，可改为：

MOV AX，1000H

MOV DS，AX

（2）错误。该指令在语法上是对的，即可以把一个立即数送入一个存储单元；但是如果考虑实际编译，则第一 操作数前应加上BYTE PTR 或WORD PTR 说明，否则汇编程序会因不能确定操作数长度而指示出错。可改为： MOV BYTE PTR [100]，23H

（3）错误。不能同时使用两个基址寄存器BX、BP 进行间接寻址，可改为：

ADD AX，[BX＋DI＋6]

（4）错误。堆栈操作应以字为单位进行，而DL是一个字节。可改为：

PUSH DX

（5）错误。在输入/输出指令中，8 位端口地址应直接写在操作数处。可改为：

IN AX，3FH

（6）错误。端口地址3FFH 已超出8 位二进制表示范围，16 位端口地址应用DX。可改为： MOV DX，3FFH

OUT DX，AL

（7）错误。LES 指令的目操作数应该是通用寄存器，不能是段寄存器。可改为：

LES AX，[SI]

（8）错误。AX 不能用于间接寻址，间接寻址只能用BX、BP、SI、DI 四个寄存器之一。可改为： POP [BX]

（9）错误。立即数不能做乘法指令的操作数，可改为：

MOV BL，4CH

IMUL BL

（10）错误。当逻辑移位的次数大于1 时，应该用CL 指示次数。可改为：

MOV CL，5

SHL BX，CL

（11）错误。操作数300 > 255，已超出有效的中断类型码范围。

（12）错误。XCHG 指令不允许立即数做它的操作数。可改为：

MOV CX，0FFFH

XCHG DX，CX

2． 请指出以下各指令的源、目的操作数所使用的寻址方式。

（1） MOV SI，2100H

（2） SBB DISP[BX]，7

（3） AND [DI]，AX

（4） OR AX，[609EH]

（5） MOV [BX＋DI＋30H]，CX

（6） PUSH ES：[BP]

（7） CALL [DI]DISP

（8） JNZ Short_ label

答：（1）源操作数：立即数寻址；目的操作数：寄存器寻址

（2）源操作数：立即数寻址；目的操作数：基址寻址

（3）源操作数：寄存器寻址；目的操作数：寄存器间接寻址

（4）源操作数：直接寻址； 目的操作数：寄存器寻址

（5）源操作数：寄存器寻址；目的操作数：（带位移量的）基址变址寻址

（6）源操作数：带段超越的寄存器间接寻址；目的操作数：隐含寻址

（7）只有一个操作数，为变址寻址

（8）只有一个操作数，为相对寻址

3.在已学的指令中，可实现累加器清0 的单条指令有哪些？比较它们的功能。

答：共有以下四种方法：

（1） MOV AX，0 ；仅将累加器清0，不会影响任何标志位

（2） SUB AX，AX ；累加器清0 的同时影响所有状态标志，具体地有：

；ZF、PF 置1，CF、AF、SF、OF 均清0

（3） AND AX，0 ；将累加器清0，ZF、PF 置1，CF、OF 、SF 清0

（4） XOR AX，AX ；将累加器清 0，ZF、PF 置1，CF、OF 、SF 清 0

4.已知DS=2000H ， 有关的内存单元值为：(21000H)=00H，(21001H)=12H，(21200H)=00H，(21201H)=10H， (23200H)=20H，(23201H)=30H，23400H)=40H，(23401H)=30H，(23600H)=60H，(23601H)=30H，符号COUNT 的偏 移地址为1200H。执行下列指令后，寄存器AX、BX、SI 的值分别是多少？

MOV BX，OFFSET COUNT

MOV SI，[BX]

MOV AX，COUNT[SI][BX]

答：执行结果为 BX=1200H，SI=1000H，AX=3040H。

5.设标志寄存器值原为0401H，AX=3272H，BX=42A2H。执行指令SBB AL，BH 之后，AX 和标志寄存器的值分别是 多少？

答：由标志寄存器的原值0401H 可知，CF 的原值为1，故指令执行之后AX=322FH，标志寄存器的值为0410H，即 AF 变为1，CF 变为0，其余不变。

6．设若标志寄存器原值为0A11H，SP=0060H，AL=4。下列几条指令执行后，标志寄存器、AX、SP 的值分别是多 少？

PUSHF

LAHF

XCHG AH，AL

PUSH AX

SAHF

POPF

答：指令执行后标志寄存器的值为 0411H，AX=0411H ，SP=005EH。

7.设DS=4500H， AX=0508H， BX=4000H， SI=0320H。 当8088CPU 在最小组态下执行指令MOV [BX＋SI＋0100H]， AX 时， 各控制信号IO/M 、DT/ R 、RD 、WR在有效期间的状态分别是什么？数据总线和地址总线上的数分别是多少？ 答：各控制信号IO/M 、DT/R 、RD 、WR在有效期间的电平分别是：低、高、高、低。数据总线上的数是0508H， 地址总线上的地址是49420H。

8.已知数据和符号定义

A1 DB ？

A2 DB 8

K1 EQU 100

判断下列指令的正误，并说明错误指令的原因。

（1）MOV K1，AX

（2）MOV A2，AH

（3）MOV BX，K1

MOV [BX]，DX

（4）CMP A1，A2

（5）K1 EQU 200

答：（1）错误。K1 是符号，在此处相当于立即数100，故不能做目的操作数。

（2）正确。

（3）正确。

（4）错误。A1、A2 都是字节变量，相当于两个存储器单元，故不能同时出现在一条指令中直接进行比较。

（5）错误。用 EQU 定义的符号不能重新赋值，除非已用 PURGE 解除了原值。

9.设DS=6000H，BX=8432H，SS=5000H，SP=3258H，内存69632H～69635H 单元的内容依次是00H、11H、22H、33H。

4 字节指令 CALL DWORD PTR [BX+1200H] 本身位于2000H：3250H 处的双字单元中。当8086 执行该指令后转移 至子程序入口时，CS、IP、SS、SP 各寄存器以及栈顶2 个字单元的内容分别是多少？

答：执行结果为CS=3322H，IP=1100H，SS=5000H，SP=3254H，栈顶的两个字即断点地址，为2000H:3254H。 10. 已知某数据段从物理地址03000H 处开始，定义如下：

DSEG SEGMENT

ORG 2000H

A1 DD 2 DUP（7，1，？）

A2 DB 10 DUP（0，4，3 DUP（2），5）

CNT EQU 20H

A3 DW 100 DUP（？）

DSEG ENDS

请分别用分析运算符SEG、OFFSET、LENGTH、SIZE、TYPE 求出A1、A2、A3的段基址、偏移量、类型及它们的 LENGTH、SIZE。

答：（SEG A1）=0300H，（OFFSET A1）=2000H，（TYPE A1）=4，（LENGTH A1）=2，（SIZE A1）=2×3×4=24；

（SEG A2）=0300H，（OFFSET A2）=2018H，（TYPE A2）=1，（LENGTH A2）=10，（SIZE A2）=10×6×1=60；

（SEG A3）=0300H，（OFFSET A3）=2054H，（TYPE A3）=2，（LENGTH A3）=100，（SIZE A3）=100×2=200 11.已知符号定义语句如下：

ALPHA EQU 100

BETA EQU 25

GAMMA EQU 2

分别求下列各表达式的值。

（1）ALPHA*4 GT BETA = 100*4 GT 25 = 0FFFFH

（2）ALPHA MOD GAMMA＋BETA = 100 MOD 2＋25 = 25

（3）（BETA / 3）LE 5 =（25 / 3）LE 5 = 0

（4）ALPHA AND BETA = 100 AND 25 = 64H & 19H = 0

（5）GAMMA XOR（BETA EQ 25）= 2⊕（25 EQ 25） = 0FFFDH

12.已知数据段定义如下：

DSEG SEGMENT AT 1000H

ORG 6

VAR1 DB 2，18

ORG $ +2

VAR2 DW 569AH

DB ‘AB’

DSEG ENDS

用示意图说明该数据段的分配情况。

答：有关存储单元的内容如下图所示。

13.若某微机有16 条地址线，现用SRAM 2114（1K×4）存储芯片组成存储系统，问采用线选译码时，系统的存储 容量最大为多少？需要多少个2114 存储器芯片？

答：微机16 条地址线的低10 位须用于2114 的片内寻址，若采用线选法，则余下的高6 位地址可用于2114 的片 选信号，即共可选6 组2114 芯片。其中每组2114 芯片的数目由该微机的数据总线宽度确定，即：若数据总线的 宽度为N，则每组有N/4 片2114，因此系统的存储容量最大为（（1K×4）×（N/4）×6）Bits，共需要（（N/4） ×6）片2114。例如，该微机为4 位机，则每组只有1 片2114，系统存储容量最大为3KB，共需6 片2114；若该微 机为8 位机，则每组由2 片2114 构成，系统的存储容量最大为6KB，共需要12 片2114。

14.下列ROM 芯片各需要多少个地址输入端？多少个数据输出端？

（1）16×4 位 （2）32×8 位 （3）256×4 位 （4）512×8 位

答：这几个ROM 芯片容量表达式的含义是： 乘号前的数字为输入的地址信号经片内译码后可寻址的单元 （行） 数， 乘号后的数字为每单元（行）的位数。因此有：

（1）需要4 个地址输入端（2 4 ＝16），4 个数据输出端

（2）需要5 个地址输入端（2 5 ＝32），8 个数据输出端

（3）需要8 个地址输入端（2 8 ＝256），4 个数据输出端

（4）需要 9 个地址输入端（2 9 ＝512），8 个数据输出端

15.用16K×1 位的DRAM 芯片组成64K×8 位的存储器，要求：画出该存储器组成的逻辑图。

答：该存储器需要4 组、每组8 片16K×1 位的芯片来构成。如图所示，所有16K×1芯片的地址线、读控制线、 写控制线连接在一起与CPU 送来的相应信号线相连；每组8 片16K×1 芯片的片选信号连在一起形成组片选，接2 －4 译码器的一个输出端； 每组第n （n＝0～7） 个16K×1 芯片的数据输出线连在一起， 接CPU 数据线中的Dn 位。

16.设有一个具有24 位地址和8 位字长的存储器，问：

（1）该存储器能够存储多少字节的信息？

（2）如果该存储器由4M×1 位的RAM 芯片组成，需要多少片？

（3）在此条件下，若数据总线为8 位，需要多少位地址线作芯片选择？

答：

（1）能够存储2 24 ×8Bit＝16MB 信息。

（2）（16M×8）/（4M×1）＝4×8＝32，即共需32 片4M×1 位构成16M×8 位的存储器，其中每组8 片， 共4 组。

（3） 需要 2 位地址线作为芯片选择，区分 4 组。

17.试为某8 位微机系统设计一个具有8KB ROM 和40KB RAM 的存储器。 要求ROM 用EPROM 芯片2732 组成， 从0000H 地址开始；RAM 用SRAM 芯片6264 组成，从4000H地址开始。

答：2732 芯片容量是4KB，由两片2732 构成8KB ROM，需12 根地址线片内寻址；6264 芯片容量是8KB，由五片 6264 构成40KB RAM，需13 根地址线片内寻址。

根据题目要求，CPU 的A0～A12 直接与6264 的13 根地址线相连，CPU 的A0～A11直接与2732 的12 根地址 线相连；片选信号由74LS138 译码器产生，CPU 的A15～A13 作为译码器的输入，CPU 的16 条地址线都接入存储 器系统，符合全译码的要求；各芯片的数据总线直接与CPU 的数据总线相连。以下为译码器输出连接情况：

已知2732 芯片地址从0000H 开始，故译码器的输出-Y0 和-A12 经二次译码后输出两片2732 的片选信号。

第一片2732 芯片的地址范围：0000-0FFFH

第二片2732 芯片的地址范围：1000-1FFFH

已知6264 芯片地址从4000H 开始，故译码器的输出-Y2、-Y3、-Y4、-Y5、-Y6 分别作为五片6264 芯片的片 选信号。

-Y2 有效时，选中的6264 芯片地址范围：4000H-5FFFH

-Y3 有效时，选中的6264 芯片地址范围：6000H-7FFFH

-Y4 有效时，选中的6264 芯片地址范围：8000H-9FFFH

-Y5 有效时，选中的6264 芯片地址范围：A000H-BFFFH

-Y6 有效时，选中的6264 芯片地址范围：C000H-DFFFH

18. 中断类型码为14H 的中断向量存放在哪些存储器单元中？

答：因中断类型码为14H，故其中断向量的起始地址为4×14H＝00050H。中断向量的偏移量部分存放在0050H 和 0051H 单元中,段基址部分存放在0052H 和0053H 单元中。

五、程序改错

1.有一源程序如下。该程序是否有错？如有错，请改正。

DATA SEGMENT

INBUF DW 100 DUP（？）

OUTBUF DW 100 DUP（？）

DATA ENDS

CODE SEGMENT

ASSUME CS：CODE，DS：DATA

MAIN PROC FAR

MOV AX，DATA

MOV DS，AX

INIT：MOV SI，OFFSET INBUF

LEA DI，OUTBUF

MOV CX，100

REP MOVSB

MAIN ENDP

CODE ENDS

END MAIN

答：改正之后的源程序清单如下（双下划波浪线的语句是原来没有的或有错之处）：

DATA SEGMENT

INBUF DW 100 DUP（？）

OUTBUF DW 100 DUP（？）

DATA ENDS

CODE SEGMENT

ASSUME CS：CODE，DS：DATA， ES：DATA ；原ASSUME 语句未说明ES

MAIN PROC FAR

PUSH DS ; 补充的三条指令为主程序返回提供正确的地址

XOR AX，AX

PUSH AX

MOV AX，DATA

MOV DS，AX

MOV ES，AX ; MOVS 指令以ES:DI 为目的串指针，故应对ES 赋值

INIT：MOV SI，OFFSET INBUF

LEA DI，OUTBUF

MOV CX，100

CLD ; 从首址开始传送，应使DF=0

REP MOVSW ; 应传送的是100 个字而非字节

RET ; 程序结束，返回DOS

MAIN ENDP

CODE ENDS

END MAIN

六、程序设计

1.有一个长度不超过100 字节的字符串，以回车符结尾。编程统计其中非空格的字符个数，并将统计结果以自拟 格式显示在显示器上。

答：一种可能的程序如下实现：

DATA SEGMENT

STR DB ‘It’’s a fine day, isn’’t it？’，0DH，‘$’；依题意以0DH 为结束符。加上“$”便 于显示整个字符串

COUNT EQU $－STR－2 ；串长中不包括结束符和“$”符号

NUM DB 0 ；置统计结果初值为0

STR1 DB ‘The number of non-space charactors is’，‘$’

DATA ENDS

STACK SEGMENT PARA STACK‘STACK’

DB 100 DUP（？）

STACK ENDS

CODE SEGMENT

ASSUME CS：CODE，SS：STACK，DS：DATA，ES：DATA

START：MOV AX，DATA

MOV DS，AX

MOV ES，AX ；有SCAS 指令，需用ES

LEA DI，STR

CLD

MOV AL，20H ；关键字符（空格）

MOV CX，COUNT

NEXT：SCASB

JE SKIP ；是空格，跳过下一句

INC NUM ；非空格字符，NUM 加1

SKIP：LOOP NEXT

LEA DX，STR ；显示原字符串

MOV AH，09H

MOV DL，0AH ；显示换行符，以便显示另一字串

MOV AH，2

INT 21H

LEA DX，STR1 ；显示另一个字符串

MOV AH，9

INT 21H

；将16 进制的统计结果转换为十进制数，再转换为两个ASCII 码输出

MOV AL，NUM

MOV AH，0 ；AX 中为待转换16 进制数

MOV BL，10

DIV BL ；AX / BL

；商（十位）在AL 中，余数（个位）在AH 中，均为未组合BCD 码

PUSH AX ；入栈保护

OR AL，30H ；将十位数转换为ASCII 码

MOV DL，AL ；送CRT 显示

MOV AH，2

INT 21H

POP AX ；恢复除法运算的结果

ADD AH，30H ；将个位数转换为ASCII 码

MOV DL，AH ；显示

MOV AH，2

INT 21H

MOV AH，4CH ；完成，返回DOS

INT 21H

CODE ENDS

END START

简析：

本例的关键在于统计结果的显示。统计完成后， 结果单元中是一个16 进制数。为符合一般习惯，应在CRT 上 显示十进制数，因此首先用除法将十位、个位分离开，再将其分别转换为ASCII 码输出。由于除数是10，故相除 之后得到的商（十位数）和余数（个位数）必在0~9 范围内，即未组合BCD 码，所以很容易转换为ASCII 码。

编程时注意：DIV 指令执行后结果在AX 中，而DOS 功能调用必须用AH 为调用号，故应保护AX 的内容。另 外，原题已告知字串的结束符是0DH，故亦可通过检索结束符（0DH）的方式控制循环。

另外请注意： 数据段中定义的STR 串中出现的单引号前必须用另一个单引号转义， 如 “ ’s ” 应为 “ ’’s ” 。

2.数据段中有1 个由小写英文字母组成的字符串，编程将各小写字母转换成对应的大写字母，并存放起来。 答：一种可能的程序如下实现：

DSEG SEGMENT

STR1 DB ‘abcdefghijkl’，‘$’

COUNT EQU $－STR1－1

CHAR DB 0AH，0DH

STR2 DB COUNT DUP（？），‘$’

DSEG ENDS

SSEG SEGMENT PARA STACK‘SSEG’

DW 100 DUP（？）

SSEG ENDS

CSEG SEGMENT

ASSUME CS：CSEG，SS：SSEG，DS：DSEG，ES：DSEG

TRAN PROC FAR

SUB AX，AX

PUSH AX

MOV AX，DSEG

MOV DS，AX

MOV ES，AX ；有STOS 指令，需用ES

LEA DX，STR1 ；显示小写字母串

MOV AH，9

INT 21H

CLD ；自动增量

LEA SI，STR1 ；SI 指向小写字母串

LEA DI，STR2 ；DI 指向结果存放处

MOV CX，COUNT ；转换次数

NEXT：LODSB ；取1 个小写字母至AL 中

SUB AL，‘a’ ；转换为大写字母

ADD AL，‘A’

STOSB ；存放

LOOP NEXT

MOV DX，OFFSET CHAR ；换行显示大写字母串

MOV AH，9

INT 21H

RET

TRAN ENDP

CSEG ENDS

END TRAN

七、问答题

1.什么叫高速缓冲存储器技术和虚拟存储器技术？微型机中采用这两种存储器技术的根本目的是什么？

答：高速缓冲存储器技术是指在CPU 与常规主存储器之间增设一级或两级高速小容量存储器的技术，这里增设的 高速小容量存储器即称为高速缓冲存储器；

虚拟存储器技术是在内存储器和外存储器之间增加一定的硬件和软件支持， 使编程人员在必要时可以透明地将外 存储器当作内存储器来用；

高速缓冲存储器技术的采用可以加快计算机的运算速度， 而虚拟存储器技术的采用是为了扩大用户可用存储空间。

2.什么叫流水线技术？试简述流水线的工作原理。

答：流水线技术是一种将每条指令分解为多步，并让各步操作重叠进行，从而实现几条指令并行处理的技术。流 水线技术是通过增加计算机硬件来实现的。比如，CPU 中如果包括独立的取指令结构、指令译码机构、地址生成 结构、取操作数结构、执行指令结构和写结果结构等硬件设施，则这些硬件可保证多条指令的并行处理，即第一 条指令进入译码机构时，第二条指令就可被取指令机构读入；第一条指令送到地址生成机构中时，第二条指令可 进入译码机构，而同时第三条指令就可被取指令机构读入……

3.一般指令的执行由哪几段操作组成？各段操作的任务是什么？

答：一般指令的执行是分三个阶段进行的：取指令、分析指令和执行指令。其中：

取指令阶段的任务是根据程序计数器PC 中的值， 从存储器读出现行指令， 送到指令寄存器IR， 然后PC 加1 指 向下一条指令地址；

分析指令阶段的任务是将IR 中的指令操作码译码，分析其指令性质；

执行指令阶段的任务是取出操作数，执行指令规定的操作。

4. 8086/8088 CPU 的地址总线有多少位？其寻址范围是多少？

答：8086/8088 CPU 的地址总线共20 位，最大可寻址1MB 空间。

5. 什么是总线？一般微计算机中有哪些总线？

答：总线是微机系统之间、系统各模块之间或模块内部以及芯片内部各部分之间用来传送信息的公共信息通路， 是计算机传送信息的一组导线，它将各部件连接成一个整体。总线有多种分类方法，按总线在微机中所处位置的 不同（或按总线上信息传送范围的不同）来看，微机中包括片内总线、片间总线、系统内总线和系统外总线四级 总线。

6. 8086/8088 CPU 分为哪两个部分？各部分主要由什么组成？

答：8086/8088 CPU 分为总线接口部件（BIU）和执行部件(EU)两个部分。其中：BIU 包括：

4 个16 位的段地址寄存器(CS、DS、SS、ES)；

1 个16 位的指令指针寄存器IP；

1 个20 位的地址加法器；

指令队列寄存器；

内部寄存器；

输入输出总线控制逻辑；

EU 包括： 4 个16 位的通用数据寄存器(AX、BX、CX、DX)；

4 个16 位的专用寄存器(BP、SP、SI、DI)；

1 个 16 位的标志寄存器 FR；

7.8086/8088 CPU 中有几个通用寄存器？有几个变址寄存器？有几个指针寄存器？通常哪几个寄存器亦可作为 地址寄存器使用？

答：8086/8088 CPU 中共有：

8个16 位的通用寄存器AX、BX、CX、DX 、BP、SP、SI、DI；

2 个变址寄存器SI、DI；

2 个指针寄存器BP、SP；

其中BX、BP、SI、DI 亦可作地址寄存器。

8.什么是堆栈？它有什么用途？堆栈指针的作用是什么？举例说明堆栈的操作。

答：堆栈是一个按照后进先出（LIFO）的原则存取数据的存储区域。堆栈的作用是为了在调用子程序（或转向中 断服务程序）时，把断点及有关的寄存器、标志位及时正确地保存下来，并保证逐次正确返回。利用堆栈指针SP 可以实现对栈区的自动管理。

例如：要把AX寄存器中的内容压入堆栈，用入栈指令PUSH AX（设SP原值为1000H），其操作过程如下所示： 第一步：先把SP－l→SP，然后把AH（高位字节）送入SP 所指单元（即SP=1FFFH）；

第二步：再次使SP－1→SP，把AL（低位字节）送至SP 所指单元（此时SP=1FFEH）；

数据出栈操作与入栈过程正相反：弹出时，先把AL 内容弹出，然后修改SP＋1→SP；再把AH 内容弹出，再 修改SP＋1→SP。

9. 8086/8088 CPU 工作在最小模式时：当CPU 访问存储器时，要利用哪些信号？当CPU访问外设接口时，要利用 哪些信号？当HOLD 有效并得到响应时，CPU 的哪些信号被置成高阻？

答：8086/8088 CPU 工作在最小模式时，若访问存储器，需用到以下信号：M/IO、ALE、DT/ R 、DEN 、READY、 BHE 、WR 、RD 、AD0～AD15、A19/S6～A16/S3。若访问外设，需用到以下信号：M/IO、ALE、 DT/R 、DEN、 READY、WR 、RD 、AD0～AD15。

当HOLD 有效并得到响应时，8086/8088 CPU 的所有具有三态的输出线将处于浮空状态，即被置成高阻， 8086/8088 CPU 放弃对总线的控制权。这些具有三态的输出线包括地址/数据总线和控制总线中的大部分如M/IO、 DT/R 、DEN、WR 、RD 、INTA 等。

10. 当8086/8088 CPU 工作在最大模式时，S2、S1、S0 可以表示CPU 的哪些状态？RQ/GT

信号的作用是什么？

答：8086/8088 CPU 工作在最大模式时，S2、S1、S0 状态信号经8288 总线控制器译码

产生对存储器、I/O 端口访问所需的控制信号。

状态输入

CPU总线周期 8288输出命令

S2 S1 S0

0 0 0 中断响应 INTA

0 0 1 读I/O端口 IORC

0 1 0 写I/O端口 IOWC，AIOWC

0 1 1 停机 无

1 0 0 取指令 MRDC

1 0 1 读存储器 MRDC

1 1 0 写存储器 MWTC，AMWC

1 1 1 无 无

总线请求/允许信号线RQ /GT0和RQ /GT1是为8086/8088 和其它处理器（如8087/8089）使用总线而提供的一 种仲裁机制。

11. 试指出下列运算后的各个状态标志，并说明进位标志和溢出标志的区别：

（1）1278H＋3469H

答：CF=0 AF=1 ZF=0 SF=0 OF=0 PF=1

（2）54E3H－27A0H

答：CF=0 AF=0 ZF=0 SF=0 OF=0 PF=0

（3）3881H＋3597H

答：CF=0 AF=0 ZF=0 SF=0 OF=0 PF=1

（4）01E3H－01E3H

答：CF=0 AF=0 ZF=1 SF=0 OF=0 PF=1

其中，进位标志CF 用于判别无符号数运算是否超出数的表示范围，而溢出标志OF 用于判别带符号数运算是 否超出数的表示范围。奇偶标志PF 只能判断结果低8 位中“1”的个数为奇数还是偶数。

12. 什么是逻辑地址？什么是物理地址？它们之间有什么联系？各用在何处？

答：逻辑地址由两个16 位的部分即段基址和偏移量组成，一般在程序中出现的地址都表示为逻辑地址形式；物 理地址是一个20 位的地址，它是唯一能代表存储空间每个字节单元的地址，一般只出现在地址总线上。

由于8086/8088CPU 中的寄存器只有16 位长，所以程序不能直接存放20 位的物理地址，而必须借助逻辑地 址，即用两个16 位的寄存器来表示物理地址。他们之间的关系是：物理地址＝段基址*16＋偏移量；另外，一个 物理地址可对应多个逻辑地址。

13. 什么是段基值？什么是位移量？它们之间有何联系？

答：段基址即段起始地址，它的高16 位地址存放在段寄存器中，称之为段基值（低4位一般为0）。存储器单元 所在的位置距离段起始地址的偏移量称之为位移量。程序中一个存储单元的实际地址（即物理地址）是由这两部 分共同表示的。

14. 若CS 为0A000H，试说明现行代码段可寻址物理空间的范围。

答： 因为8086 系统中可寻址的最大逻辑段长度为64K，所以当CS 为0A000H，即段基址为CS*16＝0A0000H 时， 现行代码段可寻址物理空间的范围为：0A0000H ~ 0AFFFFH。

15. 设现行数据段位于存储器0B0000H～0BFFFFH 单元，DS 段寄存器内容为多少？

答： DS 段寄存器内容为0B000H。

16. 已知当前段寄存器的基值（DS）=021FH，（ES）=0A32H，（CS）=234EH，则上述各段在存储器空间中物理地 址的首址及末地址号是什么？

答：数据段： 021F0H~121EFH

附加段： 0A320H~1A31FH

代码段： 234E0H~334DFH

17. 若（CS）=5200H 时，物理转移地址为5B230H，则当CS 的内容被设定为7800H，物理转移地址应为多少？ 答：按题目条件可知该转移地址距CS 所指代码段的段基址的偏移量为9230H（即=5B230H-52000H）， 因此若 （CS） =7800H，则物理转移地址应为：78000H +9230H=81230H。

18. 若8086 工作于最小方式，试指出当 CPU 完成将AH 中的内容送到物理地址为9100H

的存储单元操作时，以下哪些引脚信号出现过低电平：BHE /S7、RD 、WR 、M/IO、DT/R ？

答：WR 引脚信号出现过低电平。

19.若8086 工作于最大方式，试指出当CPU 完成将CL 内容传送到物理地址为91003H 单元的操作时，8288 输出 的哪些总线命令信号应变为有效（低电平）？

答：MWTC（存储器写命令）和DEN （数据有效命令）信号应变为有效。

20. 8086CPU 工作在最小模式（单CPU）和最大模式（多CPU）的主要特点是什么？有何区别？

答：8086 CPU 工作于最小模式是用来组成单处理器微机系统，此时8086 CPU 直接提供所有的总线控制信号。而 8086 CPU 工作于最大模式是构成多处理器/协处理器微机系统（所谓多处理器系统即在一个系统中有两个或两个 以上的微处理器）。8288 总线控制器是8086 在最大模式下不可缺少的器件。8288 对8086 的总线状态码S2 、

S1、S0 进行译码，以产生与多总线结构兼容的各种定时命令和控制信号。

21. 某系统初始化后有（SS）=2258H，（SP）=0800H，说明该堆栈段在存储器中的物理地址范围。若当前堆栈中 存入10 个字节数据，那么SP 内容应为什么值？

答：堆栈段在存储器中的物理地址范围为： 22580H~22D80H， 其中22580H （=2258H*16） 为堆栈段的段基址， 而22D80H （=2258H*16+0800H）为栈底地址。在存入10 个字节数据后SP 内容应为07F6H（=0800H-0AH）。

22. 8086 CPU 读/写总线周期包含多少个时钟周期？什么情况下需要插入T W等待周期？T W的多少取决于什么因素？ 什么情况下会出现空闲状态T1？

答：8086 CPU 的基本读/写总线周期包括4 个时钟周期。在某些情况下，被写入数据或被读取数据的存储器或外 设在速度上跟不上CPU 时， 就会由存储器或外设在T3 状态启动前向CPU 发无效的READY 信号， 于是CPU 将在T3 之 后插入1 个或多个附加的等待周期T w。

如果在1 个总线周期之后不立即执行下一个总线周期，那么总线就处于空闲状态，即执行空闲周期T1。

已知它们在存储器中的物理地址为 400A5H～400AAH， 23.现有6 个字节的数据分别为11H， 22H， 33H， 44H， 55H， 66H，

若当前（DS）=4002H，请说明它们的偏移地址值。如果要从存储器中读出这些数据，需要访问几次存储器？每次 各读出哪些数据？

答：这几个字节数据的偏移地址值为： 0085H~008AH （偏移地址 = 物理地址 - 段基址*16 = 物理地址 - 40020H） 数据是以字节形式存放的。如果是8088CPU，无论如何都要读6 次存储器，每次分别读出一个字节。如果是 8086CPU，可分为以下三种情况：

若以字节方式读数据，则每读一个字节需要访问一次存储器，共需6 个总线周期；

若以字的方式读数据，由于存放格式为非规则字，故每读一个非规则字需要两个总线周期，3 个非规则字仍 需6 个总线周期，每个总线周期读出一个字节；

若对读取方式无具体规定，则可以先读一个奇地址字节11H，然后连续读两个规则存放的字3322H、5544H，

最后读偶地址字节66H，这样共需访问4 次存储器。

24.已知当前数据段中存有如图所示的数据，现要求将最后两个字节改成0DH，0AH，请说明需给

出的段基值和偏移地址值，并说明其写入过程。

答：需改写的两个单元的段基值为14800H，偏移地址分别为08A7H 和08A8H。写入过程为：先向

150A6H 单元传送一个字数据，忽略低8 位，高8 位为0DH；再向150A8H 单元传送一个字数据，

忽略高8 位，低8 位为0AH。

25. 在微机与外设的几种输入/输出方式中，便于CPU 处理随机事件和提高工作效率的I/O方式是

哪一种？数据传输速率最快的是哪一种？

答：在微机与外设的几种输入/输出方式中，中断控制方式便于CPU 处理随机事件和提高工作效率，直接存储器 存取（DMA）方式数据传输速率最快。

26. 一个微机系统中通常有哪几级存储器？它们各起什么作用？性能上有什么特点？

答：微机中的全部存储器子系统一般分为四级，即：寄存器组、高速缓存、内部存储器和外部存储器。

第一级寄存器组是为了尽可能减少微处理器直接存取微处理器外部存储器的次数而设置的。 寄存器是最高一 级的存储器，位于微处理器的内部，其用途有些是固定的，有些可由用户指定。微处理器存取这些寄存器的速度 最快，一般在单时钟周期内完成，但其数目受芯片面积、集成度、管理等方面的限制。

第二级高速缓存Cache 是为了解决CPU 与主存之间的速度不匹配问题而设置的。Cache通常采用静态随机存 储器，特别是同步静态随机访问存储器，其性能是速度快、容量小。Cache 的工作由硬件控制自动完成，无需用 户程序干预。

第三级内部存储器（即主存）用于存放运行的程序和数据，是各种微处理器工作时必不可少的部件。内部存 储器通常大量采用动态随机访问存储器DRAM 构成，少量采用只读存储器ROM 用于保存固化程序和数据。其性能 是容量大、速度较慢(相对于Cache)。

第四级外部存储器包括磁盘存储器、磁盘Cache、磁带和各种光盘存储设备等，它们的速度与前三级相比最 低，但容量巨大，可读可写，单位存储成本最低，且可以脱机保存信息。外部存储器常用作后备存储器，存储各 种程序和数据，并可用于与其它计算机进行信息交换。

26. 常用的存储器片选控制方法有哪几种？它们各有什么优缺点？

答：存储器片选控制方法一般有三种：线选法、全译码法和部分译码法。

线选法的特点是：CPU 高位地址线不经过译码，直接分别接各存储器芯片的片选端以区别各芯片的地址。线 选法连线简单，不需译码器，但容易产生地址冲突，且地址空间不连续，必须用一定的软件来保证硬件的正常工 作。

全译码法的特点是：除了将CPU 低位地址总线直接连至各芯片的地址线外，所有余下的高位地址总线全部用 于译码，译码输出作为各芯片的片选信号。采用全译码法后各组芯片之间不存在地址重叠和地址冲突的问题，每 个单元的地址是唯一的；缺点是译码电路比较复杂，且译码器的输出端有时不能全部利用。

部分译码法的特点是： 只选CPU 高位地址总线中的一部分进行译码， 以产生各个存储器芯片的片选控制信号。 部分译码法能充分地利用译码器，但存在地址重叠。它是介于全译码法和线选法之间的一种片选方法。

微机原理及应用试题库(附答案)

《微机原理及应用》试题库 1. 8086和8088的引脚信号中， D 为地址锁存允许信号引脚。 A．CLK B．INTR C．NMI D．ALE 2. 下面的哪项是有效标识符： B A . 4LOOP： B. DELAYIS： C. MAIN A/B： D. GAMA$1： 3. 如图所示的三态输出电路，当 A 时，V B≈V DD。 A. E(ENABLE)=1, A=1 B. E(ENABLE)=1, A=0 C. E(ENABLE)=0, A=1 D. E(ENABLE)=0, A=0 4. 设(SS)=2000H，(SP)=0100H，(AX)=2107H，则执行指令PUSH AX 后，存放数据21H的物理地址是 D 。 A. 20102H B. 20101H C. 200FEH D. 200FFH 5. 汇编语言中，为了便于对变量的访问, 它常常以变量名的形式出现在程序中, 可以认为它是存放数据存储单元的 A 。 A．符号地址B．物理地址C．偏移地址D．逻辑地址 6. 下列四个寄存器中，不能用来作为间接寻址方式的寄存器是 A 。 A. CX B. BX C. BP D. DI (C)7. 执行下列程序段： MOV AX，0 MOV BX，1 MOV CX，100 AA：ADD AX，BX INC BX LOOP AA HLT 执行后的结果：(AX)= ，(BX)= 。 A. 5050，99 B. 2500，100 C. 5050，101 D. 2550，102 8. 假设V1和V2是用DW定义的变量，下列指令中正确的是 A 。 A．MOV V1, 20H B．MOV V1, V2 C．MOV AL, V1 D．MOV 2000H, V2 9. – 49D的二进制补码为 A 。

微机原理第7章习题与答案

习题 一、选择题 1.在程序控制传送方式中，_______可提高系统的工作效率。 A. 无条件传送 B. 查询传送 C. 中断传送 D.以上均可 答案：C 2.在8086的中断中，只有______需要硬件提供中断类型码。 A.外部中断 B.可屏蔽中断 C.不可屏蔽中断 D.内部中断 答案：B 3.在中断响应周期，CPU从数据总线上获取______。 A.中断向量的偏移地址 B.中断向量 C.中断向量的段地址 D.中断类型码 答案：D 4.执行INT n指令或响应中断时，CPU保护现场的次序是______。 A.FLAGS寄存器（FR）先入栈，其次是CS，最后是IP B.CS在先，其次是IP，最后FR入栈 C.FR在先，其后一次是IP，CS D.IP在先，其次是CS，最后FR 答案：A 5.在PC/XT中，NMI中断的中断向量在中断向量表中的位置_______。 A.是由程序指定的 B.是由DOS自动分配的 C.固定在0008H开始的4个字节中 D.固定在中断向量表的表首 答案：C 6.中断调用时，功能调用号码应该_______。 A.写在中断指令中 B.在执行中断指令前赋给AH C. 在执行中断指令前赋给AX D. 在执行中断指令前赋给DL 答案：B 7.若8259A的ICW2设置为28H，从IR3引入的中断请求的中断类型码是_____。 A. 28H B.2BH C.2CH D.2DH 答案：B 8.8259A有3中EOI方式，其目的都是为了_____。 A.发出中断结束命令，使相应的ISR=1 B. 发出中断结束命令，使相应的ISR=0 C. 发出中断结束命令，使相应的IMR=1 D. 发出中断结束命令，使相应的IMR=0答案：B 9.8259A特殊全嵌套方式要解决的主要问题是______。 A.屏蔽所有中断 B.设置最低优先级 C.开发低级中断 D.响应同级中断 答案：D

微机原理试题集题库(带答案)

微机原理及应用习题集库 (2) 一、填空 (2) 二、单项选择题 (8) 三、程序分析题（每小题6分，共24分） (22) 四、判断题（在对的后面画√，错的后面画×）： (34) 五：分析判断题（判断对错，并指出错误原因） (42) 六、简答题： (45) 七、程序题 (51) 八、接口芯片的综合编程题 (66) （一）8255A (66) （二）8259A (72) （三）. 其它端口编程题 (75)

微机原理及应用习题集库 （请认真复习4、5、7、10、11章后的习题） 一、填空 1.87的原码是 0101 0111B=57H ，补码是 01010111B ，反码 01010111B 。 2.SP总是指向栈顶，若原先SP=2000H，SS=2000H，问CPU执行指令PUSH AX 后，AL内容压入物理地址为 21FFEH 存储单元中，AH内容压入物理地址为 21FFFH 存储单元中。 3.以BX基址寻址，约定的段寄存器是 DS ，以BP基址寻址，约定的段寄存 器是 SS ，变址寻址约定的段寄存器是 DS 。 4.假设某个字的值是1234H，其低位字节地址是20H，高位字节地址是21H，那么 该字地址是 20H 。 5.8086/8088的状态标志有 6（SF、PF、AF、OF、ZF、CF）个。8086/8088系统中，存储器是分段的，每段最大长度是 64K 字节，段内偏移地址从 0000H 到 FFFFH 。 6、CPU访问存储器进行读写操作时，通常在 T3状态去检测READY ，一旦检测

到READY无效，就在其后插入一个 T w周期。 7、汇编语言源程序中的语句有三种类型，它们是指令语句，伪指令 语句，宏指令语句。 8、、8086CPU寻址外设可以有两种方式，一种是直接寻址方式，另一种是间 接寻址方式。 9、CPU与外设之间的连接部件称为 I/O接口，它的基本功能是在 CPU与外设之间起缓冲作用。 10、C PU从主存取出一条指令并执行该指令的时间称（），它通常用若干个（） 来表示，而后者又包括若干个（）。 ①指令周期②机器周期③时钟周期 答：1－2－3 14、数据的输入/输出指的是CPU与 I/O接口进行数据交换。 15．已知X= -120，则X的原码（用八位二进制表示）是____________，补码（用八位二进制表示）是____________。 16、8088中的指令INT n用（N ）指定中断类型。 17、8088的ALE引脚的作用是（地址锁存允许）。 18.一片8255A端口A有（ 3 ）种工作方式，端口B有（ 2 ）种工作方式。 19.当8255A口工作在方式1输出时，A口输入信号联络线的名称是 IBF ，

微机原理课后题答案(5-7章)分析

第5章存储器系统 一、选择题 1．下列（B）不是半导体存储器芯片的性能指标。 A. 存储容量 B. 存储结构 C. 集成度 D. 最大存储时间 2．高速缓存由（B）构成。 A. SRAM B. DRAM C. EPROM D. 硬磁盘 3．由2K×1bit的芯片组成容量为4K×8bit的存储器需要（D）个存储芯片。 A. 2 B. 8 C. 32 D. 16 4．安排2764芯片内第一个单元的地址是1000H，则该芯片的最末单元的地址是（D）。 A. 1FFFH B. 17FFH C. 27FFH D. 2FFFH 5．一片容量为8KB的存储芯片，若用其组成1MB内存，需（ C ）片。 A. 120 B. 124 C. 128 D. 132 6．外存储器包括（A B E F ）。 A. 软磁盘 B. 磁带 C. SRAM D. BIOS E. 硬磁盘 F. 光盘 7．在多级存储体系结构中，Cache-主存结构主要用于解决（D ）的问题。 A. 主存容量不足 B. 主存与辅存速度不匹配 C. 辅存与CPU速度不匹配 D. 主存与CPU速度不匹配 8．动态RAM的特点之一是（BD ）。 A. 能永久保存存入的信息 B. 需要刷新电路 C. 不需要刷新电路 D. 存取速度高于静态RAM 二、填空题 1.在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是Cache 存储器，它是由DRAM 类型的芯片构成，而主存储器则是由SRAM 类型的芯片构成。 2．将存储器与系统相连的译码片选方式有线选法、部分地址译码法和全地址译码法。 3．若存储空间的首地址为1000H，存储容量为1K×8、2K×8、4K×8H 和8K×8的存储器所对应的末地址分别为13FFH 、17FFH 、1FFFH 和2FFFH 。 4．微机系统中存储器通常被视为Cache 、主存、辅存三级结构。 三、综合题 1．某微机系统中内存的首地址为3000H，末地址为63FFH，求其内存容量。答：存储区总的单元数为：63FFH－3000H＋1＝3400H，故总容量13KB。 计算方法：若直接用十六进制表示，则总容量＝（3*163+4*162）/1024； 若将地址表示成二进制，则总容量＝213B＋212B＋210B；

微机原理第七章练习题及解

微机原理第七章练习题及解 一：单项选择题 ●中断号16H 的中断向量表地址的首址为（）。 A：58H B：60H C：62H D：64H ●从8086RAM地址0002CH开始存放四个字节中断向量对应的中断号是（ B ）。 A：0AH B：0BH C：0CH D：0DH ●8086可屏蔽中断INTR输入（ B ）时获得中断请求。 A：L电平B：H电平C：上升沿触发D：下降沿触发 ●8086非屏蔽中断NMI输入（ C ）时获得中断请求。 A：L电平B：H电平C：上升沿触发D：下降沿触发 ●8086CPU中断优先级顺序为（ D ）。 A：NMI中断、INTR中断、软中断B：NMI中断、软中断、INTR中断 C：软中断、INTR中断、NMI中断D：软中断、NMI中断、INTR中断 ●8086CPU响应可屏蔽中断的条件是（ D ）。 A：IF = 0、TF = 0 B：IF = 1、TF = 1 C：IF = 0、与TF无关D：IF = 1、与TF无关 ●响应NMI请求的必要条件是（ C ）。 A：IF=1 B：IF=0 C：一条指令结束D：无INTR请求 ●CPU响应中断请求的时刻是在（ B ）。 A：执行完正在执行的程序以后B：执行完正在执行的指令以后 C：执行完正在执行的机器周期以后D：执行完本时钟周期以后 ●8086CPU响应两个硬中断INTR和NMI时，相同的必要条件是（ C ）。 A：允许中断B：当前I/O操作执行结束 C：总线空闲D：当前访问内存操作结束 ●在PC/XT中，NMI中断的中断矢量在中断矢量表中的位置（ C ）。 A：是由程序指定的B：由DOS自动分配的 C：定在08H开始的4个字节中D：在中断矢量表的表首 ●IBM PC/XT机开机后，中断向量表将存放在（ D ）。 A：ROM地址高端B：ROM 地址低端 C：RAM地址高端D：RAM地址低端

微机原理试题及答案

学年第学期微机原理及应用(A)课程试卷 卷16 班级姓名得分任课教师 一、选择题：(每题分，共18分) 1、DMAC向CPU发出请求信号，CPU响应并交出总线控制权后将（)。 反复执行空操作,直到DMA操作结束 进入暂停状态, 直到DMA操作结束 进入保持状态, 直到DMA操作结束 进入等待状态, 直到DMA操作结束 2、有一个实时数据采集系统，要求10ms进行一次数据采集，然后进行数 据处理及显示输出，应采用的数据传送方式为（）。 无条件传送方式查询方式 中断方式直接存储器存取方式 3、在数据传送过程中，数据由串行变并行，或由并行变串行的转换可通过 （）来实现。 计数器寄存器移位寄存器D触发器 4、8088 CPU输入/输出指令可寻址外设端口的数量最大可达（）个。 128 256 16K 64K 5、CPU响应中断后，通过（）完成断点的保护。

执行开中断指令执行关中断指令 执行PUSH指令内部自动操作 6、并行接口芯片8255A具有双向数据传送功能的端口是（）。 PA口PB口PC口控制口 7、8088CPU处理动作的最小时间单位是（）。 指令周期时钟周期机器周期总线周期 8．堆栈是内存中（）。 先进先出的ROM区域后进先出的ROM区域 先进先出的RAM区域后进先出的RAM区域 9、计算机中广泛应用的RS-232C实质上是一种（）。 串行接口芯片串行通信规程（协议） 串行通信接口标准系统总线标准 5--1 10、高速缓冲存储器（CACHE）一般是由（）芯片组成。 SRAM DRAM ROM EPROM 11、鼠标器是一种（）。 手持式的作图部件手持式的光学字符识别设备 手持式的座标定位部件手持式扫描器 12、传送速度单位“bps”的含义是（）。

微机原理与接口技术(楼顺天第二版)第七章习题解答

微机原理与接口技术（楼顺天第二版）习题解答 第7章常用芯片的接口技术 7.1答：（1）地址选择；（2）控制功能；（3）状态指示；（4）速度匹配；（5）转换信息格式；（6）电平转换；（7）可编程性。 7.2 答：I/O接口是指I/O设备与系统总线之间的连接部件；I/O端口是指I/O接口内部可由CPU进行读写操作的各种寄存器，根据存放信息的不同，这些寄存器分别称为数据端口、控制端口和状态端口。 7.3答：I/O端口编址的方式可以分为独立编址和统一编址两种方式。 独立编址方式是指I/O端口与存储器有相互独立的地址空间。 统一编址方式是指I/O端口与存储器共享一个地址空间，所有的存储单元只占用其中的一部分地址，而I/O端口则占用另外一部分地址。 优缺点：独立编址方式的优点之一是存储器的容量可以达到与地址总线所决定的地址空间相同；优点之二是访问I/O端口时的地址位数可以较少，提高总线的利用率。但是缺点是必须设置专门的I/O指令，增加了指令系统和有关硬件的复杂性。 与独立编址方式相比，统一编址方式的优点是无需专门的I/O指令，从而使编程较灵活，但是I/O端口占用了存储器的一部分地址空间，因而影响到系统中的存储器的容量，并且访问存储器和访问I/O端口必须使用相同位数的地址，使指令地址码加长，总线中传送信息量增加。 7.4 答：程序查询方式的优点在于可以防止数据的丢失，实现起来较为简单；缺点是它占用了微处理器的大量时间，实时性较差。 中断方式具有较好的实时性；但在一定程度上增加成本和复杂性。 DMA方式的突出优点是传送过程无须处理器的控制，数据也无须经过微处理器，而是直接在I/O设备与主存储器间进行，因此既节约了微处理器的时间，也使传送速率大大提高；缺点是输入/输出操作占用微处理器时间。 7.5 答：I/O设备种类繁多、数据传送与响应速度差别大、电平信号各不相同、一般不直接具备控制功能和可编程性，所以，一般不能直接将I/O设备连接到系统总线上。 7.6 答：一般不考虑外设的状态且传输数据少时采用无条件传送；当需要查询外设的状态且微机系统规模小，CPU不需做其他事情时，可以采用查询式输入输出；当CPU工作在较为复杂的系统，且需要实时响应对发生的事件处理时，可以采用中断方式；当需要传送的数据较多时，一般采用DMA方式。 7.7 答：20， 1MB，00000H~FFFFFH，16，64K，0000H~FFFFH，10， 1K，000H~3FFH。 7.8答：I/O接口。 7.9 答：I/O设备，系统总线。 7.10 答：数据、状态、控制；双向、I/O接口-CPU，CPU-I/O接口。 7.11 答：状态寄存器。 7.12 答：速度

微机原理及接口技术考试各章重点题库及答案

微机原理与接口技术试题库 第一章基础知识 一、填空 1、计算机中采用二进制数，尾符用B 表示。 2、西文字符的编码是ASCII 码，用 1 个字节表示。 3、10111B用十六进制数表示为H，八进制数表示为O。 4、带符号的二进制数称为真值；如果把其符号位也数字化，称为原码。 5、已知一组二进制数为-1011B，其反码为10100B ，其补码为10101B 。 6、二进制码最小单位是位，基本单位是字节。 7、一个字节由8 位二进制数构成，一个字节简记为1B ，一个字节可以表示256 个信息。 8、用二进制数表示的十进制编码，简称为BCD 码。 9、8421码是一种有权BCD 码，余3码是一种无权BCD 码。 二、选择 1、计算机中采用 A 进制数。 A. 2 B. 8 C. 16 D. 10 2、以下的 C 编码是一种有权码。 A. 循环码 B. BCD码 C. 8421码 D. 余3码 3、八进制数的尾符是 B 。 A. B B. O C. D D. H 4、与十进制数254等值的数是 A 。 A. 11111110 B. 11101111 C. 11111011 D. 11101110 5、下列不同数制表示的数中，数值最大的是 C 。 A. 11011101B B. 334O C. 1219D D. DAH 6、与十六进制数BC等值的数是B 。 A. 10111011 B. 10111100 C. 11001100 D. 11001011 7、下列字符中，ASCII码值最小的是 A 。 A. K B. Y C. a D. i 8、最大的10位无符号二进制整数转换成十进制数是C 。 A. 51 B. 512 C. 1023 D. 1024 9、A的ASCII码值为65D，ASCII码值为68D的字母是C 。 A. B B. C C. D D. E 10、下列等式中，正确的是 D 。 A. 1KB=1024×1024B B. 1MB=1024B

微机原理考试试题及答案分析

微型计算机原理与接口技术综合测试题一 一、单项选择题(下面题只有一个答案是正确的，选择正确答案填入空白处) 1．8086CPU通过（A ）控制线来区分是存储器访问，还是I/O访问，当CPU执行IN AL,DX 指令时，该信号线为（B ）电平。 （1） A. M/ IO B. C. ALE D. N/ (2) A. 高 B. 低 C. ECL D. CMOS 2．n+1位有符号数x的补码表示范围为（B ）。 A. －2n < x < 2n B. －2n ≤ x ≤ 2n -1 C. －2n -1 ≤ x ≤ 2n-1 D. －2n < x ≤ 2n 3．若要使寄存器AL中的高4位不变，低4位为0，所用指令为（ B ）。 A. AND AL, 0FH B. AND AL, 0FOH C. OR AL, 0FH D. OR AL 0FOH 4．下列MOV指令中，不正确的指令是（D ）。 A. MOV AX, BX B. MOV AX, [BX] C. MOV AX, CX D. MOV AX, [CX] 5．中断指令INT 17H的中断服务程序的入口地址放在中断向量表地址（C ）开始的4个存贮单元内。 A. 00017H B. 00068H C. 0005CH D. 0005EH 6．条件转移指令JNE的条件是（ C ）。 A. CF=0 B. CF=1 C. ZF=0 D. ZF=1 7. 在8086/8088 CPU中，一个最基本的总线读写周期由（C）时钟周期(T状态)组成，在T1状态，CPU往总线上发（B ）信息。 ⑴ A. 1个 B. 2个 C. 4个 D. 6个 ⑵ A. 数据 B . 地址 C. 状态 D. 其它 8. 8086有两种工作模式, 最小模式的特点是（A）,最大模式的特点是（C ）。 ⑴ A. CPU提供全部控制信号 B. 由编程进行模式设定 C. 不需要8286收发器 D. 需要总线控制器8288 ⑵ A. M/ IN 引脚可直接引用 B. 由编程进行模式设定 C. 需要总线控制器8288 D. 适用于单一处理机系统 9.在8086微机系统的RAM 存储单元器0000H:002CH开始依次存放23H，0FFH，00H，和0F0H四个字节，该向量对应的中断号是( B )。 A. 0AH B. 0BH C. 0CH D. 0DH 10.真值超出机器数表示范围称为溢出,,此时标志寄存器中的( A )位被置位 A. OF B AF C PF D CF 11.8086 系统中内存储器地址空间为1M,而在进行I/O读写是,有效的地址线是( B) A . 高16位 B. 低16位 C. 高8位 D. 低8位 12.8086 CPU中段寄存器用来存放( C ) A. 存储器的物理地址 B. 存储器的逻辑地址 C. 存储器的段基值 D. 存储器的起始地址 13.8259A可编程中断控制器的中断服务寄存器ISR用于( A ) A.记忆正在处理中的中断 B. 存放从外设来的中断请求信号 C.允许向CPU发中断请求 D.禁止向CPU发中断请求 14.8253 可编程定时/计数器的计数范围是( C ) A. 0-255 B. 1-256 C. 0-65535 D. 1-65536

微机原理期末考试试题及答案1分析

微型计算机原理与接口技术 一、单项选择题 (下面题只有一个答案是正确的，选择正确答案填入空白处) 1．8086CPU通过（ 1 ）控制线来区分是存储器访问，还是I/O访问，当CPU执行IN AL,DX指令时，该信号线为（ 2 ）电平。 （1） A. M/IO B. C. ALE D. N/ (2) A. 高 B. 低 C. ECL D. CMOS 2．n+1位有符号数x的补码表示范围为（）。 A. －2n < x < 2n B. －2n ≤ x ≤ 2n -1 C. －2n -1 ≤ x ≤ 2n-1 D. －2n < x ≤ 2n 3．若要使寄存器AL中的高4位不变，低4位为0，所用指令为（）。 A. AND AL, 0FH B. AND AL, 0FOH C. OR AL, 0FH D. OR AL 0FOH 4．下列MOV指令中，不正确的指令是（）。 A. MOV AX, BX B. MOV AX, [BX] C. MOV AX, CX D. MOV AX, [CX] 5．中断指令INT 17H的中断服务程序的入口地址放在中断向量表地址（）开始的4个存贮单元内。 A. 00017H B. 00068H C. 0005CH D. 0005EH 6．条件转移指令JNE的条件是（）。 A. CF=0 B. CF=1 C. ZF=0 D. ZF=1 7. 在8086/8088 CPU中，一个最基本的总线读写周期由（ C1 ）时钟周期(T状态)组成，在T1状态，CPU往总线上发（ B2 ）信息。 ⑴ A. 1个 B. 2个 C. 4个 D. 6个 ⑵ A. 数据 B . 地址 C. 状态 D. 其它 8. 8086有两种工作模式, 最小模式的特点是（ 1 ）,最大模式的特点是（ 2 ）。 ⑴ A. CPU提供全部控制信号 B. 由编程进行模式设定

微机原理第7章习题与答案讲课稿

微机原理第7章习题 与答案

习题 一、选择题 1.在程序控制传送方式中，_______可提高系统的工作效率。 A. 无条件传送 B. 查询传送 C. 中断传送 D.以上均可 答案：C 2.在8086的中断中，只有______需要硬件提供中断类型码。 A.外部中断 B.可屏蔽中断 C.不可屏蔽中断 D.内部中断 答案：B 3.在中断响应周期，CPU从数据总线上获取______。 A.中断向量的偏移地址 B.中断向量 C.中断向量的段地址 D.中断类型码 答案：D 4.执行INT n指令或响应中断时，CPU保护现场的次序是______。 A.FLAGS寄存器（FR）先入栈，其次是CS，最后是IP B.CS在先，其次是IP，最后FR入栈 C.FR在先，其后一次是IP，CS D.IP在先，其次是CS，最后FR 仅供学习与交流，如有侵权请联系网站删除谢谢2

答案：A 5.在PC/XT中，NMI中断的中断向量在中断向量表中的位置_______。 A.是由程序指定的 B.是由DOS自动分配的 C.固定在0008H开始的4个字节中 D.固定在中断向量表的表首 答案：C 6.中断调用时，功能调用号码应该_______。 A.写在中断指令中 B.在执行中断指令前赋给AH C. 在执行中断指令前赋给AX D. 在执行中断指令前赋给DL 答案：B 7.若8259A的ICW2设置为28H，从IR3引入的中断请求的中断类型码是 _____。 A. 28H B.2BH C.2CH D.2DH 答案：B 8.8259A有3中EOI方式，其目的都是为了_____。 A.发出中断结束命令，使相应的ISR=1 B. 发出中断结束命令，使相应的ISR=0 仅供学习与交流，如有侵权请联系网站删除谢谢3

微机原理-期末考试题库及答案(含3套试卷)

A. 00017H B. 00068H C. 0005CH D. 0005EH 6．条件转移指令 JNE 的条件是（ ）。 A. CF=0 B. CF=1 C. ZF=0 D. ZF=1 7. 在 8086/8088 CPU 中，一个最基本的总线读写周期由（ 1 ）时钟周期 （T 状态 ） 组成， 在 T1 状态， CPU 往总线上发 （ 2 ）信息。 ⑴ A. 1 个 B. 2 个 C. 4 个 D. 6 个 微型计算机原理与接口技术综合测试题一 一、 单项选择题 （下面题只有一个答案是正确的，选择正确答案填入空白处 ） 1．8086CPU 通过（ 1 ）控制线来区分是存储器访问， 还是 I/O 访问，当 CPU 执行 IN AL,DX 指令时，该信号线为（ 2 ）电平。 （1） A. M/ B. C. ALE D. N/ 2 ． n+1 位有符号数 x 的补码表示范围为（ ）。 A. － 2n < x < 2n B. － 2n ≤ x ≤-1 2n C. － 2n - 1 ≤ x ≤-1 2 n D. － 2n < x ≤ 2n 3 ．若要使寄存器 AL 中的高 4 位不变，低 4 位为 0 ，所用指令为（ ）。 A. AND AL, 0FH B. AND AL, 0FOH C. OR AL, 0FH D. OR AL 0FOH 4 ．下列 MOV 指令中，不正确的指令是（ ）。 A. MOV AX, BX B. MOV AX, [BX] C. MOV AX, CX D. MOV AX, [CX] 5．中断指令 INT 17H 的中断服务程序的入口地址放在中断向量表地址 （ ）开始的 4 个存贮单元内。 (2) A. 高 B. 低 C. ECL D. CMOS

微机原理第七章课后答案

第7章内存组成、原理与接口 1．存取周期是指(C)。 A．存储器的读出时间 B．存储器的写入时间 C．存储器进行连续读和写操作所允许的最短时间间隔 D．存储器进行连续写操作所允许的最短时间间隔 2．某计算机的字长是16位，它的存储器容量是64KB，若按字编址，那么它的最大寻址范围是(B)。 A．64K字B．32K字C．64KB D．32KB 3．某一RAM芯片的容量为512×8位，除电源和接地线外，该芯片的其他引脚数最少应为(D)。 A．25 B．23 C．21 D．19 地址线9根，数据线8根，控制线2根。 4．EPROM是指(D)。 A．随机读写存储器B．只读存储器 C．可编程的只读存储器D．可擦除可编程的只读存储器 5．下列RAM芯片各需要多少个地址引脚和数据引脚? (1)4K×8位(2)512K×4位(3)1M×l位(4)2K×8位 答：SRAM：(1)12和8 (2)19和4 (3)20和1 (4)11和8 DRAM：(1)6和16 (2)5和8 (3)10和2 (4)6和16 。 6．下列ROM芯片各需要多少个地址引脚和数据引脚? (1)16×4位(2)32× 8位(3)256×4位(4)512× 8位 答：(1)4和4 (2)5和8 (3)8和4 (4)9和8 11．用下列芯片构成存储系统，各需要多少个RAM芯片?需要多少位地址作为片外地址译码?设系统为20位地址线，采用全译码方式。 (1)512×4位RAM构成l6KB的存储系统。 (2)1024×1位RAM构成l28KB的存储系统。 (3)2K×4位RAM构成64KB的存储系统。 (4)64K×1位RAM构成256KB的存储系统。 答：(1)需要64片RAM和11位地址作为片外地址译码。 (2)需要l024片RAM和10位地址作为片外地址译码。 (3)需要64片RAM和9位地址作为片外地址译码。 (4)需要32片RAM和4位地址作为片外地址译码。 12．已知某微机控制系统中的RAM容量为4K×8位，首地址为4800H，求其最后一个单元的地址。 答：最后一个单元地址=起始地址+容量一1 4800H+1000H-1=57FFH 、 13．某微机系统中内存的首地址为3000H，末地址为63FFH，求其内存容量。 答：容量=最后一个单元地址一起始地址+1 63FFH-3000H+1=3400H=13KB 14．某微机系统中ROM为6KB，最后一个单元的地址为9BFFH，RAM为3KB。已知其地址为连续的，且ROM在前，RAM在后，求该内存系统的首地址和末地址。

微型计算机原理与应用试题库答案

《微型计算机原理及应用》试题库及答案 一、填空 1.数制转换 A）125D=（0111 1101 ）B =（175 ）O=（7D ）H=（0001 0010 0101 ）BCD B）10110110B=（182 ）D =（266）O=（B6 ）H=（0001 1000 0010）BCD 2.下述机器数形式可表示的数值范围是(请用十进制形式写出):单字节无符号整数0~ 255 ；单字节有符号整数-127 ~127 。 （注：微型计算机的有符号整数机器码采用补码表示，单字节有符号整数的范围为-128~+127。）3.完成下列各式补码式的运算，并根据计算结果设置标志位SF、ZF、CF、OF。指出运算结果 有效否。 A）00101101+10011100=11001001B SF=1 ZF=0 CF=0 OF=0 B）11011101+10110011=10010000B SF=1 ZF=0 CF=1 OF=0 4.十六进制数2B．4Ｈ转换为二进制数是_0010 1011.0100B ，转换为十进制数是_43.25。 5.在浮点加法运算中，在尾数求和之前，一般需要操作，求和之后还需要进行和 舍入等步骤。 6.三态门有三种输出状态：低电平、高电平、高阻态状态。 7.字符“A”的ASCII码为41H，因而字符“E”的ASCII码为45H ，前面加上偶 校验位后代码为。 8.数在计算机中的二进制表示形式称为机器数。 9.在计算机中，无符号书最常用于表示。 10.正数的反码与原码相等。 11.在计算机中浮点数的表示形式有整数和小数两部分组成。 12.微处理器中对每个字所包含的二进制位数叫字节。 13.MISP是微处理的主要指标之一，它表示微处理器在1秒钟内可执行多少

微机原理及接口第七章习题解答

“微机系统原理与接口技术”第七章习题解答(部分) 1. 8086系统采用向量式中断，试简述 8086系统中中断类型码、中断向量、中断向量 表的含义及其之间的关系。 答： 中断类型码：用于区分不同的中断源，即系统中每个中断源都应该对应一个唯一的类型 码。8086系统中的中断类型码以 8位无符号数(00H ?0FFH )表示，一共可以区分 256个 不同的中断源。 中断向量：中断服务程序(ISR )的入口地址，也就是 ISR 的第一条指令在存储器中的 位置。8086系统中的中断向量由两个字(4个字节)组成，低位字表示入口的偏移地址，高 位字表示入口的段基址。显然，每个中断类型码对应一个中断向量，则 8086系统中共应有 256个中断向量。 中断向量表：中断向量的存放地。 8086系统将最低的 1KB (00000H ?003FFH ) RAM 空间用于存放这256个中断向量。 三者之间的关系是：利用中断类型码 n 可以很容易地从中断向量表中找到该中断源所对 应的中断向量，即：中断向量存放的起始地址 m = nX 4,从中断向量表的 m 地址单元开始 连续取出的四个字节就是 n 号中断的ISR 入口地址。8086CPU 正是用这种方法完成中断索 引的。 系统将广义中断分为异常和狭义中断两大类。 (5)对。 4. 8086系统的RAM 存储单元中，从 0000H:002CH 开始依次存放 23H 、0FFH 、00H 和 0F0H 4个字节的 中断向量，该向量对应的中断类型码是多少？而中断类型码为 14H 的中断 向量应存放在哪些存储单元中？ 答：中断向量0F000:0FF23存放在0002CH 双字单元中，说明其对应的中断类型码 N = 2CH - 4= 0BH 。 14H 号中断向量的起始存放地址为 4X 14H = 00050H ，即该中断向量的偏移量部分存放 2.判断下列说法是否正确，如有错，指出错误原因并改正: (1) (2) (3) (4) (5) 答： (1) 优先级别高的中断总是先响应、先处理。 8086系统中，中断向量表存放在 ROM 地址最高端。 PC 系统中的主机总是通过中断方式获得从键盘输入的信息。 80486系统和8086系统一样，将中断分为可屏蔽中断和不可屏蔽中断两种。 IBM PC/XT 中，RAM 奇偶校验错误会引起类型码为 2的NMI 中断。 可以算对。不过这个题说法本身就不太明确，应该是: 源同时 提出中断请求时， (2) 错。应该是： (3) 对。 (4) 错。应该是： 优先级别高的中断总是先响应、先处理。 “ 8086系统中，中断向量表存放在 RAM “一个系统中有多个中断 地址最低端。” “8086系统将中断分为内(软)中断和外(硬)中断两大类，而80486

微机原理选择题库

微机第一章 1．运算器和控制器合称为（B）。A逻辑部件B中央处理器C寄存器D逻辑运算器 2．微型计算机是以（B）为核心部件。A寄存器B微处理器C逻辑部件D控制部件3．微型计算机系统的以（C）为主体。A系统软件B外部设备C微型计算机D操作系统 4．中央处理器英文缩写是（B）。A MP B CPU C CU D ALU 5．计算机中所有信息都用（A）进制数码表示。A2B10C16D12 6．微机中普遍使用（A）单位。A byte B KB C bit D G 7．高档微机主频达到（B）。A80HZ~100HZ B80MHZ~300MHZ C800MHZ~500MHZ D8HZ~3HZ 8．主机主要由（D）和内存储器。A硬件B软件C外存储器D微处理器 9．不属于微机的是（D）。A4位微机B8位微机C16位微机D30位微机 10．不属于微机应用特点的是（D）。A轻便、功耗低B性能可靠C结构灵活适宜性好D应用面窄 11．具有（A）个稳态电路称为2值电路。A2B3C4D5 12．数制是按进位原则进行（A）的科学方法。A计数B输出C输入D编程13．10进制的数码是（A）。A0.1.2.3.4.5.6.7.8.9B1.2.3.4.5.6.7.8.9. C1.2.3.4.5.6.D0.1.2.3. 14．2进制数码是（B）。A1.0.B0.1.C1.1D0.0. 15．数制中使用的数码个数称为（A）。A基B字C项D位 16．每个数位上表示的值的大小称为（B）。A项权值B位权值C权值D项位17．整数部分转换规则：（A）基取余数。A除B加C减D乘 18．小数部分转换规则：（A）基取余数。A乘B加C减D除 19．1位10进制数用（B）位2进制编码表示。A2B4C6D8 20．ASCII码是（A）。A美国信息交换标准码B英国信息交换标准码C2进制编码D 信息汉字编码 2 21．数有（A）数之分。A有符号数B倒数和非倒数C小数和非小数D奇数和偶数22．天符号数是（B）。A负数B正数C倒数D奇数 23．计算机中数的正、负用（A）表示。A0.1B1.0C00.11D11.00 24．计算机中的基本运算由（A）完成。A ALU B CPU C PC D ASCII 25．ALU能进行（A）进制运算，也能进行布尔代数运算。A2B4C6D8 26．计算机中加、减运算采用（C）码。A正B负C补D数 27．计算机中加、减运算采用补码，不仅十分便宜，且不用判断（A）。A正负号B方向C奇数D偶数 28．计算机指令是根据（D）硬件结构特点设计的。A RAM B ASCII C ALU D CPU 29．段址寄存器英文缩写（A）。A CS B ALU C PC D IP

微机原理习题答案7章

第7章常用芯片的接口技术 1.简述I/O接口的基本功能。 答：（1）地址选择（2）控制功能（3）状态指示（4）速度匹配 （5）转换信息格式（6）电平转换（7）可编程性 2.简述I/O接口与I/O端口的区别。 答：I/O接口是指I/O设备与系统总线之间的连接部件。 I/O端口是指I/O接口内部可由CPU进行读写操作的各种寄存器，根据存放 信息的不同，这些寄存器分别称为数据端口、控制端口和状态端口。 3.简述I/O端口的编址方式及优缺点。 答：I/O端口编址的方式可以分为独立编址和统一编址两种方式。 独立编址方式是指I/O端口与存储器有相互独立的地址空间。 统一编址方式是指I/O端口与存储器共享一个地址空间，所有的存储单元只占用 其中的一部分地址，而I/O端口则占用另外一部分地址。 优缺点：独立编址方式的优点之一是存储器的容量可以达到与地址总线所决定的地址空间相同；优点之二是访问I/O端口时的地址位数可以较少， 提高总线的利用率。但是缺点是必须设置专门的I/O指令，增加了指 令系统和有关硬件的复杂性。 与独立编址方式相比，统一编址方式的优点是无需专门的I/O指令，从而使编程较灵活，但是I/O端口占用了存储器的一部分地址空间，因而影响到系统中的存储器的容量，并且访问存储器和访问I/O端口必须使用相同位数的地址，使指令地址码加长，总线中传送信息量增加。 4.简述程序查询、中断和DMA三种方式的优缺点。 答：程序查询方式的优点在于可以防止数据的丢失，实现起来较为简单；缺点是它占用了微处理器的大量时间，实时性较差。 中断方式具有较好的实时性；但在一定程度上增加成本和复杂性。 DMA方式的突出优点是传送过程无须处理器的控制，数据也无须经过微处理器，而是直接在I/O设备与主存储器间进行，因此既节约了微处理器的时间，也使传送速率大大提高；缺点是输入/输出操作占用微处理器时间，而且很难达到较高的数

微机原理试题库

一、填空题 基础知识 1、数制转换：369D=1B=171H；4095D=1111 1111 1111B=FFFH 10000D=100B=2710H；42D=101010B=2AH；85D=1010101B=55H 256D=10000 0000B=100H；122D=0111 1010B=7AH 2、下列各数为十六进制表示的8位二进制数，说明它们分别被看作是补码表示的有符号数和无符号数时，它们所表示的十进制是什么？ D8H：有符号数：-40，无符号数：216； FFH：有符号数：-1 ，无符号数：255 3、内存是存放程序和数据信息及中间结果的地方。 4、n位补码的表示范围是-2n-1≤N≤2n-1-1 5、[X]补=0075H，[Y]补=0FF8BH，则[X+Y]补= 0000H ，[X-Y]补= 00EAH 6、已知[X-Y]补=7001H，[X+Y]补=0001H，则[2X]补= 7002H 7、若[X]求补= X，则X为0 8、BCD码是一种用二进制编码的十进制数，它运用 4 位二进制位表示一位十进制位。 9、汇编语言默认无标记数为十进制数。 10、已知[-Y]补=7001H，Y = 8FFFH 11、20的补码是00010100B，-20的补码是 B ，原码是 B 硬件知识 1、软件是为了运行、管理和维护计算机而编制的各种程序的总和。 2、汇编语言是一种符号语言，它用助记符来表示操作码，用符号或符号地址来表示操作数或操作数地址，它与机器指令是一一对应的。

3、用二进制代码组成的计算机能直接识别的语言称为机器语言，用机器指令的助记符以及伪指令、宏指令表示的一种面向机器的语言称为汇编语言，用该语言编写的程序需经过汇编程序翻译，成为计算机能直接识别并执行的程序称目标程序。 4、汇编语言指令通常由操作码部分和操作数部分组成。 5、指令中用到的操作数可以存放为寄存器，存储器，立即数。 6、8086/8088CPU含有20 根地址总线，直接寻址范围可达1MB 7、8088的内部数据总线为16 位，而对外数据总线是8位。 8、在程序运行过程中，IP始终指向下一条要执行的指令的首地址，它与 CS 寄存器组合成20位的物理地址。 9、8086/8088 20位物理地址由16 位段地址和16 位偏移地址组成。 10、8086/8088寄存器组可以分成4类，分别是数据，段，指针及变址，控制。 11、外部设备与主机的通信是通过外设接口的，接口寄存器根据用途可以分为 控制寄存器，状态寄存器，数据寄存器。 12、在1MB字节的存储器中，每个存储单元都有唯一的20 位地址，称为该物理单元的物理地址。 13、8086/8088CPU的I/O空间可有64K 个端口地址，端口地址范围是 0000H—FFFFH 14、计算机内存储器分为随机存储器RAM 和只读存储器ROM 。 15、8086/8088CPU中，通用寄存器中的SP和BP为指针寄存器，SP的作用是指出当前堆栈的栈顶的位置。 16、SP称为堆栈指针寄存器，用来指示栈顶的偏移地址。

第7章 微机原理习题库

一．选则题 1．程序查询I/O的流程总是按( )次序完成一个字符的传输。 A．读状态端口，写数据端口，读控制端口 B．写数据端口，读状态端口，写控制端口 C．读状态端口，读/写数据端口 D．随I/O接口具体要求而定． 2．CPU对DMA控制器提出的总线请求响应要比中断请求响应快，其原因是 ( )。A．只需完成访问内存操作 B．只需释放总线控制权 C．无须保留断点现场 D．有硬件控制器 3．在IBM PC机中，I/O端口编址方式为（）。 A．独立编址 B．统一编址 C．固定地址 D．不一定 4．采用程序控制(即查询)方式访问输出端口，则在该端口的电路设计中（）。A．必须有数据口、状态口和控制口 B．状态口和数据口地址不能相同 C．状态口和数据口地址可以相同 D．不需要参与端口选中 5．I/O接口电路和CPU间的数据交换方式为( ) 。 A．并行 B．串行 C．并行或串行 D．位传送 6．在各种输入/输出传输控制方式中，硬件电路最简单的是( ) 。 A．无条件 B．程序查询

C．中断 D．DMA 7．在DMA操作中，DMAC和外设间有一对联络信号线DREQ和DACK，DMAC和CPU 间有一对联络信号线HOLD和HLDA，这四个联络信号出现有效电平的次序是( ) 。A．DREQ→DACK→HOLD→HLDA B．DREQ→HOLD→HLDA→DACK C．HOLD→HLDA→DREQ→DACK D．HOLD→DREQ→DACK→HLDA 8．在DMA传送方式中，传输效率最高的方式是( ) 。 A．单字节传送方式B．成组传送方式 C．请求传送方式D．级联方式 9．口的基本功能是（）。 A．输入缓冲 B．输出锁存 C．输入缓冲，输出锁存 D．编址使用 10．所谓“端口”是指一些可以由CPU读或写的( ) 。 A．RAM B．ROM C．寄存器 D．缓冲器 11．CPU与I/O设备间传送的信号有( ) 。 A．控制信息 B．状态信息 C．数据信息 D．以上三种都有 12．CPU响应中断请求和响应DMA请求的本质区别是( )。 A．程序控制 B．需要CPU干预 C．响应中断时CPU仍控制总线而响应DMA时，让出总线