复习题(数电答案)
1．下列四种类型的逻辑门中，可以用（ D ）实现与、或、非三种基本运算。 A. 与门 B. 或门 C. 非门 D. 与非门 2. 根据反演规则，CD C B A F ++=)(的反函数为（A ）。
A. ))(('
'
'
'
'
'
D C C B A F ++= B. ))(('
'
'
'
'
'
D C C B A F ++= C. ))(('
'
'
'
'
'
D C C B A F += D. ))(('
'
'
'
'
D C C B A F ++= 3.逻辑函数F=)(B A A ⊕⊕ =（ A ）。
A. B
B.A
C.B A ⊕
D.B A ⊕
4. 最小项ABCD 的逻辑相邻最小项是（A ）。 A.ABCD B.ABC D C.ABCD D.ABCD
5.对CMOS 与非门电路，其多余输入端正确的处理方法是（D ）。
A. 通过大电阻接地（>1.5K Ω）
B. 悬空
C. 通过小电阻接地（<1K Ω）
D. 通过电阻接+VCC 6. 下列说法不正确的是（ C ）。
A ．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑。
B ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）。
C ．OC 门输出端直接连接可以实现正逻辑的线与运算。
D ．集电极开路的门称为OC 门。
7．已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( C ) 。
A. 11111101
B. 10111111
C. 11110111
D. 11111111
8. 若用JK 触发器来实现特性方程为1
+n Q
Q AB Q +=A ，则JK 端的方程为（ A ）。
A.J=AB ，K=A
B.J=AB ，K=A
C. J =A ，K =AB
D.J=B A ，K=AB 9．要将方波脉冲的周期扩展10倍，可采用（C ）。 A 、10级施密特触发器 B 、10位二进制计数器 C 、十进制计数器 D 、10位D/A 转换器
10.一个16选1的数据选择器，其地址输入端有（ C ）个。
A.1
B.2
C.4
D.16
11.8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出0
12Y
Y Y ??的值是（ C ）。
A ．111 B. 010 C. 000 D. 101
12．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为( C )。
A ． Q n+1 ＝A B. n n 1n Q A Q A Q +=+ C. n n 1n Q
B Q A Q +=+ D. Q n+1＝ B
13．将D 触发器改造成T 触发器，如图所示电路中的虚线框内应是（ C ）。
A. 或非门
B. 与非门
C. 异或门
D. 同或门
14.用触发器设计一个12进制的计数器，至少需要( B )个触发器。 A ．3 B ．4
C ．6
D ．5
15.若输入CP 脉冲的频率为10kHz ，通过某计数器后输出信号的频率为1kHz ；则该计数器的模为（ C ）。
A.4
B.8
C.10
D.12 16.右图所示电路为由555定时器构成的（ A ）。
A 、施密特触发器
B 、多谐振荡器
C 、单稳态触发器
D 、T 触发器
17. 下列A/D 转换器，转换速度最快的是 (B )。
A. 逐次比较型
B. 并行比较型
C. 双积分型
D. 以上一样
18．在何种输入情况下，“或非”运算的结果是逻辑1（ A ）。
A．全部输入是0 B.全部输入是1
C.任一输入为0，其他输入为1
D.任一输入为1，其他输入为0。
19.对TTL与非门电路，其多余输入端正确的处理方法是（ B ）。
A. 通过大电阻接地（>1.5KΩ）
B. 悬空
C. 通过小电阻接地（<1KΩ）
D. 通过电阻接+VCC
20.下列说法不正确的是（ C ）。
A．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑
B．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）
C．OC门输出端直接连接可以实现正逻辑的线与运算
D．集电极开路的门称为OC门
21. 4位环形计数器，可得到最大计数长度是（D）。
A. 0
B. 4C .8 D. 16
22. 假设某3位异步二进制加法计数器的初始状态为010，则4个CP后计数状态为（B）。
A. 001
B. 110
C. 000
D. 111
23.八输入端的编码器按二进制数编码时，输出端的个数是（ B ）。
A．2个 B．3个 C．4个D．8个
24．四个输入的译码器，其输出端最多为（D ）。
A．4个 B．8个C．10个D．16个
25.为实现将JK触发器转换为D触发器，应使（A ）。
D
A.J=D,K=D’
B. K=D,J=D’
C.J=K=D
D.J=K='
26.某计数器的状态转换图如下，其计数的容量为( B )
A．八 B. 五 C. 四 D. 三
( A )。
A.减少C
B.增加R1和R2
C.增加U CC
D.增大C
28.下列哪个不需要触发信号就能输出矩形波的是（ C ）。
A．斯密特触发器 B.单稳态触发器 C.多谐振荡器 D. 计数器
29. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲
CP 作用下，四位数据的移位过程是（A ）。
A. 1011--0110--1100--1000--0000
B. 1011--0101--0010--0001--0000
C. 1011--1100--1101--1110--1111
D. 1011--1010--1001--1000--0111 30. 某EPROM 有8位数据线，13位地址线，其存储容量为（C ）。
A. 8×13
B. 28×13
C. 213×8
D. 28×213
31.已知8位A/D 转换器的参考电压UR=-5V ，输入模拟电压UI=3.91V ， 则输出数字量为（ A ）。
A.11001000
B.11001001
C.11001010
D.11001011
32. 74HC48输出高电平有效，它可以用来驱动（B ）显示器。 A. 共阳极 B. 共阴极 C. 共阳极或共阴极D. 共阳极与共阴极
１．（101101）2=( 45 )10=( 2D )16 ( 27 )10=( 11011 )2=( 1B )16 （57）10=（ 01010111 ）8421BCD 2. 16(8)C =(140)a ，a=10
3、A+AB=A+B ； A(A+B)=A+B ； ；A+B 4．将2004个“1”异或起来得到的结果是0。
1．1FFEH ＝（ 8190 ）10； （1011.01）2=（ ）10 2. 异或A ○
+B=_A ’B+AB ’_____； 同或 A ○·B=_AB+A ’B ’___ 3.如下图所示，Y1=(AB)’(CD)’，该电路实现线与功能。
6．利用对偶规则，写出下列函数的对偶式： L=))((C A B A ++，则其对偶式L '=A ’B+AC 7. 将逻辑函数L 转换成最小项表达式:
L(A,B,C)=AB C B A B A +++))((=A ’BC+AB ’C+ABC+ABC ’
4.不仅考虑两个_加数___相加，而且还考虑来自_低位进位__相加的运算电路，称为全加器。
5. 组合逻辑电路的输出只与输入有关；与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的输入有关，还与电路的状态有关。
6.触发器按逻辑功能可分为RS 触发器、JK 触发器、T 触发器和D 触发器。
8.函数Y ABC AC BC =++最小项和的形式为A ’BC+AB ’C+ABC+A ’B ’C+A ’B ’C 9．逻辑函数Y AB B AB =++的最简与或式为A+B
10. 某逻辑门V 0H(min)=2.4V ，V 0Ｌ(min)=０.4V ，V ＩH(min)=2.０V ，V ＩＬ(min)=０.８V ，则高电平的噪声容限ＶＮＨ＝Ｖ，低电平的噪声容限ＶＮＬ＝Ｖ。 7. JK 触发器的特征方程：1
+n Q
=()，D 触发器的特征方程：1
+n Q
= ()。
8.555定时器的应用非常广泛，应用555定时器可以方便地组成_施密特触发器_____、___多谐振荡器__等电路。
9. A/D 转换器的主要性能指标有转换精度、转换速度，已知被转换信号的上限频率为10KHz ，则A/D 转换器的采样频率应高于20KHZ 。
10. 存储容量为4K×8位的RAM 存储器，其地址线为12条、数据线为8条。 12．两二进制数相加时，不考虑低位的进位信号是半加器。
13．如图1-1所示为TTL 的三态门电路，EN=0时，Y=高阻态；EN=1时，Y=A ’。
1．（57）10=（ 01010111 ）2. A+AB=________；A(A+B)=________ 。
3.TTL 器件输入脚悬空相当于输入高电平。用CMOS 门电路驱动TTL 门电路必须考虑 电平匹配 问题。
4.组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。
5. 逻辑函数L= C B AC +是否可能产生竞争冒险？可能；如果可能，该表达式应改成AC+BC ’+AB 就会消除竞争冒险。（如果判断不会产生竞争冒险，则第二空不填。） 14. 设周期性数字波形的高电平持续10ms ，低电平持续5ms ，占空比q ＝10/15。该数字波形若为方波，则占空比q ＝1/2。
15. 电路图如图1－2，L=A ○
+B ○+C ，该电路可以实现奇偶判别功能。 15．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出01234567Y Y Y Y Y Y Y Y 应为（10111111）。
6.“计数器”一词中的“计数”，所计的是_时钟脉冲___的个数，要构成一个11进制的计数器，最少要4个触发器。
7.欲构成能记最大十进制数为999的计数器，至少需要3片十进制加法计数器， 或3片4位二进制加法计数器芯片。
A
8. 555定时器的应用非常广泛，应用555定时器可以方便地组成______________、____________________等电路。
21、异步清零的概念是该控制端不受时钟控制，只要有效，触发器状态马上清零。
22、设A ，B ，C 开关合上为1，L 灯亮为1：
L 的逻辑表达式为L ＝（ABC ）
L 的逻辑表达式为L ＝（ AB+C ）
9. 某D/A 转换器的最小输出电压为0.04V ，最大输出电压为10.02V,该转换器的分辨率为0.00399，位数为8。
10.存储容量为4K ×8位的RAM 存储器，其地址线为12条、数据线为8条
28图1－3是多路数据选择器构成的电路，A 1、A 0分别是地址码高位和低位的输入端，以A 、
29. 如图1-4所示电路，采用置数法方式构成计数器，可以实现7进制计数器。若CP 的频率是140KHz ，则输出频率=20KHz 。
30.两片中规模集成电路10进制计数器串联后，最大计数容量为100进制。
31. 某8位D/A 转换器器，已知U REF =―10V ，已，输入Ｄ７～Ｄ０＝10000000，则输出ＵＯ
＝5 Ｖ。
32. 写出题中各触发器的特性方程。
B
A
1
+n Q ＝（ Q ’）
1+n Q ＝（ Q ’）
1
+n Q
＝（ X ）
1
+n Q
＝（ Q ’ ）
24.
本图是一个八段共阴LED ，8段的引脚为dp 至a （dp 为最高位，a 为最低位）。在图上标出a,b,c,d,e,f,g,dp ；若数据线为3FH ，则LED 将显示8 。
25．驱动共阳极七段数码管的译码器的输出电平为低电平有效。
26. 与下列真值表对应的表达式L= X ○·Y 。
1． 用公式法将函数化为最简与或式：D C A BC B A C A Y '''++''+''==A ’+BC （过程自己
写出来）
.2.用公式法将函数化为最简与或式：=),,(C B A F B A C B C B B A +++=
3用卡诺图法化简函数（要求画出化简过程）：
F(A ，B ，C ，D)＝∑m(2，3，9，11，12)+∑d(5，6，7，8，10，13)=AC ’+B ’C （过程自己写）
4.用卡诺图法化简函数（要求画出化简过程）：
Y （A 、B 、C 、D ）=∑m （0, 2, 3, 4,）＋∑d （ 8, 10, 11）=A ’C ’D ’+B ’C(过程自己写)
1、根据输入信号A 、B 、C 的波形，画出输出信号F 的波形：
2、用与非门和反相器实现逻辑函数)(B A AB F ++=
（注：先把原式化为适合题意的表达式，后作电路图） F=((A ’B)’(AB ’)’)’ （ 电路图自己画） 3、请用74138加适当的与非门实现函数：（注：X 为高位，Z 为低位）
，要求先推导出适合题意的逻辑表达式，后作图。
（74138各引脚接线都要标注）
A=X,B=Y,C=Z; F=(Y0’Y3’Y5’Y7’)’ G1=1，G2A=G2B=0，（电路图自己画好） 4.设边沿（下降沿）JK 触发器的初始状态为0，CP 、J 、K 信号如图所示，试画出触发器输
出端Q 的波形。
Q
6．试画出下列触发器的输出波形Q1和Q2。设触发器的初态为0。
7. ①②
③
④
1 CP
其中X=1
8. （注：下列各图，QDQCQBQA 中QD 为最高位，DCBA 中D 为最高位，RCO 为进位输出端） ①、用反馈清零法实现12进制计数（74161是异步清0）
EP=ET=1，LD=1,ABCD=0000，QD 和QC 接与非门输入端，与非门输出接RD 。（自行完成作图） ②、反馈置数法实现12进制计数（74161是同步预置） EP=ET=1，RD=1,ABCD=0000，QD,QB,QA 接与非门输入端，与非门输出接LD 。（自行完成作图）
③、用RCO 端反馈至LD 置数法实现12进制计数
EP=ET=1，RD=1,DCBA=0100，RCO 接LD,（自行完成作图）
④、用二块74161的级联构成30进计数器，其中1#
74161为低位，2#
74161为高位，采用反
馈清零法，作图。
9. 试利用3线—8线译码器74138和与非门实现逻辑函数：L =BC C AB C B A ++'''' （要求写出必要的过程，并在下图上画出电路图） A2=A,A1=B,A0=C; S1=1，S2=S3=0; L=(Y1’Y3’Y4’Y7’)’（自行完成作图部分）
10.某同步时序逻辑电路如图所示。
写出该电路的驱动方程、状态方程和输出方程。 驱动方程： J1=X K1=X ’ J2=Q1 K2=Q1’ 状态方程：
=*
1Q X =*
2Q Q1
输出方程： Z ＝Q1Q2’
11.写出图示逻辑图中各电路的状态方程。
1.Q *
=A 2.Q *
=Q 3.Q *
=Q ’ 4.Q *
=Q ’ 5.Q *
=Q ’
13.用两片同步十进制计数器74160构成二十四进制计数器，要求:具有进位输出信号，画出电路图，加上适当的说明，并标明哪一片是低位，哪一片是高位。 用置数法，计数从00000000-00100011 用清零法，计数从00000000-00100100
14.在给出的4位权电阻网络D/A 转换器中，已知V REF =-5V ，试计算当d 3、d 2、d 1、d 0每一位输入代码分别为1时在输出端所产生的模拟电压值，当输入为0101时输出电压的大小是多少？d3=2.5V,d2=1.25V,d1=0.625v,d0=0.3125V; 当输入为0101时输出为1.5625V 15．化简下列逻辑函数：
（1）=),,,(D C B A F C B A D A B A D C AB CD B A ++++=AB ’+AC ’+AD ’（过程略） （2）F （A 、B 、C 、D ）=∑m （0, 2, 3, 4,）＋∑d （ 8, 10, 11）
2. 试分析下图逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图
6.试分析下图逻辑电路，写出逻辑表达式和真值表，并判断该逻辑图的逻辑功能
Y=AB+BC+AC 功能：当输入大于或等于两个1是输出为1
4.试分析下图所示的时序电路，画出其状态表和状态图，分析电路是否有自启动能力。设电路的初始状态为0。
Q0*=Q1’ Q1*=Q0+Q1’
5.试采用JK 触发器设计一个三位异步二进制加法和减法计数器，并将该电路改为减法器，给出设计过程，并画出各电路图。
6. 某逻辑门的输出与输入关系如下, 写出该逻辑门的逻辑表达式。 A B
F
C
F= AB’+A’B
7．试写出下图电路L的逻辑函数式，且说明电路的功能。（74LS138：3线-8线译码器）A
B
C
L
L=A’B’C+A’BC’+AB’C’+ABC
数字电路经典笔试题目汇总
数字电路笔试汇总 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使其子系統同步運作，而非同 步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。由於非同步電 路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性-- 因此近年來對非同步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始採用 非同步電路設計。 异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻 辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存 器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路 共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻） 4、什么是Setup 和Holdup时间？（汉王笔试） 解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信 号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下 一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不 变的时间。如果hold time不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不 变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现
数字电路精彩试题五套(含问题详解)
《数字电子技术》试卷一 一、 填空（每空1分，共２５分） １、(10110)2=( )10=( )16 (28)10=( )2=( )16 （56）10=（ ）8421BCD ２、最基本的门电路是： 、 、 。 ３、有N 个变量组成的最小项有 个。 4、基本RS 触发器的特征方程为_______ ,约束条件是 __. 5、若存储器的容量是256×4RAM,该RAM 有 ___存储单元，有 字，字长 _____位，地址线 根。 6、用N 位移位寄存器构成的扭环形计数器的模是________. 7、若令JK 触发器的J=K=T 则构成的触发器为_______. 8、如图所示，Y= 。 9、如图所示逻辑电路的输出Y= 。 10、已知Y=D AC BC B A ++，则Y = ，Ｙ／＝ 。 11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路 有关。
二、化简(每小题5分，共20分) 1、公式法化简 ++++ （１）Ｙ＝ABC ABC BC BC A =+++ （２）Y ABC A B C 2、用卡诺图法化简下列逻辑函数 =+++ （１）Y BCD BC ACD ABD Y=∑+∑ （２）(1,3,4,9,11,12,14,15)(5,6,7,13) m d 三、设下列各触发器初始状态为0，试画出在CP作用下触发器的输出波形 (10分)
四、用74LS161四位二进制计数器实现十进制计数器（15分） 五、某汽车驾驶员培训班结业考试，有三名评判员，其中A 为主评判员，B 、C 为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。试用74LS138和与非门实现此功能的逻辑电路。(15分) P Q A Q B Q C Q D C T 74LS161 LD CP A B C D Cr Q A 、Q B 、Q C 、Q D ：数据输出端； A 、B 、C 、D ：数据输入端； P 、T ：计数选通端； r C ：异步复位端； CP ：时钟控制输入端； D L ：同步并置数控制端； C ：位输出端；
数字电子技术试题及答案(题库)
《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
(完整版)数字电路期中考试试卷167101
2014—2015学年度《数电》期中考试试卷 班别 姓名： 学号： 题 号 一 二 三 四 五 总 分 得 分 一、 填空题（每空1分，共25分） 1、常用数制有十进制、 、 等。 2、在逻辑代数中，A+1= ；B+B = 。 3、数字电路的基本逻辑关系有 、 、 ，基本逻辑运算有 、 、 。 4、逻辑代数中的变量只有 和 两种取值。 5、（123．75）10= （ ）2 6、（1010110010011）2= （ ）16 7、（10110）2=（ ）10 8、数字电路中基本逻辑门是 、 、 。常用的复合门电路有 、 、 、 。 9、与非门实现的逻辑功能为 。异或门实现的逻辑功能是 。 10、如果把两输入与非门的两个输入端连在一起使用，它将成为一个 门。 二、 选择题（每题2分，共20分） 1、逻辑代数中的摩根定律可表示为C B A ??=( )。 A 、C B A ++ B 、A ·B · C C 、A +B +C D 、A +B ·C 2、有10101的二进制代码，表示十进制数为( )。 A 、11 B 、21 C 、25 D 、17 — 3、图中这个电路实现什么功能（ ） A 、Y=1 B 、Y=0 C 、Y=A D 、Y= A 4、模拟电路与脉冲电路的不同在于（ ） 模拟电路的晶体管多工作在开关状态 脉冲电路的晶体管多工作在饱和状态 模拟电路的晶体管多工作在截止状态 脉冲电路的晶体管多工作在开关状态 ≥1 A Y
5、若逻辑函数L=A+ABC+BC+B C，则L可化简为（） A、L=A+BC B、L=A+C C、L=AB+B C D、L=A 6、在何种输入情况下，“或非”运算的结果是逻辑0,不正确的是( ) A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1，其他输入为0。 7、．一位十六进制数可以用多少位二进制数来表示？（） A.１ B.２ C.４ D. 16 8、以下表达式中符合逻辑运算法则的是（） A.C·C=C2 B.1+1=10 C.0<1 D.A+1=1 9、四位16进制数最大的数是（） A．1111 B .7777 C. FFFF D 都不是 10、以下表达式中符合逻辑运算法则的是（）
数字电路期末模拟考试试题及答案
数字电路期末模拟考试 试题及答案 内部编号：（YUUT-TBBY-MMUT-URRUY-UOOY-DBUYI-0128）
数字电子电路模拟试题-2 一、填空题（共30分） 1. 三极管有NPN和PNP两种类型，当它工作在放大状态时，发射结＿＿＿ ＿，集电结＿＿＿＿＿＿；NPN型三极管的基区是＿＿＿＿＿＿型半导体，集电区和发射区是＿＿＿＿＿＿型半导体。 2. 把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作＿＿＿＿＿＿＿ 逻辑赋值。一种电路若在正逻辑赋值时为与非门，则在负逻辑赋值时为＿＿＿＿＿＿＿＿。 3. 四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。 4. 将十进制数287转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿ ＿＿＿＿＿。 5. 根据触发器功能的不同，可将触发器分成四种，分别是＿＿＿＿触发器、 6. 下图所示电路中， 7. Y 2 二、选择题(共 20分) 1. 当晶体三极管＿＿＿＿时处于饱和状态。 A. 发射结和集电结均处于反向偏置 B. 发射结正向偏置，集电结反向偏置 C. 发射结和集电结均处于正向偏置
2. 在下列三个逻辑函数表达式中，＿＿＿＿是最小项表达式。 A ． B A B A )B ,A (Y += B. C B C B A BC A )C ,B ,A (Y ++= C. C AB ABC B C A C B A ) D ,C ,B ,A (Y +++??= 3．用8421码表示的十进制数45，可以写成＿＿＿＿＿＿＿＿＿＿ A ．45 B. [101101]BCD C. [01000101]BCD D. [101101]2 4．采用OC 门主要解决了＿＿＿＿＿ A ．TTL 与非门不能相与的问题 B. TTL 与非门不能线与的问题 C. TTL 与非门不能相或的问题 5．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为＿＿＿ A ． Q n+1 ＝A B. n n 1n Q A Q A Q +=+ C. n n 1n Q B Q A Q +=+ 三、化简下列逻辑函数，写出最简与或表达式：（共20分） 1． BC A C B A C B B A Y 1+?++= 2． Y 2＝Σm （0，1，8，9，10，11） 3． Y 3见如下卡诺图
数字电路试题及答案
数字电子技术基础试题（一） 一、填空题 : （每空1分，共10分） 1． (30.25) 10 = (11110.01 ) 2 = (1E.4 ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为： 高电平 、 低电平 和 高阻态 。 4 . 主从型JK 触发器的特性方程 = 。 5 . 用4个触发器可以存储 4 位二进制数。 6 . 存储容量为4K×8位的RAM 存储器，其地址线为 条、数据线为 条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（ C ）图。 2.下列几种TTL 电路中，输出端可实现线与功能的电路是（B ）。 A 、或非门 B 、与非门 C 、异或门 D 、OC 门 3.对CMOS 与非门电路，其多余输入端正确的处理方法是（D ）。
A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（C）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（D ）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（C ）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式
数电考试试卷
四、（10分）如下图所示为由维持—阻塞边沿D 触发器和主从型J-K 触发器组成的电路。试画出触发器输出端Q 1、Q 2的波形（设触发器初始状态均为0）。 四、（10分） )(Q Q Q Q Q K Q J Q )C (Q D Q 12n 12n 12n 2n 12n 2n 11n ↓=+=+=↑==++CP Q P n n n 五、（15分）如下面左图所示为由八选一数据选择器实现的函数F 。 （1）试写出F 的表达式。 （2）用右边的3-8译码器74LS138及若干个与非门实现函数F 。 五、（15分） )4,3,1,0(),,(11m D B A F D B A BD A D B A D B A D A D B D B A BD A B A D C B A D C B A BCD A D C B A C B A C B A F ∑=+++=+=++=++++?+?=即 表达式4分 3分 3分 表达式7分 逻辑图8分
二、化简逻辑函数（5分） Z F A B C D =(,,,)=m d (,,,,,,)(,)3589111314 015+∑∑。 二、卡诺图如下图所示，Z ABC BCD BCD ABC =+++. （5分） 三、用四位同步二进制计数器CT74161、3线-8线译码器CT74138和少量的与非门设计一个函数发生器，使其产生10110101序列信号。（10分） 三、（共10分） 1、因序列长度S=8，可用CT74161设计一个模8计数器，有效状态为Q D Q C Q B Q A =0000~0111。如采用同步预置法，电路如下图(a)所示，如采用反馈清零（异步）法，电路如图(b)所示。（2分） 3、产生10110101序列码的电路如下所示：（5分） 7 5320Y Y Y Y Y ????=2、用译码器CT74138实现组合输出电路，列真值表如左所示： 故得到组合输出为：（3分） Z= ∑m (0,2,3,5,7)=Y 0+Y 2+Y 3+Y 5+Y 7
数电往年考题
09年 5、电路如图1.2所示，TG 为CMOS 传输门，G 为TTL 与非门，则当C=0时 P= ；当C=1时P= 。 B & TG A C C Ω k 10P G 图1.2 6. 当TTL 门电路的输入端悬空时，应视为 （高电平，低电平，不定）。此时，如用万用表测量其输入端电压，读数约为 （0V ，1.4V ，3.6V ）。 六、（4分）写出图6所示TTL 门电路构成的组合电路的输出表达式。 图6 七、（6分）写出图7所示电路的逻辑表达式，列出真值表，说明电路逻辑功能。 A B C 图7 八（8分）将图8(a)所示电路用其他器件实现，要求直接在图上画出连线。 （1） 改用3线/8线译码器74LS138和适当的门实现该逻辑电路，图8(b)为 74LS138符号图； （2） 改用8选一数据选择器实现，图8 （c ）为8选一数据选择器逻辑符号。 P 图8（a ）
图8（b ） 08年 4．函数式D C AB F ++=，写出其对偶式='F ()A B C D +。 5．由TTL 与非门组成的电路如图1-2所示。设与非门输出高电平U OH =3.6V ，低电平为U OL =0.3V ，电压表内阻为20k Ω/V 。当输入ABC =000，开关S 断开时，用万用表测出U 1= 1.4V ，U 2= 0.3V ；当输入ABC =101，开关S 闭合时，U 1= 0.3V ，U 2= 3.6V 。 A B C 图1-2 6．对CMOS 或非门电路，判断下面结论对错： （1）输入端悬空可能造成逻辑出错； （对） （2）输入端对地接大电阻（如510 k Ω）相当于接高电平1； （错） （3）输入端对地接小电阻（如510 Ω）相当于接低电平0； （对） 7．CMOS 电路如图1-3所示，TG 为CMOS 传输门，G 为TTL 与非门，则C=0, P= 0 ; G G G 1 2A
数电试题5
数电试题五 1．有一数码10010011，作为自然二进制数时，它相当于十进制数 ，作为8421BCD 码时，它相当于十进制数 。 2．三态门电路的输出有 、 和 3种状态。 3．TTL 与非门多余的输入端应接 。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接 电平。 5. 如果对键盘上108个符号进行二进制编码，则至少要 位二进制数码。 6. 典型的TTL 与非门电路使用的电路为电源电压为 V ，其输出高电平为 V ，输出低电平为 V ， CMOS 电路的电源电压为 V 。 7．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为 。 8．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有 根地址线，有 根数据读出线。 9. 两片中规模集成电路10进制计数器串联后，最大计数容量为 位。 10.驱动共阳极七段数码管的译码器的输出电平为 有效。 11.只有一个稳定状态的是 触发器。 12.用0，1两个符号对100个信息进行编码，则至少需要 位。 13.异步时序电路的响应速度要比同步时序电路的响应速度 。 14. PAL 是 可编程，EPROM 是 可编程。 15.GAL 中的OLMC 可组态为专用输入、 、寄存反馈输出等几种工作模式。 16. 已知电路及CP 、A 的波形如图1(a) (b)所示，设触发器的初态均为“0”，试画出输出端B 和C 的波形。
图1 17.试分析如图2所示的组合逻辑电路。（1）写出输出逻辑表达式；（2）化为最简与或式；（3）列出真值表；（4）说明逻辑功能。 图2 18.由同步十进制加法计数器74LS160构成一数字系统如图3所示，假设计数器的初态为0，测得组合逻辑电路的真值表如下所示：（1）画出74LS160的状态转换图；（2）画出整个数字系统的时序图。（3）如果用同步四位二进制加法计数器74LS161代替74LS160，试画出其电路图（要求采用置数法）；（4）试用一片二进制译码器74LS138辅助与非门实现该组合逻辑电路功能。
数字电子技术考试题及答案
太原科技大学 数字电子技术 课程试卷 B 卷 一、单选题（20分，每小题1分）请将本题答案全部写在下表中 1、8421BCD 码10000001转化为十六进制数是( )。 A 、15 B 、51 C 、81 D 、18 2、n 位二进制数的反码或其原码，表示的十进制数是( )。 A 、21n - B 、2n C 、1 2n - D 、2n 3、TTL 与非门多余输入端的处理是( )。 A 、接低电平 B 、任意 C 、 通过 100W 电阻接地 D 、通过 100k W 电阻接地 4、OD 非门在输入为低电平（输出端悬空）情况下，输出为( )状态。 A 、高电平 B 、低电平 C 、开路 D 、不确定 5、与()Y A B A =e e 相等的逻辑函数为（ ）。 A 、Y B = B 、Y A = C 、Y A B =? D 、Y A B =e 6、下列(,,)F A B C 函数的真值表中1Y =最少的为( )。 A 、Y C = B 、Y AB C = C 、Y AB C =+ D 、Y BC C =+ 7、( )是组合逻辑电路的特点。 A 、输出仅取决于该时刻的输入 B 、后级门的输出连接前级门的输入 C 、具有存储功能 D 、由触发器构成 8、半加器的两个加数为A 和B ，（ ）是进位输出的表达式。 A 、AB B 、A B + C 、AB D 、AB 9、欲使JK 触发器1 n Q Q +=，J 和K 取值正确的是（ ）。 A 、,J Q K Q == B 、J K Q == C 、0J K == D 、,1J Q K == 10、字数为128的ROM 存储器存储容量为1204位，字长为（ ）位，地址线为（ ）根。 A 、8，8 B 、8，7 C 、4，7 D 、4，8 11、一个四位二进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是 ( )。 A 、0000 B 、0001 C 、0011 D 、0010 12、要用1K×8的RAM 扩展成8K×16的RAM ，需选用( )译码器。 A 、 3线-8线 B 、2线-4线 C 、1线-2线 D 、4线-16线
数字电路期中试卷(答案)
数字电路期中试卷(答案)
第 2 页共 11 页
第 3 页共 11 页
第 4 页 共 11 页 三、简答题 (每小题5分，共25分) 1、用真值表证明等式：)(B A ⊕⊙A C =⊙)(C B ⊕ 证明：真值表如下： 由上述真值表（的后两列）知：)(B A ⊕⊙A C =⊙)(C B ⊕ 2、用代数法化 简函数： ADCBD D C B C B ABD D ABC L +++?+=)( 解： C B AB A C B A D A C B C AD AC B C B ABD ABC D C B C B ABD ABC D C B C B ABD ABCD D ABC ADCBD D C B C B ABD D ABC L +=+=++=++=++=+++=+++++=+++?+=)()()()()( 3、用卡诺图法化简函数： ∑∑+=)96,3,21()15,1312,111075,0(),,,(，，d ，，，，m D C B A R 解：画出卡诺图并化简，得
第 5 页 共 11 页 D C B C AB B A R +++= 4、分析下列功能表，说明其功能。 解：由功能表知： （1）功能表是4线-2线优先编码器的功能表； （2）此优先编码器有1个输入使能控制端E ，高电平有效； （3）有4个输入端，优先级别从3 I 、2I 、1 I 、0 I 依次降低，且为高电平有效； （4）有1个输出指示端GS ，低电平有效； （5）有2个输出端1Y 、0 Y ，高电平有效，权值分别为2、1。 （6）优先编码器的输出为： 321I I Y +=，3 210I I I Y +=，
(完整版)数电试题及答案
通信 071~5 班 20 08 ~20 09 学年 第 二 学期 《数字电子技术基 础》 课试卷 试卷类型： A 卷 一、 单项选择题（每小题2分，共24分） 1、8421BCD 码01101001.01110001转换为十进制数是：（ ） A ：78.16 B ：24.25 C ：69.71 D ：54.56 2、最简与或式的标准是：（ ） A ：表达式中乘积项最多，且每个乘积项的变量个数最多 B ：表达式中乘积项最少，且每个乘积项的变量个数最多 C ：表达式中乘积项最少，且每个乘积项的变量个数最少 D ：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（ ） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量 C ：消去3个表现形式不同的变量，保留相同变量 表1 D ：消去4个表现形式不同的变量，保留相同变量 4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ ）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（ ） A ：11111101 B ：10111111 C ：11110111 D ：11111111 8、要实现n 1n Q Q =+，JK 触发器的J 、K 取值应是：（ ） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=1
数字电子技术基础期末考试试卷及答案
数字电子技术基础期末考试试卷及答案 Document serial number【KKGB-LBS98YT-BS8CB-BSUT-BST108】
数字电子技术基础试题（一） 一、填空题 : （每空1分，共10分） 1． 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。 A、或非门 B、与非门 C、异或门 D、OC门
3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 A、通过大电阻接地（>Ω） B、悬空 C、通过小电阻接地（<1KΩ） B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C ）。
数电试题(5)答案
《 数字电子技术基础》试卷（5）答案 一、 填空题（每小题2分，共10分） 1. 147， 93 。 2． ='Y ))()(('''''''C B C A AC B A ++++。 3． 10111111 。 4． 三 ； 空穴 。 5． 高阻态 。 6． 3 ， 1 。 7． 111011。 二、 选择题（每小题2分，共10分） 1.D 2.C 3.D 4.C 5.D 三．判断题（每题1分，共8分） （ √ ）1．OC 门的输出端可并联使用。 （ √ ）2．N 进制计数器可以实现N 分频。 （ × ）3．组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关，，还与电 路原来的状态有关。 （ × ）4．在逻辑电路中三极管即可工作在放大，饱和、截止状态。 （ √ ）5．逻辑函数Y=D B C A AB ''++满足一定条件时存在两处竞争—冒险。 （ × ）6．寄存器、编码器、译存器、加法器都是组合电路逻辑部件。 （ √ ）7．二进制数（101110）B 转换成8421BCD 码为（0100 0110）8421。 （ × ）8．逻辑函数Y （ABC ）=∑)4,2,0(m 时即：Y （ABC ）=)7,6,5,3,1(m ∏。 四、问答题（15分） 1．试说明下列情况下，用万用表测量V I2端得到的电压为多少? 图中的与 非门为74系列的TTL 电路。 （1） V I1悬空 V I2端得到的电压为1.4V; （2） V I1经51Ω电阻接地 V I2端得到的电压为0.3V.
R 1R C V Vo 2．已知下列电路是由CMOS 门电路构成的则其输出各为什么？ Y .1=（')(E D C B A ++++） Y 2=（ '')()(F E D C B A ++++ ） 3．指出下列用555定时器构成的电路的名称并说明该电路的工作特点及周期T 的求法。 555定时器构成的单稳态触发器; 该电路的工作特点是： a.有稳态和暂稳态两个不同的工作状态。 b.在外界触发脉冲作用下，能从稳态翻转到 暂稳态,但是 经过一定时间以后,又会自动返 回原来的稳态。 c.暂稳态维持时间的长短取决电路本身的参数， 与触发脉冲的宽度和幅度无关。 五.证明及化简（7分） 1．证明等式 ： AB AD AB D AB ABD +=++'''' AB AD AB B B AD AB D AB ABD +=++=++'''''')( 2．利用卡诺图化简)01 , 7 , 6 , 5 3(),,,(2，m D C B A Y ∑= 约束条件为 m 0+m 1+m 2+ m 4 +m 8=0 RC RC T W 1.13ln ==
数字电路试题及答案汇编
数字电路试题 一、单项选择题 1、以下代码中为无权码的为 （ ） A . 8421BCD 码 B . 5421BCD 码 C . 余三码 D .2421BCD 码 2、图示逻辑电路的逻辑式为 （ ） A ．F=C B A ++ B ．F= C B A ++ C ．F=C B A D ．F=ABC 3、下列关于异或运算的式子中，不正确的是 （ ） A ．0A A =⊕ B ． 1A A =⊕ C ．A 0A =⊕ D ．A 1A =⊕ 4、一个n 变量的逻辑函数应该有 个最小项 （ ） A ．n B ．n 2 C ．n 2 D ．2 n 5、若编码器中有50个编码对象，则要求输出二进制代码位数为 位。 （ ） A .5 B .6 C .10 D .50 6、在下列逻辑电路中，不是组合逻辑电路的是 。 （ ） A .译码器 B .编码器 C .全加器 D .寄存器 7、欲使JK 触发器按01 =+n Q 工作，可使JK 触发器的输入端 。 （ ） A .1==K J B .Q J =，Q K = C .Q J =，Q K = D .0=J ，1=K 8、同步时序电路和异步时序电路比较，其差异在于两者 。 （ ） A .没有触发器 B .是否有统一的时钟脉冲控制 C .没有稳定状态 D .输出只与内部状态有关 9、8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。 （ ） A .1 B .2 C .4 D .8 10、555定时器D R 端不用时，应当 。 （ ） A .接高电平 B .接低电平 C .通过F μ01.0的电容接地 D .通过小于Ω500的电阻接地 二、填空题 1、当传送十进制数5时，在8421奇校验码的校验位上值应为 。 2、(35.625)10＝（ ）2＝（ ）8＝（ ）16 3、用反演律求函数D A D C ABC F ++=的反函数（不用化简）=F 。 4、消除竟争冒险的方法有 、 、 等。 5、触发器有 个稳态，存储8位二进制信息要 个触发器。 1 ＆ A B C F 11
数电期末试卷及答案(共4套)
XX大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为（）、 （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。 （6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM 中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分） 表1：
(完整版)数电模拟考试题
一、选择题、 1．逻辑函数中A.B.C三个变量中，最小应有个。 A.2 B.4 C.8 D.16 2．当逻辑函数有n个变量时，共有个变量取值组合？ A.n B.2n C.n2 D.2n 3．一个8选一数据选择器的数据输入端由个。 A.1 B.2 C.3 D.8 4．对于JK触发器，若J=K，则可完成触发器的逻辑功能： A.RS B.D C.T D.T’ 5．一位8421BCD码计时器至少需要个触发器。 A.3 B.4 C.5 D.10 二判断题、 1．数字电路中用“1”和“0”表示两种状态，二者无大小之分（） 2．若两个函数具有相同的真值表，则两个逻辑函数必然相等。（） 3．当TTL与非门的输入端悬空时相当于输入为逻辑1。（） 4．组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（） 5．对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次（） 三、填空题 1．数/模转换器是将进制数字量转换成信号输出。 2．逻辑函数的常用表示方法、、。 3．对于共阳接法的发光二极管数码显示器，应采用驱动的七段显示译码器。4．制度存储器是用来存放固定不变的二进制数码，在正常工作时，只能存储代码，而不能存储代码，当时去电源后，其信息代码不会。 5．将模拟信号转换为数字信号，需要经过、、、四个过程。 四、用代数法化简函数 Z=AB+ABC 五、用卡诺图法化简下式。 ｛F（A、B、C、D）=∑m（0、1、3、5、8、9）｝ （约束条件）AB+AC=0 Y=AC+ABC+A BC
七、试用与非门设计一个三人表决电路（输入只提供原变量） 八、分析时序电路的逻辑功能，写出电路的曲弓方程和输出方程，画出状态转换图和时序图。 九、如下图所示维持阻塞D触发器，设初态为0，根据CP脉冲及A输入波形画出Q波形。 十、试分析下图所示电路画出它的状态图，说明它是几进制计数器
数电习题及答案
一、 时序逻辑电路与组合逻辑电路不同， 其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输 出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电路 两大类。 四、试分析图 T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程 和输出方程，画出电路的状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 1001 1 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程： 10Y Q Q = 状态图：功能：同步三进制计数器
五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D触发器，用状态000到100构成五进制计数器。 （1）状态转换图 （2）状态真值表 （3）求状态方程
（4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。 解：触发器的驱动方程 2 0010210 10 21 1 J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程
1 20 0 1 10 101 1 2 210 n n n Q Q Q Q Q Q Q Q Q Q Q Q + + + = =+ = ? ?? ? ? ?? 输出方程 2 Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 输出方程 状态方程 状态转换图如图 A7.3所示 01 J X Q =⊕01 K= 10 J X Q =⊕ 1 1 K= 10 () Z X Q Q =⊕? 1 0000010 () n Q J Q K Q X Q Q +=+=⊕ 1 1111101 () n Q J Q K Q X Q Q +=+=⊕?
数电试题及答案(共11套)
《数字电子技术基础》试题一 一、 填空题（22分 每空2分） 1、=⊕0A A , =⊕1A 。 2、JK 触发器的特性方程为： n n n Q K Q J Q +=+1 。 3、单稳态触发器中,两个状态一个为 稳态 态，另一个为 暂稳态 态.多谐振荡器两个状态都为 暂稳态 态， 施密特触发器两个状态都为 稳态 态. 4、组合逻辑电路的输出仅仅只与该时刻的 输入 有关，而与 电路的原先状态 无关。 5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为 0.1V 。 6、一个四选一数据选择器，其地址输入端有 2 个。 二、 化简题（15分 每小题5分） 用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈 1）Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15） 2）∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L 利用代数法化简逻辑函数，必须写出化简过程 3)________________________________________ __________)(),,(B A B A ABC B A C B A F +++= 三、 画图题(10分 每题5分) 据输入波形画输出波形或状态端波形（触发器的初始状态为0）. 1、 2、 四、 分析题(17分) 1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分）
2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分） 五、设计题(28分) 1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一 台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。列出控制电路真值表，要求用74LS138和适当的与非门实现此电路（20分） 2、中规模同步四位二进制计数器74LS161的功能表见附表所示；请用反馈预置回零法设计一 个六进制加法计数器。（8分） 六、分析画图题(8分) V作用下，输出电压的波形和电压传输特性 画出下图所示电路在 i
数电试题答案
一、填空题（每空1分,共10分） 1．数字电路分为两大类，分别是组合逻辑电路和时序逻辑电路。 2．2006个1连续异或的结果是__0___；而2007个1连续同或的结果是__1__． 3．已知某函数F 的反函数为，则其原函数F= ；而F 的对偶函数则为F*= 。 4．试将函数，写成标准的积之和形式，即（0，1，2， 4，5，6，8，9，10 ）． 5．逻辑代数中的三种基本逻辑运算是与、或、非。 1 位二进制数，它具有记忆功能。 二、选择题（每小题2分,共10分） 1．已知某电路的输入A 、B 和输出Y 的波形如下图所示，该电路实现的函数表达式为 D 。 (A)A ⊙B (B)A?B (C) (D) 2．用0，1两个符号对100个信息进行编码，则至少需要 B 。 (A)8位 (B) 7位 (C) 9位 (D) 6位 3.下列电路中属于组合电路的是 D 。 (A)集成触发器 (B)多谐振荡器 (C)二进制计数器 (D)3—8译码器 4.下列电路中只有一个稳定状态的是 C 。 (A)集成触发器 (B) 施密特触发器 (C)单稳态触发器 (D) 多谐振荡器 5.为产生周期性矩形波，应当选用 C 。 (A) 施密特触发器 (B) 单稳态触发器 译码器 三、逻辑函数化简（共10分） 用卡诺图法化简下列逻辑函数，结果为最简与或式。 (每题5 分，共10分) ． 四、分析题（共45分） １．（本题10分）写出下图的逻辑表达式和真值表，并化简为最简与或表达式。
2. （本题10分）试对已给器件，在所示输入波形CP、D、及作用下，画其输出波形Q及．假设电路初态Q（0）=1，且不计传输延迟 解： ３．(本题10分) 试分析图示时序电路，列出状态转换表及全状态转换图，说明电路功能，并分析能否自启动，设初始状态为00。 解：⑴写激励方程(2分) J1=Q0n，，K1=K0=1， ⑵写状态方程(2分) ， ⑶列全状态转换表(2分) ⑷画全状态转换图(2分) ⑸功能(2分)：该电路为一个三进制同步计数器，并且具有自启动功能。 4. 已知某时序电路的状态转换表如下所列，试由此画出该电路在所给时钟CP及输入信号X 作用下的Q2、Q1及输出Z的波形（设初态Q2Q1=00，时钟脉冲上升边沿有效）．Q2n+1Q1n+1/Zn Q2n Q1n X=0 X=1 0 0 01/0 11/0 0 1 10/0 00/1 1 1 00/1 10/0 1 0 11/0 01/0 5. （本题10分）已知可变进制计数器如下图所示，试分析当控制变量A为1和0时电路各为几进制计数器，并分别画出主循环的状态转换图。 解： 当A=1时置数状态为0011，该状态应是计数循环中的一个状态，所置数值为0000，因而计数循环的状态为0000~0011，共4个状态，完成四进制，为四进制计数器。(3分) 当A=0时置数状态为1001，该状态应是计数循环中的一个状态，所置数值为0000，因而计数循环的状态为0000~1001，共10个状态，完成十进制，为十进制计数器。(3分) 画出主循环的状态转换图：(4分)。 1．（本题15分）一个电路有3个输入信号，即A、B及C，有4个输出信号，即Z1、Z2、Z3及Z4，当所有输入信号为0时，Z1=1；当只有1个输入为1时，Z2=1；当任意2个输入信号为1时，Z3=1；当3个输入全部为1时，Z4=1．试用图示3线-8线译码器CT3138和门电路来实现． 解： 1．列真值表（5分） A B C Z1 Z2 Z3 Z4 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0