数字电子时钟
郑州科技学院
电子仿真设计（论文）
设计题目数字时钟
学生姓名张宇
专业班级08电气（2）班
学号200816061
所在系电子工程系
任课教师赵明冬
完成时间 2010年5月14日
1 数字时钟的基本功能
1.1 基本功能
第一：准确计时，以数字形式显示时、分、秒的时间；
第二：各用2位数码管显示时、分、秒；
第三：小时的计时要求为24进位，分和秒的计时要求为60进位；
第四，具有手动校时、校分功能。
1.1 设计要求
第一：能够手动调时、调分；
第二：校时校分；
第三：具有整点报时功能；
第四：设计电子时钟电路，完成完整电子时钟电路图；
第五：画出原理框图，进行模块说明，完成论文。
2 数字时钟的组成及其工作原理
2.1 数字时钟的组成
数字钟是用数字集成电路构成，用数码管显示的一种现代化计数器。它一般由振荡器、分频器、计数器、译码器、显示器、较时电路等部分组成，这些都是数字电路中应用最广的基本电路。振荡器和分频器构成组成标准秒信号发生器，不同进制的计数器、译码器和显示器组成计时系统，通过校时校时校分电路实现对时、分的校准。
2.2 数字时钟的原理分析
数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。
2.3数字时钟的逻辑框图
图（1） 逻辑框图
3 数字时钟电路设计
下面将介绍数字时钟电路设计具体方案。其中包括秒信号发生器的设计、时间计数电路的设计、译码驱动显示电路的设计、校时电路几个部分。
3.1 秒信号发生器电路设计
数字电子时钟的主要由振荡器和分频器。秒信号发生器是数字电子时钟的主要部分，它的精确度和稳定度决定数字电子时钟的质量。振荡器电路给数字电子时钟提供一个频率稳定及准确的1KHZ 的方波信号，可保证数字电子时钟走时准确及稳定。分频器电路将1KHZ 的高频信号经三级十分频后得到1HZ 的方波信号供秒计时器进行计数。 一、振荡器
数字电子时钟中的时钟是有振荡器产生的。振荡器是数字电子电路的核心。振荡器的稳定度及频率的精确度决定了数字电子时钟计时的精确度。一般来说，振荡器的频率越高，计时精度越高。本文选用555定时器总成的施密特脉冲信号发
生器。能产生宽度、幅度和重复频率可调的矩形脉冲的发生器，可用以测试线性系统的瞬态响应，或用作模拟信号来测试雷达、多路通信和其他脉冲数字系统的性能。
时显示器 分显示器
译码器
分频器
译码器
译码器 校时校分电路
晶体振荡器
秒显示器
时计数器
分计数器 秒计数器
触发器，把正弦波变成1KHZ矩形波（如图（2）所示）。
图（2）振荡器电路图
二、分频器
分频器的作用是将555定时器输出地1KHZ的高频信号分频成基准时钟脉冲信号。此电路运用的是3个有7490N芯片组成的三级十分频电路，将1KHZ的高频方波信号分频从成1HZ的基准时钟脉冲（如图（3）所示）。
图（3）分频器电路图
三、秒信号发生器
秒信号发生器由振荡器和分频器组成的秒信号发生器（如图（4）所示）。
图（4）秒信号发生器
3.2 计数电路设计
计数器是一种计数输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。
数字电子时钟的计数电路是用两个六十进制计数器和一个二十四进制的计数器是实现的。
3.2.1 六十进制计数器
如图（5）所示：
图（5）六十进制计数器
图中7490N芯片为二-五-十进制异步计数器，INA是时钟脉冲输入端，与QA 组成二进制器；INB也是时钟脉冲输入端，与QA、QB、QC、QD组成五进制计数器；R01，R02是异步清零控制端，高电平有效；R91，R92是置位端，如果为高低平则把初始值置9；QA、QB、QC、QD是输出端。由图（6）可知，U2是十进制计数器，U1的QD端作为十进制的进位信号，7490N计数器是十进制异步计数器，当R01和R02都为1时，计数器清零。U2是在CP信号的下降沿翻转计数，U5是在QB和QC 相与后的下降沿，作为“分（秒）”计数器的输入信号。U2的输出0100高电平1送到R01，R02端清零，7490N内部的R01和R02与非后使计数器归零，完成六进制计数。可见，U1和U2串联实现六十进制计数。
3.2.2 二十四进制计数器
如图（6）所示：
图（6）二十四进制计数器
二十四进制计数器也采用了两片7490N芯片。有图（7）可知，当“时”个位U2计数输入端等到第十个触发信号是，U3计数器归零，进位端QD向U3“时”十位进制输出进位信号。当24个“时”（来自“分”计时器输出地进位信号）脉冲
到达时，U4计数器状态为“0100”，U3计数器状态为“0010”，此时“时”个位U4计数器的QC和“时”十位计数器的QB输出都为“1”。把它们分送到U3和U4计数器的清零端R01和R02，通过7490N内部的R01和R02与非后清零，计数器归零，完成二十四进制计数。
3.3 其它组成部分
一﹑显示器
用七段发光二极管来显示译码器输出地数字，显示器分两种：共阳极显示器和供阴极显示器。74LS248D译码器对应的显示器是共阴极（接地）显示器。在本设计中采用的是解码七段排列显示器。74LS248D是 BCD码到七段码的显示译码器，它可以直接驱动共阴极数码管。将 74LS248D的 D、C、B、A分别接7490N，LT、RBI和BI/RBO分别接逻辑高电平。如图（7）所示电路。
图（7）数码显示电路
二﹑校时、校分电路
接通电源或计时器出现误差时需要对数字电子时钟进行校正。
对校时电路的要求是：在小时校对时不影响分和秒的正常计数，在分校对时不影响小时和秒的正常计数。
校对时间总是在标准时间到来之前进行的，分三个步骤：首先把小时计数器置到所需的数字；然后再将分计数器置到所需数字；在此同时或之后，当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间开始计数。由此可知，校时电路应具有预置小时、预置分、计时三个接段，因此，我们设计的校时电路，方便、可靠地实现这三阶段所要求的功能。
本例只对“时”和“分”计时电路进行校对。校对电路通过k1校对时钟，通过K2校对分钟。J1、J2单刀双掷开关，每按一下，时钟就增加1。（如图（8）所示电路。）
图（8）校时、校分电路
三、7490N功能介绍
7490N芯片为二-五-十进制异步计数器，INA是时钟脉冲输入端，与QA组成二进制器；INB也是时钟脉冲输入端，与QA、QB、QC、QD组成五进制计数器；R01，R02是异步清零控制端，高电平有效；R91，R92是置位端，如果为高低平则把初始值置9；QA、QB、QC、QD是输出端。如果将二进制的输出端QA与五进制的输入端相连，则整个构成十进制计数器。7490N芯片如图（9）所示。
图（9） 7490N芯片
四、整点报时电路的设计
要求当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。即当时间达到xx时59分50秒时蜂鸣器开始响第一次，并持续一秒钟，然后停鸣一秒，这样响五次。在59分50秒到59分59秒之间，只有秒的个位计数，分的十位QD QC QB QA输出0101,个位QD QC QB QA 输出1001，秒的十位QD QC QB QA 输出0101均不变，而秒的个位QA计数过程中输出在0和1之间转换。所以可以利用与非门的相与功能，把“分”十位的QC 、QA ,“分”个位的QD、QA，“秒”十位的QC、QA 和“秒”个位的QA相“与非”作为控制信号控制与非门的开断，从而控制蜂鸣器的响和停。如图（10）所示电路图。
图（10） 整点报时电路
4 数字电子时钟系统的设计
利用六十进制和二十四进制递增计数器子电路构成的数字电子时钟系统如图(11)所示。
1
23
45
611
12
8
U7
7430N
&
X5
5V_1W
5V
VCC
X260C
INb1INb2INb3
INb4OUT
INa1INa2INa3INa4CLOCK
X324C
INb1INb2INb3INb4
INa1INa2INa3INa4CLOCK
5V
VCC
U2
SEVEN_SEG_DISPLAY A B C D E F G A
7
B
1
C
2
D
6
O A
13
O D
10
O E
9
O F
15
O C
11
O B
12
O G
14
3
54
~R B I
~L T U474LS248D
~B I /R B O
U1
SEVEN_SEG_DISPLAY
A B C D E F G
A
7
B
1
C
2
D
6
O A
13
O D
10
O E
9
O F
15
O C
11
O B
12
O G
14
3
54
~R B I
~L T U3
74LS248D
~B I /R B O
5V
VCC
U5
SEVEN_SEG_DISPLAY
A B C D E F G A
7
B
1
C
2
D
6
O A
13
O D
10
O E
9
O F
15
O C
11
O B
12
O G
14
3
54
~R B I
~L T U6
74LS248D
~B I /R B O
U8
SEVEN_SEG_DISPLAY
A B C D E F G A
7
B
1
C
2
D
6
O A
13
O D
10
O E
9
O F
15
O C
11
O B
12
O G
14
3
54
~R B I
~L T U9
74LS248D
~B I /R B O
5V
VCC
U10
SEVEN_SEG_DISPLAY A B C D E F G A
7
B
1
C
2
D
6
O A
13
O D
10
O E
9
O F
15
O C
11
O B
12
O G
14
3
54
~R B I
~L T U11
74LS248D
~B I /R B O
U12
SEVEN_SEG_DISPLAY
A B C D E F G
A
7
B
1
C
2
D
6
O A
13
O D
10
O E
9
O F
15
O C
11
O B
12
O G
14
3
54
~R B I
~L T
U13
74LS248D
~B I /R B O
J1
Key = A
J2
Key = B
X160C
INb1INb2INb3
INb4OUT
INa1INa2INa3INa4CLOCK
X41miao
OUT
图（11） 数字电子时钟电路
秒计数器十位QA 分计数器个位QD 分计数器个位QA 秒计数器个位QA 分计数器十位QC
秒计数器十位QC 分计数器十位QA
图中24C代表二十四进制子电路，60C代表六十进制子电路，1miao代表秒信号发生器子电路。
从图（11）可知，在数字电子时钟电路中，由两个六十进制同步递增计数器完成分、秒的计数，由二十四进制同步递增计数器完成小时的计数。分、秒、时计数器之间采用同步连级方式。开关J1控制小时的二十四进制方式选择，开关J2控制分的六十进制方式选择。按下A和B键，可控制开关J1和J2将秒脉冲直接引入时、分计时器，从而是实现校时。
五总结
通过此次数字电子时钟的设计，加强我对电子器件的了解。提高了我使用电脑对电路进行仿真的能力。我学会新的软件Multisim2001来画电路图，并用它进行仿真。这又让我们的知识增多了，又做到理论联系实际。
上年我学过了数电这门课程，还没完全弄懂某些元器件的原理和用途，而此次课程设计恰恰提供了一个好机会，让我们从实践中加深了对所学知识的理解。
通过撰写论文，我掌握了毕业论文的写作规范，为我以后撰写毕业设计论文打下了坚定的基础。