实验十七 FSK调制解调实验2
一、实验目的
1、了解FSK调制、解调原理。
2、掌握FSK调制、解调的电路实现方法。
二、实验仪器
1、计算机一台
2、通信基础实验箱一台
3、100MHz示波器一台
4、螺丝刀一把
三、实验原理
数字电路实现FSK调制器的原理框图如图17-1所示。由伪随机码控制计数器产生频率交替变换的FSK信号。FSK解调采用锁相环法,具体参考FSK调制解调实验1。
图17-1 FSK调制原理框图
四、实验内容及步骤
1、在MAXPLUSⅡ设计平台下进行电路设计
FSK调制器数字电路如图17-2所示。由三个模块:分频器d2000,伪随机
码发生器nrz,计数器74193组成。其中,分频器d2000的内部电路如图17-3所示,由三块分频计数芯片7490构成,可以实现2000、1000、500、100分
频。本实验中采用500分频。
图17-2 FSK调制器数字电路
图17-3 分频器d2000电路
FPGA引脚定义:
CLK 83 脚(高频时钟输入16.9344Mc)
OUT_CP 37 脚(分频时钟)
NRZ 39 脚(内部NRZ信号源)
FSK 54 脚(FSK信号)
2、实验板设置
2.1 FSK调制部分设置
(1) 用跳线短接J20 1-2,将FSK已调信号送到实验板上第二块CD4046 14脚。
(2) 用示波器测试T29为FSK信号。
2.2 FSK解调部分设置
(1) 跳线接通J21的二个跳线,将VCO输出送到鉴相器,鉴相器输出送到环路滤波器。
(2) 跳线短接J22 3(环路滤波器滤波电容选择)。
(3) 用频率计测试T30,调整CC3使VCO频率接近于FSK调制器频率。
(4) 调整W5使锁相环锁定:可观察T31为周期性信号。用示波器测试T32为解调输出。
3、将实验电路.pof文件配置到FPGA芯片
(1)将BYTBLASTER一端连接到计算机并行口,另一端连接到实验板
BYTBLASTER1口。
(2)接通电源。
(3)在MAXPLUSⅡ菜单下选Programmer,然后点击Program开始下载。
(4)用示波器测试FSK调制、解调部分电路各信号
五、实验报告内容要求
1、用数字电路实现FSK调制、解调原理说明
2、画出FSK调制、解调实现原理框图
3、电路调试过程描述及相关测量信号记录和分析