数字电路试题B

《数字电子技术》B 卷

一、填空题(每空1分，共20分)

1.(271.58)10=(____ _____)2=(__ ___)16=(_ ___)8

2.用组合电路构成多位二进制数加法器有_________和____ _二种类型。

3.描述时序电路的逻辑表达式为________ _、_____ 和驱动方程。

4.要把模拟量转化成数字量一般要经过四个步骤，分别称为_______、_______、_______、_______。

5.逻辑函数F=A+A B 可化简为________。

6.________是触发器接收输入信号之前所处的状态。

7.CMOS 的最基本的逻辑单元是由________和_________按照互补对称形式连接起来构成的。 8.电源电压为+18V 的555定时器，接成施密特触发器，则该触发器的正向阀值电位V +及负向阀值电位V -分别为___ _, _ _。 9. 逻辑函数B A AB F

+=的反函数F =_____ ,对偶式'F =_ 。

10.不会出现的变量取值所对应的______ _叫做约束项。 二、单项选择题(每小题3分，共30分)

1．D/A 转换器的主要参数有精确度、转换时间和( )

A. 输入电阻

B.分辨率

C.输出电阻

D.参考电压 2. 若ABCDEF 为最小项，则它有逻辑相邻项个数为( )

A. 6

B. 62

C. 26

D. 12 3. F(A ，B ，C)的任意两个最小项之积=( )。 A. 0 B. 1 C. ABC D. ABC

4. 设集成十进制加法计数器的初态为Q 4Q 3Q 2Q 1=1001，则经过5个CP 脉冲以后计数器的状态为( )

A. 0100

B. 0000

C.0101

D.1001

5. 七段显示译码器的输出Ya ～Yg 为0110000时可显示数( )。 A. 9 B. 5 C. 2 D. 1

6. R-S 型触发器不具有( )功能。

A. 保持

B. 翻转

C. 置1

D. 置0

7. 哪种器件中存储的信息在掉电以后即丢失( )

A. EPROM

B.静态RAM

C.EEPROM

D.PAL

8. A+ 0·A + 1·A=( )。

A. 0

B. 1

C. A

D. A

9. 多谐振荡器与单稳态触发器的区别之一是( )

A.前者有2个稳态，后者只有1个稳态

B.前者没有稳态，后者有2个稳态

C.前者没有稳态，后者只有1个稳态

D.两者均只有1个稳态，但后者的稳态需要一定的外界信号维持

10. 如果将TTL与非门使用，则多余输入端应（）

A.全部接高电平

B.部分接高电平，部分接地

C. 全部接地

D. 部分接地，部分悬空

三、(10分)已知F(A、B、C、D)=∑m（0，1，2，3，6，7，14，15），用卡诺图将其化简为最简与或表达式，并用适当的门电路实现其逻辑功能。

图（a）图（b）

数字电路设计试题湖南大学版

10、时序电路按(输出与现态和输入的关系)可分为：Mealy型和Moore型 二、判断题（下列各题，你认为正确的，请在题末的括号内打“√”，错的打“×”，并更正。每小题2分，共10分） 1、如果逻辑函数表达式在一定条件下可变成X+X‘或者X X’的形式，则该函数表达式可能产生冒险。（√） 2、本质冒险产生的原因：经过激励逻辑和反馈通路的传播延迟的最小值大于通过“输入逻辑”的最大定时偏移。（√） 3、CMOS反向门比非反向门所用的晶体管要少。（√）

4、如果竞争的结果导致电路最终进入同一稳定总态，则称为临界竞争。（×） 5、门电路的扇出是表示输出电压与输入电压之间的关系。（×） 门电路所具有的输入端的数目称为扇入。 扇出是指该门电路在不超过其最坏情况负载规格下能驱动的输出端个数。 三、简答题（每题5分，共10分） 1、请列出3种“曾经是模拟的”现在却“已经成为数字的”系统，并简述为什么会有这种转变。 2、采用CMOS晶体管实现的“与非门”和“或非门”，哪个速度快？为什么？ 四、应用题（共70分） 1、已知接收端收到的汉明码码字a7a6a5a4a3a2a1=1100010，问在最多一位错的情况下发送端发送的码字是什么？（5分） 答：第三位出错，应该是1100110 2、用卡诺图化简下列函数：（5分） 3、旅客列车分为特快A，直快B和慢车C，它们的优先顺序为：特快、直快、慢车。同一时间内，只能有一趟列车从车站开出，即只能给出一个开车信号，试设计满足上述要求的开车信号控制电路。（10分） （1）列出真值表（5分） （2）写出最简的输出逻辑表达式（5分） 4、运用一个MSI器件实现余3码向8421BCD码的转换。（10分） 5、运用“圈到圈”逻辑设计思想，采用74X138译码器和适当的逻辑门设计一个1位十进制数2421码的奇偶位产生电路（假定采用奇检验）。（10分） 注：此题中用的不熟74138。我们在做时要用两个74138级联。详见教材P274 6、分析下图所示的时钟同步状态机（状态Q1Q2=00 ~ 11使用状态名A ~ D）。（10分） 1）作出状态/输出表（5分）。 2）说明它是Mealy机还是Moore机（2分） 3）说明这个电路能对何种输入序列进行检测。（3分） 答案没有找到。同类型题7.12 7、作“0101”序列检测器的Mealy型状态表和Moore型状态表。凡收到输入序列为“0101”时，输出为1；并规定检测的“0101”序列不重叠。典型输入输出序列如下：（10分）

《数字电路》期末模拟试题及答案

- 1 - 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1=；Y 2 ＝ ；Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿ c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 B 2 B V CC Y 1

数字电子技术试题及答案(题库)

《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。

12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。

中南大学数字电子技术基础期末考试试卷(四套附答案)

中南大学信息院《数字电子技术基础》 期终考试试题（110分钟）（第一套） 一、填空题：（每空1分，共15分） 1. 逻辑函数Y = AB-^C的两种标准形式分别为 （）、（）。 2. 将2004个“1 ”异或起来得到的结果是（）。 3. 半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4. 8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则 输出电压为（）v；当输入为10001000,则输出电压为（）V。 5. 就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰 能力强，（）的转换速度快。 6. 由555定时器构成的三种电路中，（）和（）是脉冲 的整形电路。 7. 与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用 了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方 便灵活。 二、根据要求作题：（共15分） 1. 将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门” 来实现。 2. 图1、2中电路均由CMOS门电路构成，写出P、Q的表达式，并画出对应A、B、C的 P、Q波形。

A B C p 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000-111连续变化时，Y的波形图; 3）说明电路的逻辑功能。

四、设计“一位十进制数”的四舍五入电路（采用8421 BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图o （15分） 五、已知电路及CP. A的波形如图4（a）（b）所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分）

数字电子技术期末复习题库及答案完整版

数字电子技术期末复习 题库及答案 HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】

第1单元能力训练检测题 一、填空题 1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑 关系的数学工具称为逻辑代数。 2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。 3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。在逻辑关系中，最基本的关系是与逻辑、或逻辑和 非逻辑。 4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的 权不同。十进制计数各位的基数是10，位权是10的幂。 5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。 6、进位计数制是表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，均采用按位权展开求和的方法。 7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用 乘2取整法。 8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换 的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。 9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和 非非律。 10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。 13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。 14、在化简的过程中，约束项可以根据需要看作1或0。 二、判断正误题 1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。（对） 2、异或函数与同或函数在逻辑上互为反函数。 （对） 3、8421BCD码、2421BCD码和余3码都属于有权码。 （错） 4、二进制计数中各位的基是2，不同数位的权是2的幂。 （对）

《数字电路实验讲义》word版

数字电路实验讲义 课题：实验一门电路逻辑功能及测试课型：验证性实验 教学目标：熟悉门电路逻辑功能，熟悉数字电路实验箱及示波器使用方法 重点：熟悉门电路逻辑功能。 难点：用与非门组成其它门电路 教学手段、方法：演示及讲授 实验仪器： 1、示波器； 2、实验用元器件 74LS00 二输入端四与非门 2 片 74LS20 四输入端双与非门 1 片 74LS86 二输入端四异或门 1 片 74LS04 六反相器 1 片 实验内容： 1、测试门电路逻辑功能 （1）选用双四输入与非门74LS20 一只，插入面包板（注意集成电路应摆正放平），按图1.1接线，输入端接S1～S4(实验箱左下角的逻辑电平开关的输出插口)，输出端接实验箱上方的LED 电平指示二极管输入插口D1～D8 中的任意一个。 （2）将逻辑电平开关按表1.1 状态转换，测出输出逻辑状态值及电压值填表。

2、逻辑电路的逻辑关系 （1）用74LS00 双输入四与非门电路，按图1.2、图1.3 接线，将输入输出逻辑关系分别填入表1.2，表1.3 中。 （2）写出两个电路的逻辑表达式。 3、利用与非门控制输出 用一片74LS00 按图1.4 接线。S 分别接高、低电平开关，用示波器观察S 对输出脉冲的控制作用。 4、用与非门组成其它门电路并测试验证。 （1）组成或非门：

用一片二输入端四与非门组成或非门B = =，画出电路图，测试并填 + Y? A B A 表1.4。 （2）组成异或门： ①将异或门表达式转化为与非门表达式； ②画出逻辑电路图； ③测试并填表1.5。 5、异或门逻辑功能测试 （1）选二输入四异或门电路74LS86，按图1.5 接线，输入端1、2、4、5 接电平开关输出插口，输出端A、B、Y 接电平显示发光二极管。 （2）将电平开关按表1.6 的状态转换，将结果填入表中。

数字电路试卷及答案

一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是 二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1

大学数字电路与逻辑设计考试试题资料

审核人： 试卷分类（A 卷或B 卷） B 学期： 2010 至 2011 学年度 第 一 学期 课程： 数字电路与逻辑设计 课程代号： 005A1080 使用班级： 信息工程学院08级 姓名： 学号： 一、基本题（30 1. 用公式法化简函数C B C A C B A Y ++??=1（5分） 答案：C B A B A C C B C A C B A Y +)+?(=++??=1（1分）=C B A B C +)+(（1分） =C B A C B C ++?（1分） =)++(B A B C （1分）=C （1分） 2. 试用卡诺图法将下面逻辑函数化成最简与－或式。（必须画出卡诺图，圈“1”，8分） ∑ ∑)13,12,11,10,8 ,7,4,2(+15,14,9,6,10(= 2d m Y ）， 答案： C B BC Y ?+=2 3. 已知7400为四个2输入与非门，其20=OL I ，1=OH I ，2=IL I ，μA 50=IH I ，计算7400最多可驱动几个同类门。（6分） 答案：IL OL ≥I N I L ，(2分)；IH H OH 2≥I N I ，（2分）；故10=H N （2分） 4. 画出图1.1所示D 触发器对应、、D 的Q 端波形。（4分） 答案： 5. 8位数模转换器0832构成的电路如图1.2所示。（1）写出输出电压O v 的计算公式；（2）若输入数 AB CD 00011110 1000 11 01 1 1 1111 × ×××× ×××1.1图Q PR PR (a)

字量为100000时，输出模拟电压O v 为3.6V ，计算输入数字量为10101000时，输出电压时多少?（7分） 答案：（1）=O v -（3分） （2）=6.3-78 REF 2×2 V ； =REF V -7.2V （2分） 输入数字量为10101000时， =O v -V 725.4=)2+2+2(2 2.73578 （2分） 二（10分）、 图2 （a ）由集成3线-8线译码器74138构成的逻辑电路，试分析其逻辑功能。要求：（1）写出输出端的逻辑表达式；（2）写出输出和输入真值表；（3）说明电路的作用。74138的功能表如图（b ）所示。 答案：（1）74211+++=m m m m Y （2分） 76532+++=m m m m Y （2分） （2）（4分） （3）此电路为全加器。（2分） 三、（14分） 集成8选1数据选择器74151的逻辑符号如图3所示，试用74151和逻辑门实现下面逻辑函数： ∑ 14,13,9,7,3,10(= ),,,(2），m D C B A Y 要求：（1）确定地址输入；（2）写出数据输入端方程；（3）画出实现电路连线图。 答案：（1）设A A =2，B A =1，C A =0（3分） （2）D ABC D C AB D C B A BCD A CD B A D C B A D C B A D C B A Y ++?++?+??+???=),,,(2 D m D m D m D m D m D m D m ?+?+?+?+?+?+?=7643100（3分） V O v 2 .1图 G 1G 2A G 2B 1X +10X 11 0的功能表138HC 74i Y i m 的最小项组合、、为注：012i A A A m 2 图(a) (b)A B Y 10000001111110000000C 11 1111 111Y 200 00 11 11001 输 入输 出

数字电子技术期末试题库

【数字电子技术】【试题库】 一、填空题 1.电子电路中的信号可分为两大类，即模拟信号和。 2.数字信号是时间上和上都不连续的信号。 3.十进制数176转换成二进制数为。 4.二进制数11010011转换成十进制数为。 5.所谓二-十进制编码，就是用若干位二进制码元按一定的规律排列起来表示十进制数的过程，也称为码。 6.目前，国际最通用的处理字母、专用符号和文字的二进制代码就是美国标准信息交换码，即码。 ?+?=。 7.二进制数的逻辑运算0111 8. 二进制数的逻辑运算11=。 ⊕=。 9. 二进制数的逻辑运算11 +?=。 10.利用逻辑代数公式，对右式进行化简，A A B ++?=。 11.利用逻辑代数公式，对右式进行化简，A B A B 12.逻辑代数的三条重要规则分别是代入规则、反演规则和。 13.由n个逻辑变量组成的不同最小项个数为个。 14.由n个变量组成的“与或”逻辑表达式，若其中每一项均是关于n个逻辑变量的最小项，则称这一表达式为。 15.利用卡诺图求解最简逻辑表达式时，需要画方格圈，其中有三条要求：将2n个值为1的方格划为一个方格圈，方格圈的数量应（越少/越多）越好，方格圈所含的方格数应（越少/越多）越好。 16.三极管作为开关元件，通常工作在截止区和。 17.集成门电路主要有TTL门电路和。 18.三态门电路的输出有高电平、低电平和共3种状态。 19.TTL集成门电路是由半导体构成的，由于它工作速度快，带负载和抗干扰能力强，因而在数字电路中应该广泛。 20.根据逻辑功能的不同特点，数字逻辑电路可以分为两大类：组合逻辑电路和。 21.在组合逻辑电路中，当输入信号改变状态时，输出端可能出现干扰脉冲，从而导致逻辑电路产生错误输出的现象，称为。 22.触发器有两种稳定状态，即0状态和。 23.RS触发器由两个门电路首尾相连构成。 24.为了避免基本RS触发器输出存在不确定的情况，对其输入端设置了相应的约束条件是。

数字电路实验问答题

实验一 （2）如何用万用表测量数字集成电路的好坏? 数字集成电路损坏分为两种情况，一种是彻底不能工作；另一种是工作不稳定，可靠性非常低。 用万用表主要测量其阻抗值，可以拿一只好的相同的IC比较，测试管脚到地的阻抗值；另外就是放到具体的电路中加上适当的电压测试各个管脚的电压或电平值；数字IC的范围非常广，拿一只单片机来讲，要判断其工作问题，还要用到示波器观察数据收发期间对应管脚上高低电平的变化，对于其他数字IC，可以测试并对应真值表来比较。由于IC应用不同，并没有一个归一化的方法，只有通过不断实践来完成整个电路的调试了。 （3）如何用示波器确定输入信号是直流还是交流? 答案一：示波器有交流输入和直流输入的转化按钮，如果选中直流按钮，测得的就是直流和交流的叠加信号（如果有交流信号）；选中交流按钮，只能测得交流信号（不管信号是否有直流成分）。 如果用直流档和交流档测得的信号完全相同，则说明信号只有交流成分；若果直流档有信号，交流档测不到信号则说明只有直流成分没有交流成分；交直流都测得信号灯信号形状不同，则说明信号同时存在交直流成分。 答案二：先把示波器的“AC-GND-DC”置于GND位置，把参考点选在中间位置，再把“AC-GND-DC”置于DC位置，再进行测试，如果波形是在参考点中心线的上方或下方，那就是直流；如果在参考点中心线的上方和下方都有波形显示，那就是交流。特别提示：直流不一定就是直线， （4）如何用示波器测量电流信号? 使被测电流通过一个电阻(叫取样电阻)，适当选取电阻值，使被测电流信号在该电阻上的压降达数十至数百毫伏，并使毫伏数，与电流值有便于运算的比例关系，之后，用示波器测量该电阻上的压降即可。 实验三 （2）与非门中多余端如何处理?

大学数字电路与逻辑设计考试试题资料

审核人： 试卷分类（A 卷或B 卷） B 学期： 2010 至 2011 学年度 第 一 学期 课程： 数字电路与逻辑设计 课程代号： 005A1080 使用班级： 信息工程学院08级 姓名： 学号： 一、基本题（30 1. 用公式法化简函数B A B A Y ++??=1（5分） 答案：C B A A C C B C A C A Y +)+?(=++??=1（1分）=C B A C +) +(（1分） =C B A C B C ++?（1分） =)++(B A B C （1分）=C （1分） 2. 试用卡诺图法将下面逻辑函数化成最简与－或式。（必须画出卡诺图，圈“1”，8分） ∑ ∑)13,12,11,10,8 ,7,4,2(+15,14,9,6,10(= 2d m Y ）， 答案： C B BC Y ?+=2 3. 已知74LS00为四个2输入与非门，其20=OL I mA ，1=OH I mA ，2=IL I mA ，μA 50=IH I ，计算74LS00最多可驱动几个同类门。（6分） 答案：IL OL ≥I N I L ，10=≤ IL OL L I I N (2分)；IH H OH 2≥I N I ，10=2≤IH OH H I I N （2分）；故10=H N （2分） 4. 画出图1.1所示D 触发器对应CLK 、、D 的Q 端波形。（4分） 答案： AB CD 00011110 1000 11 01 1 1 1111 × ×××× ×××1.1图(a)

字量为100000时，输出模拟电压O v 为3.6V ，计算输入数字量为10101000时，输出电压时多少?（7分） 答案：（1）=O v -i i i D V 22 ∑ 7 8 REF （3分） （2）=6.3-7 8 REF 2×2V ； =REF V -7.2V （2分） 输入数字量为10101000时， =O v -V 725.4=)2+2+2(2 2 .73578（2分） 二（10分）、 图2（ a ）由集成3线-8线译码器74HC138构成的逻辑电路，试分析其逻辑功能。要求：（1）写出输出端的逻辑表达式；（2）写出输出和输入真值表；（3）说明电路的作用。74HC138的功能表如图（ b ）所示。 答案：（1）74211+++=m m m m Y （2分） 76532+++=m m m m Y （2分） （2）（4分） （3）此电路为全加器。（2分） 三、（14分） 集成8选1数据选择器74HC151的逻辑符号如图3所示，试用74HC151和逻辑门实现下面逻辑函数： ∑ 14,13,9,7,3,10(= ),,,(2），m D C B A Y 要求：（1）确定地址输入；（2）写出数据输入端方程；（3）画出实现电路连线图。 答案：（1）设A A =2，B A =1，C A =0（3分） （2）D ABC D C AB D C B A BCD A CD B A D C B A D C B A D C B A Y ++?++?+??+???=),,,(2 V O v 2 .1图 Y G 1G 2A G 2B 1X +10X 11 0的功能表138HC 74i Y i m 的最小项组合、、为注：012i A A A m 2 图(a)(b)A B Y 10000001111110000000C 11 1111111Y 200 00 11 11001输 入 输 出

数字电路实验考试参考题目

数字电路实验考试参考题目 1.请采用两种方法（分别用与非门器件和数据选择器）设计一个三人表决器。 2.请采用两种方法（分别用与非门器件和数据选择器）设计一个四人表决器。 3.采用数据选择器（74LS151）设计完成下列逻辑函数： F1=A BC+A B D+B C D+AC D； F2=ABC+BCD+ACD+ABD 4.利用JK触发器设计一个异步四进制计数器（可采用74LS73），并用示波器观测电路输 入、输出波形。 5.设计一个模21的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 6.设计一个模22的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 7.设计一个模23的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 8.设计一个模24的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 9.设计一个模25的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 10.设计一个模20的计数器（可采用74LS390或74LS192等），用发光二极管观察电路的 所有有效计数状态；并用示波器观测计数器的输入输出端波形。 11.采用移位寄存器设计一个具有自启动功能的四位环形计数器，记录电路所有状态（包括 由偏离态进入有效循环的过程），并画出状态转移图。 12.设计一个具有自启动功能的、有效状态分别为1000，0100，0010，0001的四位右移环 形计数器。 13.设计一个具有自启动功能的、有效状态分别为0001，0010，0100，1000的四位左移环 形计数器。 14.设计一个具有自启动功能的、有效状态分别为1110，1101，1011，0111的四位左移环 形计数器。 15.设计一个具有自启动功能的、有效状态分别为1110，0111，1011，1101的四位右移环 形计数器。 16.设计一个具有自启动功能的、有效状态分别为1100，1001，0011，0110的四位左移环 形计数器。 17.设计一个具有自启动功能的、有效状态分别为1100，0110，0011，1001的四位右移环 形计数器。 18.采用2MHZ的晶体振荡器、与非门、电阻等器件设计一个晶体稳频多谐振荡电路，经 分频后，电路输出脉冲信号频率为1MHZ。 19.采用555定时器设计电路，要求输出一个频率为1KHZ的脉冲信号，并用示波器观测电 路输出波形。 20.采用大规模集成存储器、编程器、计数器等元件和设备，设计完成一个八路彩灯控制电 路。 （可能还有小范围调整，请大家继续关注网站通知）

数字电子技术试题库

数 字 电 子 技 术 2011年7月23日星期六

1 1 : 对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（）。 (2分） A:0 B:1 C:Q' D:不确定 您选择的答案: 正确答案： A 知识点：JK触发器的特性为：J=1， K=1时，Q状态为翻转，即Q= Q’ -------------------------------------------------------------------- 2 : 已知Y=A+AB′+A′B,下列结果中正确的是（） (2分） A:Y=A B:Y=B C:Y=A+B D:Y=A′+B′ 您选择的答案: 正确答案： C 知识点：利用公式A+AB′=A和A+A′B=A+B进行化简 -------------------------------------------------------------------- 3 : (1001111)2的等值十进制数是（） (2分） A:97 B:15.14 C:83 D:79 您选择的答案: 正确答案： D 知识点：把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。 -------------------------------------------------------------------- 4 : 图中为CMOS门电路，其输出为（）状态 (2分） A:高电平 B:低电平 C:高阻态 D:不确定 您选择的答案: 正确答案： A 知识点：对于CMOS门电路，输入端接负载时，输入电平不变 -------------------------------------------------------------------- 5 : 四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（） (2分） A:A1′A0′D0+ A1′A0D1+ A1A0′D2+ A1A0D3 B:A1′A0′D0

清华大学数字电路汇总题库

清华大学数字电路题库 一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ）

B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A +

《数字电路》期末模拟试题及答案 3

1. 当PN 结外加正向电压时，PN 结中的多子＿＿＿＿＿＿形成较大的正向电流。 2. NPN 型晶体三极管工作在饱和状态时，其发射结和集电结的外加电压分别处于＿＿＿ ＿＿＿偏置和＿＿＿＿＿＿＿偏置。 3. 逻辑变量的异或表达式为：_____________________B A =⊕。 4. 二进制数A=1011010；B=10111，则A -B=＿＿＿＿＿＿＿。 5. 组合电路没有＿＿＿＿＿＿功能，因此，它是由＿＿＿＿＿＿组成。 6. 同步RS 触发器的特性方程为：Q n+1 =＿＿＿＿＿＿,其约束方程为：＿＿＿＿＿＿。 7. 将BCD 码翻译成十个对应输出信号的电路称为＿＿＿＿＿＿＿＿，它有＿＿＿个输入 端，＿＿＿＿输出端。 8. 下图所示电路中，Y 1 Y 3 ＝＿＿＿＿＿＿。 1. 四个触发器组成的环行计数器最多有＿＿＿＿个有效状态。 A.4 B. 6 C. 8 D. 16 2. 逻辑函数D C B A F +=，其对偶函数F * 为＿＿＿＿＿＿＿＿。 A ．()()D C B A ++ B. ()()D C B A ++ C. ()()D C B A ++ 3. 用8421码表示的十进制数65，可以写成＿＿＿＿＿＿。 A ．65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2 4. 用卡诺图化简逻辑函数时，若每个方格群尽可能选大，则在化简后的最简表达式 中 。 A ．与项的个数少 B . 每个与项中含有的变量个数少 C . 化简结果具有唯一性 A 1 A B 3

5. 已知某电路的真值表如下，该电路的逻辑表达式为 。 A ．C Y = B . AB C Y = C ．C AB Y += D ．C C B Y += 化简下列逻辑函数，写出最简与或表达式: 1． 证明等式:AB B A B A B A +?=+ 2． Y 2＝Σm （0，1，2，3，4，5，8，10，11，12） 3． Y 3＝ABC C AB C B A C B A + ++? 分析设计题: 1．双四选一数据选择器如图所示，其功能表达式如下。现要实现八选一数据选择器的功能（地址信号为 A 2A 1A 0，数据输入端信号为 D 7 ~ D 0 ） ，请画出电路连接图。 1A A A A D Y =(2D Y =( ２．TTL

数字电路实验

实验2 组合逻辑电路（半加器全加器及逻辑运算） 一、实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制数的运算规律。 二、实验仪器及材料 1.Dais或XK实验仪一台 2.万用表一台 3.器件：74LS00 三输入端四与非门3片 74LS86 三输入端四与或门1片 74LS55 四输入端双与或门1片 三、预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门和异或门构成的半加器、全加器的工作原理。 3.学习二进制数的运算。 四、实验内容 1.组合逻辑电路功能测试。 图2－1 ⑴用2片74LS00组成图2－1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。 ⑵图中A、B、C接电平开关，Y1、Y2接发光管显示。 ⑶按表2－1要求，改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。 ⑷将运算结果与实验比较。

2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。 根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2－2。 图2－2 ⑴在实验仪上用异或门和与门接成以上电路。A、B接电平开关S，Y、Z接电平显示。 ⑵按表2－2要求改变A、B状态，填表。 3.测试全加器的逻辑功能。 ⑴写出图2－3电路的逻辑表达式。 ⑵根据逻辑表达式列真值表。 ⑶根据真值表画逻辑函数SiCi的卡诺图。 图2－3 ⑷填写表2－3各点状态。

⑸按原理图选择与非门并接线进行测试，将测试结果记入表2－4，并与上表进行比较看逻辑功能是否一致。 4.测试用异或、与或和非门组成的全加器的逻辑功能。 全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或门和一个非门实现。 ⑴画出用异或门、与或非门和与门实现全加器的逻辑电路图,写出逻辑表达式。 ⑵找出异或门、与或非门和与门器件，按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。 ⑶当输入端Ai、Bi、Ci－1为下列情况时，用万用表测量Si和Ci的电位并将其转为逻辑状态填入表2－5。 五、实验报告 1.整理实验数据、图表并对实验结果进行分析讨论。 2.总结组合逻辑电路的分析方法。 实验3 触发器 一、实验目的 1．熟悉并掌握R－S、D、J－K触发器的构成，工作原理和功能测试方法。 2．学会正确使用触发器集成芯片。 3．了解不同逻辑功能FF相互转换的方法。 二、实验仪器及材料 1．双踪示波器一台 2．Dais或XK实验仪一台 3．器件74LS00 二输入端四与非门1片 74LS74 双D触发器1片 74LS112 双J-K触发器1片 二、实验内容

数字电子技术试卷试题答案汇总(完整版)

数字电子技术试卷试题答案汇总(完整版)

数字电子技术基础试卷试题答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是 ， ， 。 2、逻辑代数中三个基本运算规 则 ， ， 。 3、逻辑函数的化简有 ， 两种方法。 4、A+B+C= 。 5、TTL 与非门的u I ≤U OFF 时，与非门 ，输出 ，u I ≥U ON 时，与 非门 ，输出 。 6、组合逻辑电路没有 功能。 7、竞争冒险的判断方法 ， 。 8、触发器它有 稳态。主从RS 触发器的特性方 程 ， 主从JK 触发器的特性方程 ，D 触发器的特性方 程 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说法正确的是 （ ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。 6、下列说法正确的是 （ ） A 、同步触发器没有空翻现象 B 、同步触发器能用于组成计数器、移位寄存器。 C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ ） A 、异步计数器的计数脉冲只加到部分触发器上 B 、异步计数器的计数脉冲 同时加到所有触发器上 C 、异步计数器不需要计数脉冲的控制 8、下列说法是正确的是 （ ）

数字电路期末试题及答案(绝密)

《数字电子技术基础》期终考试试题（110分钟）一、填空题：（每空1分，共15分） 1．逻辑函数Y A B C =+的两种标准形式分别为 （）、（）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。 7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门” 来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、 B、C的P、Q波形。

三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。 四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分）

东南大学数字电路实验考试——教务考试监考装置

数字电路期末考题二 一、教务处需要一考试监考装置：设定每场考试为2小时，假设一个时钟周期是10分钟，用两个数码管分别显示分钟的十位和小时的个位。当到半小时的时候，红灯亮持续10分钟后灭，提醒监考老师没来的考生不得入场，在场的考生可以交卷离开。当到1小时50分时，黄灯亮持续10分钟后灭，提醒监考老师考试时间将到，准备收卷。 要求： 1．简单写出设计过程，画出逻辑电路图（30分） 2．根据设计搭试电路（15分） 3．用单脉冲验证电路（由老师检查）（25分） 4．用双踪示波器或者逻辑分析仪观察并分别绘出输入时钟和分钟十位输出时的Q m2、Q m1、Q m0输出波形。（10分） 二、简答 几个三态门的输出端是否允许短接？有无条件限制，应注意什么问题？ OC门的输出端是否允许短接，结果是什么？（20分） 页脚内容1

数字电路期末考题四（答案及评分标准） 1．简单写出设计过程，画出逻辑电路图（30分） 由题意，设时钟脉冲的周期为10分钟，则分钟部分可设计成模6计数器，整个监考装置是模12计数器，其功能见下表 页脚内容2

80001000100 90001001000 100001001100 110001010000 120001010101 130000000000逻辑电路图： 页脚内容3

评分：a、设计过程15分 b、逻辑电路图15分 2．电路接线符合基本规范，电源连接正确（15分）； 3．用单脉冲验证电路（由老师检查）（25分） 4．波形记录符合规范（波形应注意相位对齐，并至少画满一个周期，方波的边沿一定要画出）：波形描述正确且相位对齐8分（每个波形2分）方波边沿画出2分 CLK Qm2 Qm1 Qm0 二、简答题： 几个三态门的输出端允许短接，但有条件限制，不能同时有两个或两个以上三态门的控制端处于使能状态。(10分) OC门的输出端允许短接，但要在输出端接一个合适的上拉电阻和电源才能正常工作，结果是将各个OC门的输出相与。（10分） 页脚内容4