什么是AMBA片上总线

什么是AMBA片上总线

[ 2006-6-26 15:14:32 | By: MCUBLOG ]

随着深亚微米工艺技术日益成熟，集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法，发展到基于IP复用的设计方法，并在SOC设计中得到了广泛应用。在基于IP复用的SoC设计中，片上总线设计是最关键的问题。为此，业界出现了很多片上总线标准。其中，由ARM公司推出的AMBA片上总线受到了广大IP开发商和SoC系统集成者的青睐，已成为一种流行的工业标准片上结构。AMBA规范主要包括了AHB(Advanced High performance Bus)

系统总线和APB(Advanced Peripheral Bus)外围总线。

AMBA片上总线

AMBA 2.0规范包括四个部分：AHB、ASB、APB和Test Methodology。AHB的相互连接采用了传统的带有主模块和从模块的共享总线，接口与互连功能分离，这对芯片上模块之间的互连具有重要意义。AMBA已不仅是一种总线，更是一种带有接口模块的互连体系。下面将简要介绍比较重要的AHB和APB总线。

APB总线介绍

基于AMBA的片上系统

一个典型的基于AMBA总线的系统框图如图３所示。

大多数挂在总线上的模块(包括处理器)只是单一属性的功能模块：主模块或者从模块。主模块是向从模块发出读写操作的模块，如CPU，DSP等；从模块是接受命令并做出反应的模块，如片上的RAM，AHB／APB 桥等。另外，还有一些模块同时具有两种属性，例如直接存储器存取(DMA)在被编程时是从模块，但在系统读传输数据时必须是主模块。如果总线上存在多个主模块，就需要仲裁器来决定如何控制各种主模块对总线的访问。虽然仲裁规范是AMBA总线规范中的一部分，但具体使用的算法由RTL设计工程师决定，其中两个最常用的算法是固定优先级算法和循环制算法。AHB总线上最多可以有16个主模块和任意多个从模块，如果主模块数目大于16，则需再加一层结构(具体参阅ARM 公司推出的Multi-layer AHB规范)。APB 桥既是APB总线上唯一的主模块，也是AHB系统总线上的从模块。其主要功能是锁存来自AHB系统总线的地址、数据和控制信号，并提供二级译码以产生APB外围设备的选择信号，从而实现AHB协议到APB协议的转换。

=========================================================== ======

=========================================================== ======

AHB简介

AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接，作为SoC 的片上系统总线，它包括以下一些特性：单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器；可配置32位~128位总线宽度；支持字节、半字节和字的传输。AHB 系统由主模块、从模块和基础结构(Infrastructure)3部分组成，整个AHB总线上的传输都由主模块发出，由从模块负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummy Slave)、虚拟主模块(dummy Master)所组成。其互连结构如图1所示。

500){this.resized=true;this.style.width=500;}" border=0>

=========================================================== ======

=========================================================== ======

APB简介

APB主要用于低带宽的周边外设之间的连接，例如UART、1284等，它的总线架构不像AHB支持多个主模块，在APB里面唯一的主模块就是APB 桥。

其特性包括：两个时钟周期传输；无需等待周期和回应信号；控制逻辑简单，只有四个控制信号。APB上的传输可以用如图２所示的状态图来说明。

500){this.resized=true;this.style.width=500;}" border=0>

1)系统初始化为IDLE状态，此时没有传输操作，也没有选中任何从模块。

2)当有传输要进行时，PSELx＝1，PENABLE＝0，系统进入SETUP状态，并只会在SETUP 状态停留一个周期。当PCLK的下一个上升沿时到来时，系统进入ENABLE 状态。

3)系统进入ENABLE状态时，维持之前在SETUP 状态的PADDR、PSEL、PWRITE不变，并将PENABLE置为1。传输也只会在ENABLE状态维持一个周期，在经过SETUP与ENABLE 状态之后就已完成。之后如果没有传输要进行，就进入IDLE状态等待；如果有连续的传输，则进入SETUP状态。

第2章习题分析解析

第二章习题 一、判断题 1．计算机的性能指标完全由CPU决定。 2．RAM中的信息在计算机断电后会全部丢失。 3．存储地址是存储器存储单元的编号，CPU要存取某个存储单元的信息，一定要知道这个存储单元的地址。 4．通常把计算机的运算器、控制器及内存储器称为主机。 5．由于硬盘的外部传输速率要小于内部传输速率，所以外部传输速率的高低是评价一个硬盘整体性能的决定性因素。 6．存储容量是数码相机的一项重要性能，不论拍摄质量如何，存储容量大的数码相机可拍摄的相片数量肯定比存储容量小的相机多。 7．计算机硬件从逻辑上讲包括CPU、内存储器、外存储器、输入设备和输出设备等，它们通过系统总线互相连接。 8．PC机主板上有一个集成电路芯片是CMOS存储器，主要存放着计算机硬件工作时所设置的一些参数，这个存储器是非易失性存储器。 9．CD-R光盘是一种能够多次读出和反复修改已写入数据的光盘。 10．计算机的性能主要由CPU决定，CPU的运算速度又与CPU的工作频率密切相关。因此，主频为2GHz Pentium4作为CPU的一台PC机，比使用主频为1GHz Pentium4作为CPU 的PC机速度高一倍。 11．PC机的主板上有电池，它的作用是在计算机断电后，给CMOS芯片供电，保持该芯片中的信息不丢失。 12．大部分数码相机采用CCD成像芯片，芯片中像素越多，可拍摄的图像最高分辨率（清晰度）就越高。 13．计算机中总线的重要指标之一是带宽，它指的是总线中数据线的宽度，用二进位数目来表示（如16位，32位总线）。 14．计算机常用的输入设备为键盘、鼠标，常用的输出设备有显示器、打印机。 15．目前市场上有些PC机的主板已经集成了许多扩充卡（如声卡、以太网卡、显示卡）的功能，因此不再需要插接相应的适配卡。 16．I/O操作的启动需要CPU通过指令进行控制。 17．为了提高CPU访问硬盘的工作效率，硬盘通过将数据存储在一个比其速度快得多的缓冲区来提高与CPU交换的速度，这个区就是高速缓冲区，它是由DRAM芯片构成的。18．在使用输入设备进行输入时，目前还只能输入文字、命令和图像，无法输入声音。19．在使用配置了触摸屏的多媒体计算机时，可不必使用鼠标器。 二、选择题 1．以下设备中不属于输出设备的是_________。 A．打印机B．绘图仪C．扫描仪D．显示器 2．个人计算机使用的键盘中，Shift 键是_________。 A．换档键B．退格键C．空格键D．回车换行键3．目前大多数计算机，就其工作原理而言，基本上采用的是科学家_________提出的设计思想。 A．比尔·盖茨B．冯·诺依曼 C．乔治·布尔D．艾仑·图灵 4．下列说法中错误的是_________。 A．CD-ROM是一种只读存储器但不是内存储器

计算机组成原理第四五章答案

期末试卷（四、五、六章） 一、选择题（每小题1分） 1 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（C ）。 A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式 2 RISC访内指令中，操作数的物理位置一般安排在（ D ）。 A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个通用寄存器 D 两个通用寄存器 3寄存器间接寻址方式中，操作数在（B ）。 A 通用寄存器 B 主存单元 C 程序计数器 D 堆栈 4 机器指令与微指令之间的关系是（A ）。 A 用若干条微指令实现一条机器指令 B 用若干条机器指令实现一条微指令 C 用一条微指令实现一条机器指令 D 用一条机器指令实现一条微指令 5描述多媒体CPU基本概念中，不正确的是（ D ）。 A 多媒体CPU是带有MMX技术的处理器 B MMX是一种多媒体扩展结构 C MMX指令集是一种多指令流多数据流的并行处理指令 D 多媒体CPU是以超标量结构为基础的CISC机器

6 流水线中造成控制相关的原因是执行（ A ）指令而引起。 A 条件转移 B 访内 C 算逻 D 无条件转移 7 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的 是（B ）。 A 采用同步定时协议 B 采用分布式仲裁策略 C 具有自动配置能力 D 适合于低成本的小系统 8 同步控制是（ C ）。 A 只适用于CPU控制的方式 B 只适用于外围设备控制的方式 C 由统一时序信号控制的方式 D 所有指令执行时间都相同的方式 9 描述PCI总线中基本概念不正确的句子是（CD ）。 A PCI总线是一个与处理器无关的高速外围设备 B PCI总线的基本传输机制是猝发式传送 C PCI设备一定是主设备 D 系统中只允许有一条PCI总线 10当前的CPU由（ B ）组成。 A 控制器 B 控制器、运算器、cache C 运算器、主存 D 控制器、ALU、主存 11流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（ D ）。 A 具备同等水平

三种片上总线的分析与比较

三种常用SoC片上总线的分析与比较 作者：李瑞张春元罗莉来源：国防科技大学发表时间：2006-02-22 内容摘要随着集成电路设计技术的发展，在片上系统（SoC）中，越来越多地使用各种功能IP核部件构成系统。总线是这些部件连接的主要方式，目前有数家公司和组织研发了多种面向SoC设计的总线系统。本文介绍SoC中常用的三种片上总线AMBA、Wishbone和Avalon，分析和比较其特性，并针对其不同的特点阐述其使用范围。 引言 嵌入式系统是当今计算机工业发展的一个热点。随着超大规模集成电路的迅速发展，半导体工业进入深亚微米时代，器件特征尺寸越来越小，芯片规模越来越大，可以在单芯片上集成上百万到数亿只晶体管。如此密集的集成度使我们现在能够在一小块芯片上把以前由CPU和若干I/O接口等数块芯片实现的功能集成起来，由单片集成电路构成功能强大的、完整的系统，这就是我们通常所说的片上系统SoC （System on Chip）。由于功能完整，SoC逐渐成为嵌入式系统发展的主流。 相比板上系统，具有许多优点： SoC ①充分利用IP技术，减少产品设计复杂性和开发成本，缩短产品开发的时间； ②单芯片集成电路可以有效地降低系统功耗； ③减少芯片对外引脚数，简化系统加工的复杂性； ④减少外围驱动接口单元及电路板之间的信号传递，加快了数据传输和处理的速度； ⑤内嵌的线路可以减少甚至避免电路板信号传送时所造成的系统信号串扰。 SoC的设计过程中，最具特色的是IP复用技术。即选择所需功能的IP（给出IP定义）核，集成到一个芯片中用。由于IP核的设计千差万别，IP核的连接就成为构造SoC的关键。片上总线（On-Chip Bus，OCB）是实现SoC中IP核连接最常见的技术手段，它以总线方式实现IP核之间数据通信。与板上总线不同，片上总线不用驱动底板上的信号和连接器，使用更简单，速度更快。一个片上总线规范一般需要定义各个模块之间初始化、仲裁、请求传输、响应、发送接收等过程中驱动、时序、策略等关系。 由于片上总线与板上总线应用范围不同，存在着较大的差异，其主要特点如下： ①片上总线要尽可能简单。首先结构要简单，这样可以占用较少的逻辑单元；其次时序要简单，以利于提高总线的速度；第三接口要简单，如此可减少与IP核连接的复杂度。 ②片上总线有较大的灵活性。由于片上系统应用广泛，不同的应用对总线的要求各异，因此片上总线具有较大的灵活性。其一，多数片上总线的数据和地址宽度都可变，如AMBA AHB支持32位~128位数据总线宽度；其二，部分片上总线的互连结构可变，如Wishbone总线支持点到点、数据流、共享总线和交叉开关四种互连方式；其三，部分片上总线的仲裁机制灵活可变，如Wishbone总线的仲裁机制可以完全由用户定制。 ③片上总线要尽可能降低功耗。因此，在实际应用时，总线上各种信号尽量保持不变，并且多采用单向信号线，降低了功耗，同时也简化了时序。上述三种片上总线输入数据线和输出数据线都是分开的，且都没有信号复用现象。 片上总线有两种实现方案，一是选用国际上公开通用的总线结构；二是根据特定领域自主开发片上总线。本文就目前SoC上使用较多的三种片上总线标准——ARM的AMBA、Silicore的Wishbone和Altera的Avalon进行讨论，对三者特性进行分析和比较。 1 AMBA总线 （Advanced Microcontroller Bus Architecture）总线规范是ARM公司设计的一种用于AMBA 高性能嵌入式系统的总线标准。它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统宏单

计算机组成原理习题答案3解析

第3章习题参考答案 1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？ (2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解： (1) 该存储器能存储：字节4M 8 32 220=? (2) 需要 片88 232 28512322192020=??=??K (3) 用512K ?8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。 2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片? (3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解： (1) 共需 条464 1664 226=??M 内存条 (2) 每个内存条内共有 328 464 16=??M M 个芯片 (3) 主存共需多少1288 464 648464226=??=??M M M 个RAM 芯片， 共有4个内存条，故 CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根 地址线用于内存条内部单元的选择。 3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解： (1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448 1632 64=?=??K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位 数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、

微机原理考试试题与答案分析报告

微型计算机原理与接口技术综合测试题一 一、单项选择题(下面题只有一个答案是正确的，选择正确答案填入空白处) 一、单项选择题 1．（1）A （2）B 2．B 3．B 4．D 5．C 6．C 7．（1）C （2）B 8．（1）A （2）C 9．B 10.A 11 B 12 C 13 A 14 C 15 C 16 C 17 B 18 B 19 B 20 C 1．8086CPU通过（A ）控制线来区分是存储器访问，还是I/O访问，当CPU执行IN AL,DX 指令时，该信号线为（B ）电平。 （1） A. M/ B. C. ALE D. N/ (2) A. 高 B. 低 C. ECL D. CMOS 2．n+1位有符号数x的补码表示围为（B ）。 A. －2n < x < 2n B. －2n ≤ x ≤ 2n -1 C. －2n -1 ≤ x ≤ 2n-1 D. －2n < x ≤ 2n 3．若要使寄存器AL中的高4位不变，低4位为0，所用指令为（ B ）。 A. AND AL, 0FH B. AND AL, 0FOH C. OR AL, 0FH D. OR AL 0FOH 4．下列MOV指令中，不正确的指令是（ D ）。 A. MOV AX, BX B. MOV AX, [BX] C. MOV AX, CX D. MOV AX, [CX] 5．中断指令INT 17H的中断服务程序的入口地址放在中断向量表地址（ C ）开始的4个存贮单元。 A. 00017H B. 00068H C. 0005CH D. 0005EH 6．条件转移指令JNE的条件是（ C ）。 A. CF=0 B. CF=1 C. ZF=0 D. ZF=1 7. 在8086/8088 CPU中，一个最基本的总线读写周期由（C ）时钟周期(T状态)组成，在T1状态，CPU往总线上发（B ）信息。 ⑴ A. 1个 B. 2个 C. 4个 D. 6个 ⑵ A. 数据 B . 地址 C. 状态 D. 其它 8. 8086有两种工作模式, 最小模式的特点是（A ）,最大模式的特点是（C ）。 ⑴ A. CPU提供全部控制信号 B. 由编程进行模式设定 C. 不需要8286收发器 D. 需要总线控制器8288 ⑵ A. M/ 引脚可直接引用 B. 由编程进行模式设定 C. 需要总线控制器8288 D. 适用于单一处理机系统 9.在8086微机系统的RAM 存储单元器0000H:002CH开始依次存放23H，0FFH，00H，和0F0H四个字节，该向量对应的中断号是( B )。 A. 0AH B. 0BH C. 0CH D. 0DH 10.真值超出机器数表示围称为溢出,,此时标志寄存器中的( A )位被置位 A. OF B AF C PF D CF 11.8086 系统中存储器地址空间为1M,而在进行I/O读写是,有效的地址线是( B ) A . 高16位 B. 低16位 C. 高8位 D. 低8位 12.8086 CPU中段寄存器用来存放( C ) A. 存储器的物理地址 B. 存储器的逻辑地址 C. 存储器的段基值 D. 存储器的起始地址 13.8259A可编程中断控制器的中断服务寄存器ISR用于( A ) A.记忆正在处理中的中断 B. 存放从外设来的中断请求信号

计算机组成原理简答题分析

问答: 1.什么是大小端对齐 Little-Endian就是低位字节排放在内存的低地址端，高位字节排放在内存的高地址端。 Big-Endian就是高位字节排放在内存的低地址端，低位字节排放在内存的高地址端。 2.什么是指令周期、机器周期和时钟周期？三者有何关系？ 答：指令周期是CPU完成一条指令的时间；机器周期是所有指令执行过程的一个基准时间，机器周期取决于指令的功能及器件的速度；一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的节拍数也可以不等。 3.什么是总线判优？为什么需要总线判优？ 答：总线判优就是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的优先等级顺序确定某个主设备可以占有总线。因为总线传输的特点就是在某一时刻，只允许一个部件向总线发送信息，如果有两个以上的部件同时向总线发送信息，势必导致信号冲突传输无效，故需用判优来解决。 4.什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理答：所谓程序访问的局部性即程序执行时对存储器的访问是不均匀的，这是由于指令和数 据在主存的地址分布不是随机的，而是相对地簇聚。 存储系统的Cache—主存级和主存—辅存级都用到程序访问的局部性原理。 对Cache—主存级而言，把CPU最近期执行的程序放在容量较小、速度较高的Cache中。对主存—辅存级而言，把程序中访问频度高、比较活跃的部分放在主存中，这样既提高了访存的速度又扩大了存储器的容量。 5.指令和数据都存于存储器中，从时间和地址两个角度，说明计算机如何区分它们？解：计算机区分指令和数据有以下2种方法： 通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。 通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。 6.除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种） 提高整机速度的措施。． 针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度； 针对存储器，可以采用多体并行结构提高整机的速度； 针对控制器，可以通过指令流水设计技术提高整机的速度； 针对控制器，可以通过超标量设计技术提高整机的速度； 针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链； 针对I/O系统，可以运用DMA技术不中断现行程序，提高CPU的效率。 7.I/O有哪些编址方式？各有何特点？ 解：常用的I/O编址方式有两种：I/O与内存统一编址和I/O独立编址。 特点：I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O 设备和主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专

《计算机组成原理》典型例题讲解

分析设计计算： 1.CPU 结构如图1所示，其中有一个累加寄存器AC ，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1） 标明图中四个寄存器的名称。 （2） 简述指令从主存取到控制器的数据通路。 （3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。 图1 解： （1） a 为数据缓冲寄存器 DR ，b 为指令寄存器 IR ，c 为主存地址寄存器， d 为程序计数器PC 。 （2） 主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。 （3） 存贮器读 ：M →缓冲寄存器DR →ALU →AC 存贮器写 ：AC →缓冲寄存器DR →M 2. 某机器中，配有一个ROM 芯片，地址空间0000H —3FFFH 。现在再用几个16K ×8的芯片构成一个32K ×8的RAM 区域，使其地址空间为8000H —FFFFH 。假设此RAM 芯片有/CS 和/WE 信号控制端。CPU 地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W ，MREQ(存储器请求)，当且仅当MREQ 和R//W 同时有效时，CPU 才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU 与上述ROM 芯片和RAM 芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K ×8位。 由此可得存储器方案要点如下： （1） 用两片16K*8 RAM 芯片位进行串联连接，构成32K*8的RAM 区域。 片内地址 ：A 0 ——A 13 ，片选地址为：A 14——A 15； （2） 译码使用2 ：4 译码器； （3） 用 /MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效） 时，译码器工作。

各种通信总线的比较

计算机总线 1．概念：总线就是计算机各模块间进行信息传输的通道。不同的总线都是为了解决某一方面问题而产生的。 2．分类： （1）内部总线：包括片内总线、存储总线、片总线（元件级总线） （2）系统总线（I/O通道总线）：包括PCI（Peripheral Component Interconnect Local Bus）总线、ISA（Industrial Standard Architecture、工业标准结构）总线、AGP（Accelerated Graphics Port，加速图形端口）总线、VME总线、MCA（微通道、PS/2）总线、Multi Bus总线、STE总线、STD总线、EISA（扩展工业标准结构）总线、SCSI（Small Computer System Interface、软盘和主机）总线、IDE（硬盘和主机）总线、VESA （提高系统视频性能）总线、VL总线、PCMCIA（个人计算机存储器卡国际协会）总线等，系统总线一般都以插槽的形式出现在主板上（3）外部总线（通信总线）：分为串行和并行两大类。串行：RS232C、USB、IEEE1394、ADB（Apple desktop bus）、A.b（存取总线）、CHI(Concentration Highway Interface)、GeoPort 并行：IEEE-488、VXI 外部总线也必须通过系统总线来实现和主机的通信。比如USB是通过PCI到USB的主控制器。 选用哪一种总线技术时，应当明确各种总线的设计目的，即它的主要应用领域，然后根据自己的具体需要，选择一种总线规范来实现。 四种常用的串行通信总线比较：

计算机组成原理习题答案3解析

` 第3章习题参考答案 1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息 (2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片 (3) 需要多少位地址作芯片选择 解： (1) 该存储器能存储：字节4M 8 32 220=? { (2) 需要 片88 232 28512322192020=??=??K (3) 用512K 8位的芯片构成字长为32位的存储器，则需要每4片为一组进行 字长的位数扩展，然后再由2组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。 2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条？ (2) 每个内存条内共有多少DRAM 芯片？ (3) 主存共需多少DRAM 芯片 CPU 如何选择各内存条 解： (1) 共需 条464 1664 226=??M 内存条 (2) 每个内存条内共有 328 464 16=??M M 个芯片 (3) 主存共需多少 1288 464 648464226=??=??M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地 址线用于内存条内部单元的选择。 * 3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为μS ，CPU 在1μS 内至少要访问一次。试问采用哪种刷新方式比较合理两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少 解：

SoC片上五种总线标准的分析比较

SoC片上五种总线标准的分析比较 （2008年6月） 摘要：随着SoC（片上系统）的快速发展，高速片上数据传输对片上总线的要求越来越高。本文在分析当前设计中常用的五种SoC 片上总线标准（ARM的AMBA总线、Silicore的Wishbone总线、IBM公司的CoreConnect总线、Altera的Avalon总线和OCP-IP设计的OCP 总线）的基础上，对它们的综合应用和性能进行了分析比较。 随着超大规模集成电路的迅速发展，半导体工业进入深亚微米时代，器件特征尺寸越来越小，芯片规模越来越大，可以在单芯片上集成上百万到数亿只晶体管。如此密集的集成度使我们现在能够在一小块芯片上把以前由CPU和若干I/O接口等数块芯片实现的功能集成起来，由单片集成电路构成功能强大、完整的系统，这就是我们通常所说的片上系统SoC （System on Chip）。它是以嵌入式系统为核心，以IP复用技术为基础，集软、硬件于一体，并追求产品系统最大包容的集成芯片。近10年来，无论是消费类产品如电视、录像机，还是通信类产品如电话、网络设备，这些产品的核心部分都开始采用芯片作为它们的“功能中枢”。 SoC片上总线尚处于发展阶段，不像微机总线那样成熟，目前还没有统一的标准，因此各大厂商和组织纷纷推出自己的标准，以便在未来的SoC片上总线标准中占有一席之地。目前，SoC总线架构有很多，本文就目前使用较多的五种SoC片上总线标准──ARM的AMBA总线、Silicore的Wishbone总线、IBM公司的CoreConnect总线、Altera的Avalon 总线和OCP-IP设计的OCP总线进行了分析讨论，为大家使用提供一些参考。 1、SoC片上的五种总线标准 1.1 AMBA总线 AMBA（Advanced Microcontroller Bus Architecture）总线规范是ARM 公司设计的一种用于高性能嵌入式系统的总线标准。它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统宏单元的可重用性，非常适合于现代大规模集成电路设计自动化的要求。AMBA 总线规范是一个开放标准，可免费从ARM 获得。 目前，AMBA拥有众多第三方支持，被ARM公司90%以上的合作伙伴采用，在基于ARM处理器内核的SoC设计中，已经成为广泛支持的现有互联标准之一。 AMBA总线是一个多总线系统。它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统宏单元的可重用性，规范定义了三种可以组合使用的不同类型的总线：AHB （Advanced High-performance Bus）、ASB（Advanced System Bus）和APB（Advanced Perip heral Bus）。典型的基于AMBA的SoC核心部分如图1所示。其中高性能系统总线（AHB 或ASB）主要用以满足CPU和存储器之间的高带宽要求，CPU、片内存储器和DMA设备等高速设备连接在其上，而系统的大部分低速外部设备则连接在低带宽总线APB上。系统总线和外设总线之间用一个桥接器（AHB/ ASB-APB-Bridge）进行连接。 图1 基于AMBA总线的微控制器 1.1.1 AHB AMBA的AHB适用于高性能和高时钟频率的系统模块。它作为高性能系统的骨干总线，主要用于连接高性能和高吞吐量设备之间的连接，如CPU 、片上存储器、DMA设备和DSP

第4_6章习题

第四章输入/输出与中断 二．单项选择题 2．在程序控制传送方式中，哪种传送可提高系统的工作效率（）。 A.无条件传送 B.条件传送 C.查询传送 D.中断传送 答案：D分析：条件传送就是查询传送。若采用无条件传送或条件传送，在传送数据时，外设必须是处于准备好或空闲状态，否则CPU就必须等待、不断查询。而中断传送方式，CPU与外设并行工作，CPU无需了解外设的工作状态，每当收到外设主动发来的中断请求信号，就意味着外设当前准备好/空闲，CPU就可立即与外设交换数据。 3．用DMA方式进行数据传送，是在（）控制下进行的。 A.CPU B.DMAC C.软件 D.8288 答案：B分析：用DMA传送方式，数据在外设和内存之间直接进行传送，无需CPU的参预和不是用软件来实现，而是由专门的DMA控制器来对数据传送过程进行控制。 4．I/O设备与CPU之间交换信息，其状态信息是通过（）总线传送给CPU的。 A.地址 B.数据 C.控制 D.三者均可 答案：B分析：I/O设备与CPU之间交换的信息一般是：控制信息、状态信息和数据信息。它们都是以二进制形式的代码，通过数据总线在CPU与I/O设备之间传送。 5．在8086/8088微机系统中，可访问的I/O端口地址范围为（）。 A.00H～FFH B.000H～FFFH C.0000H～FFFFH D.00000H～FFFFFH 答案：C 分析：根据8086/8088的规定，I/O端口的地址线为16位，可以表示为216个不同I/O 端口地址，用十六进制来表示，只需用4位。 6．8086/8088微处理机可寻址访问的最大I/O空间为（）。 A.8KB B.32KB C.64KB D.1MB 答案：C 分析：与（5）类似，一个I/O端口地址对应一个字节端口，216=64K。 7．CPU对外设的访问实质上是对（）的访问。 A.接口 B.I/O端口 C.I/O设备 D.接口电路 答案：B分析：外设是通过I/O接口才能与CPU连接，而一个接口中往往有多个端口，每个端口都对应一个地址，CPU访问外部正是使用端口地址来寻址的，所以说CPU实质访问只是接口中的端口。 8．CPU与I/O设备交换信息，无需要传送（）信息。 A.数据 B.状态 C.控制 D.地址 答案：D分析：CPU与I/O设备交换信息的最终目的就是为了正确传送数字信息，为此彼此间需要联络同步，而控制信息和状态信息就是它们这间的应答信号。 9．8086CPU对I/O设备进行读操作时，和DT/应该是（）。 A.0，0 B.0，1 C.1，0 D.1，1 答案：A分析：8086CPU访问I/O设备时，引脚信号的有效电平为低电平，而进行读操作 时，引脚信号DT/的有效电平为低电平。 10．8086/8088对/0H端口进行写操作，正确指令是（）。 A.OUT /0H，AL B.OUT [10H]，AL C.OUT AL，/0H D.OUT AL，[10H] 答案：A分析：B目的操作数不该加括弧；C目的操作数与源操作数发生颠倒；D中出现上述两种错误。 11．CPU对INTR中断请求的响应过程是执行（）INTA总线周期。 A.1个 B.2个 C.3个 D.4个 答案：B分析：8088/8086规定中断响应执行二个INTA总线周期。第一个周期，用以通知外设得到CPU的响应；第二个周期，通知外设将中断类型码送入DB，以便CPU读取。 12．CPU响应非屏蔽中断请求NMI的必要条件是（）。 A.当前一条指令执行完 B.NMI=1 C.IF=1 D.A与B 答案：D分析：非屏蔽中断请求NMI不受IF的影响，外部中断请求都是在CPU完成当前一条指令后，才可能被响应。 13．不可屏蔽中断NMI的中断类型码为（）。 A.1 B.2 C.3 D.4

2015华南理工网院接口技术课后作业分析

第一题：名词解释 主频、字长、总线、单片机、RAM、ROM、接口、端口、统一编址、I/O端口独立编址、中断、中断向量、DMA、并行通信、数模转换、模数转换、串行通信、波特率、异步通信、同步通信 1、主频: 即CPU内核工作的时钟频率 2、字长: 字长是直接用二进制代码指令表达的计算机语言，指令是用0和1组成的一串代码，它们有一定的位数，并分成若干字长段，各段的编码表示不同的含义，例如某台计算机字长为16位，即有16个二进制数组成一条指令 或其它信息 3、总线: 是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制 信号 4、单片机：把构成一个微型计算机的一些功能部件集成在一块芯片之中的计算机。 5、RAM: 又称作“随机存储器”，是与CPU直接交换数据的内部存储器，也叫主存(内存) 6、ROM: 只读存储器。断电后信息不丢失，如计算机启动用的BIOS芯片。存取速度很低，（较RAM而言）且不能改写 7、接口：CPU和存储器、外部设备或者两种外部设备，或者两种机器之间通过

系统总线进行连接的逻辑部件(或称电路)。它是CPU与外界进行信息交换的中转站，是CPU和外界交换信息的通道。 8、端口：计算机中所有能被指令直接寻址的I/O口。每个端口都有各自独一无二的端口地址 9、统一编址：从存储空间划出一部分地址空间给I/O设备，把I/O接口中的端口当作存储器单元一样进行访问，不设置专门的I/O指令。 10、 I/O端口独立编址：对接口中的端口单独编址而不占用存储空间，使用专门的I/O指令对端口进行操作，大型计算机通常采用这种方式。 11、中断：CPU在正常运行程序时，由于内部/外部事件或由程序预先安排引起CPU暂停正在运行的程序，而转到为内部/外部或为预先安排事件服务的程序中去。服务完毕再返回去继续执行被暂停的程序。 12、中断向量: 中断向量是中断处理子程序的入口地址 13、 DMA: 用于大批量高速度数据传送系统中的存储器与外部设备直接传送数据而无CPU干预的传送方式 14、并行通信：在计算机和终端之间的数据传输通常是靠电缆或信道上的电流或电压变化实现的，如果一组数据的各数据位在多条线上同时被传输，这种传输方式称为并行通信。 15、数\模转换：计算机处理并输出的是数字量，为了使输出信号去控制或调节生产过程，需要将数字量转换为对应的模拟量，这就是数\模转换，又称D\A 转换。 16、模\数转换：将对控制系统中经传感器采样保持后的模拟量转换为对应的二进制数字量，这就是模\数转换，又称为A\D转换。 I/O端口统一编址：从存

模拟试题与答案十分析

《计算机组成原理》本科生期末试卷十 一、选择题 1．下列数中最小的数是______。 A.（100101）2 B.（50）8 C.（100010）BCD D.（625）16 2．从下面浮点运算器的描述中选出两个描述正确的句子______。 A.浮点运算器可用两个松散连接的定点运算部件—阶码部件和尾数部件。 B.阶码部件可实现加、减、乘、除四种运算。 C.阶码部件只进行阶码相加、相减和比较操作。 D.尾数部件只进行乘法和除法运算。 3．一个8位的二进制整数，采用补码表示，且由3个“1”和5个“0”组成，则最小值为______。 A.-127 B.-32 C.-125 D.-3 4．计算机经历了从器件角度划分的四代发展历程，但从系统结构上来看，至今绝大多数计算机仍属于______型计算机。 A.实时处理 B.智能化 C.并行 D.冯.诺依曼 5．在多级存储体系中，“cache—主存”结构的作用是解决______的问题。 A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与CPU速度不匹配 D.主存与CPU速度不匹配 6．采用虚拟存贮器的主要目的是______。 A.提高主存贮器的存取速度 B.扩大主存贮器的存贮空间，并能进行自动管理和调度 C.提高外存贮器的存取速度 D.扩大外存贮器的存贮空间 7．以下四种类型指令中，执行时间最长的是______。 A.RR型指令 B.RS型指令 C.SS型指令 D.程序控制指令 8．在以下描述PCI总线的基本概念中，不正确的是______。 A.PCI总线是一个与处理器无关的高速外围总线 B.PCI总线的基本传输机制是猝发式传送 C.PCI设备一定是主设备 D.系统中只允许有一条PCI总线 9．CRT的分辨率为1024*1024像素，像素的颜色数为256，则刷新存储器的容量为______。 A.512KB B.1MB C.256KB D.2MB 10．MP-1阵列机是一台SIMD计算机，它的处理机有各种配置，最多可达______个 A. 1024 B. 4096 C. 8192 D.16384 二、填空题 1、在计算机术语中，将运算器、控制器、cache合在一起，称为A______，而将B______ 和存储器合在一起，成为C______。 2、半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。 3、CPU A______取出一条指令并执行这条指令的时间和称为B______。由于各种指令的操作功能不同，各种指令的指令周期是C______。