文档库

最新最全的文档下载
当前位置:文档库 > 基于FPGA的线阵CCD驱动时序及模拟信号处理的设计

基于FPGA的线阵CCD驱动时序及模拟信号处理的设计

1引言

电荷耦合器CCD [1]具有尺寸小、精度高、功耗低、寿命长、测

量精度高等优点,在图像传感和非接触测量领域得到了广泛应用。由于CCD 芯片的转换效率、信噪比等光电特性只有在合适的时序驱动下才能达到器件工艺设计所要求的最佳值,以及稳定的输出信号,因此驱动时序的设计是应用的关键问题之一。通用CCD 驱动设计有4种实现方式:EPROM 驱动法;IC 驱动法;单片机驱动法以及可编程逻辑器件(PLD )驱动法。

基于FPGA 设计的驱动电路[2-3]是可再编程的,与传统的方法相比,其优点是集成度高、速度快、可靠性好。若要改变驱动电路的时序,增减某些功能,仅需要对器件重新编程即可,在不改变任何硬件的情况下,即可实现驱动电路的更新换代。

2CD 1501D CCD 工作参数及时序分析

2.1TCD1501D CCD 工作参数

所选器件是日本TOSHIBA 公司的TCD1501D CCD [4]作为

光电传感器,该芯片是高灵敏度、低噪声和宽动态范围的线阵CCD 器件。主要参数如下:

光敏像元数:5000个像元尺寸:7μm ×7μm ×7μm 光谱响应范围:300~1000nm 灵敏度:10.4~15.6V/Lx.s 动态范围典型值:3000nm

饱和曝光度典型值:0.23Lx.s

驱动时钟频率最大值:12MHz

该器件正常工作的驱动脉冲主要有:复位时钟RS 、移位脉冲准1、准2和转移脉冲SH 。该器件具有5000个有效像元,正常工作还需要76个虚设单元输出(dummy outputs )信号。由于该器件是两列并行传输,所以在一个周期内至少需要

2538个准1(或准2)时钟脉冲才能完成一帧图像转移。2.2驱动时序分析

各驱动时序之间正确的先后关系是保证CCD 正常工作的前提。具体时序关系如图1所示。

3CCD 输出信号的采集

CCD 器件输出的原始信号中除了有用的信号外,还夹杂

着各种噪声和干扰,主要有光子噪声、散粒噪声、暗电流噪

收稿日期:2008-09-16稿件编号:200809041

作者简介:张殿富(1954-),男,吉林长春人,教授,硕士生导师。研究方向:军事通信研究。

基于FPGA 的线阵CCD 驱动时序及

模拟信号处理的设计

张殿富1,赵源

2

(1.武警工程学院通信与信息技术研究所,西安710086;2.武警工程学院研究生大队,西安710086)

摘要:为保证线阵CCD 在图像测量中正常、稳定工作,必须设计出适合其工作的时序驱动电路。在分析TCD1501D 线阵CCD 驱动时序关系的基础上,通过分析CCD 输出的图像信号[1],给出了内、外相关双采样的时序控制。最后,利用

quartus7.2软件平台结合VHDL 语言进行开发,对所需驱动脉冲进行仿真设计。仿真结果表明,该驱动电路简单、功耗

小、成本低、抗干扰能力强,适用于设备小型化的要求。关

词:线阵CCD ;现场可编程逻辑器件(FPGA );相关双采样;驱动时序

中图分类号:TN386

文献标识码:A

文章编号:1006-6977(2009)01-0041-03

Design of the time driving and analog signal processing for linear CCD

based on FPGA

ZHANG Dian -fu 1,ZHAO Yuan 2

(1.Institute of Communications and Information Technology,The Engineering College of the Chinese Armed Police Force,Xi ’an 710086,China ;2.Graduate Battalion,The Engineering College of the Chinese Armed Police Force ,Xi ’an 710086,China )Abstract:Circuits of time driving pulse is designed well in order that the linear CCD is working stable in image measuring.In the base of analyzing the driving pulse and time sequence of TCD 1501D linear CCD,by analyzing the output image signal of CCD,the paper gives out CDS circuit in and out of the CCD.At last ,the required time sequence driving is simulated accurately by the use of development platform of Quartus II 7.2combining with VHDL.The result of the simulation indicates that the driving circuit is characterized by simple framework ,low power consumption ,and strong antivjamming abi1ity ,which meet the demand of miniaturization for the project.

Key words:linear CCD ;field programmable gate array(FPGA);correlated double sampling (CDS );time driving

第17卷第1期

Vol.17No.1

2009年1月Jan.2009

电子设计工程

Electronic Design Engineering -41-