当前位置：文档库 › 2013年数电B卷

2013年数电B卷

徐州工程学院试卷

2012 — 2013 学年第 2 学期课程名称数字电子技术试卷类型 B 考试形式闭卷考试时间 100 分钟命题人徐晓菊 2013 年 6 月 10 日使用班级 11电信、11通信、11电气、11自动化教研室主任年月日教学院长年月日姓名班级学号一、选择题（共 15小题，每题 1 分，共计10 分）

1.在下列一组数中，数值与(10001001)8421BCD 相等的数是( ) A. (88)10 B. (1010111)2 C. (130)8 D. (59)16

2.和逻辑式BC A A + 相等的是( C )

A 、ABC

B 、1+B

C C 、A

D 、BC A +

3.欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（） A 、5 B 、6 C 、8 D 、43

4. 逻辑函数Y=(AB+B)CD+(A+B)(B+C)的最简与或形式为（ D ） A.A+B+C B. A+B C. B+C D. B+AC

5.在下列四个逻辑函数表达式中，哪个是最小项表达式（）

A ．

B A B A )B ,A (Y += B.

C B C B A BC A )C ,B ,A (Y ++= C. C AB ABC B C A C B A C B A Y +++??=),,( D. Y(W,Q)=WQ+W ’

6.在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后( ) A ．乘积项个数越少B ．实现该功能的门电路少C ．该乘积项含因子少D ．实现该功能的门电路越

多

7.表达式A+BC 与下列哪个表达式是相等的( C ) A .A+B B.A+C C.(A+B)(A+C) D.B+C

8. 下面哪种触发器的输出仅受CLK 信号跳变前瞬间输入信号的影响（） A.主从SR 触发器 B. 脉冲的JK 触发器 C.电平触发的JK 触发器 D. 边沿触发的D 触发器

9. 8—3线优先编码器（74LS148）中，8条输入线7I ~0I 为11010101时，优先级最高为I 7线，最低为I 0线，则则输出

2Y 1Y 0Y 的逻辑电平是（）

A. 000

B. 010

C. 101

D. 111

10. M 进制计数器状态转换的特点是：设定初态后，每来几个计数脉冲CP ，计数器重新回到初态（）

A ． M-1 B. M+1 C. M D. 2M 11.对一个确定的时序逻辑电路，下列哪一项不能确定（） A ．驱动方程 B.状态转换表 C. 初始状态 D. 有效状态个数

12. 一个4位移位寄存器，现态为0000，如果串行输入始终为1，则经过4个移位脉冲后，寄存器的内容为（）

A ．0001 B. 0111 C. 1110 D. 1111

13. 在同步工作条件下，JK 触发器的现态Q n

=0，要求Q n+1

=0，则应使（） A. J=×，K=0 B. J=0，K=× C. J=1，K=× D. J=K=1

14. 某计数器的状态转换图下图所示，其计数的容量为（） A ．八 B. 五 C. 四 D. 三

15. 555定时器构成施密特触发器时，其回差电压为（） A ．VCC B. 1/2VCC C. 2/3VCC D. 1/3VCC

二、填空题（共 12小题，每题 2 分，共计24 分）

1.若一个三位十进制数 8421BCD 码是 100100100011, 则它的余3BCD 码。

2.将2013个“1”异或起来得到的结果是 0 。

3. 数字电路按照是否有记忆功能通常可分为哪两类

4. 根据最小项的性质，任意两个不同的最小项之积应为。

5. 由与非门构成的基本RS 触发器若S =R =1,则次态Q n+1

= 。 6. 一个T 触发器，在T=1时，加上时钟脉冲，则触发器。

7. 加法器分为半加器和全加器，其中半加器的半加进位i C 的表达式是。 8. 函数E D C B A F ++++=的反函数F 是________________。 9. 如果用触发器构成五十九进制计数器,至少需要个触发器。 10. J －K 触发器有保持、清0、置1和四种工作状态。 11. M 片N 进制计数器串联后，最大计数容量为。 12. 容量为4K ×8的RAM 需要有根地址线。

三、化简题（共3小题，每题5分，共计15 分）

1.用公式法将逻辑函数化简成为最简与或式：

BC A C B A C B A C B A __

____

__+++

2. 用图形法将函数化简成为最简与或式：

Y+

BCD

3. 用图形法将具有约束条件的函数化简成为最简与或式：

F(A,B,C,D,)=∑m(0,2,3,4,5,6,11,12)+ ∑d(8,9,10,13,14,15)

四、作图题（共1小题，共计 6分）

设主从JK触发器的初始状态为0，触发器的触发翻转发生在时钟脉冲的下降沿，已知输入J、K的波形图如下图，画出输出Q的波形图。

123456

五、分析题（共2小题，共计 14分）

1．分析如图所示的组合逻辑电路，写出输出F 的最简"与或"式，列出其真值表并指出电路的功能。（6分）

2．分析下图所示电路，画出状态转换图，并指出是几进制计数器。（8分）

Y 1

○

六、设计题（共3小题，共计 25分）

1. 用数据选择器74153和若干个门电路实现一个三变量多数选择电路，要求当输入达到或超过2个1时，输出为1，列出具体设计过程。（8分）

2.试用下降沿触发的边沿JK 触发器设计一个同步时序电路，其要求如下图所示。（10分）

2n Q 1n Q 0n Q 的状态转换图为：

000 → 001 →011 ↑ ↓ 100 ← 110 ← 111

3.利用两片74161级联构成180进制计数器，写出分析步骤，画出相应电路连线图。（8分）

数字电路试卷与答案

电子科技大学二零零六至二零零七学年第二学期期末考试试卷评分基本规则数字逻辑设计及应用课程考试题中文A卷（120分钟）考试形式：闭卷考试日期2007年7月日课程成绩构成：平时20 分，期中20 分，实验0 分，期末60 分一、填空题（每空1分，共5分） 1、CMOS与非门的未用输入端应连接到逻辑（1）电平或者输入信号连接端上。 2、DAC的功能是将（数字）输入成正比地转换成模拟输出。 512 EPROM可存储一个（9 ）输入4输出的真值表。 3、4 4、74X163的RCO输出有效条件是：仅当使能信号（ENT）有效，并且计数器的状态是15。 5、已知二进制原码为( 001101) 2 , 问对应的8-bit的补码为( 00001101)2. 二、单项选择题：从以下题目中选择唯一正确的答案。（每题2分，共10分） 1、八路数据分配器的地址输入端有（B）个。 A. 2 B. 3 C. 4 D. 5 2、以下描述一个逻辑函数的方法中( C)只能唯一表示。 A.表达式 B.逻辑图 C.真值表 D.波形图 3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ B ）。 A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器更少 4、使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为（D）。 A. 2 B. 3 C. 4 D.5 5、下列各逻辑函数式相等，其中无静态冒险现象的是（D）。 A. F=B’C’+AC+A’B B. F=A’C’+BC+AB’ C. F=A’C’+BC+AB’+A’B D. F=B’C’+AC+A’B+BC+AB’+A’C’

数字电路试卷标准答案

标准答案及评分标准课程名称：数字电路适用专业（班级）：课程归属：理工学科部是否可携带（填写计算器、词典等）：计算器开卷、闭卷：闭卷学科部主任：出卷人： ―――――――――――――――――――――――――――――――――― 一．选择题（每小题2分，共20分） 1．一位8421BCD 码译码器的数据输入线与译码输出线的组合是【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4 2．若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是【 B 】 A.异或 B.同或 C.或非 D.与或 3．在下列逻辑电路中，不是组合逻辑电路的是【 D 】 A. 译码器 B. 加法器 C. 编码器 D.寄存器 4．一个8选一的数据选择器，其地址输入（选择控制输入）端的个数是【 C 】 A.4 B.2 C.3 D.16 5．最小项ABCD 的逻辑相邻最小项是【 A 】 A. ABCD B. ABCD C. ABCD D. ABCD 6．同步计数器和异步计数器比较，同步计数器的最显著优点是【 A 】 A .工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制 7．一位8421BCD 码译码器的数据输入线与译码输出线的组合是【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4 8．组合逻辑电路通常由【】组合而成。【 B 】 A.触发器 B.门电路 C.计数器 D.锁存器 9．8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出0 12Y Y Y ??的值是【 C 】 A.111 B.010 C.000 D.101 10．逻辑表达式A +B C = 【 C 】 A.A+B B. A+C C.（A+B ）（A+C ） D.B+C

数字电子技术基础试题及答案(一)

数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器的Q 和Q1的表达式，并画出其波形。图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；

⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求：（1）列出该电路F(A,B,C)的真值表和表达式；（2ABCF 2求：（1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解：（1）化简该函数为最简与或式：解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分分分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分分分分

填对卡诺图圈对卡诺图-----------2分由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分（2）画出用两级与非门实现的最简与或式电路图：则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6．方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）

精选-数电试卷和答案

电子线路分析与实践2期末复习辅导 2010年10月练习题一、填空题 1.(11011)2 =（________）10 2.8421BCD 码的1000相当于十进制的数值。 3．格雷码特点是任意两个相邻的代码中有_______位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_________互换，_________互换，_________互换，就得到F 的反函数F 。 5．二极管的单向导电性是外加正向电压时，外加反向电压时。 6．晶体三极管作开关应用时一般工作在输出特性曲线的饱和区和截止区。 7．TTL 三态门的输出有三种状态：高电平、低电平和状态。 8. 集电极开路门的英文缩写为 OC 门，工作时必须外加和。 9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较。 10．输出n 位代码的二进制编码器，一般有 __________个输入信号端。 11．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与当前输入状态有关，而且与输出的原始状态有关。 13．与非门构成的基本RS 锁存器的特征方程是 S+ n Q R ，约束条件是。 14．时序逻辑电路中，按照触发器的状态是否同时发生变化可分为和。 15．JK 触发器当J =K =________时，触发器Q n+1=Q n 。 16．用555定时器构成的多谐振荡器，若充放电回路中有电阻、电容，则该多谐振荡器形成的脉冲周期T ___0．7(R1+2R2)C ____。 17．A/D 转换需要经过采样、保持、量化和编码四个步骤。 18．根据D/A 转换器分辨率计算方法，4位D/A 转换器的分辨率为 6.7% 。 19．DAC 的转换精度包括分辨率和转换误差。 20．为使采样输出信号不失真地代表输入模拟信号，采样频率f s 和输入模拟信号的最高频率f i max 的关系是。 21．在A/D 转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称采样。 22．在A/D 转换中，用二进制码表示指定离散电平的过程称为量化。 23．CPLD 的含义是。二、选择题 1. 十进制数85转换为二进制数为（） A ．1001011 B ．1010011 C ．1100101 D ．1010101 2. 二进制数11011转换为十进制数为（） A ．32 B ．27 C ．64 D ．128 4. 8421BCD 码110011．001表示十进制为（） A ．33.2 B ．51.0125 C ．63.2 D ．51.2 5．在下列一组数中，与2)111001(相等的数是（） A ．16)34( B ．（65）8 C ． 10 )57(

武汉大学2014-2015学年度数字电子技术试卷A

武汉大学2014—2015学年度第二学期《数字电子技术基础》试卷（A）学号姓名院（系）分数一、填空题，每空1分(共20分) 1.逻辑函数有多种表达方式，其中的四种为()，()，()和()。 2、(25.7)10=()2=()16。 3、可以实现线与功能的逻辑门电路包括()，()和()。 4、JK触发器若J=K，则可实现()触发器的功能；若J=K，则可实现()触发器的功能。 5、5位环形和扭环形计数器，若初态均为10110(低位在左)，则26个CP后环形计数器的并行输出为()，扭环计数器的并行输出为()。 6、128K×16的只读存储器，其寻址地址线数目是()根，字长是()位，字数是 ()，总容量是()。 7、可以实现更大规模逻辑电路的可编程器件主要包括()和()。 8、设四位D/A转换器的满刻度输出电压30V，则输入数字量是1011时的输出模拟电压为()V。二、单项选择填空，每空2分(共20分) 1、编码(11111100.11010100)2421对应的十进制数为()。 A．97.64B．86.54C．96.74D．85.74 2、逻辑函数F=A B C ?+且BC=0的卡诺图中，最小项和无关项个数分别为()个。 A．4,2B．3,2C．3,3D．2,4 3、下列说法正确的共有()个。 (1)按制造门电路晶体管的不同，门电路可分为MOS型和双极型； (2)TTL电路相对CMOS电路的特点是速度快，但功耗大； (3)CMOS电路的静态功耗很小，主要是动态功耗； (4)TTL器件驱动CMOS器件主要需要校验灌电流是否满足要求； A．1B．2C．3D．4 4、已知题2.4图中的门电路是74系列的TTL门电路，则电路的输出电平是()。 A．高电平B．高阻C．低电平D．无法判断 5、要将方波脉冲的周期扩展10倍，可采用()。 A．10级施密特触发器B．10位二进制计数器 C．十进制计数器D．10位D/A转换器第1页共4页6、用4片4K×16的RAM构成4K×16的存储器，扩展后地址空间最高的一片4K×16

数字电子技术试卷和答案

数字电子技术试卷(1) 一．填空（16） 1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。 2．是8421BCD 码，其十进制为 861 。 3．逻辑代数的三种基本运算是与，或和非。 4．三态门的工作状态是 0 ， 1 ，高阻。 5．描述触发器逻辑功能的方法有真值表，逻辑图，逻辑表达式，卡诺图，波形图。 6．施密特触发器的主要应用是波形的整形。 7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为。 8．实现A/D 转换的主要方法有，，。二．判断题（10） 1．BCD 码即8421码（错） 2.八位二进制数可以表示256种不同状态。（对） 3．TTL 与非门与CMOS 与非门的逻辑功能不一样。（） 4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。（对） 5．计数器可作分频器。（对）三．化简逻辑函数（14） 1．用公式法化简- - +++=A D DCE BD B A Y ，化为最简与或表达式。解；D B A Y +=- 2．用卡诺图化简∑∑= m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。（15）解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)

数电复习题(含答案)分解

数电复习题选择题： 1．下列四个数中，与十进制数（163）10不相等的是（ D ） A 、(A3)16 B 、（10100011）2 C 、（000101100011）8421BCD D 、（203）8 2．N 个变量可以构成多少个最小项（ C ） A 、N B 、2N C 、2N D 、2N -1 3．下列功能不是二极管的常用功能的是（ C ） A 、检波 B 、开关 C 、放大 D 、整流 4．.将十进制数10)18(转换成八进制数是（ B ） A 、20 B 、22 C 、21 D 、23 5．译码器的输入地址线为4根，那么输出线为多少根（ C ） A 、8 B 、12 C 、16 D 、20 6．能把正弦信号转换成矩形脉冲信号的电路是（D ） A 、多谐振荡器 B 、D/A 转换器 C 、JK 触发器 D 、施密特触发器 7．三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项（ A ） A 、m2 B 、 m5 C 、m3 D 、 m7 8．用PROM 来实现组合逻辑电路，他的可编程阵列是（ B ） A 、与阵列 B 、或阵列 C 、与阵列和或阵列都可以 D 、以上说法都不对 9．A/D 转换器中，转换速度最高的为( A )转换 A 、并联比较型 B 、逐次逼近型 C 、双积分型 D 、计数型 10．关于PAL 器件与或阵列说法正确的是（ A ） A 、只有与阵列可编程 B 、都是可编程的 C 、只有或阵列可编程 D 、都是不可编程的 11. 当三态门输出高阻状态时，输出电阻为（ A ） A 、无穷大 B 、约100欧姆 C 、无穷小 D 、约10欧姆 12为使采样输出信号不失真地代表输入模拟信号，采样频率 f s 和输入模

数电试题及答案

通信071~5 班20 08 ~20 09 学年第二学期《数字电子技术基础》课试卷试卷类型： A 卷题号一二三四五六七八九总成绩得分一、单项选择题（每小题2分，共24分） 1、8421BCD码01101001.01110001转换为十进制数是：（ c ） A：78.16 B：24.25 C：69.71 D：54.56 2、最简与或式的标准是：（c ） A：表达式中乘积项最多，且每个乘积项的变量个数最多B：表达式中乘积项最少，且每个乘积项的变量个数最多 C：表达式中乘积项最少，且每个乘积项的变量个数最少D：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（B ）

A：消去1个表现形式不同的变量，保留相同变量 B：消去2个表现形式不同的变量，保留相同变量 C：消去3个表现形式不同的变量，保留相同变量表1 D：消去4个表现形式不同的变量，保留相同变量

4、已知真值表如表1所示，则其逻辑表达式为：（ A ） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ B ） A ：F(A,B,C)=∑m （0，2， 4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ C ）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011， A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1

数电习题及答案

一、时序逻辑电路与组合逻辑电路不同，其电路由组合逻辑电路和存储电路（触发器）两部分组成。二、描述同步时序电路有三组方程，分别是驱动方程、状态方程和输出方程。三、时序逻辑电路根据触发器的动作特点不同可分为同步时序逻辑电路和异步时序逻辑电路两大类。四、试分析图 T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。解：驱动方程： 00110 1J K J K Q ==== 状态方程： 1001 1 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程： 10Y Q Q = 状态图：功能：同步三进制计数器

五、试用触发器和门电路设计一个同步五进制计数器。解：采用3个D触发器，用状态000到100构成五进制计数器。（1）状态转换图（2）状态真值表（3）求状态方程

（4）驱动方程（5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。解：触发器的驱动方程 2 0010210 10 21 1 J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程

1 20 0 1 10 101 1 2 210 n n n Q Q Q Q Q Q Q Q Q Q Q Q + + + = =+ = ? ?? ? ? ?? 输出方程 2 Y Q = 状态转换图如图A7.1所示所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。解：驱动方程输出方程状态方程状态转换图如图 A7.3所示 01 J X Q =⊕01 K= 10 J X Q =⊕ 1 1 K= 10 () Z X Q Q =⊕? 1 0000010 () n Q J Q K Q X Q Q +=+=⊕ 1 1111101 () n Q J Q K Q X Q Q +=+=⊕?

北京交通大学14年电信数电期中试题(1)

北京交通大学考试试题（期中）课程名称：数字电子技术（A）学年学期：2014-2015学年第一学期课程编号：14L126Q 开课学院：电信学院出题教师：学生姓名：学号：任课教师：学生学院：班级：一、概念题（每空3分，共30分） 1. 一组合逻辑电路输入信号的变化顺序有以下三种情况，当顺序为时，将可能出现竞争冒险。（A）00→01→11→10；（B）00→11→10→01；（C）00→01→00→10。 2. TTL与非门的灌电流负载发生在输出电平情况下，负载电流越大，则输出电平越。 3．CMOS门电路与TTL门电路相比最大的优点是。（A）传输速度快；（B）功耗低；（C）功能全；（D）价格低。 4．能实现线与功能的门电路有；能实现总线连接方式的门电路有。（A）与非门；（B）异或门；（C）三态门；（D）OC门。 5．图1所示电路的逻辑表达F= 。

F 图1 图2 6．图2所示电路的逻辑功能是。 7．如图所示逻辑电路的表达式F = 。 8．如图所示逻辑电路的表达式F = 。 A 0A 1 二、分析题（共30分） 1．分析图示集成逻辑门电路功能。（10分）

2．分析图示电路的逻辑功能。图中74HC85是比较器，74CH283是加法器。（10分） 3 2 1 3．试分析图示逻辑电路的逻辑功能。（10分）

（a ） S Q （b ） X CP Y 三、设计题（共40分） 1．分别用3—8译码器和2—4数据选择器及适当的门电路，实现下面的逻辑表达式。（10分）（10分） BC AC AB F ++= 2．如图（a ）所示电路，当其输入信号如图（b ）所示，画出S 和Q 的波形。（10分）

数电试题及答案

通信071?5 班 20 08?20 09 学年第二学期《数字电子技术基础》课试卷试卷类型：A ■卷单项选择题(每小题2分，共24 分) 1、 8421BCD 码01101001.01110001转换为十进制数是： A : 78.16 B : 24.25 C : 2、最简与或式的标准是： (c ) A:表达式中乘积项最多，且每个乘积项的变量个数最多变量个数最多 C:表达式中乘积项最少，且每个乘积项的变量个数最少变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项 A :消去1个表现形式不同的变量，保留相同变量 B:消去2个表现形式不同的变量，保留相同变量 C :消去3个表现形式不同的变量，保留相同 D:消去4个表现形式不同的变量，保留相同变量 4、已知真值表如表 1所示，则其逻辑表达式为： A: A ? B ? C B: AB + BC C: AB + BC D: ABC (A+B+C ) 5、函数 F(A ， A: F(A,B,C)= B: F(A,B,C)= C: F(A,B,C)= D: F(A,B,C)= B ，C)=AB+BC+AC 的最小项表达式为: E m E m E m E m (0， (3， (0， (2， 2, 5, 2, 4, 4) 6， 3， 6， 7) 4) 7) 6、欲将一个移位寄存器中的二进制数乘以( A: 32 B : 10 7、已知74LS138译码器的输入三个使能端( E 1=1，是：(C ) A :::: (c 69.71 ，它能: 变量 32) 10需要 n 1 n = Q ，JK 触发器的J 、K 取值应是: B: J=0， K=1 (B ) B :集电极开路门 D : 54.56 B :表达式中乘积项最少，且每个乘积项的 D:表达式中乘积项最多，且每个乘积项的 (B ) (B ) ( C : _ E 2A =E 2B = 0 ) )个移位脉冲。 D : 6 _ _ A 2A 1A O =011，则输岀丫厂?丫0 时，地址码 8、要实现Q =Q A: J=0， K=0 9、能够实现线与功能的是： A: TTL 与非门 10、个四位串行数据，输入四位移位寄存器，时钟脉冲频率为输岀。 A : 8ms B : 4ms 11、表2所列真值表的逻辑功能所表示的逻辑器件是： A B C D (D ) C: J=1， K=0 D : J=1， K=1 C :三态逻辑门 1kHz ，经过 D : CMOS 逻辑门 B )可转换为4位并行数据译码器选择器优先编码器比较器输入 I 7 I 6 I 5 I 4 I 3 I 2 I 1 12、 A: B: C: D: 图1所示为2个4位二进制数相加的串 11000 11001 10111 10101 接全力X 器逻辑电路图X 运算后的 0 0 0 0 0 0 0 1 0 0 0 0 0 X 1 0 0 图 31 0 0 (A )

数电期末试卷及答案(共4套)

XX大学信息院《数字电子技术基础》期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为（）、（）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。

四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM 中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分）表1：

(完整版)数电试题及答案

通信 071~5 班 20 08 ~20 09 学年第二学期《数字电子技术基础》课试卷试卷类型： A 卷一、单项选择题（每小题2分，共24分） 1、8421BCD 码01101001.01110001转换为十进制数是：（） A ：78.16 B ：24.25 C ：69.71 D ：54.56 2、最简与或式的标准是：（） A ：表达式中乘积项最多，且每个乘积项的变量个数最多 B ：表达式中乘积项最少，且每个乘积项的变量个数最多 C ：表达式中乘积项最少，且每个乘积项的变量个数最少 D ：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量 C ：消去3个表现形式不同的变量，保留相同变量表1 D ：消去4个表现形式不同的变量，保留相同变量 4、已知真值表如表1所示，则其逻辑表达式为：（） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（） A ：11111101 B ：10111111 C ：11110111 D ：11111111 8、要实现n 1n Q Q =+，JK 触发器的J 、K 取值应是：（） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=1

数字电子技术基础试题及答案

D C B A D C A B ++《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8

数字电路试卷及答案

一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1

数字电路试卷-答案

C. 000 D. 1 0 1 A. A+B B. A+C C. (A+B ) (A+C ) D. B+C 标准答案及评分标准适用专业（班级）：是否可携带（填写计算器、词典等）：计算器学科部主任：一 ?选择题（每小题2分，共20分） 1?一位8421BCD 码译码器的数据输入线与译码输出线的组合是【C 】 A. 4:6 B.1:10 C.4:10 D.2:4 2 ?若输入变量 A 、B 全为1时，输出F=1，则其输入与输出的关系是【B 】 A.异或 B. 同或 C. 或非 D. 与或 3?在下列逻辑电路中，不是组合逻辑电路的是【D 】 A.译码器 B. 加法器 C. 编码器 D. 寄存器 6 ?同步计数器和异步计数器比较，同步计数器的最显著优点是 A 工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制 7?—位8421BCD 码译码器的数据输入线与译码输出线的组合是 A. 4:6 B.1:10 C.4:10 D.2:4 8 ?组合逻辑电路通常由【】组合而成。 A.触发器 B.门电路 C.计数器 D.锁存器 A. 1 11 B. 010 10.逻辑表达式 A+BC= 课程名称：数字电路课程归属：理工学科部开卷、闭卷：闭卷出卷人： 4 . 一个8选一的数据选择器，其地址输入（选择控制输入）端的个数是 A. 4 B. 2 C. 3 5?最小项ABCD 的逻辑相邻最小项是 D. 1 6 【A 】 A. ABCD B . ABCD C. ABCD D. ABCD 9.8线一3线优先编码器的输入为 I0 —17，当优先级别最高的 I7有效时，其输出的值是【C 】

数电试题及答案

通信 071~5 班 20 08 ~20 09 学年第二学期《数字电子技术基础》课试卷试卷类型： A 卷一、单项选择题（每小题2分，共24分） 1、8421码01101001.01110001转换为十进制数是：（ c ） A：78.16 B：24.25 C：69.71 D：54.56 2、最简与或式的标准是：（ c ） A：表达式中乘积项最多，且每个乘积项的变量个数最多 B：表达式中乘积项最少，且每个乘积项的变量个数最多 C：表达式中乘积项最少，且每个乘积项的变量个数最少 D：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（B ） A：消去1个表现形式不同的变量，保留相同变量 B：消去2个表现形式不同的变量，保留相同变量 C：消去3个表现形式不同的变量，保留相同变量表1 D：消去4个表现形式不同的变量，保留相同变量

4、已知真值表如表1所示，则其逻辑表达式为：（ A ） A B ： + C ： + D ：（） 5、函数F(A ，B ，C)的最小项表达式为：（ B ） A ：F()=∑m （0，2，4）B ：F()=∑m （3，5，6，7） C ：F()=∑m （0，2，3，4） D ：F()=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ C ）个移位脉冲。 A ：32 B ：C ： 5 D ： 6 7、已知74138译码器的输入三个使能端（E 1=1，E 220）时，地址码A 2A 1A 0=011则输出Y 7 ～Y 0是：（ C ） A ：11111101 B ： 10111111 C ：11110111 D ： 8、要实现n 1n Q Q =+，触发器的J 、K 取值应是：（D ） A ：0，0 B ：0，1 C ：1，0 D ：1，1 9、能够实现线与功能的是：（ B ） A ：与非门 B ：集电极开路门 C ：三态逻辑门 D ：逻辑门

试题卷(14数电A)

注意事项：1.答案一律做在答题卷上； 2.请写上系别、班级、学号和姓名。一、填空题（每空1分，共10分） 1．（61. 5)10 == ( )16 = ( )5421BCD ； 2．已知某8位二进制DAC ，输入的数字量D 为无符号二进制数。当D ＝（01001100）2时，输出的模拟电压V A =1.48V ，当D ＝（10011000）2时的输出的模拟电压V A 为（）V ； 3．D 触发器的次态方程是（）； 4．已知某74ls00为2输入4与非门，I OL =22mA ，I OH =2mA ， I IL =2mA ， I IH =40μA ，则其低电平输出的扇出系数N OL =（），其高电平输出的扇出系数N OH =（）； 5．函数F=A()B C +的最小项表达式为F=（），最大项表达式为（） 6．某SRAM 芯片有11条地址线和8条数据线，则其存储容量为 bit ； 7．=⊕1A （）二、单选题（每题2分，共20分） 1．下面4个逻辑表达式中，可以实现同或运算的表达式是（） A A B B A F += B B A B A F += C B A B A F += D B A F = 2．下列逻辑函数中，与（A+B ）(A+C)等价的是（） A F=AB B F=A+B C F=A+BC D F= B+C 3．图示TTL 门电路中，F=A 的逻辑功能图为（） 4. 当三态门输出高阻状态时,输出电阻可认为是（）电子科技大学中山学院考试试题卷课程名称: 数字逻辑设计基础与应用试卷类型： A 卷 2013—2014学年度第二学期考试方式：闭卷拟题人：审题人：系别：班级：学号：姓名：

数电试卷及答案

数字电子技术试卷A 卷答案试卷号：45 学校：哈尔滨理工大学院系：自动化专业：自动化年级：03 班级： 1~11 一. 单项选择题（本大题共 20 小题，总计 40 分） 1、本小题2分 (b) 2、本小题2分 (a) 3、本小题2分 (b) 4、本小题2分 (c) 5、本小题2分 (a) 6、本小题2分 (a) 7、本小题2分 (d) 8、本小题2分 (c) 9、本小题2分 (b) 10、本小题2分 (c) 11、本小题2分 (c) 12、本小题2分 (c) 13、本小题2分 (a) 14、本小题2分 ( b ) 15、本小题2分 ( a ) 16、本小题2分 ( b ) 17、本小题2分 ( b ) 18、本小题2分 ( c ) 19、本小题2分 ( a ) 20、本小题2分 ( b ) 二、非客观题（6分） Ωk mI nI V V R IH OH OH CC L 502.031.032 .35(max) (max)(min) (max)=?+?-=+-= （3分） Ωk mI I V V R IL OL OL CC L 676.04.0384 .05 (max)(max)(max)(min)=?--= --= （3分）上拉电阻的取值范围是ΩΩk R k L 676.05≥≥ 三、非客观题（8分） A B C A CB A B C A B C A B C A B C m m m m m Y +=++++=++++=6 42101 （4分） CA BA A B C CBA A B C BA C A B C m m m m Y ++=+++=+++=7 5302 （ 4分）

数电试题及答案

通信071~5 班 20 08 ~20 09 学年第学期《数字电子技术基础》课试卷题号 -一- -二二三四五六七八九总成绩得分、单项选择题(每小题2分，共24 分) 1、 8421BCD 码 01101001.01110001转换为十进制数是： (c A : 78.16 B : 24.25 C : 69.71 2、最简与或式的标准是：(c ) A :表达式中乘积项最多，且每个乘积项的变量个数最多项的变量个数最多 C :表达式中乘积项最少，且每个乘积项的变量个数最少项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项 A :消去 B :消去 C :消去，它能: D : 54.56 B :表达式中乘积项最少，且每个乘积 D :表达式中乘积项最多，且每个乘积 (B ) D : 消去4个表现形式不同的变量，保留相同变量 A B C F 4、已知真值表如表1所示，则其逻辑表达式为：(A ) 0 0 0 0 A : A ? B ? C 0 0 1 1 B : AB + BC 0 匕 0 1 C : AB + BC 0 1 1 0 D ABC (A+B+C ) 1 0 0 1 5、函数 F(A , B , C)=AB+BC+AC 的最小项表达式为： 1 1 A : F(A,B,C)=刀m (0, 2, 4) 1 1 0 0 B : F(A,B,C)=刀m (3, 5, 6, 7) 1 1 1 1 1个表现形式不同的变量，保留相同变量 2个表现形式不同的变量，保留相同变量 3个表现形式不同的变量，保留相同变量 (0, 2, (2, 4, 3, 6, 4) 7) (B ) C : F(A,B,C)=刀m D : F(A,B,C)=刀 m 6、欲将一个移位寄存器中的二进制数乘以( A : 32 B : 10 32) 10需要 7、已知74LS138译码器的输入三个使能端( E 1=1 , E 2A =E 2B =0 )时，地址码丫 0 是：(C ) A : 11111101 n 1 n B ： 10111111 C )个移位脉冲。 D : A 2A 1A °=011,则输出丫7 11110111 D : 11111111 8、要实现Q A : J=0, K=0 9、能够实现线与功能的是： A : TTL 与非门 Q , JK 触发器的J K 取值应是： B : J=0, K=1 (B ) B :集电极开路门 (D C : ) J=1 , K=0 J=1，K=1 10、个四位串行数据，输入四位移位寄存器，时钟脉冲频率为行数据输出。 A : 8ms B : 4ms 11、表2 ( A :译码器 C :三态逻辑门 1kHz ，经过 D: CMOS 逻辑门可转换为4位并