当前位置：文档库 › COMS模拟集成电路复习题

COMS模拟集成电路复习题

1,MOS管的工作原理

MOS管有N沟和P沟之分，每一类分为增强型和耗尽型，增强型MOS管在栅-源电压vGS=0时，漏-源极之间没有导电沟道存在，即使加上电压 vDS，也没有漏极电流产生。而耗尽型MOS 管在vGS=0 时，漏-源极间就有导电沟道存在。 MOS 管的源极和衬底通常是接在一起的。增强型MOS管的漏极d和源极s之间有两个背靠背的PN结。当栅-源电压vGS=0时，即使加上漏-源电压 vDS，总有一个 PN 结处于反偏状态，漏-源极间没有导电沟道，这时漏极电流 iD≈0。若在栅-源极间加上正电压，即 vGS＞0，则栅极和衬底之间的 SiO2 绝缘层中便产生一个垂直于半导体表面的由栅极指向衬底的电场，这个电场能排斥空穴而吸引电子，形成耗尽层，同时 P 衬底中的电子被吸引到衬底表面。当 vGS 数值较小，吸引电子的能力不强时，漏-源极之间仍无导电沟道出现.vGS 增加时，吸引到 P衬底表面层的电子就增多，当 vGS 达到某一数值时，这些电子在栅极附近的 P 衬底表面便形成一个 N 型薄层，在漏-源极间形成 N 型导电沟道，称为反型层。vGS 越大，吸引到 P 衬底表面的电子就越多，导电沟道越厚，沟道电阻越小。开始形成沟道时的栅-源极电压称为开启电压VT。N 沟增强型 MOS 管在 vGS＜VT 时，不能形成导电沟道，管子处于截止状态。当 vGS≥VT 时，才有沟道形成，此时在漏-源极间加正电压 vDS，才有漏极电流产生。而且vGS增大时，沟道变厚，沟道电阻减小，iD 增大。

2、影响MOS管阈值电压的主要因素

一是作为介质的栅氧化层中的电荷Qss及其性质。这种电荷通常由多种原因产生，其中一部分带正电，一部分带负电，其净电荷的极性会对衬底表面产生电荷感应，从而影响反型层的形成，或使器件耗尽，或阻碍反型层的形成。

二是衬底的掺杂浓度。要在衬底上表面产生反型层，必须施加能够将表面耗尽并且形成衬底少数载流子的积累的栅源电压，这电压的大小与衬底的掺杂浓度有直接关系。衬底掺杂浓度越低，多子浓度也越低，使衬底表面耗尽和反型所需要的电压VGS越小。衬底表面掺杂浓度的调整是通过离子注入杂质离子进行。

三是由栅氧化层厚度tOX决定的单位面积栅电容的大小。单位面积栅电容越大，电荷数量变化对VGS的变化越敏感，器件的阈值电压则越小。栅氧化层越薄，氧化层中的场强越大，栅氧化层的厚度受到氧化层击穿电压的限制。

四是栅材料与硅衬底的功函数差ΦMS的数值，这和栅材料性质以及衬底的掺杂类型有关，在一定的衬底掺杂条件下，栅极材料类型和栅极掺杂条件都将改变阈值电压。对于以多晶硅为栅极的器件，器件的阈值电压因多晶硅的掺杂类型以及掺杂浓度而发生变化

3MOS管的二级效应

衬底效应MOS管的阈值电压将随其源极和衬底之间电位的不同而发生变化。随着VGS上升，在衬底表面产生了耗尽层。当VGS上升阈值电压时，栅下的衬底表面发生反型，NMOS管在源漏之间开始导电。阈值电压的大小和耗尽层的电荷量有关，耗尽层的电荷量越多，NMOS管的开启就越困难，阈值电压越高。当VBS<0时，栅极和衬底之间的电位差加大，耗尽层的厚度也变大，耗尽层内的电荷量增加，所以造成阈值电压变大。随着VBS变小，阈值电压上升，在VGS和VDS不变的情况下，漏极电流变小。

沟道长度调制效应MOS晶体管中,栅下沟道预夹断后、若继续增大Vds，夹断点会略向源极方向移动。导致夹断点到源极之间的沟道长度略有减小，有效沟道电阻也就略有减小，从而使更多电子自源极漂移到夹断点，导致在耗尽区漂移电子增多,使Id增大

亚阈值效应即使在VGS

来表示。其中ID0是和工艺有关的参数，η是亚阈值斜率因子。当VGS满足

的条件时，一般认为MOS管进入了亚

阈值区域.

4MOS二极管的电阻

5MOS管的特征频率的物理意义

6MOS管不同工作区的特点

截至区：源漏电流为零，有很好的开关特性，适用于数字电路

线性区；源漏电阻随着漏极电压线性变化，输出电阻较小，在数字电路里面类似于开关的开态，在模拟领域也有广泛的应用，比如，多级运放，需要做频率补偿时，可以采用RC串联的方式，引入零点来消除第二主极点，从而提高系统稳定性，而此时用到的电阻R可以用线性区电阻实现。此外，共模反馈中也会用到线性区的mos管。

饱和区别：从漏极看，有较高的输出电阻，作为负载使用时，可以提高运放增益，在差分电路中应用这一特性可以提高共模干扰的抑制能力。

7萨氏方程及跨导及过驱动电压（饱和电压）

[]2

)

2(V

)

(

=μ

V GS－Vth：MOS管的“过驱动电压”，在漏源电压的作用下刚开始有电流产生时的VG为阈值电压Vth 。

工作在饱和区的MOS管可等效为一压控电流源，故可用跨导gm来表示MOS管的电压转变电流的能力，跨导越大则表示该MOS管越灵敏，在同样的过驱动电压下能引起更大的电流，跨导为漏源电压一定时，漏极电流随栅源电压的变化率，即

()

8比例电流镜的设计原理

这是标准的共源共栅结构，想比普通电流镜的好处就是输出电阻大，恒流特性显著增强，缺点就是输出摆幅较小，有阈值损失。

这种结构阈值损失较少，提高输出摆幅，缺点是多了一条支流，功耗增加。（下面是典型的器件尺寸设计，关注M4的尺寸特点）

9如何设计自偏置电压源

10基准源设计需要考虑的因素

为了得到与温度无关的电压源，其基本思路是将具有负温度系数的电压与具有正温度系数的电压相加，它们的结果就能够去除温度的影响实现接近0温度系数的工作电压（zero TC）。双极型晶体管的基极-发射极电压具有负温度系数。正温度系数的实现若两个双极晶体管工作在不相等的电流密度下，那么它们的基极-发射极电压差值就与绝对温度成正比。通过正温度系数和负温度系数的叠加可以消除整个电路的温度系数。利用放大器两个输入端的电压近似相等就可以很方便得将正负温度系数特性结合起来。

11带隙基准的结构与原理

为了得到与温度无关的电压源，其基本思路是将具有负温度系数的电压与具有正温度系数的电压相加，它们的结果就能够去除温度的影响，实现接近0温度系数的工作电压（zero TC）。双极型晶体管的基极-发射极电压具有负温度系数。正温度系数的实现若两个双极晶体管工作在不相等的电流密度下，那么它们的基极-发射极电压差值就与绝对温度成正比。通过正温度系数和负温度系数的叠加可以消除整个电路的温度系数。利用放大器两个输入端的电压近似相等就可以很方便得将正负温度系数特性结合起来。

12各种单级放大器的特点

差分放大器：抗干扰能力高，输入输出范围增大，信噪比大，失真度减小，面积增加一倍。

反相放大器：优点是跨导与电流，放大器的线性特性好，大信号下也是如此。

CASCODE：增益高，输出电阻大，带宽小，具有屏蔽特性（减少失配），减小MILLER效应对上一级的影响。

15差分放大器的结构、特点及作用

差分信号作为输出可以增大最大输出压摆。差分工作模式，能很好抑制环境噪声（如电源噪声），即所谓的共模抑制。虽然这是以电路面积为代价的，但对于在单端模式时采用其它的方法来抑制环境噪声的干扰的电路面积而言还是较小的。差分电路还具有偏置电路简单和线性度高等优点。

16基本差分对中的尾电流源的作用

为差分对提供一个电流源IS，以使差分对具有固定的尾电流，从而产生独立于输入共模信号Vic的电流ID1+ID2。在共模输入时差分对管的工作电流ID1=ID2= IS/2，并且保持恒定；

同理，其共模输出电平也保持恒定，且其值为VDD-RIS/2（R为负载等效电阻）。解决了由于差分对管在共模输入时的工作电流变化引起非线性及输出信号失真等。

17各类单级放大器的增益输出电阻（共模增益、差模增益）、输入输出共模电平范围、摆幅

双端输入双端输出时的差模电压增益

)

(

双端输入单端输出差模电压增益R g m 21-

在理想情况下，由于电路的完全对称性，则当输入共模信号时，由于引起差分对管的每边的输出电压的变化量相等，双端输出的电压为0，故电压增益为0

理想情况下，单端输出共模小信号增益也为0

18差分放大器共模抑制能力及分析

共模抑制比CMRR 表示差分放大器的共模抑制能力，CMRR 定义为放大器的差模信号电压增益与共模信号电压增益之比。即：

(dB) lg 20CM DM A A CMRR =，当电路完全对称时，共模电压增益为0，故CMRR 为无穷大，但实际电路不对称，因此CMRR 为一个有限值，其值越大则共模抑制能力越强。

20如何求解放大器的频率响

22完整的运算放大器的构成

第一级是差分放大器，中间是共源共栅放大器，包括补偿、偏置、增益等电路，接下来是输出级。

23运算放大器的补偿分析及原理（mill 电容及带调零电阻）

1，MILL 电容补偿;单电容补偿，电容加调零电阻，nest 式电容补偿,2，自补偿-负载电容补偿。P1与P2为分离的实极点，前级极点P1为主极点，后级极点p2为次极点。压缩主极点频率P1，拓展次极点频率P2，通过将GBW 放在P2以内，保证闭环稳定性，miller 电容通过增大有效输入电容，降低输出阻抗以实现上述补偿目标。基本的miller 补偿由并联补偿发展而来，改变极点分布。3，前馈是形成零点的重要方式之一。

24如何提高运算放大器的增益

1. 可以采用共源共栅结构（比如19题中的最后一张图）、

2.可以采用增益提高电路

25运算放大器的建立时间、摆率、CMRR/PSRR、摆幅、输出电阻及测量方法

建立时间：当运放被一个小信号激励时，运放输出达到最终值得误差允许范围内的时间，由零极点位置决定。摆率，输入阶跃函数幅度很大时实际运放输出上升的斜率近似为常数，该常数定义为摆率。输出摆幅：运放的输出级中所有的晶体管都工作在饱和区

（MOS）.CMRR=Adm/Acm,反应放大器抗输入噪声的能力，，反应放大器抗电源噪声的能力。测

量运放有无负载时的输出电压，。

26分析及设计运算放大器的方法及步骤

选择合适的结构，确定满足指标要求的补偿类型，设计MOS管尺寸满足直流交流和瞬态性能，设计与估算，模式验证与调试优化

集成电路设计基础_期末考试题

集成电路设计基础 2010-11年第一学期试题一、填空题（20分） 1、目前，国内已引进了12英寸0.09um 芯片生产线，由此工艺线生产出来的集成电路特征尺寸是0.009um （大小），指的是右图中的W （字母）。 2、CMOS工艺可分为p阱、n阱、双阱三种。在CMOS工艺中，N阱里形成的晶体管是p （PMOS，NMOS）。 3、通常情况下，在IC中各晶体管之间是由场氧来隔离的；该区域的形成用到的制造工艺是氧化工艺。 4.集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指光刻，包括晶圆涂光刻胶、曝光、显影、烘干四个步骤；其中曝光方式包括①接触式、②非接触式两种。 5、阈值电压V T是指将栅极下面的si表面从P型Si变成N型Si所必要的电压，根据阈值电压的不同，常把MOS区间分成耗尽型、增强型两种。降低V T 的措施包括：降低杂质浓度、增大Cox 两种。二、名词解释（每词4分，共20分） ①多项目晶圆（MPW） ②摩尔定律 ③掩膜 ④光刻

⑤外延三、说明（每题5分共10分） ①说明版图与电路图的关系。 ②说明设计规则与工艺制造的关系。四、简答与分析题（10分） 1、数字集成电路设计划分为三个综合阶段，高级综合,逻辑综合,物理综合；解释这三个综合阶段的任务是什么？ 2、分析MOSFET尺寸能够缩小的原因。五、综合题（共4小题，40分） 1、在版图的几何设计规则中，主要包括各层的最小宽度、层与层之间的最小间距、各层之间的最小交叠。把下图中描述的与多晶硅层描述的有关规则进行分类：（2）属于层与层之间的最小间距的是: （3）属于各层之间的最小交叠是： 2．请提取出下图所代表的电路原理图。画出用MOSFET构成的电路。

集成电路工艺原理(考试题目与答案_广工版)

1、将硅单晶棒制成硅片的过程包括哪些工艺？答：包括：切断、滚磨、定晶向、切片、倒角、研磨、腐蚀、抛光、清洗、检验。 2、切片可决定晶片的哪四个参数/ 答：切片决定了硅片的四个重要参数：晶向、厚度、斜度、翘度和平行度。 3、硅单晶研磨清洗的重要性。答：硅片清洗的重要性：硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键，形成表面附近的自由力场，极易吸附各种杂质，如颗粒、有机杂质、无机杂质、金属离子等，造成磨片后的硅片易发生变花发蓝发黑等现象，导致低击穿、管道击穿、光刻产生针孔，金属离子和原子易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率 45、什么是低K材料？答：低K材料：介电常数比SiO2低的介质材料 46、与Al 布线相比，Cu 布线有何优点？答：铜作为互连材料，其抗电迁移性能比铝好，电阻率低，可以减小引线的宽度和厚度，从而减小分布电容。 4、硅片表面吸附杂质的存在状态有哪些？清洗顺序？答：被吸附杂质的存在状态：分子型、离子型、原子型清洗顺序：去分子－去离子－去原子－去离子水冲洗－烘干、甩干 5、硅片研磨及清洗后为什么要进行化学腐蚀，腐蚀的方法有哪些？答：工序目的：去除表面因加工应力而形成的损伤层及污染腐蚀方式：喷淋及浸泡 6、CMP（CMP-chemical mechanical polishing）包括哪些过程？答：包括：边缘抛光：分散应力，减少微裂纹，降低位错排与滑移线，降低因碰撞而产生碎片的机会。表面抛光：粗抛光，细抛光，精抛光 7、SiO2按结构特点分为哪些类型？热氧化生长的SiO2属于哪一类？答：二氧化硅按结构特点可将其分为结晶形跟非结晶形，热氧化生长的SiO2为非结晶态。 8、何谓掺杂？答：在一种材料(基质)中，掺入少量其他元素或化合物，以使材料(基质)产生特定的电学、磁学和光学性能，从而具有实际应用价值或特定用途的过程称为掺杂。 9、何谓桥键氧，非桥键氧？它们对SiO2密度有何影响？答：连接两个Si—O四面体的氧原子称桥联氧原子，只与一个四面体连接的氧原子称非桥联氧原子。桥联的氧原子数目越多，网络结合越紧密，反之则越疏松 10、氧化硅的主要作用有哪些？答：1、作为掩膜，2、作为芯片的钙化和保护膜，3、作为电隔离膜，4、作为元器件的组成部分。 11、SiO2中杂质有哪些类型？答：替代式杂质、间隙式杂质 12、热氧化工艺有哪些？答：有干氧氧化、湿氧氧化、水汽氧化 13、影响氧化速率的因素有？答：温度、气体分压、硅晶向、掺杂 14、影响热氧化层电性的电荷来源有哪些类型？降低这些电荷浓度的措施? 答：1）可动离子电荷（Qm）：加强工艺卫生方可以避免Na+沾污；也可采用掺氯氧化，固定Na+离子；高纯试剂 2）固定离子电荷Qf ：（1）采用干氧氧化方法（2）氧化后，高温惰性气体中退火

(完整版)集成电路设计复习题及解答

集成电路设计复习题绪论 1．画出集成电路设计与制造的主要流程框架。 2．集成电路分类情况如何？集成电路设计 1．层次化、结构化设计概念，集成电路设计域和设计层次 2．什么是集成电路设计？集成电路设计流程。 (三个设计步骤：系统功能设计逻辑和电路设计版图设计) 3．模拟电路和数字电路设计各自的特点和流程 4．版图验证和检查包括哪些内容？如何实现？ 5．版图设计规则的概念，主要内容以及表示方法。为什么需要指定版图设计规则？ 6．集成电路设计方法分类？ (全定制、半定制、PLD) 7．标准单元/ 门阵列的概念，优点/缺点，设计流程 8．PLD设计方法的特点，FPGA/CPLD的概念 9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。 10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？ 11．集成电路的可测性设计是指什么？ Soc设计复习题 1. 什么是SoC？ 2. SoC设计的发展趋势及面临的挑战？ 3. SoC设计的特点? 4. SoC设计与传统的ASIC设计最大的不同是什么？ 5. 什么是软硬件协同设计？ 6. 常用的可测性设计方法有哪些？ 7. IP 的基本概念和IP分类 8. 什么是可综合RTL代码? 9. 么是同步电路，什么是异步电路，各有什么特点？ 10. 逻辑综合的概念。 11. 什么是触发器的建立时间( Setup Time )，试画图进行说明。 12. 什么是触发器的保持时间( Hold Time )，试画图进行说明。 13. 什么是验证，什么是测试，两者有何区别？ 14. 试画图简要说明扫描测试原理。

绪论 1、画出集成电路设计与制造的主要流程框架。 2、集成电路分类情况如何？双极型数字模拟混合电路按应用领域分类集成电路设计 1．层次化、结构化设计概念，集成电路设计域和设计层次分层分级设计和模块化设计．将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，集成电路MSI 按规模分 LSI 类VLSI ULSI GSI 数字电按功能分类模拟电路组合逻辑电路路时序逻辑电路路线性电路路非线性电路单片集成按结构分类混合集成 SSI PMOS 电M路OS 型NMOS CMOS B iMOS B iMOS 型 B iCMOS 电厚路膜混合集成电路薄路膜混合集成电路

(完整版)集成电路工艺原理期末试题

电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川一二三四五六七八九十总分评卷教师 1、名词解释：(7分) 答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。特征尺寸：集成电路中半导体器件能够加工的最小尺寸。 Fabless：IC 设计公司，只设计不生产。 SOI：绝缘体上硅。 RTA：快速热退火。微电子：微型电子电路。 IDM：集成器件制造商。 Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。 LOCOS：局部氧化工艺。 STI：浅槽隔离工艺。 2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。 3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分) 答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。主流深亚微米隔离工艺是：STI。STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。 4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分) 答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高

集成电路分析期末复习总结要点

集成电路分析集成工业的前后道技术：半导体（wafer）制造企业里面，前道主要是把mos管，三极管作到硅片上，后道主要是做金属互联。集成电路发展：按规模划分，集成电路的发展已经历了哪几代？参考答案：按规模，集成电路的发展已经经历了：SSI、MSI、LSI、VLSI、ULSI及GSI。它的发展遵循摩尔定律解释欧姆型接触和肖特基型接触。参考答案：半导体表面制作了金属层后，根据金属的种类及半导体掺杂浓度的不同，可形成欧姆型接触或肖特基型接触。如果掺杂浓度比较低，金属和半导体结合面形成肖特基型接触。如果掺杂浓度足够高，金属和半导体结合面形成欧姆型接触。、集成电路主要有哪些基本制造工艺。参考答案：集成电路基本制造工艺包括：外延生长，掩模制造，光刻，刻蚀，掺杂，绝缘层形成，金属层形成等。光刻工艺：光刻的作用是什么？列举两种常用曝光方式。参考答案：光刻是集成电路加工过程中的重要工序，作用是把掩模版上的图形转换成晶圆上的器件结构。曝光方式：接触式和非接触式 25、简述光刻工艺步骤。参考答案：涂光刻胶，曝光，显影，腐蚀，去光刻胶。 26、光刻胶正胶和负胶的区别是什么？参考答案：正性光刻胶受光或紫外线照射后感光的部分发生光分解反应，可溶于显影液，未感光的部分显影后仍然留在晶圆的表面，它一般适合做长条形状；负性光刻胶的未感光部分溶于显影液

中，而感光部分显影后仍然留在基片表面，它一般适合做窗口结构，如接触孔、焊盘等。常规双极型工艺需要几次光刻？每次光刻分别有什么作用？参考答案：需要六次光刻。第一次光刻--N+隐埋层扩散孔光刻；第二次光刻--P+隔离扩散孔光刻第三次光刻--P型基区扩散孔光刻；第四次光刻--N+发射区扩散孔光刻；第五次光刻--引线接触孔光刻；第六次光刻--金属化内连线光刻掺杂工艺：掺杂的目的是什么？举出两种掺杂方法并比较其优缺点。参考答案：掺杂的目的是形成特定导电能力的材料区域，包括N型或P型半导体区域和绝缘层，以构成各种器件结构。掺杂的方法有：热扩散法掺杂和离子注入法掺杂。与热扩散法相比，离子注入法掺杂的优点是：可精确控制杂质分布，掺杂纯度高、均匀性好，容易实现化合物半导体的掺杂等；缺点是：杂质离子对半导体晶格有损伤，这些损伤在某些场合完全消除是无法实现的；很浅的和很深的注入分布都难以得到；对高剂量的注入，离子注入的产率要受到限制；一般离子注入的设备相当昂贵，试述PN结的空间电荷区是如何形成的。参考答案：在PN结中，由于N区中有大量的自由电子，由P区扩散到N区的空穴将逐渐与N区的自由电子复合。同样，由N区扩散到P区的自由电子也将逐渐与P区内的空穴复合。于是在紧靠接触面两边形成了数值相等、符号相反的一层很薄的空间电荷区，称为耗尽层。简述CMOS工艺的基本工艺流程（以1×poly，2×metal N阱为例）。参考答案：形成N阱区，确定nMOS和pMOS有源区，场和栅氧化，形成多晶硅并刻蚀成图案，P＋扩散，N＋扩散，刻蚀接触孔，沉淀第一金属层并刻蚀成图案，沉淀第二金属层并刻蚀成图案，形成钝化玻璃并刻蚀焊盘。表面贴装技术：电子电路表面组装技术（Surface Mount Technology，SMT），称为表面贴装或表面安装技术。它是一种将无引脚或短引线表面组装元器件（简称SMC/SMD，中文称片状元器件）安装在印制电路板（Printed Circuit Board，PCB)的表面或其它基板的表面上，通过再流焊或浸焊等方法加以焊接组装的电路装连技术。[1]工艺流程简化为：印刷-------贴片-------焊接-------检修有源区和场区：有源区：硅片上做有源器件的区域。（就是有些阱区。或者说是采用STI等隔离技术，隔离开的区域）。有源区主要针对MOS而言，不同掺杂可形成n或p型有源区。有源区分为源区和漏区（掺杂类型相同）在进行互联

《半导体集成电路》考试题目及参考答案

第一部分考试试题第0章绪论 1.什么叫半导体集成电路？ 2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？ 3.按照器件类型分，半导体集成电路分为哪几类？ 4.按电路功能或信号类型分，半导体集成电路分为哪几类？ 5.什么是特征尺寸？它对集成电路工艺有何影响？ 6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺 1.四层三结的结构的双极型晶体管中隐埋层的作用？ 2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。 3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？ 4.简述硅栅p阱CMOS的光刻步骤？ 5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？ 6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。 7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。 8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。第2章集成电路中的晶体管及其寄生效应 1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。 2.什么是集成双极晶体管的无源寄生效应？ 3. 什么是MOS晶体管的有源寄生效应？ 4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响? 5. 消除“Latch-up”效应的方法？ 6.如何解决MOS器件的场区寄生MOSFET效应？ 7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件 1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？ 2.集成电路中常用的电容有哪些。 3. 为什么基区薄层电阻需要修正。 4. 为什么新的工艺中要用铜布线取代铝布线。 5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。第4章TTL电路 1.名词解释

集成电路设计基础复习

1、解释基本概念：集成电路，集成度，特征尺寸参考答案： A、集成电路（IC：integrated circuit）是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的集成块。 B、集成度是指在每个芯片中包含的元器件的数目。 C、特征尺寸是代表工艺光刻条件所能达到的最小栅长（L）尺寸。 2、写出下列英文缩写的全称：IC，MOS，VLSI，SOC，DRC，ERC，LVS，LPE 参考答案： IC：integrated circuit；MOS：metal oxide semiconductor；VLSI：very large scale integration；SOC：system on chip；DRC：design rule check；ERC：electrical rule check；LVS：layout versus schematic；LPE：layout parameter extraction 3、试述集成电路的几种主要分类方法参考答案：集成电路的分类方法大致有五种：器件结构类型、集成规模、使用的基片材料、电路功能以及应用领域。根据器件的结构类型，通常将其分为双极集成电路、MOS集成电路和Bi-MOS 集成电路。按集成规模可分为：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。按基片结构形式，可分为单片集成电路和混合集成电路两大类。按电路的功能将其分为数字集成电路、模拟集成电路和数模混合集成电路。按应用领域划分，集成电路又可分为标准通用集成电路和专用集成电路。 4、试述“自顶向下”集成电路设计步骤。参考答案： “自顶向下”的设计步骤中，设计者首先需要进行行为设计以确定芯片的功能；其次进行结构设计；接着是把各子单元转换成逻辑图或电路图；最后将电路图转换成版图，并经各种验证后以标准版图数据格式输出。 5、比较标准单元法和门阵列法的差异。参考答案：

集成电路工艺考试题

一、名词解释（1）化学气相沉积：化学气体或蒸气和晶圆表面的固体产生反应，在表面上以薄膜形式产生固态的副产品，其它的副产品是挥发性的会从表面离开。（ 2）物理气相沉积：“物理气相沉积” 通常指满意下面三个步骤的一类薄膜生长技术: a.所生长的材料以物理的方式由固体转化为气体 ; b.生长材料的蒸汽经过一个低压区域到达衬底 ;c.蒸汽在衬底表面上凝聚，形成薄膜 (3)溅射镀膜：溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速，使其获得一定的动能后，轰击靶电极，将靶电极的原子溅射出来，沉积到衬底形成薄膜的方法。（衬(4) 蒸发镀膜：加热蒸发源，使原子或分子从蒸发源表面逸出，形成蒸汽流并入射到硅片底）表面，凝结形成固态薄膜。 (5)替位式扩散：占据晶格位置的外来原子称为替位杂质。只有当替位杂质的近邻晶格上出现空位，替位杂质才能比较轻易地运动到近邻空位上 (6)间隙式扩散：间隙式扩散指间隙式杂质从一个间隙位置运动到相邻的间隙位置。 (7)有限表面源扩散：扩散开始时，表面放入一定量的杂质源，而在以后的扩散过程中不再有杂质加入，此种扩散称为有限源扩散。 (8)恒定表面源扩散：在整个扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。 (9)横向扩散：由于光刻胶无法承受高温过程，扩散的掩膜都是二氧化硅或氮化硅。当原子扩散进入硅片，它们向各个方向运动：向硅的内部，横向和重新离开硅片。假如杂质原子沿硅片表面方向迁移，就发生了横向扩散。 (10)保形覆盖：保形覆盖是指无论衬底表面有什么样的倾斜图形在所有图形的上面都能沉积有相同厚度的薄膜。二、简述题 1、简述两步扩散的含义与目的。答：为了同时满足对表面浓度、杂质总量以及结深等的要求，实际生产中常采用两步扩散工艺：第一步称为预扩散或预淀积，在较低的温度下，采用恒定表面源扩散方式在硅片表面扩散一层杂质原子，其分布为余误差涵数，目的在于控制扩散杂质总量；第二步称为主扩散或再分布，将表面已沉积杂质的硅片在较高温度下扩散，以控制扩散深度和表面浓度，主扩散的同时也往往进行氧化。 2、扩散掺杂与离子注入掺杂所形成的杂质浓度分布各自的特点是什么？与扩散掺杂相比离子注入掺杂的优势与缺点各是什么? 答：扩散杂质所形成的浓度分布：杂质掺杂主要是由高温的扩散方式来完成，杂质原子通过气相源或掺杂过的氧化物扩散或淀积到硅晶片的表面，这些杂质浓度将从表面到体内单调下降，而杂质分布主要是由温度与扩散时间来决定。离子注入杂质所形成的浓度分布：掺杂离子以离子束的形式注入半导体内，杂质浓度在半导体内有个峰值分布，杂质分布主要由离子质量和注入能量决定。 (1).离子注入掺杂的优势:相对于扩散工艺，离子注入的主要好处在于能更正确地控制掺杂原子数目、掺杂深度、横向扩散效应小和较低的工艺温度，较低的温度适合对化合物半导体进行掺杂，因为高温下化合物的组分可能发生变化，另外，较低的温度也使得二氧化硅、氮化硅、铝、光刻胶、多晶硅等都可以用作选择掺杂的掩蔽膜，热扩散方法的掩膜必须是耐高温材料。 (2)离子注入掺杂的缺点 :主要副作用是离子碰撞引起的半导体晶格断裂或损伤。因此，后续的退化处理用来去除这些损伤。 3、简述离子注入工艺中退火的主要作用。答：由于离子注入所造成的损伤区及畸形团，增加了散射中心及陷阱能级，使迁移率和寿命等半导体参数下降。此外，大部分的离子在被注入时并不位于替位位置，未退火之前的注入区域将呈显高阻区。为（１）激活被注入的离子（使其变成替位杂质）；（２）恢复有序的晶

《超大规模集成电路设计》考试习题(含答案)完整版分析

1．集成电路的发展过程经历了哪些发展阶段？划分集成电路的标准是什么？集成电路的发展过程: ?小规模集成电路(Small Scale IC，SSI) ?中规模集成电路(Medium Scale IC，MSI) ?大规模集成电路(Large Scale IC，LSI) ?超大规模集成电路(Very Large Scale IC，VLSI) ?特大规模集成电路(Ultra Large Scale IC，ULSI) ?巨大规模集成电路(Gigantic Scale IC，GSI）划分集成电路规模的标准 2．超大规模集成电路有哪些优点？ 1. 降低生产成本 VLSI减少了体积和重量等,可靠性成万倍提高,功耗成万倍减少. 2.提高工作速度 VLSI内部连线很短,缩短了延迟时间.加工的技术越来越精细.电路工作速度的提高,主要是依靠减少尺寸获得. 3. 降低功耗芯片内部电路尺寸小,连线短,分布电容小,驱动电路所需的功率下降. 4. 简化逻辑电路芯片内部电路受干扰小,电路可简化. 5.优越的可靠性采用VLSI后，元件数目和外部的接触点都大为减少，可靠性得到很大提高。 6.体积小重量轻 7.缩短电子产品的设计和组装周期一片VLSI组件可以代替大量的元器件,组装工作极大的节省,生产线被压缩,加快了生产速度. 3．简述双阱CMOS工艺制作CMOS反相器的工艺流程过程。 1、形成N阱 2、形成P阱 3、推阱 4、形成场隔离区 5、形成多晶硅栅 6、形成硅化物 7、形成N管源漏区 8、形成P管源漏区 9、形成接触孔10、形成第一层金属11、形成第一层金属12、形成穿通接触孔13、形成第二层金属14、合金15、形成钝化层16、测试、封装，完成集成电路的制造工艺 4．在VLSI设计中，对互连线的要求和可能的互连线材料是什么？互连线的要求低电阻值：产生的电压降最小；信号传输延时最小（RC时间常数最小化）与器件之间的接触电阻低长期可靠工作可能的互连线材料金属（低电阻率），多晶硅（中等电阻率），高掺杂区的硅(注入或扩散)（中等电阻率）

集成电路设计练习题

集成电路设计练习题2009 1、说明一个半导体集成电路成本的组成。 2、简述CMOS工艺流程。简述CMOS集成电路制造的过程中需要重复进行的工艺步骤。 3、描述你对集成电路工艺的认识。列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么？简述CMOS工艺技术的发展趋势。 4、你知道的集成电路设计的表达方式有哪几种？ 5、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx 其中，x为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v 假设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。 6、请谈谈对一个系统设计的总体思路。针对这个思路，你觉得应该具备哪些方面的知识？ 7、描述你对集成电路设计流程的认识。 8、集成电路前端设计流程，后端设计流程，相关的工具。 9、从RTL synthesis到tape out之间的设计flow，并列出其中各步使用的tool. 10、简述FPGA等可编程逻辑器件设计流程。 11、简述半定制数字电路的设计流程。 12、简要说明并比较数字集成电路几种不同的实现方法。 13、什么是集成电路的设计规则。 14、同步电路和异步电路的区别是什么？ 15、画出CMOS电路的晶体管级电路图，实现Y=AB+C(D+E) 16、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管还是N 管，为什么？ 17、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什么要求？ 18、名词解释：VLSI, CMOS, EDA, VHDL, DRC, LVS, DFT, STA 19、画出CMOS与非门的电路，并画出波形图简述其功能。

集成电路制造技术-原理与技术试题库

填空题（30分=1分*30）(只是答案) 半导体级硅、 GSG 、电子级硅。CZ 法、区熔法、硅锭、wafer 、硅、锗、单晶生长、整型、切片、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。 100 、110 和111 。融化了的半导体级硅液体、有正确晶向的、被掺杂成p 型或n 型、实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中、拉伸速率、晶体旋转速率。去掉两端、径向研磨、硅片定位边和定位槽。制备工业硅、生长硅单晶、提纯）。卧式炉、立式炉、快速热处理炉。干氧氧化、湿氧氧化、水汽氧化。工艺腔、硅片传输系统、气体分配系统、尾气系统、温控系统。局部氧化LOCOS 、浅槽隔离STI 。掺杂阻挡、表面钝化、场氧化层和金属层间介质。热生长、淀积、薄膜。石英工艺腔、加热器、石英舟。 APCVD 常压化学气相淀积、LPCVD 低压化学气相淀积、PECVD 等离子体增强化学气相淀积。晶核形成、聚焦成束、汇聚成膜。同质外延、异质外延。膜应力、电短路、诱生电荷。导电率、高黏附性、淀积、平坦化、可靠性、抗腐蚀性、应力等。CMP 设备、电机电流终点检测、光学终点检测。平滑、部分平坦化、局部平坦化、全局平坦化。磨料、压力。使硅片表面和石英掩膜版对准并聚焦，包括图形）；（通过对光刻胶曝光，把高分辨率的投影掩膜版上图形复制到硅片上）；（在单位时间内生产出足够多的符合产品质量规格的硅片）。化学作用、物理作用、化学作用与物理作用混合。介质、金属。在涂胶的硅片上正确地复制掩膜图形。被刻蚀图形的侧壁形状、各向同性、各向异性。气相、液相、固相扩散。间隙式扩散机制、替代式扩散机制、激活杂质后。一种物质在另一种物质中的运动、一种材料的浓度必须高于另一种材料的浓度）和（系统内必须有足够的能量使高浓度的材料进入或通过另一种材料。热扩散、离子注入。预淀积、推进、激活。时间、温度。扩散区、光刻区、刻蚀区、注入区、薄膜区、抛光区。硅片制造备）、（硅片制造）、硅片测试和拣选、（装配和封装、终测。微芯片。第一层层间介质氧化物淀积、氧化物磨抛、第十层掩模、第一层层间介质刻蚀。钛淀积阻挡层、氮化钛淀积、钨淀积、磨抛钨。 1．常用的半导体材料为何选择硅？（6分）（1）硅的丰裕度。硅是地球上第二丰富的元素，占地壳成分的25%；经合理加工，硅能够提纯到半导体制造所需的足够高的纯度而消耗更低的成本；（2）更高的熔化温度允许更宽的工艺容限。硅1412℃>锗937℃ （3）更宽的工作温度。用硅制造的半导体件可以用于比锗更宽的温度范围，增加了半导体的应用范围和可靠性；（4）氧化硅的自然生成。氧化硅是一种高质量、稳定的电绝缘材料，而且能充当优质的化学阻挡层以保护硅不受外部沾污；氧化硅具有与硅类似的机械特性，允许高温工艺而不会产生过度的硅片翘曲； 2．晶圆的英文是什么？简述晶圆制备的九个工艺步骤。（6分） Wafer 。（1）单晶硅生长: 晶体生长是把半导体级硅的多晶硅块转换成一块大的单晶硅。生长后的单晶硅被称为硅锭。可用CZ 法或区熔法。（2）整型。去掉两端，径向研磨，硅片定位边或定位槽。（3）切片。对200mm 及以上硅片而言，一般使用内圆切割机；对300mm 硅片来讲都使用线锯。（4）磨片和倒角。切片完成后，传统上要进行双面的机械磨片以去除切片时留下的损伤，达到硅片两面高度的平行及平坦。硅片边缘抛光修整，又叫倒角，可使硅片边缘获得平滑的半径周线。（5）刻蚀。在刻蚀工艺中，通常要腐蚀掉硅片表面约20微米的硅以保证所有的损伤都被去掉。（6）抛光。也叫化学机械平坦化（CMP ），它的目标是高平整度的光滑表面。抛光分为单面抛光和双面抛光。（7）清洗。半导体硅片必须被清洗使得在发给芯片制造厂之前达到超净的洁净状态。（8）硅片评估。（9）包装。 3．硅锭直径从20世纪50年代初期的不到25mm 增加到现在的300mm 甚至更大，其原因是什么？（6分）（1）更大直径硅片有更大的表面积做芯片，能够减少硅片的浪费。（2）每个硅片上有更多的芯片，每块芯片的加工和处理时间减少，导致设备生产效率变高。（3）在硅片边缘的芯片减少了，转化为更高的生产成品率。（4）在同一工艺过程中有更多芯片，所以在一块芯片一块芯片的处理过程中，设备的重复利用率提高了。氧化 4.立式炉出现的主要原因，其主要控制系统分为哪五个部分？（6分） (1) 立式炉更易于自动化、可改善操作者的安全以及减少颗粒污染。与卧式炉相比可更好地控制温度和均匀性。 (2) 工艺腔，硅片传输系统，气体分配系统，尾气系统，温控系统。 5.试写出光刻工艺的基本步骤。（6分）（1）气相成底膜；（2）旋转涂胶；（3）软烘；（4）对准和曝光；（ 5）曝光后烘焙(PEB)；（6）显影；（7）坚膜烘焙；（8）显影检查。 4．已知曝光的波长为365nm ，光学系统的数值孔径NA 为0.60，则该光学系统的焦深DOF 为多少？（6分） 5．简述扩散工艺的概念。（6分）扩散是物质的一个基本属性，描述了一种物质在另一种物质中运动的情况。扩散的发生需要两个必要的条件：（1）一种材料的浓度必须高于另一种材料的浓度；（2）系统内必须有足够的能量使高浓度的材料进入或通过另一种材料。气相扩散：空气清新剂喷雾罐液相扩散：一滴墨水滴入一杯清水固相扩散：晶圆暴露接触一定浓度的杂质原子（半导体掺杂工艺的一种） 6．名词解释：离子注入。（6分）离子注入是一种向硅衬底中引入可控制数量的杂质，以改变其电学性能的方法。它是一个物理过程，即不发生化学反应。离子注入在现代硅片制造过程中有广泛应用，其中最主要的用途是掺杂半导体材料。四、综合题：（30分=15分*2，20题）2题/章 1．对下图所示的工艺进行描述，并写出工艺的主要步骤。（15分）描述：图示工艺：选择性氧化的浅槽隔离（STI ）技术。（用于亚0.25微米工艺） STI 技术中的主要绝缘材料是淀积氧化物。选择性氧化利用掩膜来完成，通常是氮化硅，只要氮化硅膜足够厚，覆盖了氮化硅的硅表面就不会氧化。掩膜经过淀积、图形化、刻蚀后形成槽。在掩膜图形曝露的区域，热氧化150~200埃厚的氧化物后，才能进行沟槽填充。这种热生长的氧化物使硅表面钝化，并且可以使浅槽填充的淀积氧化物和硅相互隔离，它还能作为有效的阻挡层，避免器件中的侧墙漏电流产生。步骤：1氮化硅淀积 2氮化硅掩蔽与刻蚀 3侧墙氧化与沟槽填充 4氧化硅的平坦化(CMP) 5氮化硅去除。浅槽隔离(STI)的剖面 2．识别下图所示工艺，写出每个步骤名称并进行描述，对其特有现象进行描述。（15分）答：一）此为选择性氧化的局部氧化LOCOS （0.25微米以上的工艺）二）步骤名称及描述： 1 氮化硅淀积。 2 氮化硅掩蔽与刻蚀 3 硅的局部氧化 LOCOS 场氧化层的剖面 4 氮化硅去除用淀积氮化物膜作为氧化阻挡层，因为淀积在硅上的氮化物不能被氧化，所以刻蚀后的区域可用来选择性氧化生长。热氧化后，氮化物和任何掩膜下的氧化物都将被除去，露出赤裸的硅表面，为形成器件作准备。三）特有现象描述：当氧扩散穿越已生长的氧化物时，它是在各个方向上扩散的（各向同性）。一些氧原子纵向扩散进入硅，另一些氧原子横向扩散。这意味着在氮化物掩膜下有着轻微的侧面氧化生长。由于氧化层比消耗的硅更厚，所以在氮化物掩膜下的氧化生长将抬高氮化物的边缘，我们称为“鸟嘴效应” 金属化 3．按照下图，解释化学机械平坦化工艺。（15分） CMP 是一种表面全局平坦化的技术，它通过硅片和一个抛光头之间的相对运动来平坦化硅片表面，在硅片和抛光头之间有磨料，并同时施加压力。CMP 设备——抛光机光刻 4．识别下图所示工艺，写出每个步骤名称并进行描述。（15分）答：1 气相成底膜：清洗、脱水，脱水烘焙后立即用HMDS 进行成膜处理，起到粘附促进剂的作用。 2 采用旋转涂胶的方法涂上液相光刻胶材料。 3 软烘：其目的是除去光刻胶中的溶剂。 4 对准和曝光：掩模板与涂了胶的硅片上的正确位置对准。然后将掩模板和硅片曝光。 5 曝光后烘焙：深紫外（DUV ）光刻胶在100-110℃的热板上进行曝光后烘焙。 6 显影：是在硅片表面光刻胶中产生图形的关键步骤。 7 坚模烘焙：要求会发掉存留的光刻胶溶剂，提高光刻胶对硅片表面的粘附性。 8 显影后检查：目的是找出光刻胶有质量问题的硅片，描述光刻胶工艺性能以满足规范要求。刻蚀 5．等离子体干法刻蚀系统的主要部件有哪性？试举出三种主要类型，并对圆筒式等离子体刻蚀机作出介绍。（15分）答：一个等离子体干法刻蚀系统的基本部件包括：（1）发生刻蚀反应的反应腔；（2）产生等离子体的射频电源；（3）气体流量控制系统；（4）去除刻蚀生成物和气体的真空系统。圆桶式反应器是圆柱形的，在0.1~1托压力下具有几乎完全相同的化学各向同性刻蚀。硅片垂直、小间距地装在一个石英舟上。射频功率加在圆柱两边的电极上。通常有一个打孔的金属圆柱形刻蚀隧道，它把等离子体限制在刻蚀隧道和腔壁之间的外部区域。硅片与电场平行放置使物理刻蚀最小。等离子体中的刻蚀基扩散到刻蚀隧道内，而等离子体中的带能离子和电子没有进入这一区域。这种刻蚀是具有各向同性和高选择比的纯化学过程。因为在硅片表面没有物理的轰击，因而它具有最小的等离子体诱导损伤。圆桶式等离子体反应器主要用于硅片表面的去胶。氧是去胶的主要刻蚀机。离子注入 6．对下图中的设备进行介绍，并对其所属的工艺进行描述。（15分）离子注入工艺在离子注入机内进行，它是半导体工艺中最复杂的设备之一。离子注入机包含离子源部分，它能从原材料中产生带正电荷的杂质离子。离子被吸出，然后用质量分析仪将它们分开以形成需要掺杂离子的束流。束流中的离子数量与希望引入硅片的杂质浓度有关。离子束在电场中加速，获得很高的速度（107cm/s 数量级），使离子有足够的动能注入到硅片的晶格结构中。束流扫描整个硅片，使硅片表面均匀掺杂。注入之后的退火过程将激活晶格结构中的杂质离子。所有注入工艺都是在高真空下进行的。离子注入设备包含以下5 个部分：（1）离子源；（2）引出电极（吸极）和离子分析器；（3）加速管；（4）扫描系统；（5）工艺室离子注入是一种向硅衬底中引入可控制数量的杂质，以改变其电学性能的方法。它是一个物理过程，即不发生化学反应。离子注入在现代硅片制造过程中有广泛应用，其中最主要的用途是掺杂半导体材料。每一次掺杂对杂质的浓度和深度都有特定的要求。离子注入能够重复控制杂质的浓度和深度，因而在几乎所有应用中都优于扩散。它已经成为满足亚0.25μm 特征尺寸和大直径硅片制作要求的标准工艺。热扩散的5个问题对先进的电路生成的限制：（1）横向扩散（2）超浅结（3）粗劣的掺杂控制（4）表面污染的阻碍（5）错位的产生。亚0.25μm 工艺的注入过程有两个主要目标：（1）向硅片中引入均匀、可控制数量的特定杂质。（2）把杂质放置在希望的深度。 7.离子注入工艺的主要优缺点。（15分）答：优点：（1）精确控制杂质含量。（2）很好的杂质均匀性。（扫描方法）（3）对杂质穿透深度有很好的控制。（控制能量）（4）产生单一离子束。（质量分离技术）（5）低温工艺。（中等温度小于125℃，允许使用不同的光刻掩膜，包括光刻胶）（6）注入的离子能穿过薄膜。（7）无固溶度极限。缺点：（1）高能杂质离子轰击硅原子将对晶体结构产生损伤。当高能离子进入晶体并与衬底原子碰撞时，能量发生转移，一些晶格上的硅原子被取代，这个反应被称为辐射损伤。大多数甚至所有的的晶体损伤都能用高温退火进行修复。（2）注入设备的复杂性。然而这一缺点被离子注入机对剂量和深度的控制能力及整体工艺的灵活性弥补 7．依照下图，对硅片制造厂的六个分区分别做一个简短的描述，要求写出分区的主要功能、主要设备以及显著特点。（15分）（1） (1)扩散区。扩散区一般认为是进行高温工艺及薄膜淀积的区域。主要设备：高温扩散炉：1200℃，能完成氧化、扩散、淀积、退火以及合金等多种工艺流程。湿法清洗设备。（2） (2)光刻。把临时电路结构复制到以后要进行刻蚀和离子注入的硅片上。主要设备：涂胶/显影设备，步进光刻机。（3） (3)刻蚀。用化学或物理方法有选择地从硅片表面去除不需要材料，在硅片上没有光刻胶保护的地方留下永久的图形。主要设备：等离子体刻蚀机，等离子去胶机，湿法清洗设备。 (4)离子注入。主要功能是掺杂。主要设备：离子注入机、等离子去胶机、湿法清洗设备。

集成电路工艺原理试题总体答案

目录一、填空题（每空1分，共24分） (1) 二、判断题（每小题1.5分，共9分） (1) 三、简答题（每小题4分，共28分） (2) 四、计算题（每小题5分，共10分） (4) 五、综合题（共9分） (5) 一、填空题（每空1分，共24分） 1.制作电阻分压器共需要三次光刻，分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。 2.集成电路制作工艺大体上可以分成三类，包括图形转化技术、薄膜制备技术、掺杂技术。 3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。 4.高纯硅制备过程为氧化硅→粗硅→ 低纯四氯化硅→ 高纯四氯化硅→ 高纯硅。 5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤。 6.提拉出合格的单晶硅棒后，还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底片。 7.常规的硅材料抛光方式有：机械抛光，化学抛光，机械化学抛光等。 8.热氧化制备SiO2的方法可分为四种，包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化。 9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、磷、砷（As）、锑（Sb）等元素具有掩蔽作用。 10.在SiO2内和Si- SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷。 11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。 12.常规平面工艺扩散工序中的恒定表面源扩散过程中，杂质在体内满足余误差函数分布。常规平面工艺扩散工序中的有限表面源扩散过程中，杂质在体内满足高斯分布函数分布。 13.离子注入在衬底中产生的损伤主要有点缺陷、非晶区、非晶层等三种。 14.离子注入系统结构一般包括离子源、磁分析器、加速管、聚焦和扫描系统、靶室等部分。 15.真空蒸发的蒸发源有电阻加热源、电子束加热源、激光加热源、高频感应加热蒸发源等。 16.真空蒸发设备由三大部分组成，分别是真空系统、蒸发系统、基板及加热系统。 17.自持放电的形式有辉光放电、弧光放电、电晕放电、火花放电。 18.离子对物体表面轰击时可能发生的物理过程有反射、产生二次电子、溅射、注入。 19.溅射镀膜方法有直流溅射、射频溅射、偏压溅射、磁控溅射（反应溅射、离子束溅射）等。 20.常用的溅射镀膜气体是氩气（Ar）,射频溅射镀膜的射频频率是13.56MHz。 21.CVD过程中化学反应所需的激活能来源有？热能、等离子体、光能等。 22.根据向衬底输送原子的方式可以把外延分为：气相外延、液相外延、固相外延。 23.硅气相外延的硅源有四氯化硅（SiCl4）、三氯硅烷（SiHCl3）、二氯硅烷（SiH2Cl2）、硅烷（SiH4）等。 24.特大规模集成电路（ULIC）对光刻的基本要求包括高分辨率、高灵敏度的光刻胶、低缺陷、精密的套刻对准、对大尺寸硅片的加工等五个方面。 25.常规硅集成电路平面制造工艺中光刻工序包括的步骤有涂胶、前烘、曝光、显影、坚膜、腐蚀、去胶等。 26.光刻中影响甩胶后光刻胶膜厚的因素有溶解度、温度、甩胶时间、转速。 27.控制湿法腐蚀的主要参数有腐蚀液浓度、腐蚀时间、腐蚀液温度、溶液的搅拌方式等。 28.湿法腐蚀Si所用溶液有硝酸-氢氟酸-醋酸（或水）混合液、KOH溶液等，腐蚀SiO2常用的腐蚀剂是HF溶液，腐蚀 Si3N4常用的腐蚀剂是磷酸。 29.湿法腐蚀的特点是选择比高、工艺简单、各向同性、线条宽度难以控制。 30.常规集成电路平面制造工艺主要由光刻、氧化、扩散、刻蚀、离子注入（外延、CVD、PVD）等工艺手段组成。 31.设计与生产一种最简单的硅双极型PN结隔离结构的集成电路，需要埋层光刻、隔离光刻、基区光刻、发射区光刻、引线区光刻、反刻铝电极等六次光刻。 32.集成电路中隔离技术有哪些类？二、判断题（每小题1.5分，共9分） 1.连续固溶体可以是替位式固溶体，也可以是间隙式固溶体（×） 2.管芯在芯片表面上的位置安排应考虑材料的解理方向，而解理向的确定应根据定向切割硅锭时制作出的定位面为依据。（√） 3.当位错线与滑移矢量垂直时，这样的位错称为刃位错，如果位错线与滑移矢量平行，称为螺位错（√） 4.热氧化过程中是硅向二氧化硅外表面运动，在二氧化硅表面与氧化剂反应生成二氧化硅。（×） 5.热氧化生长的SiO2都是四面体结构，有桥键氧、非桥键氧，桥键氧越多结构越致密，SiO2中有离子键成份，氧空位表现为带正

模拟集成电路设计的九个层次

[转贴] 模拟集成电路设计的九个层次来源：一篇好文章, 摘录于此,以示激励. 一段你刚开始进入这行，对PMOS/NMOS/BJT什么的只不过有个大概的了解，各种器件的特性你也不太清楚，具体设计成什么样的电路你也没什么主意，你的电路图主要看国内杂志上的文章，或者按照教科书上现成的电路，你总觉得他们说得都有道理。你做的电路主要是小规模的模块，做点差分运放，或者带隙基准的仿真什么的你就计算着发文章，生怕到时候论文凑不够。总的来说，基本上看见运放还是发怵。你觉得spice 是一个非常难以使用而且古怪的东西。二段你开始知道什么叫电路设计，天天捧着本教科书在草稿纸上狂算一气。你也经常开始提起一些技术参数，Vdsat、lamda、early voltage、GWB、ft之类的。总觉得有时候电路和手算得差不多，有时候又觉得差别挺大。你也开始关心电压，温度和工艺的变化。例如低电压、低功耗系统什么的。或者是超高速高精度的什么东东，时不时也来上两句。你设计电路时开始计划着要去tape out，虽然tape out看起来还是挺遥远的。这个阶段中，你觉得spice很强大，但经常会因为AC仿真结果不对而大伤脑筋。三段你已经和PVT斗争了一段时间了，但总的来说基本上还是没有几次成功的设计经验。你觉得要设计出真正能用的电路真的很难，你急着想建立自己的信心，可你不知道该怎么办。你开始阅读一些JSSC或者博士论文什么的，可你觉得他们说的是一回事，真正的芯片或者又不是那么回事。你觉得Vdsat什么的指标实在不够精确，仿真器的缺省设置也不够满足你的要求，于是你试着仿真器调整参数，或者试着换一换仿真器，但是可它们给出的结果仍然是有时准有时不准。你上论坛，希望得到高手的指导。可他们也是语焉不详，说得东西有时对有时不对。这个阶段中，你觉得spice虽然很好，但是帮助手册写的太不清楚了。四段你有过比较重大的流片失败经历了。你知道要做好一个电路，需要精益求精，需要战战兢兢的仔细检查每一个细节。你发现在设计过程中有很多不曾设想过的问题，想要做好电路需要完整的把握每一个方面。于是你开始系统地重新学习在大学毕业时已经卖掉的课本。你把能能找到的相关资料都仔细的看了一边，希望能从中找到一些更有启发性的想法。你已经清楚地知道了你需要达到的电路指标和性能，你也知道了电路设计本质上是需要做很多合理的折中。可你搞不清这个“合理”是怎么确定的，不同指标之间的折中如何选择才好。你觉得要设计出一个适当的能够正常工作的电路真的太难了，你不相信在这个世界上有人可以做到他们宣称的那么好，因为聪明如你都觉得面对如此纷杂的选择束手无策，他们怎么可能做得到？这个阶段中，你觉得spice功能还是太有限了，而且经常对着"time step too small"的出错信息发呆，偶尔情况下你还会创造出巨大的仿真文件让所有人和电脑崩溃。五段你觉得很多竞争对手的东西不过如此而已。你开始有一套比较熟悉的设计方法。但是你不知道如何更加优化你手头的工具。你已经使用过一些别人编好的脚本语言，但经常碰到很多问题的时候不能想起来用awk 或者perl搞定。你开始大量的占用服务器的仿真时间，你相信经过大量的仿真，你可以清楚地把你设计的模块调整到合适的样子。有时候你觉得做电路设计简直是太无聊了，实在不行的话，你在考虑是不是该放弃了。这个阶段中，你觉得spice好是好，但是比起fast spice系列的仿真器来，还是差远了；你开始不相信AC仿真，取而代之的是大量的transient仿真。六段你开始明白在这个世界中只有最合适的设计，没有最好的设计。你开始有一套真正属于自己的设计方法，你会倾向于某一种或两种仿真工具，并能够熟练的使用他们评价你的设计。你开始在设计中考虑PVT的变化，你知道一个电路从开始到现在的演化过程，并能够针对不同的应用对他们进行裁减。你开始关注功耗