数字电子技术 第五章

第五章正文中 5-2 表达式 JK 触发器的特性方程 好像写错了。

习 题

一、填空题

1. 1个触发器可以记忆1位二进制信息，l 位二进制信息有0和1两种状态。

2. 触发器功能的表示方法有特性表、特性方程 和状态转换图。

3. JK 触发器的特性方程是1n n n Q JQ K Q +'=+。

4. 主从JK 触发器克服了同步JK 触发器的空翻问题，但其本身存在一次变化问题。

5. 触发器在输入信号发生变化前的状态称为 现态 ，用n Q 表示，而输入信号发生变化后触发器所进入的状态称为 次态 ，用1+n Q 表示。

6. 按逻辑功能来划分，触发器还可以分为RS 触发器、 JK 触发器、 D 触发器和T 触发器等四种类型。

7. 维持阻塞D 触发器是在时钟信号CLK 的上升沿触发，其特性方程为D =+1n Q 。 8. n 个触发器可以记忆2n 种不同的状态。

9.T 触发器的特征方程是n Q T ⊕=+1n Q 。当CLK 有效时，若T =0，则T 触发器的输出状态为n Q 。

10. 当CLK 无效时，D 触发器的状态为n Q ；当CLK 有效时，D 触发器的状态为D 。

二、分析与设计题

1. 画出题图5.1所示由与非门组成的基本触发器输出端Q 、Q '的电压波形，输入端S '、

R '的电压波形如图中所示。

S R Q

Q '

S

R

题图5.1

解：电压波形如图

S

R Q

2.

画出题图5.2所示由或非门组成的基本触发器输出端Q 、Q '的电压波形，输入端R 、

S 的电压波形如图中所示。

R

S

Q

Q '

R

S

题图5.2

解：电压波形如图

R

S Q

3. 在题图5.3所示的电路中，若CLK 、R 、S 的电压波形如图中所示，试画出输出端Q 、Q '所对应的电压波形，设触发器的初始状态Q =0。

S

R

Q

Q '

S

R CLK

题图5.3

解：电压波形如图

S

CLK

Q

4. 分别叙述同步触发器、主从触发器和边沿触发器的动作特点。

解：同步触发器在CLK =0期间，触发器不接受输入信号，触发器输出状态保持不变；在CLK =1期间，触发器接受输入信号，触发器的输出状态将根据输入信号的状态而发生改变。这种触发方式称为电平触发方式。在CLK =1且脉冲宽度较宽时，如果触发器的输入信号发生多次改变，触发器的输出可能出现连续不停的多次翻转，从而使电路的可靠性降低，抗干扰能力较差。

主从触发器的翻转分两步动作。第一步，在CLK =1期间，主触发器接受输入信号，被置成相应的状态，而从触发器状态保持不变；第二步，在CLK 由1跳变为0（由0跳变为1）以后，从触发器按照当前主触发器的状态进行翻转，所以输出Q 、Q '状态的改变发生在CLK

的下降沿（上升沿）。

另外，由于主触发器本身是一个同步RS 触发器，所以在CLK =1的全部时间里，输入信号都将对主触发器起作用，如果输入信号发生过变化，就不能简单地按照特性表判断触发器的次态，必须考虑输入信号状态变化的全部过程，才能决定触发器的次态，这就降低了主从触发器的可靠性。为了使主从触发器的输出符合特性表的结论，要求输入信号的状态在CLK =1期间不能改变。

边沿触发器的次态仅取决于时钟信号的上升沿或是下降沿到达时输入信号的逻辑状态，而此前或此后的输入信号的状态对触发器的输出没有影响。

5. 在主从RS 触发器电路中，若CLK 、R 、S 的电压波形如题图5.4所示，试画出输出端Q 、Q '所对应的电压波形，设触发器的初始状态Q =0。

1S

1R

S R

Q Q '

CLK

C1R

S

题图5.4

解：电压波形如图

R S

Q

6. 在图5.14（a）所示的主从JK触发器中，若CLK、J、K的电压波形如题图5.5所示，试画出输出端Q、Q'所对应的电压波形，设触发器的初始状态Q=0。

J

K

题图5.5

解：电压波形如图

J Q

7. 在CLK下降沿触发的边沿JK触发器中，若CLK、J、K的电压波形如题图5.6所示，试画出输出端Q、Q'所对应的电压波形，设触发器的初始状态Q=0。

J

K

题图5.6

解：电压波形如图

J

8. 在图5.21所示的维持阻塞结构D触发器中，若CLK、D的电压波形如题图5.7所示，试画出输出端Q、Q'所对应的电压波形，设触发器的初始状态Q=0。

D

题图5.7

解：电压波形如图

9. 在题图5.8所示的边沿JK触发器中，若各输入端的电压波形如图中所示，试画出输出端Q、Q'所对应的电压波形，设触发器的初始状态Q=0。

D

R 'D

S 'R

S

C11J 1K CLK J

K Q

Q '

R 'S J

题图5.8

解：电压波形如图

R S

10. 试分析题图5.9所示电路的逻辑功能，列出真值表，写出逻辑函数式。

'

题图5.9

解：

可得出逻辑表达式为 1

'011====++C L K Q R Q C L K Q

Q n

n n

n 11. 电路及输入波形如题图5.10所示，其中FF 是维持阻塞D 触发器，请根据输入端 CLK 和A 、B 的波形画出输出端Q 、Q '

的波形。设触发器的初始状态Q =0。

A 1D Q Q '

CLK

C1

A B

FF

题图5.10

解：电压波形如图

A A ⊕

12. 试画出题图5.11所示电路0Q 、1Q 的波形图，已知FF 0和FF 1是上升沿触发的JK 触发器，且触发器的初始状态均为0。

1'

题图5.11

解：电压波形如图

13. 已知D 触发器如题图5.12所示，请将其转换为JK 触发器。 解：D Q K JQ Q n n n =+=+''1，将其转换为JK 触发器如图

1D Q Q '

CLK

C1

D

J

K

14. 已知D 触发器如题图5.13所示，请将其转换为T 触发器。

1D Q Q '

CLK C1

D

1D Q Q '

CLK

C1

D

题图5.12 题图5.13

解：D Q T Q

n

n =⊕=+1

，将其转换为T 触发器如图

Q Q '

15. 用VHDL 语言描述RS 触发器的逻辑功能，并完成编译和波形仿真。

数字电子技术基础第三版第三章答案

第三章组合逻辑电路 第一节重点与难点 一、重点： 1.组合电路的基本概念 组合电路的信号特点、电路结构特点以及逻辑功能特点。 2.组合电路的分析与设计 组合电路分析是根据已知逻辑图说明电路实现的逻辑功能。 组合电路设计是根据给定设计要求及选用的器件进行设计，画出逻辑图。如果选用小规模集成电路SSI，设计方法比较规范且容易理解，用SSI设计是读者应掌握的最基本设计方法。由于设计电路由门电路组成，所以使用门的数量较多，集成度低。 若用中规模集成电路MSI进行设计，没有固定的规则，方法较灵活。 无论是用SSI或MSI设计电路，关键是将实际的设计要求转换为一个逻辑问题，即将文字描述的要求变成一个逻辑函数表达式。 3.常用中规模集成电路的应用 常用中规模集成电路有加法器、比较器、编码器、译码器、数据选择器和数据分配器等，重要的是理解外部引脚功能，能在电路设计时灵活应用。 4.竞争冒险现象 竞争冒险现象的产生原因、判断是否存在竞争冒险现象以及如何消除。 二、难点： 1.组合电路设计 无论是用SSI还是用MSI设计电路，首先碰到的是如何将设计要求转换为逻辑问题，得到明确的真值表，这一步既是重点又是难点。总结解决这一难点的方法如下： （1）分析设计问题的因果关系，分别确定输入变量、输出变量的个数及其名称。 （2）定义逻辑变量0、1信号的含义。无论输入变量、输出变量均有两个状态0、1，这两个状态代表的含义由设计者自己定义。 （3）再根据设计问题的因果关系以及变量定义，列出真值表。 2.常用组合电路模块的灵活应用 同样的设计要求，用MSI设计完成后，所得的逻辑电路不仅与所选芯片有关，而且还与设计者对芯片的理解及灵活应用能力有关。读者可在下面的例题和习题中体会。 3.硬件描述语言VHDL的应用 VHDL的应用非常灵活，同一个电路问题可以有不同的描述方法，初学者可以先仔细阅读已有的程序实例，再自行设计。 三、考核题型与考核重点 1.概念与简答 题型1为填空、判断和选择； 题型2为叙述基本概念与特点。 建议分配的分数为3～6分。 2.综合分析与设计

数字电路及其应用(一)

数字电路及其应用(一) 编者的话当今时代，数字电路已广泛地应用于各个领域。本报将 在“电路与制作”栏里，刊登系列文章介绍数字电路的基本知识和应用实例。 在介绍基本知识时，我们将以集成数字电路为主，该电路又分TTL和CMOS 两种类型，这里又以CMOS集成数字电路为主，因它功耗低、工作电压范围宽、扇出能力强和售价低等，很适合电子爱好者选用。介绍应用时，以实 用为主，特别介绍一些家电产品和娱乐产品中的数字电路。这样可使刚入门的 电子爱好者尽快学会和使用数字电路。一、基本逻辑电路 1.数字电路 的特点 在电子设备中，通常把电路分为模拟电路和数字电路两类，前者涉及模 拟信号，即连续变化的物理量，例如在24小时内某室内温度的变化量；后者 涉及数字信号，即断续变化的物理量，如图1所示。当把图1的开关K快速通、断时，在电阻R上就产生一连串的脉冲(电压)，这就是数字信号。人们把用来 传输、控制或变换数字信号的电子电路称为数字电路。数字电路工作 时通常只有两种状态：高电位(又称高电平)或低电位(又称低电平)。通常把高电 位用代码“1”表示，称为逻辑“1”；低电位用代码“0”表示，称为逻辑“0”(按正逻 辑定义的)。注意：有关产品手册中常用“H”代表“1”、“L”代表“0”。实际的数字 电路中，到底要求多高或多低的电位才能表示“1”或“0”，这要由具体的数字电 路来定。例如一些TTL数字电路的输出电压等于或小于0.2V，均可认为是逻 辑“0”，等于或者大于3V，均可认为是逻辑“1”(即电路技术指标)。CMOS数字 电路的逻辑“0”或“1”的电位值是与工作电压有关的。讨论数字电路问 题时，也常用代码“0”和“1”表示某些器件工作时的两种状态，例如开关断开代 表“0”状态、接通代表“1”状态。 2.三种基本逻辑电路

数字电子技术第10章节自测练习跟习题解答

自测练习 1．获得矩形脉冲的方法通常有两种：一种是（）；另一种是（）。 2．触发器有（）个稳定状态，分别是（）和（）。 3．单稳态触发器有（）个稳定状态。 4．多谐振荡器有（）个稳定状态。 1．用脉冲产生电路直接产生；对已有的信号进行整形产生。 2．2，0，1 3．1 4．0 自测练习 1．多谐振荡器（）（需要，不需要）外加触发脉冲的作用。 2．利用门电路的传输延迟时间，将（）（奇数，偶数，任意）个非门首尾相接就构成一个简单的多谐振荡器。 3．多谐振荡器的两个暂稳态之间的转换是通过（）来实现的。 f）决定。4．石英晶体振荡器的振荡频率由（）（R，C，晶体本身的谐振频率 s 5．石英晶体振荡器的两个优点是（）和（）。 1．不需要 2．奇数 3．R、C的充放电。 f。 4．晶体本身的谐振频率 s 5．频率精确，稳定性好。 自测练习 1．单稳态触发器有（）个稳定状态和（）个暂稳态。 2．单稳态触发器（需要，不需要）外加触发脉冲的作用。 3．单稳态触发器的暂稳态持续时间取决于（），而与外触发信号的宽度无关。4．为了使单稳态触发器电路正常工作，对外加触发脉冲的宽度要求是（）。 5．74LS121是（）（可重复触发，不可重复触发）单稳态触发器，74LS123是（）（可重复触发，不可重复触发）单稳态触发器。 6．使用74LS121构成单稳态触发器电路时，外接电容C ext接在（）脚和（）脚之间，外接电阻R ext接在（）脚和（）脚之间。它的输出脉宽为（）。 7．使用74LS121构成单稳态触发器电路时，若要求外加触发脉冲为上升沿触发，则该触发脉冲应输入到（）（3、4、5）脚。

8．使用74LS121构成单稳态触发器电路时，若要求外加触发脉冲为下降沿触发，则该触发脉冲应输入到（）（3、4、5）脚。 1．1，1 2．需要 3．外接RC 4．触发脉冲的宽度小于暂稳态持续时间 5．不可重复触发，可重复触发 6．10．11．11．14．0.7 RC 7．5 8．3或4 自测练习 1．施密特触发器的特点是，输入信号幅值增大时的触发阈值电压和输入信号幅值减少时的触发阈值电压（）（相同，不相同）。 2．典型施密特触发器的回差电压是（）伏。 3．利用施密特触发器可以把正弦波、三角波等波形变换成（）波形。 4．在图10-19所示电路中，如果需要产生2kHz的方波信号，其电容值为（）。 5．在图10-19所示电路中，充电时间（）（大于，小于，等于）放电时间。 6．在图10-19所示电路中，RC回路的电阻值要小于（），原因是（）。如果使用10 kΩ电阻，则发生的现象是（）。 7．使用集成电路手册查找74HC14芯片，当电源供电电压为6V时，该施密特触发器的上、下限触发阈值电压分别为（）和（）。 1．不相同 2．1V 3．矩形波 4．R=800Ω时，C为0.4375μF 5．小于 6．1KΩ；电阻值过大，电容电压将不会低于V T-；无波形。 7． 3.14V，1.89V 自测练习 1．555定时器的4脚为复位端，在正常工作时应接（）（高，低）电平。 2．555定时器的5脚悬空时，电路内部比较器C1、C2的基准电压分别是（）和（）。3．当555定时器的3脚输出高电平时，电路内部放电三极管T处于（）（导通，截止）状态。3脚输出低电平时，三极管T处于（）（导通，截止）状态。 4．TTL555定时器的电源电压为（）伏。 5．555定时器构成单稳态触发器时，稳定状态为（）（1，0），暂稳状态为（）（1，0）。6．555定时器可以配置成三种不同的应用电路，它们是（）。7．555定时器构成单稳态触发器时，要求外加触发脉冲是负脉冲，该负脉冲的幅度应满足 （）（ 1 3 I C u V >， 1 3 I CC u V <），且其宽度要满足（）条件。 8．在图10-24所示单稳态触发电路中，R＝10kΩ，C=50μF，则其输出脉冲宽度为（）。9．555定时器构成多谐振荡器时，电容电压u C将在（）和（）之间变化。

数字电子技术基础第三版第一章答案

第一章数字逻辑基础 第一节重点与难点 一、重点： 1.数制 2.编码 (1) 二—十进制码（BCD码） 在这种编码中，用四位二进制数表示十进制数中的0~9十个数码。常用的编码有8421BCD码、5421BCD码和余3码。 8421BCD码是由四位二进制数0000到1111十六种组合中前十种组合，即0000~1001来代表十进制数0~9十个数码，每位二进制码具有固定的权值8、4、2、1，称有权码。 余3码是由8421BCD码加3（0011）得来，是一种无权码。 (2)格雷码 格雷码是一种常见的无权码。这种码的特点是相邻的两个码组之间仅有一位不同，因而其可靠性较高，广泛应用于计数和数字系统的输入、输出等场合。 3.逻辑代数基础 (1)逻辑代数的基本公式与基本规则 逻辑代数的基本公式反映了二值逻辑的基本思想，是逻辑运算的重要工具，也是学习数字电路的必备基础。 逻辑代数有三个基本规则，利用代入规则、反演规则和对偶规则使逻辑函数的公式数目倍增。 (2)逻辑问题的描述 逻辑问题的描述可用真值表、函数式、逻辑图、卡诺图和时序图，它们各具特点又相互关联，可按需选用。 (3)图形法化简逻辑函数 图形法比较适合于具有三、四变量的逻辑函数的简化。 二、难点： 1.给定逻辑函数，将逻辑函数化为最简 用代数法化简逻辑函数，要求熟练掌握逻辑代数的基本公式和规则，熟练运用四个基本方法—并项法、消项法、消元法及配项法对逻辑函数进行化简。 用图形法化简逻辑函数时，一定要注意卡诺图的循环邻接的特点，画包围圈时应把每个包围圈尽可能画大。 2.卡诺图的灵活应用 卡诺图除用于简化函数外，还可以用来检验化简结果是否最简、判断函数间的关系、求函数的反函数和逻辑运算等。 3.电路的设计 在工程实际中，往往给出逻辑命题，如何正确分析命题，设计出逻辑电路呢？通常的步骤如下：

《数字电子技术基础》复习指导(第十章)

第十章 数-模和模-数转换 一、本章知识点 权电阻、倒T 形D/A 转换器的原理 双极型D/A 转换应用电路分析。(题9.3) D/A 转换器V O 的计算,考虑线性误差后V O 的实际范围 A/D 转换的步骤; A/D 转换的分辨率(基本概念) 采样定理的内容和物理含义 并联比较型、计数型、逐次比较型、双积分型A/D 转换器转换速度的比较 计数型、逐次比较型A/D 转换器转换时间的计算 二、例题 （一）概念题 1．对于n 位的权电阻网络D/A 转换器，当求和运算放大器的反馈电阻为 2R 时，输出电压的 公式为V 0= 。 2．对于倒T 型电阻网络D/A 转换器，其电阻网络中只有 两种阻值的电阻。 3．一个4位D/A 转换器，满量程电压为10V ，其线性误差为± 2 1LSB ，当输入为1100时， 其输出电压实际值的范围为 。 4．一个8位D/A 转换器，V REF =10V ，其线性误差为±1LSB ，当输入为10001000时，其输出电压实际值的范围为 ;其中(10001000)B =( )10 。 5．设有一被测量温度的变化范围为10 0C ～800 0C ，要求分辨率为1 0C ，则应选用的A/D 转换器的分辨率至少为 位。 6．某8位输出的逐次比较型 A/D 转换器，若它使用的时钟频率为100KHz ，则该A/D 转换 器完成一次A/D 转换所需要的时间为 。 7．A/D 转换的过程可分为取样、保持、 及编码四步。 8．采样定理f s ≥2f imax 中的f imax 是指 。 9．计数式A/D 转换器中，若输出的数字信号为12位，时钟信号频率为4MHz ，则完成一次转换的最长时间是 ms ？如果希望最大转换时间小于100us ，那么时钟信号的频率应选用 HZ ？ 10．一个8位D/A 转换器，若最小分辨电压VLSB=20mV ，当输入代码为10010111时，输出电压为 V ？该转换器的分辨率是

[数字电子技术及应用(第2版)习题答案第4单元习题答案

自我检测题 一、填空题 4-1 555定时器根据内部器件类型可分为双极型和单极型，它们均有单或双定时器电路。双极型型号为 555 和 556 ，电源电压使用范围为5~16V ；单极型型号为7555和7556 ，电源电压适用范围为3~18V 。 4-2 555定时器最基本的应用有 单稳态触发器 、 施密特触发器和多谐振荡器三种电路。 4-3 555定时器构成的施密特触发器在5脚未加控制电压时，正向阈值电压+T U 为 CC V 32V ；负向阈值电压-T U 为 CC V 31 V ；回差电压T U ?为 CC V 3 1 V 。 4-4晶片的两个基板在电场的作用下，产生一定频率的 机械变形 。而受到一定方向的外力时，会在相应的两个表面上产生 相反 的电荷，产生电场，这个物理现象称为 压电效应 。 4-5石英晶体有两个谐振频率，分别为 串联谐振频率 和 并联谐振频率 。 二、选择题、判断题 4-6 用555定时器组成单稳态触发电路时，当控制电压输入端无外加电压时，则其输出脉宽t w = A 。 A 、1.1RC B 、0.7 R C C 、1.2 RC 4-7 用555定时器组成的单稳态触发器电路是利用输入信号的下降沿触发使电路输出单脉冲信号。( ) 4-8为了获得输出振荡频率稳定度高的多谐振荡器一般选用 B 组成的振荡器 A 、555定时器 B 、反相器和石英晶体 C 、集成单稳态触发器 练习题 4-1 555定时器由哪几个部分组成？ 答：略。 4-2施密特触发器、单稳态触发器、多谐振荡器各有几个暂稳态，几个稳定状态？ 答：略。 4-3由555定时器构成的施密特触发器在5脚加直流控制电压U CO 时，回差电压为多少？ 答：CO U 2 1 4-4由555定时器构成的多谐振荡器如图4-12所示，已知，R 1=R 2=5.1kΩ，C =0.01μF ，V CC =+12V ，则电路的振荡频率是多少？ 答：9.337KHZ 4-5由555定时器构成的施密特触发器输入波形如图题4-5所示，试对应画出输出波形。

数字电子技术第五章作业及答案

第五章（时序逻辑电路）作业 1、时序逻辑电路如图5-1所示，试分析该电路的逻辑功能。要求：写出电路的激励方程、状态方程和状态转换表，画出电路的状态转换图，并说明电路能否自启动。 图5-1 时序逻辑电路 答案:同步四进制减法计数器。能自启动。 2、试用文字语言描述图5-2所示状态图的状态变化情况，并写出其相应的状态转换表。

. A B C D 0/1 0/0 0/0 0/01/0 1/0 1/0 1/1 . . . . 图5-2 状态图 解： 状态A ：如果输入为0，转移到状态A ，输出0 如果输入为1，转移到状态B ，输出0 状态B ：如果输入为0，转移到状态A ，输出0 如果输入为1，转移到状态C ，输出0 状态C ：如果输入为0，转移到状态A ，输出0 如果输入为1，转移到状态D ，输出0 状态D ：如果输入为0，转移到状态A ，输出0 如果输入为1，转移到状态D ，输出1 该状态为梅里状态机。 3、图5-3所示的是5位右移寄存器与输入信号DATA 、时钟CLK 的波形图，设寄存器初始状态为00000，试画出寄存器输出Q 4~Q 0的波形图。 11 01 0DATA CLK DATA CLK . . 0123 4 . . 图5-3 5位右移寄存器与DATA 、CLK 的波形图 4、试用JK 触发器设计一个同步八进制计数器，其状态S 0、S 1…S 7的编码分别为000、001、011、010、110、111、101、100。

答案: J3= Q2___Q1 J2= ___Q3Q1 J1= Q3⊕___Q2 K3= ___Q2___Q1 K2= Q3Q1 K1= Q3⊕Q2 5、试用上升沿JK触发器构成异步3位二进制加法计数器，要求画出逻辑电路图，以及计数器输入时钟CLK与JK触发器输出端Q2~Q0的波形图。 6、图5-4所示为异步4位二进制加法计数器74LS293组成的计数器电路，试说明该计数电路是多少进制计数器，并说明复位信号RESET的有效电平， . . 图5-4 74LS293组成的计数器电路 解：RESET有效电平为低电平。 该计数器是13进制计数器。 7、试用74LS161连接成计数长度M=8的计数器，可采用几种方法？并画出相应的接线图。

【数字电子技术题目第一章】数字电子技术期末

【数字电子技术题目第一章】数字电子技术期末 第一章数字逻辑概论一．填空题1.（101.1001）2=（）8＝（）16。 2.（1011011）2=（）8＝（）16。 3.（01110.1101）2=（）8＝（）16。 4.（110101）2=（）8＝（）16。 5.（10110010.1011）2=( )8=( ) 16。 6. 已知十进制数“230”, 则将其转换为十六进制数为； BCD码“100110000101”表示的十进制数为。 7. 某编码器对26个英文字母进行编码，需要采用位二进制输出。 8. 某编码器对一年12个月进行编码，需要采用位二进制输出。 9.将逻辑函数Y=AB’+ABC+AC 转换成与非—与非形式。 10.将逻辑函数Y=(A+B’)(A’+B)C+(BC)’转换成与非—与非形式。 11. 四个变量逻辑函数共有个最小项，两个不同的最小项的乘积为，全部最小项之和为。 12. 六个变量逻辑函数共有个最小项，两个不同最小项的乘积为，全部最小项之和为。 13. 已知某函数F=((A+B’)(A’+C))’AC+BC，则其最简与或式为。 14. 已知某函数F=ABC+(AC)’+(AB)’，则其最简与或式为。 15. 已知函数，则其反函数为。 16. 已知函数F=AC+BC’，则其反函数为。 17．数制转换：（011010）2 =（）10 =（）8 =（）16。18．数制转换：（35）10 =（）2 =（）8 =（）16。19．数制转换：（251）8 =（）2 =（）16 =（）10。20．数制转换：（4B）16 =（）2 =（）8 =（）10。 21．数制转换：（69）10 =（）2 =（）16 =（）8。22．将二进制数转换为等值的八进制和十六进制数（10011011001）2 =（）8 =（）16。 23．将二进制数转换为等值的八进制和十六进制数（1001010.011001）2 =（）8 =（）16。 二．选择题1. 若输入变量A、B全为0时，输出函数F=0，则其输入与输出的关系是（）。 A. 异或 B. 同或 C. 或非 D. 与非2. 1997个“1”同或起来的结果为（）。 A.1 B. 2008 C.1004 D.0 3. 若输入变量A、B全为1时，输出函数F=1，则其输入与输出的关系是（）。 A. 异或 B. 同或 C. 或非 D. 与非4. 2008个“1”异或起来的结果为（）。 A.1 B. 2008 C.1004 D.0 5. 下列数据中，数值最小的数据为（）。 A. (12)16 B. (21)8 C. (10011)2 D. (16)10 6. 下列四个数中最大的数是（）。

万里学院-数字电子技术-第五章习题及参考答案

第五章习题 1．题图5-1所示电路是用两片555构成的脉冲发生器，试画出Y 1和Y 2两处的输出波形，并标注主要参数（参数只需估算）。 题图5-1 2．题图5-2所示的555定时器构成的单稳态触发器及输入v I 的波形，求： （1）输出信号v O 的脉冲宽度T W ； （2）对应v I 画出v C 、v O 的波形，并标明波形幅度。 v I /V CC /3 v I v O 题图5-2 3．由555定时器组成的多谐振荡器如图5-3所示，已知V DD =12V 、C =0.1μF 、R 1=15k Ω、 R 2=22k Ω。试求：（1）多谐振荡器的振荡周期；（2）画出的v C 和v O 波形。 题图5-3 4．由555定时器、3位二进制加计数器、理想运算放大器A 构成如题图5-4所示电路。设计数器初始状态为000，且输出低电平V OL =0 V ，输出高电平V OH =3.2 V ，R d 为异步清零端，高电平有效。 （1）说明虚框（1）、（2）部分各构成什么功能电路？（2）虚框（3）构成几进制计器？ （3）对应CP 画出v O 波形，并标出电压值。 题图5-4 5．用集成芯片555构成的施密特触发器电路及输入波形i v 如题图5-5所示，要求： （1）求出该施密特触发器的阈值电压V T ＋、V T －；（2）画出输出v o 的波形。 题图5-5 6．用集成定时器555构成的电路及可产生的波形如题图5-6（a ）、（b ）所示，试回答： （1）该电路的名称；（2）指出（b ）图中v C 波形是1～8引脚中，哪个引脚上的电压波形； （3）求出矩形波的宽度t W 。

最新数字电子技术第三章(组合逻辑电路)作业及答案

第三章（组合逻辑电路）作业及答案 1、写出图3-1所示组合逻辑电路中输入输出的逻辑关系式和真值表。 图3-1：组合逻辑电路逻辑图 解：（1）C A A AC B A Y +=++=1 （2）D B C B A CD B A CD B A D BD CD A B A Y ++=++=+=++=）（ 2 2、试分析图3-2所示组合逻辑电路，写出其逻辑函数表达式。若设S 1﹑S 0为功能控制信号，A ﹑B 为输入信号，L 为输出，说明当S 1﹑S 0取不同信号值时，电路所实现的逻辑功能。 图3-2：组合逻辑电路逻辑图 3、试用与门、或门和非门，或者与门、或门和非门的组合来实现如下各逻辑函数关系，画出相应的逻辑电路图。 （1）1 Y AB BC =+ A B S 1 S =1 =1 & =1

（2）2Y A C B =+（） （3）3Y ABC B EF G =++（） & & 1 ≥Y1. 1 A B C . & 1 ≥Y2 . 1 A B C & 1 ≥1 ≥& & 1 A B C . E F G .Y3 . . . 4、试用门电路设计4线-2线优先编码器，输入、输出信号都是高电平有效，要求任一按键按下时，G S 为1，否则G S =0；还要求没有按键按下时，E O 信号为1，否则为0。

5、试用逻辑门电路设计一个2选1数据选择器，输入信号为A、B，选择信号为S，输出信号为Y，要求写出真值表、逻辑函数表达式和画出逻辑电路图。 6、某公司3条装配线各需要100kW电力，采用两台发电动机供电，一台100kW，另外一台是200kW，3条装配线不同时开工，试设计一个发电动机控制电路，可以按照需求启动发电动机以达到节电的目的。

[数字电子技术及应用(第2版)习题答案第1单元习题答案

自我检测题： 一、填空题 1-1 (1001010)2 =( 112 )8 =( 4A )16 =( 74 )10 1-2 (37.375)10 =( 100101.011 )2 =( 45.3 )8 =( 25.6 )16 1-3 (CE)16=( 11001110 )2 =( 316 )8 =( 206 )10 =( 001000000110 )8421BCD 1-4在逻辑代数运算的基本公式中，利用分配律可得A (B +C )= AB+AC ，A +BC = (A+B)(A+C) ，利用反演律可得ABC = C B A ++ ，C B A ++ = C B A 。 1-5在数字电路中，半导体三极管多数主要工作在 截止 区和 饱和 区。 1-6 COMS 逻辑门是 单 极型门电路，而TTL 逻辑门是 双 极型门电路。 1-7 COMS 集成逻辑器件在 功耗 、 抗干扰 方面优于TTL 电路，同时还具有结构相对简单，便于大规模集成、制造费用较低等特点。 1-8 CT74 、 CT74H 、 CT74S 、 CT74LS 四个系列的 TTL 集成电路，其中功耗最小的为 CT74LS ；速度最快的为 CT74S ；综合性能指标最好的为 CT74LS 。 二、选择题 1-9指出下列各式中哪个是四变量Ａ、Ｂ、Ｃ、Ｄ的最小项( C )。 A 、ABC B 、A+B+C+D C 、ABCD D 、AC 1-10逻辑项D BC A 的逻辑相邻项为( A )。 A 、ABCD — B 、ABCD C 、AB — CD D 、ABC — D 1-11当利用三输入的逻辑或门实现两变量的逻辑或关系时，应将或门的第三个引脚( B )。 A 、接高电平 B 、接低电平 C 、悬空 1-12当输入变量A 、B 全为1时，输出为0，则输入与输出的逻辑关系有可能为（ A ）。 A 、异或 B 、同或 C 、与 D 、或 1-13TTL 门电路输入端悬空时应视为（ A ）电平，若用万用表测量其电压，读数约为（ D ）。 A 、高 B 、低 C 、3.5V D 、1.4V E 、0V 三、判断题 1-14用4位二进制数码来表示每一位十进制数码，对应的二—十进制编码即为8421BCD 码。( × ) 1-15因为逻辑式A+(A+B)=B+(A+B)是成立的，所以在等式两边同时减去(A+B)得：A=B 也是成立的。(× ) 1-16对于54/74LS 系列与非门，输出端能直接并联。(× ) 1-17三态输出门有高电平、低电平和高阻三种状态。( ) 1-18在解决“线与”问题时，OC 门是指在COMS 电路中采用输出为集电极开路的三极管结构，而OD 门指在TTL 电路中采用漏极开路结构。(× )

数字电子技术基础第一章习题答案

第一章习题解答[题1.1]」【解】 (1) () 2=(97) 16 =(151) 10 (2)() = 16 ) 6(D=(109)10 (3)( 0. ) 2=(0.5F) 16 =(0.) 10 (4)(11. 001) 2=(3. 2) 16 =（3.125） 10 [题1. 2]将下列十六进制数化为等值的二进制数和等值的十进制数。 【解】 (1) (8C) 16=() 2 =(140) 10 (2) (3D．BE) 16= (.) 2 =(61. ) 10 (3)(8F．FF) 16=(.) 2 =( 143.) 10 (4)(10.00) 16=(10000.) 2 = (16. ) 10 [题1. 3][解] (17) 10=(10001) 2 =(11) 16 (127) 10 =() 2 =(7F) 16 (0.39) 10=(0.0110) 2 =(0.6) 16 (25.7) 10 =(11001.1011) 2 =(19.B) 16 [题1. 4] [解] (1) (+1011) 2 的原码和补码都是01011(最高位的0是符号位)。 (2) (+00110) 2 的原码和补码都是(最高位的0是符号位)。 (3) (-1101) 2 的原码是11101(最高位的1是符号位)，补码是10011 (4) (-) 2 的原码是(最高位的1是符号位)，补码是 [题1. 5] [解] (1)首先找出真值表中所有使函数值等于1的那些输人变量组合。 然后写出一组变量组合对应的一个乘积项，取值为1的在乘积项中写

为原变量，取值为0的在乘积项中写为反变量。最后，将这些乘积项相加，就得到所求的逻辑函数式。 (2)将输人变量取值的所有状态组合逐一代入逻辑函数式，求出相 应的函数值。然后把输入变量取值与函数值对应地列成表，就得到了函数的真值表。 (3)将逻辑图中每个逻辑图形符号所代表的逻辑运算式按信号传输方 向逐级写出，即可得到所求的逻辑函数式。 (4)用逻辑图形符号代替函数式中的所有逻辑运算符号，就可得到由 逻辑图形符号连接成的逻辑图了。 [题1. 6] [解] 表Pl. 6( a)对应的逻辑函数式为 表P1.6(b)对应的逻辑函数式为 [题1. 7] [解]

数字电子技术讲义 第三章 组合逻辑电路

第三章 组合逻辑电路 根据组合逻辑电路的不同特点，数字电路分成：组合逻辑电路（组合电路） 时序逻辑电路（时序电路） 组合逻辑电路的特点：任意时刻的输出仅仅取决于该时刻的输入，与电路原来状态无关。 ()n i i A A A f F Λ21，=（i =1，2，…m ） 3.1组合逻辑电路的分析 组合逻辑电路的分析方法：1）由逻辑图写出各输出端的逻辑表达式 2）化简和变换各逻辑表达式 3）列真值表 4）分析确定功能 例： C B A L ⊕⊕= 3.1.1 分析加法器 半加器真值表 (1)1位加法器 1）半加器 不考虑由低位进位来的加法器 B A A S ⊕== A B B

AB Co = 2）全加器 考虑低位进位的加法器 CI B A CI AB CI B A BCI A S +++= 全加器真值表 CI B B A CI A CO ++= S “奇数个1时，S 为1”CI “两个以上1时，CI 为1” A (2)多位加法器 1、并行相加串行进位的加法器 例如：四位二进制数A 3 A 2A 1A 0和B 3 B 3 B 3 B 3相加 CI CO Σ CI CO Σ CI CO Σ CI CO Σ CO S 1 S 0 S 2 S 3 A 0B 0 A 1 B 1 A 2 B 2 A 3 B 3 每位进位信号作为高位的输入信号――串行进位 故任一位的加法运算必须在低一位的运算完成后才能进行――速度慢 2、超前进位 00011011 0 1 A B CI 01011 1 00011011 0 1 A B CI 00100 1 1 1

每位的进位只由加数和被加数决定，而与低位的进位无关。 1-⊕⊕=i i i i C B A S ()1-⊕+=i i i i i i C B A B A C 3.1.2 分析数据选择器 数据分配器：将公共数据线上的信号送往不同的通道 数据选择器：将不同通道的信号送往公共数据线 74LS153为例：通过给定不同的地址代码，即可从4个输入数据中选出所要得输出 函数式：()()()()[] 01130112011101101A A D A A D A A D A A D Y +++= 总结：1、数据选择器可将多通道输入的数据有选择的传送到输出端 2、数据选择器还可作为一般的逻辑函数产生器，一个2n 选一的数据选择器可以产生n 或少于n 个输入变量的逻辑函数 3、构成逻辑函数产生器的关键是确定常量输入端的逻辑值。可由导出的最小项或真值表获得。 3.1.3 分析多路分配器 D A A D 010= D A A D 011= D A A D 012= A A D 013= A A D 3.1.4 分析数值比较器 (1)1位数值比较器 两个数AB 比较（A >B ，A

数字电子技术的应用及发展趋势探析

数字电子技术的应用及发展趋势探析 摘要：随着电子设备的普及，数字电子技术应用到 各个领域，发展前景良好。数字电子作为一种具有高科技效力的技术，它的应用与发展对我国各个行业来说都是尤为重要的。本文主要分析数字电子技术数字电子技术的应用领域，并在此基础上探析了其未来的发展趋势。 关键词：数字电子技术；应用；发展趋势数字电子技术是当前发展最快的学科之一。近年来，数字电子技术作为电子技术领域中的一项新兴科技，越来越受到关注，尤其是数字电子技术在各行各业的广泛应用，更使它拥有了广阔的发展前景。 1、数字电子技术概述 1.1数字电子技术的概念 数字电子技术属于信息电子学科，集成电路、发光二极管等都是数字电子技术具体的物质体现，它以集成芯片、电路、逻辑门电路为研究对象，伴随信息技术的发展，其电路对于信号处理显示出了明显的优势。以处理信号为例，信号处理过程中，按照一定比例在数字电路上，把模拟信号转换成数字信号，再经数字电路将数字信号进行处理，完成处理之后，根据需要反复转化成模拟信号。

1.2电子技术的分类 电子技术包括数字电子技术和模拟电子技术两大类。这两大类技术有着相辅相成的联系，其中最明显和被广泛使用的就是数字电路信号的处理，即模拟信号（“0101”信号） 与数字信号的相互转换。但这两者之间也存在着一些不同之处。首先，与模拟信号相比，数字信号波形更简单易识，没有太多的变化，只有高电平和低电平两种，出现误差的几率很小，这无疑也给信号的接收和处理方面提供了更加便捷的条件，这一点本文将在后文进行详细的论述。其次，因为数字电子技术的诸多优点，例如稳定性强、可靠性高等，很多模拟信息被电子信息所取代，其中最明显的就是在声音和图像的存储方式上，过去声音和图像是由模拟信号组成的磁带、磁盘来储存，而现在这些都变成了光盘存储，无疑更加便捷也更易保存。 1.3数字电子技术的优势 数字电子技术作为一种具有重要作用的新兴技术，在我国电子信息化的进程中发挥着巨大的推动作用。近年来，数字电子技术以其波形简单、精确度高、抗感染能力强等多重优势，在多种方面的应用中发挥了重要的作用，为我国经济社会和信息产业的发展作出了巨大的贡献。 2、数字电子技术的应用 2.1在雷达接收机中的应用

数字电子技术基础(第四版)课后习题答案_第三章

第3章 [题3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。 [解] BC AC AB Y BC AC AB C B A ABC Y ++=+++++=21)( B 、 C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。 [题3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。

[解] （1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。 3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++= （2）COMP=0、Z=0时， Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。 COMP =0、Z=0的真值表从略。 [题3.3] 用与非门设计四变量的 多数表决电路。当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。 [解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。 ABCD D ABC D C AB CD B A BCD A Y ++++= BCD ACD ABC ABC +++= B C D A C D A B D A B C ???=

[题3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。水箱中设置了3个水位检测元件A 、B 、C 。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。 [解] 题3.4的真值表如表A3.4所示。 真值表中的C B A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A3.4(a)化简后得到： C B A M S +=， B M L =（M S 、M L 的1状态表示工作，0状态表示停止）。 逻辑图如图A3.4(b)。

数字电子技术 第五章

第五章正文中 5-2 表达式 JK 触发器的特性方程 好像写错了。 习 题 一、填空题 1. 1个触发器可以记忆1位二进制信息，l 位二进制信息有0和1两种状态。 2. 触发器功能的表示方法有特性表、特性方程 和状态转换图。 3. JK 触发器的特性方程是1n n n Q JQ K Q +'=+。 4. 主从JK 触发器克服了同步JK 触发器的空翻问题，但其本身存在一次变化问题。 5. 触发器在输入信号发生变化前的状态称为 现态 ，用n Q 表示，而输入信号发生变化后触发器所进入的状态称为 次态 ，用1+n Q 表示。 6. 按逻辑功能来划分，触发器还可以分为RS 触发器、 JK 触发器、 D 触发器和T 触发器等四种类型。 7. 维持阻塞D 触发器是在时钟信号CLK 的上升沿触发，其特性方程为D =+1n Q 。 8. n 个触发器可以记忆2n 种不同的状态。 9.T 触发器的特征方程是n Q T ⊕=+1n Q 。当CLK 有效时，若T =0，则T 触发器的输出状态为n Q 。 10. 当CLK 无效时，D 触发器的状态为n Q ；当CLK 有效时，D 触发器的状态为D 。 二、分析与设计题 1. 画出题图5.1所示由与非门组成的基本触发器输出端Q 、Q '的电压波形，输入端S '、 R '的电压波形如图中所示。 S R Q Q ' S R

题图5.1 解：电压波形如图 S R Q 2. 画出题图5.2所示由或非门组成的基本触发器输出端Q 、Q '的电压波形，输入端R 、 S 的电压波形如图中所示。 R S Q Q ' R S 题图5.2 解：电压波形如图 R S Q 3. 在题图5.3所示的电路中，若CLK 、R 、S 的电压波形如图中所示，试画出输出端Q 、Q '所对应的电压波形，设触发器的初始状态Q =0。 S R Q Q ' S R CLK 题图5.3

最新数字电路第三章习题与答案

第三章集成逻辑门电路 一、选择题 1. 三态门输出高阻状态时，（）是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有（）。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3．以下电路中常用于总线应用的有（）。 A.TSL门 B.OC门 C. 漏极开路门 D.CMOS与非门 4．逻辑表达式Y=AB可以用（）实现。 A.正或门 B.正非门 C.正与门 D.负或门 5．TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“1”。 A.悬空 B.通过电阻2.7kΩ接电源 C.通过电阻2.7kΩ接地 D.通过电阻510Ω接地 6．对于TTL与非门闲置输入端的处理，可以（）。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端并联 7．要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。 A.＞RON B.＜ROFF C.ROFF＜RI＜RON D.＞ROFF 8．三极管作为开关使用时，要提高开关速度，可( )。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 9．CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 10．与CT4000系列相对应的国际通用标准型号为（）。 A.CT74S肖特基系列 B. CT74LS低功耗肖特基系列 C.CT74L低功耗系列 D. CT74H高速系列 11．电路如图（a），（b）所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。F 对开关A、B、C的逻辑函数表达式（）。

数字电子技术基础 第一章练习题及参考答案

第一章数字电路基础 第一部分基础知识 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 2．以下代码中为恒权码的为。 A.8421BCD码 B. 5421BCD码 C.余三码 D.格雷码 3．一位十六进制数可以用位二进制数来表示。 A.１ B.２ C.４ D. 16 4．十进制数25用8421BCD码表示为。 A.10 101 B.0010 0101 C.100101 D.10101 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256）10 B.（127）10 C.（FF）16 D.（255）10 6．与十进制数（53.5）10等值的数或代码为。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)8 7．矩形脉冲信号的参数有。 A.周期 B.占空比 C.脉宽 D.扫描期 8．与八进制数(47.3)8等值的数为： A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)2 9.常用的B C D码有。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码 10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 二、判断题（正确打√，错误的打×） 1. 方波的占空比为0.5。（） 2. 8421码1001比0001大。（） 3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（） 4．格雷码具有任何相邻码只有一位码元不同的特性。（） 5．八进制数（18）8比十进制数（18）10小。（） 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（）

[数字电子技术及应用(第2版)习题答案第2单元习题答案

[数字电子技术及应用(第2版)习题答案第2单元习题答案

自我检测题 一、填空题 2-1如果对键盘上108个符号进行二进制编码，则至少要 7 位二进制数码。 2-2共阳LED 数码管应由输出 低 电平的七段显示译码器来驱动点亮，而共阴LED 数码管应采用输出为 高 电平的七段显示译码器来驱动点亮。 2-3采用54LS138完成数据分配器的功能时，若把S 1作为数据输入端接D ，则应将使能端2 S 接 低 电平，3 S 接 低 电平。 2-4对N 个信号进行编码时，需要使用的二进制代码位数n 要满足条件 N ≤2n 。 二、选择题 2-5一个8选1的数据选择器，其地址输入端有几个 B 。 A 、1 B 、3 C 、2 D 、4 2-6可以用 B 、C 电路的芯片来实现一个三变量组合逻辑函数。 A 、编码器 B 、译码器 C 、数据选择器 2-7要实现一个三变量组合逻辑函数，可选用 A 芯片。 A 、74LS138 B 、54LS148 C 、74LS147 三、判断题 2-8 54/74LS138是输出低电平有效的3线－8线译码器。( ? ) 2-9当共阳极LED 数码管的七段（a ~g ）阴极电平依次为1001111时，数码管将显示数字1。(? ) 练习题 2-1试分析图题2-10所示各组合逻辑电路的 逻辑功能。 A B C D Y A B Y

图题2-1 解：（a）图，) ⊕ =，真值表如表题2-1(a) A ⊕ Y⊕ B ) ( (D C 所示： 表题2-1(a) （a）图为四变量奇校验器，当输入变量中有奇数个为1，输出为1。

（b ）图，AB B A B A B A Y +=+++=，真值表如表题2-1(b)所示： （b ）图为同或门电路，当输入变量状态相同时出1，相反时出0。 2-2试分析图题2-2所示各组合逻辑电路的逻辑功能，写出函数表达式。 图题2-2 解：(a)图0=+++=CD C B AB Y A B C Y D 1 2 A B C (a ) (b )

第3章习题答 数字电路

第3章 时序逻辑基础 习题3 3-1 解 该电路的状态图如图3-5 输入序列： 1 1 1 0 0 1 0 1 状态序列：S 0 S 1 S 2 S 2 S 3 S 4 S 5 S 5 S 1 输出序列： 0 0 0 0 0 1 1 0 最后一位输入后电路处于S 1状态。 3-2解 该电路的状态表如表3-5所示，为米里型电路。 输入序列： 1 0 1 1 1 0 1 状态序列： A C C D B C C D 输出序列： 0 0 0 0 1 0 0 最后一位输入后电路处于D 状态。 3-3 解 逻辑符号如图3-8所示，真值表如表3-6所示，工作波形如图3-9所示。 3-4 解 输出波形如图3-11所示。 S R Q 0 1 0 1 Q n 0 1

3-5 解 Q端波形如图3-13所示。 3-19(a)、 (b)、(c) 所示。 3-9 解 Q 3-10 解 Q1、Q0的输出波形如图3-23 图3-22 X 图3-16 1J 1K C1 Q Q CP J K R S CLR PR 图3-20

3-11 解 8进制异步行波加法计数器电路如图3-24所示。 3-12解 4进制异步行波可逆计数器电路如图3-25所示。 3-13 解 5进制异步加法计数器电路如图3-26所示。 3-14 解 8进制同步减法计数器电路如图3-27所示。 3-15 解 4 图3-24 CLK 1D Q 0 Q 0 C1 1D Q 1 Q 1 C1 1D Q 2 Q 2 C1

3-16 解 用7493构成的13进制和172进制计数器电路分别如图3-29和图3-30所示，因为13=(1101)2，172=1610+12。 3-17 分别用74163构成8421BCD 和5421BCD 加法计数器，并画出全状态图。 解 8421BCD 加法计数器及全状态图如图3-31所示，采用同步清0方式变模。 5421BCD 加法计数器及全状态图如图3-32所示，采用预置方式变模。根据5421BCD 码的编码规律，当Q D Q C Q B Q A =0100时，下一个CP 脉冲应置入1000；当Q D Q C Q B Q A =1100时，下一个CP 脉冲应置入0000。因此，当Q C Q B Q A =100时应使74163处于置数状态，即0=LD ，且预置数000D Q DCBA =。 图3-30 7493 CP A CP B R 01R 02Q D Q C Q B Q A CLK 7493 CP A CP B R 01R 02Q D Q C Q B Q A & 7493 CP A CP B R 01 R 02Q D Q C Q B Q A & CLK 图3-29 74163 CO CLR CP P T Q D Q C Q B Q A LD D C B A CLK 1 & 0000 0001 0010 0011 0100 1001 1000 0111 0110 0101 1010 1011 1100 1101 1111 1110 图3-31