32位CPU所含有的寄存器
32位CPU所含有的寄存器
本篇文章主要介绍了"32位CPU所含有的寄存器"，主要涉及到32位CPU所含有的寄存器方面的内容，对于32位CPU所含有的寄存器感兴趣的同学可以参考一下。32位CPU所含有的寄存器有：4个数据寄存器(EAX、EBX、ECX 和EDX)2个变址和指针寄存器(ESI和EDI) 2个指针寄存器(ESP和EBP)6个段寄存器(ES、CS、SS、DS、FS和GS)1个指令指针寄存器(EIP) 1个标志寄存器(EFlags)1、数据寄存器数据寄存器主要用来保存操作数和运算结果等信息，从而节省读取操作数所需占用总线和访问存储器的时间。32
位CPU有4个32位的通用寄存器EAX、EBX、ECX和EDX。对低16位数据的存取，不会影响高16位的数据。这些低16位寄存器分别命名为：AX、BX、CX和DX，它和先前的CPU中的寄存器相一致。4个16位寄存器又可分割成8个独立的8位寄存器(AX：AH-AL、BX：BH-BL、CX：CH-CL、DX：DH-DL)，每个寄存器都有自己的名称，可独立存取。程序员可利用数据寄存器的这种“可分可合”的特性，灵活地处理字/字节的信息。寄存器AX和AL通常称为累加器(Accumulator)，用累加器进行的操作可能需要更少时间。累加器可用于乘、除、输入/输出等操作，它们的使用频率很高；寄存器BX称为基地址寄存器(Base Register)。它可作为存
储器指针来使用；寄存器CX称为计数寄存器(Count Register)。在循环和字符串操作时，要用它来控制循环次数；在位操作中，当移多位时，要用CL来指明移位的位数；寄存器DX称为数据寄存器(Data Register)。在进行乘、除运算时，它可作为默认的操作数参与运算，也可用于存放I/O 的端口地址。在16位CPU中，AX、BX、CX和DX不能作为基址和变址寄存器来存放存储单元的地址，但在32位CPU中，其32位寄存器EAX、EBX、ECX和EDX不仅可传送数据、暂存数据保存算术逻辑运算结果，而且也可作为指针寄存器，所以，这些32位寄存器更具有通用性。2、变址寄存器32位CPU有2个32位通用寄存器ESI和EDI。其低16位对应先前CPU中的SI和DI，对低16位数据的存取，不影响高16位的数据。寄存器ESI、EDI、SI和DI 称为变址寄存器(Index Register)，它们主要用于存放存储单元在段内的偏移量，用它们可实现多种存储器操作数的寻址方式，为以不同的地址形式访问存储单元提供方便。变址寄存器不可分割成8位寄存器。作为通用寄存器，也可存储算术逻辑运算的操作数和运算结果。它们可作一般的存储器指针使用。在字符串操作指令的执行过程中，对它们有特定的要求，而且还具有特殊的功能。3、指针寄存器32位CPU 有2个32位通用寄存器EBP和ESP。其低16位对应先前CPU中的SBP和SP，对低16位数据的存取，不影响高16
位的数据。寄存器EBP、ESP、BP和SP称为指针寄存器(Pointer Register)，主要用于存放堆栈内存储单元的偏移量，用它们可实现多种存储器操作数的寻址方式，为以不同的地址形式访问存储单元提供方便。指针寄存器不可分割成8位寄存器。作为通用寄存器，也可存储算术逻辑运算的操作数和运算结果。它们主要用于访问堆栈内的存储单元，并且规定：BP为基指针(Base Pointer)寄存器，用它可直接存取堆栈中的数据；SP为堆栈指针(Stack Pointer)寄存器，用它只可访问栈顶。4、段寄存器段寄存器是根据内存分段的管理
模式而设置的。内存单元的物理地址由段寄存器的值和一个偏移量组合而成的，这样可用两个较少位数的值组合成一个可访问较大物理空间的内存地址。CPU内部的段寄存器：CS——代码段寄存器(Code Segment Register)，其值为代
码段的段值；DS——数据段寄存器(Data Segment Register)，其值为数据段的段值；ES——附加段寄存器(Extra Segment Register)，其值为附加数据段的段值；SS——堆栈段寄存器(Stack Segment Register)，其值为堆栈段的段值；FS——
附加段寄存器(Extra Segment Register)，其值为附加数据段的段值；GS——附加段寄存器(Extra Segment Register)，
其值为附加数据段的段值。在16位CPU系统中，它只有4个段寄存器，所以，程序在任何时刻至多有4个正在使用的段可直接访问；在32位微机系统中，它有6个段寄存器，
所以，在此环境下开发的程序最多可同时访问6个段。32
位CPU有两个不同的工作方式：实方式和保护方式。在每种方式下，段寄存器的作用是不同的。有关规定简单描述如下：实方式：前4个段寄存器CS、DS、ES和SS与先前CPU中的所对应的段寄存器的含义完全一致，内存单元的逻辑地址仍为“段值：偏移量”的形式。为访问某内存段内的数据，必须使用该段寄存器和存储单元的偏移量。保护方式：在此方式下，情况要复杂得多，装入段寄存器的不再是段值，而是称为“选择子”(Selector)的某个值。。5、指令指针寄存器32位CPU把指令指针扩展到32位，并记作EIP，EIP的低16位与先前CPU中的IP作用相同。指令指针EIP、
IP(Instruction Pointer)是存放下次将要执行的指令在代码段的偏移量。在具有预取指令功能的系统中，下次要执行的指令通常已被预取到指令队列中，除非发生转移情况。所以，在理解它们的功能时，不考虑存在指令队列的情况。在实方式下，由于每个段的最大范围为64K，所以，EIP中的高16位肯定都为0，此时，相当于只用其低16位的IP来反映程序中指令的执行次序。6、标志寄存器一、运算结果标志位1、进位标志CF(Carry Flag)进位标志CF主要用来反映运算是否产生进位或借位。如果运算结果的最高位产生了一个进位或借位，那么，其值为1，否则其值为0。使用该标志位的情况有：多字(字节)数的加减运算，无符号数的大小比较运
算，移位操作，字(字节)之间移位，专门改变CF值的指令等。2、奇偶标志PF(Parity Flag)奇偶标志PF用于反映运算结果中“1”的个数的奇偶性。如果“1”的个数为偶数，则PF的值为1，否则其值为0。利用PF可进行奇偶校验检查，或产生奇偶校验位。在数据传送过程中，为了提供传送的可靠性，如果采用奇偶校验的方法，就可使用该标志位。3、辅助进
位标志AF(Auxiliary Carry Flag)在发生下列情况时，辅助进位标志AF的值被置为1，否则其值为0：(1)、在字操作时，发生低字节向高字节进位或借位时；(2)、在字节操作时，发生低4位向高4位进位或借位时。对以上6个运算结果标志位，在一般编程情况下，标志位CF、ZF、SF和OF的使用频率较高，而标志位PF和AF的使用频率较低。4、零标志ZF(Zero Flag)零标志ZF用来反映运算结果是否为0。如果
运算结果为0，则其值为1，否则其值为0。在判断运算结果是否为0时，可使用此标志位。5、符号标志SF(Sign Flag)符号标志SF用来反映运算结果的符号位，它与运算结果的最高位相同。在微机系统中，有符号数采用补码表示法，所以，SF也就反映运算结果的正负号。运算结果为正数时，SF的值为0，否则其值为1。6、溢出标志OF(Overflow Flag)溢出标志OF用于反映有符号数加减运算所得结果是否溢出。如果运算结果超过当前运算位数所能表示的范围，则称为溢出，OF的值被置为1，否则，OF的值被清为0。“溢出”和“进
位”是两个不同含义的概念，不要混淆。如果不太清楚的话，请查阅《计算机组成原理》课程中的有关章节。二、状态控制标志位状态控制标志位是用来控制CPU操作的，它们要通过专门的指令才能使之发生改变。1、追踪标志TF(Trap Flag)当追踪标志TF被置为1时，CPU进入单步执行方式，即每执行一条指令，产生一个单步中断请求。这种方式主要用于程序的调试。指令系统中没有专门的指令来改变标志位TF的值，但程序员可用其它办法来改变其值。2、中断允许标志IF(Interrupt-enable Flag)中断允许标志IF是用来决定CPU是否响应CPU外部的可屏蔽中断发出的中断请求。但不管该标志为何值，CPU都必须响应CPU外部的不可屏蔽中断所发出的中断请求，以及CPU内部产生的中断请求。具体规定如下：(1)、当IF=1时，CPU可以响应CPU外部的可屏蔽中断发出的中断请求；(2)、当IF=0时，CPU不响应CPU外部的可屏蔽中断发出的中断请求。CPU的指令系统中也有专门的指令来改变标志位IF的值。3、方向标志DF(Direction Flag)方向标志DF用来决定在串操作指令执行时有关指针寄存器发生调整的方向。具体规定在第5.2.11节——字符串操作指令——中给出。在微机的指令系统中，还提供了专门的指令来改变标志位DF的值。三、32位标志寄存器增加的标志位1、I/O特权标志IOPL(I/O Privilege Level)I/O特权标志用两位二进制位来表示，也称为I/O特权
级字段。该字段指定了要求执行I/O指令的特权级。如果当前的特权级别在数值上小于等于IOPL的值，那么，该I/O 指令可执行，否则将发生一个保护异常。2、嵌套任务标志NT(Nested Task)嵌套任务标志NT用来控制中断返回指令IRET的执行。具体规定如下：(1)、当NT=0，用堆栈中保存的值恢复EFLAGS、CS和EIP，执行常规的中断返回操作；(2)、当NT=1，通过任务转换实现中断返回。3、重启动标志RF(Restart Flag)重启动标志RF用来控制是否接受调试故障。规定：RF=0时，表示“接受”调试故障，否则拒绝之。在成功执行完一条指令后，处理机把RF置为0，当接受到一个非调试故障时，处理机就把它置为1。4、虚拟8086方式标志VM(Virtual 8086 Mode)如果该标志的值为1，则表示处理机处于虚拟的8086方式下的工作状态，否则，处理机处于一般保护方式下的工作状态。
cpu包括
Cpu 的组成: CPU的内部由寄存器、控制器、运算器和时钟四个部分组成，各个部分之间由电流信号相互连通。 寄存器中的种类和作用包括: 1.数据寄存器 数据寄存器（Data Register，DR）又称数据缓冲寄存器，其主要功能是作为CPU和主存、外设之间信息传输的中转站，用以弥补CPU 和主存、外设之间操作速度上的差异。 数据寄存器用来暂时存放由主存储器读出的一条指令或一个数据字；反之，当向主存存入一条指令或一个数据字时，也将它们暂时存放在数据寄存器中。 数据寄存器的作用是： （1）作为CPU和主存、外围设备之间信息传送的中转站；
（2）弥补CPU和主存、外围设备之间在操作速度上的差异； （3）在单累加器结构的运算器中，数据寄存器还可兼作操作数寄存器。 2.指令寄存器 指令寄存器（Instruction Register，IR）用来保存当前正在执行的一条指令。 当执行一条指令时，首先把该指令从主存读取到数据寄存器中，然后再传送至指令寄存器。 指令包括操作码和地址码两个字段，为了执行指令，必须对操作码进行测试，识别出所要求的操作，指令译码器（Instruction Decoder，ID）就是完成这项工作的。指令译码器对指令寄存器的操作码部分进行译码，以产生指令所要求操作的控制电位，并将其送到微操作控制线路上，在时序部件定时信号的作用下，产生具体的操作控制信号。 指令寄存器中操作码字段的输出就是指令译码器的输入。操作码一经译码，即可向操作控制器发出具体操作的特定信号。 3.程序计数器 程序计数器（Program Counter，PC）用来指出下一条指令在主存储器中的地址。 在程序执行之前，首先必须将程序的首地址，即程序第一条指令
CPU各寄存器的作用
CPU各寄存器的作用- [Asm] 寄存器作用： ebp和esp是32位的SP，BP esp是堆栈指针 ebp是基址指针 ESP与SP的关系就象AX与AL，AH的关系. 32位CPU所含有的寄存器有： 4个数据寄存器(EAX、EBX、ECX和EDX) 2个变址和指针寄存器(ESI和EDI) 2个指针寄存器(ESP和EBP) 6个段寄存器(ES、CS、SS、DS、FS和GS) 1个指令指针寄存器(EIP) 1个标志寄存器(EFlags) 寄存器AX和AL通常称为累加器(Accumulator)，用累加器进行的操作可能需要更少时间。累加器可用于乘、除、输入/输出等操作，它们的使用频率很高； 寄存器BX称为基地址寄存器(Base Register)。它可作为存储器指针来使用； 寄存器CX称为计数寄存器(Count Register)。在循环和字符串操作时，要用它来控制循环次数；在位操作中，当移多位时，要用CL来指明移位的位数； 寄存器DX称为数据寄存器(Data Register)。在进行乘、除运算时，它可作为默认的操作数参与运算，也可用于存放I/O的端口地址。 寄存器ESI、EDI、SI和DI称为变址寄存器(Index Register)，它们主要用于存放存储单元在段内的偏移量，用它们可实现多种存储器操作数的寻址方式，为以不同的地址形式访问存储单元提供方便。 变址寄存器不可分割成8位寄存器。作为通用寄存器，也可存储算术逻辑运算的操作数和运算结果。 它们可作一般的存储器指针使用。在字符串操作指令的执行过程中，对它们有特定的要求，而且还具有特殊的功能。 寄存器EBP、ESP、BP和SP称为指针寄存器(Pointer Register)，主要用于存放堆栈内存储单元的偏移量，用它们可实现多种存储器操作数的寻址方式，为以不同的地址形式访问存储单元提供方便。
中国32位嵌入式CPU芯片
2015-2020年中国32位嵌入式CPU芯片行业市场调研及未来发展分析报告 Special Statenent特别声明 本报告由华经视点独家撰写并出版发行，报告版权归华经视点所有。本报告是华经视点专家、分析师调研、统计、分析整理而得，具有独立自主知识产权，报告仅为有偿提供给购买报告的客户使用。未经授权，任何网站或媒体不得转载或引用本报告内容，华经视点有权依法追究其法律责任。如需订阅研究报告，请直接联系本网站客服人员（8610-56188812 56188813），以便获得全程优质完善服务。 华经视点是中国拥有研究人员数量最多，规模最大，综合实力最强的研究咨询机构（欢迎客户上门考察），公司长期跟踪各大行业最新动态、资讯，并且每日发表独家观点。 目前华经视点业务范围主要覆盖市场研究报告、投资咨询报告、行业研究报告、市场预测报告、市场调查报告、征信报告、项目可行性研究报告、商业计划书、IPO上市咨询等领域，同时也为个阶层人士提供论文、报告等指导服务，是一家多层次、多维度的综合性信息研究咨询服务机构。 Report Description报告描述 本研究报告由华经视点公司领衔撰写。报告以行业为研究对象，基于行业的现状，行业运行数据，行业供需，行业竞争格局，重点企业经营分析，行业产业链进行分析，对市场的发展状况、供需状况、竞争格局、赢利水平、发展趋势等进行了分析，预测行业的发展前景和投资价值。在周密的市场调研基础上，通过最深入的数据挖掘，从多个角度去评估企业市场地位，准确挖掘企业的成长性，为企业提供新的投资机会和可借鉴的操作模式，对欲在行业从事资本运作的经济实体等单位准确了解目前行业发展动态，把握企业定位和发展方向有重要参考价值。报告还对下游行业的发展进行了探讨，是企业、投资部门、研究机构准确了解目前中国市场发展动态，把握行业发展方向，为企业经营决策提供重要参考的依据。 Report Directory报告目录 第一章研究范围界定及市场特征分析 第一节CPU芯片分类及应用 一、CPU芯片分类 二、CPU芯片应用
ARM处理器共有37个寄存器其中包括.
ARM处理器共有37个寄存器。其中包括： **31个通用寄存器，包括程序计数器（PC）在内。这些寄存器都是32位寄存器。 **6个状态寄存器。这些寄存器都是32位寄存器。 ARM处理器共有7种不同的处理器模式，每一种模式中都有一组相应的寄存器组。在任何时刻，可见的寄存器包括15个通用寄存器（R0-R14）,一个或两个状态寄存器及程序计数器（PC）。在所有的寄存器中，有些是各模式公用一个物理寄存器，有一些寄存器各模式拥有自己独立的物理寄存器。 **************************************************** 通用寄存器 ***************************************************8 通用寄存器分为以下三类：备份寄存器、未备份寄存器、程序计数器PC 未备份寄存器 未备份寄存器包括R0-R7。对于每一个未备份寄存器来说，所有处理器模式下都是使用同一个物理寄存器。未备份寄存器没有被系统用于特别的用途，任何可采用通用寄存器的场合都可以使用未备份寄存器。 备份寄存器 对于R8-R12备份寄存器来说，每个寄存器对应两个不同的物理寄存器。系统为将备份寄存器用于任何的特殊用途，但是当中断处理非常简单，仅仅使用R8-R14寄存器时，FIQ处理程序可以不必执行保存和恢复中断现场的指令，从而可以使中断处理非常迅速。 对于R13,R14备份寄存器来说，每个寄存器对应六个不同的物理寄存器，其中的一个是系统模式和用户模式共用的；另外的五个对应于其他的五种处理器模式。采用下面的记号来区分各个物理寄存器： R13_
32位MIPS处理器设计实验报告
数字逻辑与处理器基础实验 32位MIPS处理器设计实验报告 王晗 (2013011076) July26,2015 Date Performed:July15,2015 Partners:耿天毅(2012011119) 陈志杰withdrawn 1实验目的 熟悉现代处理器的基本工作原理；掌握单周期和流水线处理器的设计方法。 2设计方案 2.1总体结构 由于这次实验涉及的功能较多，我们将完整的CPU分成多个模块。指令存储器、寄存器堆、控制器、ALU控制器、ALU、数据存储器、UART等功能单元均在单独的Module中实现。其中指令存储器、寄存器堆、控制器、ALU控制器、ALU等单元在Single Cycle Core中实例化，作为单周期处理器的核心；数据存储器、UART和定时器、LED、七段数码管、开关在Peripheral中实现，作为处理器的外设。处理器核心和外设在顶层模块中实例化，互相通信。 单周期CPU模块的结构关系如Figure1所示：
Figure1:单周期处理器结构 对于流水线CPU，我们还在Pipeline Core中加入了流水线寄存器、冒险检测单元、数据转发单元： Figure2:流水线处理器结构
2.2ALU1 ALU模块的结构如图所示，输入两个操作数A、B和控制信号ALUFun、Signed，在ARITH子模块中做加减法运算，CMP子模块根据ARITH模块的输出进行比较判断，LOGIC和SHIFT模块分别进行逻辑运算和移位运算，ALUFun的最高两位用于控制多路选择器的输出。 Figure3:ALU结构 ARITH模块ARITH模块中包括减法和加法两个模块，加法模块直接通过+号运算，减法模块先对第二个操作数取补码，再调用加法模块做加法运算。Overflow和Negative信号的产生是ALU中的难点： Figure4:ADD中的Overflow和Negative 1原作者：陈志杰；修改：王晗
32位MIPS处理器说明
32位MIPS处理器说明
一、实验目的 熟悉现代处理器的基本工作原理；掌握单周期和流水线处理器的设计方法。 二、实验原理及实验内容 该32位MIPS处理器主要需要设计ALU、单周期、流水线。下面分别讲述这三个部分的设计原理及实验内容。 1.ALU ALU即算数逻辑单元，要求设计一个32位的ALU，实现基本的算术、逻辑、关系、位与移位运算。输入32bit的A和B作为操作数，5bit的控制输入ALUFun和一位控制输入Sign，输出32bit的结果Z。其功能表如下图所示：
根据功能表和要求，我们在顶层模块中设计了32bit输入ALUSrc1和ALUSrc2,以及5bit控制ALUFunc，1bit控制Sign，32bit输出ALUOut。设计了四个主要模块：ALU_ADD_SUB，ALU_CMP，ALU_Logic，ALU_Shift，并根据ALUFunc的值来确定使用的模块。设计框图思路如下： （1）ALU_ADD_SUB 这部分是ALU设计中最重要的一部分。采用了8位超前进位级联，用与门来实现32位全加器。减法由加法实现，在运算的开始由ALUFunc判断进行的是加法还是减法，如果是加法则直接将两个操作数输入全加器，最低进位为0，如果是减法则取ALUSrc2的反码之后再做加法运算，最低进位是1。 需要注意的是运算结束之后需要判断结果是否为0（这个在branch指令中尤为重要），是否为负数，还有是否溢出。是否为溢出还需要检查控制符号，如果控制符号为有效（即有符号计算）则两正数相加得负或两负数相加得正则溢出，溢出则结果符号位反了，再进而判断是否为负。若为无符号运算，加法结
西门子S7300 CPU寄存器状态字的用法
西门子S7300 CPU寄存器状态字的用法 1.引言 CPU寄存器状态字的各位给出了有关指令状态或结果的信息以及所出现的错误，我们可以将二进制逻辑操作状态位信号状态直 接集成到程序中，以控制程序执行的流程。 2.状态字寄存器 先简单介绍一下CPU中状态字。 ● 首次检查位：状态字的0位称作首次检查位，如果/FC 位的信号状态为“0”，则表示伴随着下一条逻辑指令，程序中将开始一个新的逻辑串。FC前面的斜杠表示对FC取反。 ● 逻辑运算结果：状态字的第1位为RLO 位（RLO= “逻辑运算结果”），在二进制逻辑运算中用作暂时存储位。比如，一串逻辑指令中的某个指令检查触点的信号状态，并
根据布尔逻辑运算规则将检查的结果（状态位）与RLO位进行逻辑门运算，然后逻辑运算结果又存在RLO位中。 ● 状态位：状态位（第2位）用以保存被寻址位的值。状态位总是向扫描指令（A,AN, O,…）或写指令（=,S,R,）显示寻址位的状态（对于写指令，保存的寻址位状态是本条写指令执行后的该寻址位的状态）。 ● OR位：在用指令OR执行或逻辑操作之前，执行与逻辑操作的时候，就需要用到O R这一状态位。OR位表示先前执行的与逻辑操作产生的值为“1”，于是，逻辑操作或的执行结果就已被确定为“1”。PLC ● OV位：溢出表示算术或比较指令执行时出现了错误。根据所执行的算术或逻辑指令结果对该位进行设置。 ● OS位：溢出存储位是与OV位一起被置位的，而且在更新算术指令之后，它能够保持这种状态，也就是说，它的状态不会由于下一个算术指令的结果而改变。这样，即使是在程序的后面部分，也还有机会判断数字区域是否溢出或者指令是否含有无效实
CPU寄存器详解
CPU寄存器详解 组件计算机是一种数据处理设备，它由CPU和内存以及外部设备组成。CPU 负责数据处理，内存负责存储，外部设备负责数据的输入和输出，它们之间通过总线连接在一起。CPU内部主要由控制器、运算器和寄存器组成。控制器负责指令的读取和调度，运算器负责指令的运算执行，寄存器负责数据的存储，它们之间通过CPU内的总线连接在一起。每个外部设备（例如：显示器、硬盘、键盘、鼠标、网卡等等）则是由外设控制器、I/O端口、和输入输出硬件组成。外设控制器负责设备的控制和操作，I/O端口负责数据的临时存储，输入输出硬件则负责具体的输入输出，它们间也通过外部设备内的总线连接在一起。 组件化的硬件体系上面的计算机系统结构图中我们可以看出硬件系统的这种组件化的设计思路总是贯彻到各个环节。在这套设计思想（冯。诺依曼体系架构）里面，总是有一部分负责控制、一部分负责执行、一部分则负责存储，它之间进行交互以及接口通信则总是通过总线来完成。这种设计思路一样的可以应用在我们的软件设计体系里面：组件和组件之间通信通过事件的方式来进行解耦处理，而一个组件内部同样也需要明确好各个部分的职责（一部分负责调度控制、一部分负责执行实现、一部分负责数据存储）。 缓存一个完整的CPU系统里面有控制部件、运算部件还有寄存器部件。中寄存器部件的作用就是进行数据的临时存储。既然有内存作为数据存储的场所，那么为什么还要有寄存器呢？答案就是速度和成本。我们知道CPU的运算速度是非常快的，如果把运算的数据都放到内存里面的话那将大大降低整个系统的性能。解决的办法是在CPU内部开辟一小块临时存储区域，并在进行运算时先将数据从内存复制到这一小块临时存储区域中，运算时就在这一小快临时存储区域内进行。我们称这一小块临时存储区域为寄存器。因为寄存器和运算器以及控制器是非常紧密的联系在一起的，它们的频率一致，所以运算时就不会因为数据的来回传输以及各设备之间的频率差异导致系统性能的整体下降。你可能又会问为什么不把整个内存都集成进CPU中去呢？答案其实还是成本问题！
32位RISC处理器软核的设计与验证
32位RISC 处理器软核的设计与验证( Potato-I) 使用说明文档 1 CPU 流水线级数及各级功能 IF ：取指令级，是从ROM 中读取指令，并在下一个时钟沿到来时把指令送到ID 级的指令缓冲器中。 ID ：指令译码级，对IF 级来的指令进行译码，并产生相应的控制信号。整个CPU 的控制信号都是在这级上产生。 EX ：执行级，对操作数进行算术或逻辑操作，此外LOAD ，STORE 指令所用的RAM 访问地址也是在EX 级上实现。 MEM ：存储器访问级，只有在执行LOAD 、STORE 指令时对存储器进行读写，但对其他指令只起到缓冲一个周期的作用。 WB ：回写级，把指令执行的结果回写到寄存器文件中，写入寄存器文件的数据来自于MEM 级上的缓冲值或来自于MEM 级上的存储器。 2指令集及编码格式 2.1指令集： NOP,ADD,ADC,SUB,SUBC,AND,OR,NOT,ADDI,ANDI,ORI,NOTI,LSL,LSR,ASR,ROR,ROL,STR,LDR,BTC,JUMP,JUMPR,JUMPL,RET 。 2.2指令编码格式 例：ADD R1，R2，R3； 在上面的加法指令中 OP=2、DS=1、S1=2 、S2=3，对应的机器码为： 32’b000010_00001_00010_00011_XXXXXXXXXXX; 2) ADDI,ANDI,ORI,NOTI 例：ADDI R4，R8，5； 其中 OP=1、DS=4、S1=8、IMM=5，对应的机器码为： 32’b000001_00100_01000_0000000000000101; 3) LSL,LSR,ASR,ROR,ROL
ARM处理器寄存器
ARM处理器寄存器 1.1.1ARM 处理器不同模式下寄存器CPU 的模式不同，在其对应模式下可 以使用的寄存器也不相同，如表3-2 所示：表3-2 ARM 处理器模式下寄存器寄 存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理终止 未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4) R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10( SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_svc R13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR14_irqR14 _fiqR15(PC)R15 状态寄存器CPSRCPSRSPSR 无 SPSR_abtSPSR_abtSPSR_undSPSR_irqSPSR_fiq 其中R0~R7 在所有模式下都可以使用的共有寄存器，R8~R12 是快速中断模式下私有的寄存器，其它模式下 不能使用，之所以叫其快速中断，是因为快速中断模式下，这几个私有寄存器 里数据在模式切换时可以不用入栈保存。除了用户模式和系统模式共用一组 R13，R14，其余每种模式都私有自己的R13，R14，因为在每种模式下都有自 己的栈空间用于执行程序，在执行程序过程中还要保存返回地址，这样可以保 证在进入不同模式时，当前模式下栈空间不被破坏。比如：网卡因为数据到达， 产生了中断进入中断模式，在中断模式下有自己的中断处理例程（ISR），ISR 在执行时要用到栈空间，因此要使用R13，R14。中断处理完成后，返回用户 模式下，要继续执行被网卡中断信号中断的执行程序。用户模式和系统模式为 什么要共用一组R13，R14 呢？这是因为，在特权模式下可以自由切换工作模 式，但是如果切换到用户模式下，就不能再切换到特权模式了，这是CPU 为 操作系统提供的保护机制，但是有的时候就需要切换到用户模式下去使用其 R13，R14 寄存器，比如当操作系统的进程进行上下文切换时，如果用户模式
32位CPU所含有的寄存器
32位CPU所含有的寄存器 本篇文章主要介绍了"32位CPU所含有的寄存器"，主要涉及到32位CPU所含有的寄存器方面的内容，对于32位CPU所含有的寄存器感兴趣的同学可以参考一下。32位CPU所含有的寄存器有：4个数据寄存器(EAX、EBX、ECX 和EDX)2个变址和指针寄存器(ESI和EDI) 2个指针寄存器(ESP和EBP)6个段寄存器(ES、CS、SS、DS、FS和GS)1个指令指针寄存器(EIP) 1个标志寄存器(EFlags)1、数据寄存器数据寄存器主要用来保存操作数和运算结果等信息，从而节省读取操作数所需占用总线和访问存储器的时间。32 位CPU有4个32位的通用寄存器EAX、EBX、ECX和EDX。对低16位数据的存取，不会影响高16位的数据。这些低16位寄存器分别命名为：AX、BX、CX和DX，它和先前的CPU中的寄存器相一致。4个16位寄存器又可分割成8个独立的8位寄存器(AX：AH-AL、BX：BH-BL、CX：CH-CL、DX：DH-DL)，每个寄存器都有自己的名称，可独立存取。程序员可利用数据寄存器的这种“可分可合”的特性，灵活地处理字/字节的信息。寄存器AX和AL通常称为累加器(Accumulator)，用累加器进行的操作可能需要更少时间。累加器可用于乘、除、输入/输出等操作，它们的使用频率很高；寄存器BX称为基地址寄存器(Base Register)。它可作为存
储器指针来使用；寄存器CX称为计数寄存器(Count Register)。在循环和字符串操作时，要用它来控制循环次数；在位操作中，当移多位时，要用CL来指明移位的位数；寄存器DX称为数据寄存器(Data Register)。在进行乘、除运算时，它可作为默认的操作数参与运算，也可用于存放I/O 的端口地址。在16位CPU中，AX、BX、CX和DX不能作为基址和变址寄存器来存放存储单元的地址，但在32位CPU中，其32位寄存器EAX、EBX、ECX和EDX不仅可传送数据、暂存数据保存算术逻辑运算结果，而且也可作为指针寄存器，所以，这些32位寄存器更具有通用性。2、变址寄存器32位CPU有2个32位通用寄存器ESI和EDI。其低16位对应先前CPU中的SI和DI，对低16位数据的存取，不影响高16位的数据。寄存器ESI、EDI、SI和DI 称为变址寄存器(Index Register)，它们主要用于存放存储单元在段内的偏移量，用它们可实现多种存储器操作数的寻址方式，为以不同的地址形式访问存储单元提供方便。变址寄存器不可分割成8位寄存器。作为通用寄存器，也可存储算术逻辑运算的操作数和运算结果。它们可作一般的存储器指针使用。在字符串操作指令的执行过程中，对它们有特定的要求，而且还具有特殊的功能。3、指针寄存器32位CPU 有2个32位通用寄存器EBP和ESP。其低16位对应先前CPU中的SBP和SP，对低16位数据的存取，不影响高16
寄存器的作用有哪些
寄存器的作用有哪些? 寄存器用途 1.可将寄存器内的数据执行算术及逻辑运算； 2.存于寄存器内的地址可用来指向内存的某个位置，即寻址； 3.可以用来读写数据到电脑的周边设备。 AX 累加器，得名原因是最初常使用ADD AX，n这样的指令 CX 计数器，得名原因是最常使用CX的值作为重复操作的次数 BX 常用作地址寄存器，如MOV AX,[BX]，把BX所指地址中的数取到AX中去 DX 通用寄存器 都是16位寄存器 E前缀是他们的32位版本 他们的地位都是平等的，也不仅限于规定的作用，很多时候可以通用，爱用哪个用哪个。 今天看了几个关于cpu寄存器一些帖子，感觉上他们所说的好象没有说明cpu寄存器的作用。我从我现在所了解的知识，与大家讲一讲，共同学习一下吧。先讲CPU的一些分类。 第一，从cpu的种类来分寄存器来分的话。有Motorola 68x00、Intel IA-32、SUN Sparc、Vax和IB M-370等，不同种类的cpu，都有与其对应的寄存方法与方式。对我们来说，一般都x86的，即我常说的英特尔公司与AMD公司生产的cpu，这可能占世界上个人PC的90%多吧。 第二，从这一条起，我们所讲的寄存器都是以x86为基础的，那么这种CPU内，寄存器可分为以下几种。其一，是EAX、EBX、ECX、EDX等通用寄存器。其二呢，是CS、SS、ES等段寄存器。其三呢，是EIP，也称为指令指针。其四呢，EFLAGS寄存器，俗称为标志寄存器。其五，浮点单元，这里面之所以只浮点单元，是因为在它里面还有一些小的寄存分类，主要是数学上的浮点上的计算。其六呢，MMX 指令使用的8个64位寄存器。其七呢，单指令、多数据操作（SIMD,single-instruction,multiple-data）使用的8个128位XMM寄存器。 以上是CPU的一些分类的常用知识，其中，对我们大多数人来讲，需要了解与知道的是x86这类的，也就是我们所说的IA-32系列CPU。也许有人会说AMD的CPU，这不用担心，它是兼容INTEL的，这不用我们担心的事情，那么我们主要了解的是IA-32这一类的结构，这些方面需要我们花一些时间去了解。如果我们只是需要一般的编程的话，我们了解上面这些就可以了。因为在C/C++、Java、Perl等这些编程的话，寄存器的使用一般不需要。但是如果进行汇编语言编程的话，那我们还需要对更加深入的了解。好了，下面我开始讲解一些与汇编语言编程有关寄存器的作用与结构粗陋地讲解一些，不过先要说明一些，我对这些不是很精通，我也只是一般的了解，如果大家深入的学习的话，我介绍二本书给大家。不过很难买到，只要大家用心去买，还是可以买到的，第一本是《Intel汇编语言程序设计》，我买的是第四版。第二本是Intel微系统结构与汇编语言，具体的名字我记不清，是一本厚的书。它是第一本的基础，但是它显得有点旧，但是它286开始介绍的。很值得去看看。如果说仅仅用一个帖子把寄存器的作用与使用说明，我则只能说我不行，但是从它的一般的使用与了解的话，我想也只是几句话而已。 从结构上看CPU的寄存器，它实际上是CPU的一部分。这包括后来，也是现在所流行的64位双核CPU，都是如此。从内存的使用角度上来讲的话，CPU的寄存器，它是内存的一部分，但是从快速的角度上来，寄存器它似乎不存在着地址的问题，因为是它是CPU的操作的最近的一部分，也是CPU执行时第一个要访问的第一个地方，但是它作用是存储用的。只是存储的内容不一定是指令，还有可能是地址，或者说是一些标志。这都是有可能的。 说上二句所谓的题外话，CPU的寄存器，从最基本上来讲，它只是一个个容器而已。那么依据它的
西门子S7-300CPU寄存器状态字的用法
西门子S7-300CPU寄存器状态字的用法 CPU寄存器状态字的各位给出了有关指令状态或结果的信息以及所出现的错误，我们可以将二进制逻辑操作状态位信号状态直接集成到程序中，以控制程序执行的流程。 2.状态字寄存器 先简单介绍一下CPU中状态字。 ● 首次检查位：状态字的0位称作首次检查位，如果/FC 位的信号状态为“0”，则表示伴随着下一条逻辑指令，程序中将开始一个新的逻辑串。FC前面的斜杠表示对FC取反。 ● 逻辑运算结果：状态字的第1位为RLO 位（RLO= “逻辑运算结果”），在二进制逻辑运算中用作暂时存储位。比如，一串逻辑指令中的某个指令检查触点的信号状态，并根据布尔逻辑运算规则将检查的结果（状态位）与RLO位进行逻辑门运算，然后逻辑运算结果又存在RLO位中。 ● 状态位：状态位（第2位）用以保存被寻址位的值。状态位总是向扫描指令（A,AN,O,…）或写指令（=,S,R,）显示寻址位的状态（对于写指令，保存的寻址位状态是本条写指令执行后的该寻址位的状态）。 ● OR位：在用指令OR执行或逻辑操作之前，执行与逻辑操作的时候，就需要用到OR这一状态位。OR 位表示先前执行的与逻辑操作产生的值为“1”，于是，逻辑操作或的执行结果就已被确定为“1”。 ● OV位：溢出表示算术或比较指令执行时出现了错误。根据所执行的算术或逻辑指令结果对该位进行设置。 ● OS位：溢出存储位是与OV位一起被置位的，而且在更新算术指令之后，它能够保持这种状态，也就是说，它的状态不会由于下一个算术指令的结果而改变。这样，即使是在程序的后面部分，也还有机会判断数字区域是否溢出或者指令是否含有无效实数。OS位只有通过如下这些命令进行复位：JOS（若OS = 1，则跳转）命令，块调用和块结束命令。 ● CC1及CC0位：CC1和CC0（条件代码）位给出有关下列结果的相关信息： • 算术指令结果 • 比较指令结果 • 字逻辑指令 • 在移位功能中，移出位相关信息。 可以用以下指令来检查条件代码CC1和CC0。 CC1 CC0 检查完成后，如果： 0 0 A == 0 结果=0 1 0 A > 0 结果> 0 0 1 A < 0 结果< 0 ● BR位：状态字的第8位称为二进制结果位。它将字处理程序与位处理联系起来，在一段既有位操 作又有字操作的程序中，用于表示字逻辑是否正确。将BR位加入程序后，无论字操作结果如何，都不会造成二进制逻辑链中断。在梯形图的方块指令中，BR位与ENO位有对应关系，用于表明方块指令是否被正确执行：如果执行出现了错误，BR位为0，ENO位也为0；如果功能被正确执行，BR位为1，ENO位也为1。在用户编写的FB/FC程序中，应该对BR位进行管理，功能块正确执行后，使BR位为1，否则使其为0。使用SAVE指令将RLO存入BR中，从而达到管理BR位目的。 状态字的9-15位未使用。 3.具体使用 下面我们结合STEP7中的指针编程来具体介绍条件码CC0/CC0的用法。 不同的指令在CPU中执行时间是不同的。浮点数比定点数执行时间要长；字逻辑指令比位逻辑指令执行时间要长；在某些程序中适当使用状态字来进行编程可以减少CPU程序的执行时间。
32位cpu设计报告
CPU 设 计 报 告 姓名： 学号： 学院：信息科学与工程学院指导老师：
2013-01-12 一、设计目的 （1）学习设计CPU的基本步骤和方法，提高应用集成电路的基本技能，培养和提高独立设计计算机的工作能力。 （2）熟悉32位CPU各模块的工作原理，熟悉流水线数据通路和控制单元的工作原理从而熟悉CPU的工作机理。 （3）熟练地使用Quartus软件，做一些中等难度的课题，增加自己的一些实践经验，熟练VHDL编程。 （4）强化自身的系统设计能力，了解系统设计中的一般步骤。了解VHDL仿真和综合工具的潜力。 二、实验方法 实验要完成的工作主要包括：指令系统的设计，FPGA-CPU的整体结构设计及其细化，逻辑设计的具体实现（VHDL语言编写），软件模拟，以及硬件调试。这几部分的工作之间是先行后续的关系，也就是只有前一个步骤完成了下一个步骤才可以开始进行，不存在并行完成的情况。实验主要流程如下图所示： 指令系统设计逻辑设计 具体实现 软件模拟 硬件调试 设计FPGA-CPU的指令集。我们采用了流水线数据通路与控制单元的精简指令集计算机 分析并确定CPU主要功能模块，分析每条指令的执行过程，数据的流向和控制信号的产生，画出逻辑结构图 按模块分别实现，然后进行综合，建波形文件进行仿真 整体模拟仿真，检查时序关系配 合是否正确 下载到实验板中进行调试
三、数据格式 数据字长是32位，采用32位二进制有符号补码表示。 四、寻址方式 RSCI的四种寻址模式分别是寄存器寻址，存器间接寻址，立即寻址，相对寻址。这些寻址模式都是由操作码而不是单独的模式字段指定的。因此，对于某种给定操作来说，它的寻址模式是固定的，不能变动。三操作数数据处理指令采用寄存器寻址模式。寄存器间接寻址仅仅用于load和store这两个唯一能够访问数据存储器的指令。采用两寄存器格式的指令使用一个立即数取代寄存器地址SB。相对寻址专门用于分支和跳转指令，其产生的地址只用于指令存储器。 五、数据通路结构 下图中的流水线数据通路是我们即将设计的数据通路的基础，我们只需要做一些改进。这些改进涉及寄存器文件、功能单元和总线结构。
32位嵌入式微处理器一览
作者：杨硕 由于嵌入式系统的专用型与定制性，与全球PC市场不同，没有一种微处理器或者微处理器公司可以主导嵌入式系统。本文分析了当前市场上主流的一些32位嵌入式微处理器的特点和应用场合，并对其未来发展做一些展望。这里只是按照体系结构分类，不涉及具体的处理器芯片。 一． ARM ARM处理器是由英国的ARM公司设计的32位RISC处理器。 毫无疑问，ARM芯片是嵌入式微处理器中的佼佼者，是很多数字电子产品的核心。如今95%的手机里面的核心处理器使用的都是ARM芯片，而ARM在整个手持市场上占有90%以上的份额，这是一个惊人的比例。 ARM公司的商业模式： ARM公司的成功除了其卓越的芯片设计技术以外，还源于其创新的商业模式：提供技术许可的知识产权，而不是制造和销售实际的半导体芯片。ARM将其芯片设计技术（内核、体系扩展、微处理器和系统芯片方案）授权给Intel，Samsung，TI，高通（Qualcomm），意法半导体等半导体制造商，这些厂商拿到ARM内核以后，再设计外围的各种控制器，和ARM核整合成一块SOC芯片，也就是我们看到的市面上的各种芯片，作为用户，我们也许不知道我们使用的是ARM芯片，但是我们可能天天都在感受着ARM芯片带给我们的智能体验。 图1-1 ARM的业务模型
ARM公司正是因为没有自己生产芯片，从而省去了IC制造的巨额成本，因此可 以专注于处理器内核设计本身，ARM处理器内核不但性能卓越而且升级速度很快，以适应市场的变化。 由于所有的ARM芯片都采用一个通用的处理器架构，所以相同的软件可以在所有产品中运行，这正是ARM最大的优势，采用ARM芯片无疑可以有效缩短应用程序开发的与测试的时间，也降低了研发费用。 ARM生态产业链： ARM公司通过出售芯片技术授权，建立起新型的微处理器设计、生产和销售商业模式。围绕着芯片设计产业，ARM公司整合了上下游的资源，逐渐形成了一条完整的生态产业链。ARM的合作伙伴包括半导体制造商，开发工具商，应用软件设计商以及培训商等。ARM公司统一了芯片设计的标准，芯片制造商生产的芯片符合统一的接口，为以后的开发提供了很大的方便；工具商专门开发基于ARM芯片的仿真器和开发工具；应用软件设计商开发基于ARM芯片的应用程序，培训商则提供与ARM相关的培训服务。 这样的一套完整的产业链使得ARM芯片的开放性和通用性都很好，很多公司开发嵌入式产品都倾向于选择ARM的芯片，因为软硬件开发都有比较成熟的方案，相关的人才也比较多，可以缩短开发的周期，使得产品能够尽快上市。而作为个人如果想学习嵌入式开发，ARM芯片也是首选的学习对象，相关的学习资料和开发工具都有很多。 目前全球已有超过700家的软硬件系统公司加入了ARM Connected Community，其中中国本土公司的成长很快，目前已经有超过70家加入了ARM生态伙伴系统。 下图为以ARM公司为核心的生态产业链，这个产业链还在不断壮大： 图1-2 以ARM为核心的生态系统
详解ARM处理器中的37个寄存器
详解ARM处理器中的37个寄存器 作者：雪狼发布时间：March 22, 2010 分类：程序编程 ARM处理器共有37个寄存器。其中包括： 31个通用寄存器，包括程序计数器（PC）在内。这些寄存器都是32位寄存器。 6个状态寄存器。这些寄存器都是32位寄存器。 ARM处理器共有7种不同的处理器模式，每一种模式中都有一组相应的寄存器组。在任何时刻，可见的寄存器包括15个通用寄存器（R0-R14）,一个或两个状态寄存器及程序计数器（PC）。在所有的寄存器中，有些是各模式公用一个物理寄存器，有一些寄存器各模式拥有自己独立的物理寄存器。 通用寄存器： 通用寄存器分为以下三类：备份寄存器、未备份寄存器、程序计数器PC 未备份寄存器： 未备份寄存器包括R0-R7。对于每一个未备份寄存器来说，所有处理器模式下都是使用同一个物理寄存器。未备份寄存器没有被系统用于特别的用途，任何可采用通用寄存器的场合都可以使用未备份寄存器。 备份寄存器： 对于R8-R12备份寄存器来说，每个寄存器对应两个不同的物理寄存器。系统为将备份寄存器用于任何的特殊用途，但是当中断处理非常简单，仅仅使用R8-R14寄存器时，FIQ处理程序可以不必执行保存和恢复中断现场的指令，从而可以使中断处理非常迅速。 对于R13,R14备份寄存器来说，每个寄存器对应六个不同的物理寄存器，其中的一个是系统模式和用户模式共用的；另外的五个对应于其他的五种处理器模式。采用下面的记号来区分各个物理寄存器： R13_ 其中MODE可以是下面几种模式之一：usr,svc,abt,und,irq,fiq 程序计数器PC 可以作为一般的通用寄存器使用，但有一些指令在使用R15时有一些限制。由于ARM采用了流水线处理器机制，当正确读取了PC的值时，该值为当前指令地址值加上8个字节。也就是说，对于ARM指令集来说，PC指向当前
CPU中的主要寄存器
CPU中的主要寄存器 1.数据缓冲寄存器（DR） 暂时存放由内存独处的一条指令或一个数据字；反之，当向内存存入一条指令或一个数据字时，也暂时将它们存放在DR中。 2.指令寄存器(IR) 用来保存当前正在执行的一条指令。当执行一条指令时，先把它从内存取到缓冲寄存器中，然后再传送至指令寄存器。指令划分为操作码和地址码字段，由二进制数字组成。为了执行任何给定的指令，必须对操作码进行测试以便识别所要求的操作。一个叫做指令译码器的部件就是做这项工作的。指令寄存器中操作码字段的输出就是指令译码器的输入。操作码一经译码后，即可向操作控制器发出具体操作的特定信号。 3.程序计数器（PC） 通常又称为指令计数器。通常情况下都是PC=PC+1。说简单点就是用来控制地址，以便程序顺序执行。 4.地址寄存器（AR） 用来保存当前CPU所访问的内存单元的地址。由于在内存和CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止。 5.累加寄存器（AC） 累加寄存器AC通常简称为累加器，它是一个通用寄存器。其功能是：当运算器的算术逻辑单元ALU执行算术逻辑单元时，为ALU提供一个工作区。例如，在执行一个加法运算前，先将一个操作数暂时存放在AC中，再从内存中取出另一个操作数，然后同AC的内容相加，所得的结果送回AC中，而AC中原有的内容随即被破坏。所以，累加寄存器是暂时存放ALU运算的结果信息。运算器中至少要有一个累加寄存器。目前多达16,32，甚至更多。 6.状态条件寄存器（PSW） 状态条件寄存器保存由算数指令和逻辑指令运行或测试的结果建立的各种条件码内容，如算数结果进位标志C，运算结果溢出标志V，运算结果为零标志Z，运算结果为负标志N，等等。这些标志位通常分别由1位触发器保存。除此之外还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。因此，状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。
8086 CPU 寄存器简介
引子 打算写几篇稍近底层或者说是基础的博文，浅要介绍或者说是回顾一些基础知识， 自然，还是得从最基础的开始，那就从汇编语言开刀吧， 从汇编语言开刀的话，我们必须还先要了解一些其他东西， 像CPU ，内存这些知识点还是理解深刻一点的比较好， 所以这一篇博文就绕着80x86 CPU 中寄存器的基础部分下手，至于其他的一些将会在后续的博文中介绍。 同时在这里说明一下，本篇博文介绍的算是比较详细的了，而且介绍的知识点也是比较多的，所以造成博文长度过长， 如果有兴趣想了解这一块的话，还请自行斟酌好阅读比例，建议分3 次以上阅览。 读者定位 本博文主要将介绍的是8086 CPU 中的寄存器，既然是8086 CPU 寄存器简介的话， 自然，面向的是初级一些的读者，其中不会涉及太多难点，同时，所有的介绍，我也会尽可能的从基础开始， 然后循序渐进的介绍，同时也会尽量的将知识点介绍详细， 介绍的过程中也会涉及到一些汇编程序代码，当然，采用的是最简单的方式介绍而已， 本篇博文也就是回顾一些基础知识，读者主要定位于想对8086 CPU 有所了解， 希望对整个程序设计的底层有所了解的朋友，而且读者最好是拥有一定的计算机基础和汇编语言基础。 开头 首先浅要介绍一下Intel CPU 的发展史吧： Intel CPU 系列，最初是4 位微处理器4004，然后到到8 位微处理器的8008 ， 再到8 微微处理器8080,以及稍后的16 位微处理器8086， 由8086 开始，Intel 进入现在所谓的x86 时代。 Intel 8086 为16 位CPU ，而因为在8086 之前的CPU 都是8 位CPU，这样也就造成了很多的外设也只支持8 位， 因此Intel 紧接着就退出了8 位的8088 CPU，因此Intel 8088 也就可以看做是8086 的8 位版本；如果是但从汇编语言的角度上来说，8086 和8088 是没有区别的，即8086 上跑的程序可以不加修改的移植到8088 ， 8088 上跑的程序也可以不加修改的移植到8086 上， 当然，还是有些特殊的地方是不同的，而这些基本上在这里可以忽略掉， 在8088 CPU 之后，Intel 又推出了80186 ，80286 ，这两款CPU 均是16 位CPU ， 而对于80186 来说，其与8086 的区别可以简单的看做是80186 多了几条指令而已， 而80286 则不同，80286 的地址总线数目有了变化， 在8086 , 8088 , 80186 上，CPU 的地址总线都是20 根，即可最大寻址220即达到1MB 的寻址能力，而对于80286 CPU 来说，其地址总线数目达到了24 根，从而最大寻址能力为224即16MB， 由于支持更多的物理内存寻址，因此80286 便开始成为了多任务，多用户系统的核心。 而后来，Intel 又推出了80386 ，80386 为32 位微处理器，Intel 80x86 家族的32 位微处理器始于80386； 同时80386 也完全兼容先前的8086/8088，80186，80286，并且80386 全面支持32 位数据类型和32 位操作，
32位操作系统
操作系统是硬件和应用软件中间的一个平台。 32位操作系统针对32位的CPU设计。 64位操作系统针对64位的CPU设计。 CPU从原来的8位，16位，到现在的32位和64位。 cpu处理计算的时候“数据”和“指令”是不同对待的。 8位CPU 8位的CPU,一次只能处理一个8位的“数据”或者一个8位的"指令"。比如'00001101'. 又比如：“+1”这个运算，你要先指示CPU做“+”，完成后再输 入“1”数据给CPU。 8位的CPU优点是设计简单，处理速度比较快。 缺点就是：软件设计复杂，繁琐。不利于计算机的发展。 16位CPU 后来推出了16位的CPU，我们就可以一次处理两个字节（16位）的数据了，比如“加1”这个命令。“加”是一个指令，占用8个位，余下的8位我们可以存放数据“1”了。 32位CPU 32位的CPU就更加方便了，我们就可以一次处理一个a=a+b这样的命令了。 优点：简化了软件设计的复杂度 缺点：硬件设计更加复杂，计算速度下降。 一般来讲32位的CPU对于我们来讲是最理性的CPU，对于软件开发来讲足够了。 但是2的32次方 = 4294967296bit = 4G左右
很显然32位CPU只有4G左右的内存寻址空间，对于一些服务器来讲4G的内存的远远不够的了。我们需要更加大的内存寻址空间的话就需要对CPU进升级。64位CPU就这样诞生了。64位CPU的内存寻址空间是多少你算算看！呵呵。 2的64次方（理论上）。 64位CPU 但是现在的AMD和Inter的64位CPU并不是真正意义上的64CPU，只是进行了部分64位的改进，比如64位的内存寻址等。 要是真的全部都是64位的了，那么现在市场上的软件将全部被淘汰不能使用了~呵呵，想像一下会是什么样子。 64位的操作系统针对64位CPU设计的，增加了一些64位的指令，但还是和32兼容的。对于我们普通用户来讲64位系统意义不大。