数字电路复习题(含答案)【精选】
一、填空题：
1．在计算机内部，只处理二进制数；二制数的数码为1 、0两个；写出从（000）2
依次加1的所有3位二进制数：000、001、010、011、100、101、110、111 。2．13=（1101）2；（5A）16=（1011010）2；（10001100）2=（8C）16。
完成二进制加法（1011）2+1=（1100）2
3．写出下列公式：= 1 ；
= B ；
= A+B ；
=B
A 。
4．含用触发器的数字电路属于时序逻辑电路（组合逻辑电路、时序逻辑电路）。
TTL、CMOS电路中，工作电压为5V的是TTL ；要特别注意防静电的是CMOS 。
5．要对256个存贮单元进行编址，则所需的地址线是8 条。
6．输出端一定连接上拉电阻的是OC 门；三态门的输出状态有1 、0 、高阻态三种状态。
7．施密特触发器有 2 个稳定状态.，多谐振荡器有0 个稳定状态。8．下图是由触发器构成的时序逻辑电路。试问此电路的功能是移位寄存器，
是同步时序电路（填同步还是异步），当R D=1时，Q0Q1Q2Q3= 0000 ，当R D=0，D I=1，当第二个CP脉冲到来后，Q0Q1Q2Q3= 0100 。
(图一)
1．和二进制数(111100111.001)等值的十六进制数是( B )
A．(747.2)
16B．(1E7.2)
16
C．(3D7.1)
16
D．(F31.2)
16
R CP
2．和逻辑式B
A
C
B
AC+
+相等的式子是( A )
A．AC+B B． BC C．B D．BC
A+
3．32位输入的二进制编码器，其输出端有( D )位。
A. 256
B. 128
C. 4
D. 5
4．n位触发器构成的扭环形计数器,其无关状态数为个( B ) A．2n-n B．2n-2n C．2n D．2n-1
5．4个边沿JK触发器,可以存储( A )位二进制数
A．4 B．8 C．16
6．三极管作为开关时工作区域是( D )
A．饱和区+放大区B．击穿区+截止区
C．放大区+击穿区D．饱和区+截止区
7.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ）
A．基本RS触发器B．同步RS触发器C．主从结构触发器8．施密特触发器常用于对脉冲波形的（ C ）
A．定时B．计数C．整形
1．八进制数 (34.2 )
8
的等值二进制数为11100.01 ；十进制数 98 的8421BCD 码为10011000 。
2．试写出下列图中各门电路的输出分别是什么状态（高电平、低电平）？（其中（A）（B）为TTL门电路，而（C）为CMOS门电路）
（A）（B）（C）
Y 1= 02 Y
2
= 1 Y
3
= 1
3．一个 JK 触发器有 2 个稳态，它可存储 1 位二进制数。
4．单稳态触发器有一个稳定状态和一个暂稳状态。施密特触发器有
两个稳定状态、有两个不同的触发电平，具有回差特性。 多谐振荡器 没有稳定状态，只有两个暂稳态。以上三种电路均可由 555定时器 外接少量阻容元件构成。
5．常用逻辑门电路的真值表如右图所示，则 F 1 、F 2 、F 3 分别属于何种常用逻辑门。F 1 同或 ，F 2 与非门 ，F 3 或非 。
6．OC 门的输出端可并联使用，实现__线与____功能；
三态门的输出状态有______0________、
1 、
高阻 三种状态。
7．时序逻辑电路的输出不仅和____输入 ___有关，而且还与___电路原来状态____有关。
1．(11001101011.101)2= 1647.625 10= 1011001000111.011000100101 8421BCD 2．已知N 的补码是 1.10110101，则N 的原码是 1.01001011 ，反码是 1.10110100 。
3．假设Z i 为电路的输出，x i 为电路的输入，y i 为电路的状态，Z i =f i (x 1…x n ,y 1…y n )，
i=1,2…r ，Z i 描述的是 组合逻辑 电路； Zi=fi(x 1…x n )，i=1,2…r ，Z i 描述的 是 时序逻辑 电路。
4．5位扭环形计数器的无效状态为 22 。
5．如用0V 表示逻辑1，-10V 表示逻辑0，这属于 正 逻辑。 6．不会出现的变量取值所对应的 最小项 叫约束项。
7．对160个符号进行二进制编码，则至少需要 8 位二进制数。 8．逻辑函数 F=BC B A +?的最小项之和表达式为
ABC BC A C B A C B A ++??+??。
9．三态门除了输出高电平和低电平之外，还有第三种输出状态，即 高阻态 状态。
10．RS 触发器的特性方程为Q R S Q n +=+*1 、_SR=0__。
A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1
1 0 0 1 1 1 1 1 0 1
1．二进制码11011010表示的十进制数为 218 ，十六进制为 DA 。 2．D 触发器的特征方程为D Q n =+1，JK 触发器的特征方程为Q K Q J Q n +=+1。 3．在数字电路中三极管工作在 0 和 1 状态，所以数字电路只有 两个 状态。
4．A=(-59)10，A 的原码是 1111011 ，补码是 1000101 。
5．使用与非门时多余的输入端应接 高 电平，或非门多余的输入端应接 低 电平。
6．如果对72个符号进行二进制编码，则至少要 7 位二进制代码。 7．函数)(D C A AB A Y +++=，其反函数为)(D C A B A A ++，对偶式为
)(CD A B A A ++。
8．逻辑符号如图一所示，当输入A =""0，输入B 为方波时，则输出F 应为 方波 。 9．电路如图二所示，则输出F 的表达式为 Y=ABC 。
10．逻辑函数的表示方法 真值表 、 逻辑表达式 、 逻辑图 、 卡诺图 。 11．欲构成能记最大十进制数为999的计数器，至少需要 三 片十进制加法计
数器，
或 三 片4位二进制加法计数器芯片。 12．时序逻辑电路中一定是含 触发器 。 13．五位扭环开计数器的无效状态有 22 。
14．若一个逻辑函数由三个变量组成，则最小项共有 8 。
1．2)11010101(=( D5 16)=( 213 10)
2)00101(－=( 100101 原码)=( 111011 补码)
10)14(=( 01000111 )
码
余3=( 00010100 )8421BCD 码
"0"
≥1
A
F
B
图一
图二
2．对于JK触发器的两个输入端，当输入信号相反时构成D触发器，当输入信号相同时构成T触发器。
3．组合逻辑电路的冒险现象是由竞争引起，表现为尖峰脉冲。4．常见的脉冲产生电路有多谐振荡器，常见的脉冲整形电路
有施密特触发器。
5.触发器有2个稳态，存储8位二进制信息要8个触发器。
6.米利型时序电路输出信号与输入和触发器状态有关，没有输入变量的时序电路又称穆尔型电路。
7.如果某计数器中的触发器不是同时翻转，这种计数器称为异步计数器，n进制计数器中的n表示计数器的计数状态个数，最大计数值是n-1 。
二、选择题： (选择一个正确答案填入括号内，每题2分，共20分 )
1.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ D ）
A．m
1与m
3
B．m
4
与m
6
C．m
5与m
13
D．m
2
与m
8
2．L=AB+C 的对偶式为：（ B ）
A . A+BC
B . (A+B)
C C . A+B+C D. ABC 3．属于组合逻辑电路的部件是（ A ）。
A．编码器B．寄存器C．触发器D．计数器
4．T触发器中，当T=1时，触发器实现（ C ）功能。
A．置1 B．置0 C．计数D．保持5．指出下列电路中能够把串行数据变成并行数据的电路应该是（ C ）。
A．JK触发器B．3/8线译码器
C．移位寄存器D．十进制计数器
6．某电路的输入波形 u
I 和输出波形 u
O
下图所示，则该电路为（ C ）。
A．施密特触发器B．反相器
C．单稳态触发器D．JK触发器
7. 三极管作为开关时工作区域是( D )
A．饱和区+放大区B．击穿区+截止区
C．放大区+击穿区D．饱和区+截止区
8．已知逻辑函数与其相等的函数为（ D ）。
A. B. C. D.
9.一个数据选择器的地址输入端有3个时，最多可以有（ C ）个数据信号输出。
A．4 B．6 C．8 D．16
10.用触发器设计一个24进制的计数器，至少需要( D )个触发器。
A．3 B．4 C．6 D．5
1．下列电路中不属于时序电路的是 C 。
A．同步计数器B．异步计数器C．组合逻辑电路D．数据寄存器2．CT74LS290计数器的计数工作方式有 C 种。
A．1 B．2 C．3 D．4
3．3线—8线译码器有 A 。
A．3条输入线，8条输出线B．8条输入线，3条输出线
C．2条输入线，8条输出线D．3条输入线，4条输出线
4．一个五位的二进制加法计数器，初始状态为00000，问经过201个输入脉冲后，此计数器的状态为 D 。
A．00111 B．00101 C．01000 D．01001 5．若将一TTL异或门输入端A、B当作反相器使用，则A、B端的连接方式为
A 。
A ．A 或
B 中有一个接1 B ．A 或B 中有一个接0
C ．A 和B 并联使用
D ．不能实现
6.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ）
A ．基本RS 触发器
B ．同步RS 触
C ．主从结构触发器
D ．SR 锁存器
7．逻辑函数F(A,B,C) = AB+B C+AC'的最小项标准式为（ D ）。
A ．F(A,B,C)=∑m(0,2,4)
B ．F(A,B,C)=∑m(1,5,6,7)
C ．F(A,B,C)=∑m (0,2,3,4)
D ．F(A,B,C)=∑m(3,4,6,7)
8．设计一个把十进制转换成二进制的编码器，则输入端数M 和输出端数N 分别为（ C ）
A ．M=N=10
B ．M=10，N=2
C ．M=10，N=4
D ．M=10，N=3
9．数 字 电 路 中 的 工 作 信 号 为( B )。 A ．直 流 信 号
B ．脉 冲 信 号
C ．随 时 间 连 续 变 化 的 电 信 号
10． L=AB+C 的对偶式为：（ A ） A ．A+BC
B.(A+B)C
C. A+B+C
D ．ABC
1．数字电路中的工作信号为（ B ）。 A ．随时间连续变化的电信号 B
．
脉
冲
信
号
C ．直流信号
2．逻辑符号如图一所示，当输入A ""0，输入B 为方波时，则输出F 应为（ C ）。
A ．“1”
B ．“0”
C ．方波
3．逻辑图和输入A ，B 的波形如图二所示，分析在t 1时刻输出F 为（ A ）。
t 1
=1
A
F
B
A
B
图二
"0"
≥1
A
F
B
图一
A ．“1”
B ．“0”
C ．任意
4．图三逻辑电路为（ A ）。 A ．与非门 B ．与门 C ．或门
D ．或非门
B
C
B C
5．逻辑电路如图四所示，输入A ＝0，B ＝1，C ＝1，则输出F 1和F 2分别为（ D ）。
A ．0,021==F F
B ．1,021==F F
C ．1,121==F F
D ．0,121==F F
6．F =AB+BC+CA 的“与非”逻辑式为（ B ）。
A ．F =A
B +B
C +C A
B ．F =AB BCCA
C ．F =AB BC CA ++
7．逻辑电路如图五所示，其逻辑功能相当于一个（ C ）。
A ．“与”非门
B ．“导或”门
C ．“与或非”门
&
A
B &
≥ 1
1
F
C
D
8．与二进制数10101010相应的十进制数为（ C ）。
A ．110
B ．)210
C ．170
9．时序逻辑电路中一定是含（ A ） A ．触发器 B ．组合逻辑电路
C ．移位寄存器
D ．译码器
图三
图四
图五
10．用n 个触发器构成计数器，可得到最大计数长度是（ D ） A ．n B ．2n
C
．
2n
D ．2n -1
1．已知某电路的真值表如下表所示，则该电路的逻辑表达式为（ C ）。
A ．C Y =
B ．AB
C Y =
C ．C AB Y +=
D ．C C B Y +'=
2 C ）。
A ．3个
B ．8个
C ．1个
D ．11个
3．JK 触发器要实现Q n+1=1时，J 、K 端的取值为（ D ）。 A ．J=0,K=1
B ．J=0,K=0
C ．J=1,K=1
D ．J=1,K=0
4.逻辑函数F=)(B A A ⊕⊕=( A )。
A.B
B.A
C.B A ⊕
D.)('⊕'B A
5．五个D 触发器构成环形计数器，其计数长度为（ A ）。
A.5
B.10
C.25
D.32
6．同步时序电路和异步时序电路比较，其差异在于后者（ B ）。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态
D.输出只与内部状态有关
7．十六路数据选择器的地址输入（选择控制）端有（ C ）个。
A ．16
B ．2
C ．4
D ．8
8．一位8421BCD 码译码器的数据输入线与译码输出线的组合是（ C ）。
A ．4∶6
B ．1∶10
C ．4∶10
D ．2∶4
9．能实现脉冲延时的电路是（ B ）。
A ．多谐振荡器
B ．单稳态触发器
C ．施密特触发器
10．有一个左移位寄存器，当预先置入1011后，其串行固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ A ）。
A ．1011—0110—1100—1000—0000
B ．1011—0101—0010—0001—0000
三、将下列函数化简为最简与或表达式（本题 10分） 1. （代数法）
解:
BC
A D C A BC A D C A BC BC A D C A BC C
B A F +=++=++=+++=)(1
2、 F 2 （ A,B,C,D ）=∑m (0,1,2,4,5,9)+∑d (7,8,10,11,12,13)（卡诺图法）
1．用公式化简逻辑函数：C B C A B A D B BC D C A Y ?+++++?= 解
：
B
C D A C D C A B C A C B D B BC D C A B
A C
B
C A B A
D B BC D C A Y ++?=+?=++?+++?=?+?+++++?= 2．用卡诺图化简逻辑函数：
D C B A C B A D C B A C AB D C B A Y +?+??+=),,,(， 且A ，B ，C ，D 不可能同时为0。
C A
D B Y +=
将下列函数化简成与或式（每题5分，共15分） 1．D C A CD B A Y ⊕++?+=1 解：
D
D D C A D C B A D C A CD B A D C A CD B A Y =⊕=⊕+?=⊕??+=⊕++?+=0)(1
2．)7,6,3,2,1,0(),,(2m C B A Y ∑= 解：B A Y +=2
3．)15,11,5,3,2()13,9,6,4,1,0(),,,(3d m D C B A Y ∑+∑= 解：D A D C Y +=3
将下列函数化简成与或式（每题5分，共15分） 1．C B C B C A C A Y +++=1（代数法） 解：C B C A B A Y ++=
2．)15,14,13,12,10,9,4,3,2,1,0(),,,(2m D C B A Y ∑= 解：D A D C B Y ++=2
3．用卡诺图把下逻辑函数化简成最简与或式。
D C B A D C B A D C A Y ++++=3给定约束条件为
0=+++++ABCD D ABC D C AB D C AB CD B A D C B A
解：D C A D B A AD Y ++=3
1．用公式法化简函数：C B A C B B A C Y ??+?'+?'+'= 2．用卡诺图法将下列逻辑函数化简为最简与或式：
Y=∑m （0,1,2,3,6,8）+∑d(10,11,12,13,14,15)
解: 1．1='++'=?+'+?'+'=B B C B A B B A C Y 2．D B D C B A Y ''+'+''=
二、分析、简答题
1．用卡诺图化简成最简的与或式。
F （A 、B 、C 、D ）=Σm （0，2，8，9，10，11，13，15）
D B AD Y ?+=
2．用公式化简逻辑表达式。 1）
2）
解：1）B B C B AB =++
2）AB C C A BCD AB C BC C B C A BCD AB +=+++=++++
3．试画出用反相器和集电极开路与非门实现逻辑函数 C B AB Y +=。 解：C B AB C B AB Y ?=+=(2分) 逻辑图略(2分)
4．图1、2中电路由TTL 门电路构成，图3由CMOS 门电路构成，试分别写出F1、F2、F3的表达式。
解：B A B A F +=⊕+=11 C F =2 C B AC F +=3
1．试分析图示时序逻辑电路，写出驱动方程，状态方程和输出方程，并画出状
态图。说出该电路的功能，设触发器的初态为000。
解：驱动方程（
3
13Q
1
212Q K Q J ==
2
123Q K Q J ==
输出方程（1分）：321Q Q Q Y ?=
1313211Q Q Q Q Q Q n +??=+
状态方程（4分）：21211
2Q Q Q Q Q n +=+
2321
3
Q Q Q Q
n +=+状态图（5分）：
六位循环码计数器
2．下图是用二个4选1数据选择器组成的逻辑电路，试写出输出Z
与输入M 、N 、P 、Q 之间的逻辑函数式（10分）。
解：Q N P NQ P MQ N P Q M N P NMQ P Q M N P Z +=+++=
1．用74161及适当的门电路构成十二进制计数器，要求利用同步置数端，并且置数为2（0010），画出状态图（按Q 3Q 2Q 1Q 0排列）及逻辑连线图。
1
C
2．用3线／8线译码器74LS138和门电路设计1位二进制全减器电路，输入为被减数、减数和来自低位的借位，输出为二数之差和向高位的借位信号（15分）。 解：设A 为被减数，B 为减数，BO 为向高位的借位，BI 为来自低位的进位，S 为差（2分）
BIAB B A BI A BI B A BI S +++= BIAB B A BI B A BI B A BI BO +++= （5分）设A 2=BI ，A 1=A ，A 0=B 则74217421m m m m m m m m S ???=+++=
75417541m m m m m m m m BO ???=+++=
逻辑图略
三、已知电路及输入波形如图4（a ）（b ）所示，其中FF1是D 锁存器，FF2是维持-阻塞D 触发器，根据CP 和D 的输入波形画出Q1和Q2的输出波形。设触发器的初始状态均为0。
四、分析图5所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。
解：
真值表： （3分）
这是一个全减器电路。
五、试分析图6各是多少进制的计数器，电路的分频比是多少？。
ABC
C B A C B A C B A m m m m Z +++=+++=7
4211ABC
BC A C B A Z +++2
图6
解：九进制计数器，分频比为1：9；63进制计数器，分频比为1：63 六、电路如图7所示，其中R A =R B =10k Ω,C=0.1μf ，试问：
1．在U k 为高电平期间，由555定时器构成的是什么电路，其输出U 0的频率f 0=? 2．分析由JK 触发器FF 1、FF 2、FF 3构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图，说明电路能否自启动；
3．Q 3、Q 2、Q 1的初态为000，Uk 所加正脉冲的宽度为Tw=5/f 0，脉冲过后Q 3、Q 2、Q 1将保持在哪个状态？
解：1．多谐振荡器HZ C R R f B A 4812
ln )2(1
0=+=
2．驱动方程
3
121Q K Q J ==
1
212Q K Q J ==
2
123Q K Q J ==
Y
131211Q Q Q Q Q n +?
=+
状态方程（3分）：21211
2Q Q Q Q Q n +=+
32321
3Q Q Q Q Q n +=+
状态图
五进制计数器，能自启动
3．五个周期后Q 3、Q 2、Q 1将保持在
100状态。
二、指出下图所示各符号表示电路的名称，并叙述其功能，写出Y 表达式。
OC 门，AC Y =1。
三态输出门，EN=1
，AB Y =2；EN=0，Y 2为高阻态。 CMOS 传输门，C=0，Y 3为高阻态；C=1，Y 3=A 。 三、化简下列各式
(1)用代数法将函数F 化为最简与或式。
D C A CD B A F ⊕++?+=
解：
D
D D C A D C B A D C A CD B A D C A CD B A F =⊕=⊕+?=⊕??+=⊕++?+=0)(=
3
2
（2）用卡诺图化简函数P
D C B BC AC B A P +++=
四、作图题
若主从结构JK 触发器CP 、J 、K 端的电压波形如下图所示，
试画出Q 端对应的电压波形。
四、 设计一个A 、B 、C 三人表决电路，以表决某一提案是否通过，如多数赞成，则提案通过，同时A 有否决权。
1．用4选1数据选择器74LS153来实现，连线时可附加适当门电路。
t
t
t t t
2．用3/8线译码器74LS138来实现，连线时可附加适当门电路。 解:真值表
ABC C AB C B A Y ++=
1．用四选一数据选择器来实现（3分） 设A 1=A ， A 0=B ，则 D 0=D 1=0， D 2=C ， D 3=1 2．用译码器来实现 设A 2=A ， A 1=B ，A 0=C 则765765m m m m m m Y =++= 用与非门来实现，逻辑图略
五、如下图所示，根据CP 波形画出Q 波形。（设各触发器的初态均为1）
（1） （2） （3）
CP Q1 Q2 Q3
六、试说明如下图所示的用555 定时器构成的电路功能，求出V T+ 、V T- 和ΔV T ，并画出其输出波形。
0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1
1
1
1
数字电子技术基础试题及答案(一)
数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器 的Q 和Q1的表达式，并画出其波形。 图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；
⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2ABCF 2求： （1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解： （1）化简该 函数为最简与或式： 解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分 分 分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分 分分分
填对卡诺图圈对卡诺图-----------2分 由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分 （2）画出用两级与非门实现的最简与或式电路图： 则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6． 方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）
(完整版)数字电子技术基础模拟试题A及答案
74LS191功能表 LD CT D U / CP D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3 0 × × × d 0d 1 d 2 d 3 1 0 0 ↑ ×××× 1 0 1 ↑ ×d 0 d 1 d 2 d 3 加法计数 减法计数 命 题 人 ： 审 题 人 ： 命 题 时 间 ： 系名 专业 年级、班 学号 姓名 数字电子技术 课程试题（ 卷） 题号 一 二 三 四 五 六 七 八 九 十 总分 得分 （请将答案写在答题纸上，答在试卷上不给分） 一． 选择题（16分） 1．已知A B A B B A Y +++=，下列结果正确的是（ ） a ． Y =A b ．Y=B c ．A B Y += d ．Y=1 2．已知A=（10．44）10（下标表示进制），下列结果正确的是（ ） a ． A=（1010．1）2 b ．A=（0A ．8）16 c ． A=（12．4）8 d ．A=（20．21）5 3．下列说法不正确的是（ ） a ．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．OC 门输出端直接连接可以实现正逻辑的线与运算 d ．集电极开路的门称为OC 门 4．以下错误的是（ ） a ．数字比较器可以比较数字大小 b ． 半加器可实现两个一位二进制数相加 c ．编码器可分为普通全加器和优先编码器 d ．上面描述至少有一个不正确 5．下列描述不正确的是（ ） a ．触发器具有两种状态，当Q=1时触发器处于1态 b ．时序电路必然存在状态循环 c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．主从JK 触发器具有一次变化现象 6．电路如下图（图中为上升沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“100”，请问在时钟作用下，触发器下一状态（Q 3 Q 2 Q 1）为（ ） a ．“101” b ．“100” c ．“011” d ．“000” 7．电路如下图，已知电路的当前状态Q 3 Q 2 Q 1 Q 0为“1100”，74LS191具有异步置数的逻辑功能，请问在时钟作用下，电路的下一状态（Q 3 Q 2 Q 1 Q 0）为（ ） a ．“1100” b ．“1011” c ．“1101” d ．“0000” 8．下列描述不正确的是（ ） a ．EEPROM 具有数据长期保存的功能且比EPROM 在数据改写上更方便 b ．DAC 的含义是数-模转换、ADC 的含义是模数转换 c ．积分型单稳触发器电路只有一个状态 d ．上面描述至少有一个不正确 二．判断题（9分） 1．TTL 输出端为低电平时带拉电流的能力为5mA （ ） 2．TTL 、CMOS 门中未使用的输入端均可悬空（ ） 3．当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与运算。（） 4．将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作的电路称为译码器。（） 5．设计一个3进制计数器可用2个触发器实现（ ） 6．移位寄存器除了可以用来存入数码外，还可以利用它的移存规律在一定的范围内构成任意模值n 的计数器。所以又称为移存型计数器（ ） 7． 判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现（ ） 8． 施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（ ） 9． DRAM 需要定期刷新，因此，在微型计算机中不如SRAM 应用广泛（ ） 三．计算题（8分） 1、在如图所示电路中，U cc =5V ，U BB =9V ，R 1=5.1kΩ， R 2=15kΩ，R c =1kΩ，β=40，请计算U I 分别为5V ，0.3V 时输出U O 的大小？。 密 线 封 A B
数字电路复习题及答案
数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。） 1、逻辑电路可以分为 组合逻辑电路 电路和 时序逻辑电路 电路。 2、数字电路的基本单元电路是 门电路 和 触发器 。 3、数字电路的分析工具是 逻辑代数（布尔代数） 。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （10010 ）8421BCD 6、数字电路中的最基本的逻辑运算有 与 、 或 、 非 。 7、逻辑真值表是表示数字电路 输入和输出 之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的 或门 。 9、表示逻辑函数的4种方法是 真值表 、 表达式、 卡诺图 、 逻辑电路图 。 其中形式惟一的是 真值表 。 10、对于变量的一组取值，全体最小项之和为 1 。 11、对于任意一个最小项，只有一组变量的取值使其值为 1 ，而在变量取其他各组值时 这个最小项的取值都是 0 。 12、对于变量的任一组取值，任意两个最小项之积为0。 13、与最小项ABC 相邻的最小项有C AB 、C B A 、BC A 。 14、组合逻辑电路的特点是 输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件） 。 15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T ’。 16、时序电路可分为 同步时序逻辑电路 和 异步时序逻辑电路 两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含 驱动方程 、 输出方程 、 状态方程 ）、 状态图 、 状态表 、 时序图 。 18、（251）10 =（）2 =（FB ）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为 RAM 和 ROM 。 21、RAM 可分为 动态RAM 和 静态RAM 。 22、存储器以 字 为单位组织内部结构，1个字含有 若干 个存储单元。1个字中所含的位数（即存储单元的个数）称为字长。字数与字长的乘积表示存储器的 容量 。字数决定 存储器的地址线的颗数 ，字长决定 存储器的数据线的颗数 。
数字电子技术试题及答案(题库)
《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
脉冲与数字电路——模拟试题一及答案
脉冲与数字电路试题 第一套 一、单选题(每题1分) 1. 回差是( )电路的特性参数。 A 时序逻辑 B 施密特触发器 C 单稳态触发器 D 多谐振荡器 2. 石英晶体多谐振荡器的主要优点是( )。 A 电路简单 B 频率稳定度高 C 振荡频率高 D 振荡频率低 3. 对TTL 与非门多余输入端的处理，不能将它们( )。 A 与有用输入端并联 B 接地 C 接高电平 D 悬空 4. TTL 与非门的关门电平是0.8V ，开门电平是2V ，当其输入低电平为0.4V ，输入高电平为 3.2V 时，其低电平噪声容限为( ) A 1.2V B 1.2V C 0.4V D 1.5V 5. 逻辑函数ACDEF C AB A Y +++=的最简与或式为（ ） A ．C A Y += B. B A Y += C. AD Y = D. AB Y = 6. 在什么情况下，“与非”运算的结果是逻辑0。 （ ） A ．全部输入是0 B. 任一个输入是0 C. 仅一个输入是0 D. 全部输入是1 7. 组合逻辑电路（ ）。 A 一定是用逻辑门构成的 B 一定不是用逻辑门构成的 C 一定是用集成逻辑门构成的 D A 与B 均可 8. 已知逻辑函数的真值表如下，其表达式是（ ） A ．C Y = B ．AB C Y = C ．C AB Y += D ．C AB Y +=
图2202 9. 要把不规则的矩形波变换为幅度与宽度都相同的矩形波，应选择( )电路。 A 多谐振荡器 B 基本RS 触发器 C 单稳态触发器 D 施密特触发器 10. 所谓三极管工作在倒置状态，是指三极管( )。 A 发射结正偏置，集电结反偏置 B 发射结正偏置，集电结正偏置 C 发射结反偏置，集电结正偏置 D 发射结反偏置，集电结反偏置 11. TTL 与非门的关门电平为0.8V ，开门电平为2V ，当其输入低电平为0.4V ，输入高电平 为3.5V 时，其输入高电平噪声容限为( )。 A 1.1 V B 1.3V C 1.2V D 1.5V 12. 下图电路，正确的输出逻辑表达式是（ ）。 A ． CD AB Y += B ． 1=Y C ． 0=Y D ． D C B A Y +++= 图2204 13. 下列消除竞争—冒险的方法中错误的是（ ）。 A 修改逻辑设计 B 引入封锁脉冲 C 加滤波电容 D 以上都不对 14. 连续86个1同或, 其结果是 （ ） A ． 1 B ． 0 C ． 86 D ． 286 15. 主从JK 型触发器是( )。
数字电路复习题及参考答案
11级数字电路复习题及参考答案 一、单选题 1. 同或逻辑对应的逻辑图是( )。 A. ≥1 ≥1 & 答案：A 2. 在下列逻辑电路中，不是组合逻辑电路的是( ) 。 A. 译码器 B. 编码器 C. 全加器 D. 寄存器 答案：D 3. 用触发器设计一个同步十七进制计数器所需要的触发器数目是( ) 。 A. 2 B. 3 C. 4 D. 5 答案：D 4. 在下列各图中，或非逻辑对应的逻辑图是( ) 。 A.B. C. D. 答案：B 5. 在何种输入情况下，“或非”运算的结果是逻辑“1” 。 A. 全部输入是“0” B. 任意输入是“1” C. 仅一输入是“1” D. 全部输入是“1” 答案：A 6. 一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系
属于（）逻辑。 a.与； b. 或； c.非； d.与非 答案：a 7. 在一个四变量逻辑函数中，（ ）为最小项。 a.AACD ； b.ABC ； c.ABCD ； d.()AB C D + 答案：c 8. 一个4路数据选择器，其地址输入（选择控制输入）端有（ ）个。 A. 2个 B. 3个 C. 4个 D. 5个 答案：A 9. 由与非门构成的基本RS 触发器的输入端为R 、S ，则其约束条件为（ ）。 A. RS=0 B. R+S=1 C. RS=1 D. R+S=0 答案：A 10. 在下列各图中，异或逻辑对应的逻辑图是（ ）。 答案：D 11. JK 触发器在CP 脉冲作用下，欲使 n+1n Q =Q , 则对输入信号描述不正确的是( )。 A.J =K =1 B.J =Q ，K =Q C.J =Q ， K =Q D.J =Q ，K =1 答案：B 12. 当异步置数端I R S D D ==时，输出状态是在CP 由1变0时刻发生变化，且与CP=1期间输入状态变化无关，只取决于CP 由1变0前瞬间输入状态而定的触发器是（ ）。 A. 基本RS 触发器 B. D 锁存器 C. 同步JK 触发器 D. 负边沿JK 触发器 答案：D 13. 时序逻辑电路中一定包含（ ）。
数字电路课程复习考试试题及答案A
《数字电路》复习纲要A 一、单项选择题 1、一位十六进制数可以用（）位二进制数来表示。 A. 1 B. 2 C. 4 D. 16 2、A+BC=（）。 A. A+B B. A+C C.（A+B）（A+C） D. B+C 3、一个8选1数据选择器的数据输入端有（）个。 A. 2 B. 3 C. 4 D. 8 4、在下列逻辑电路中，不是组合逻辑电路的有（）。 A. 译码器 B. 编码器 C. 全加器 D. 寄存器 5、为实现将JK触发器转换为D触发器，应使（）。 A. J=D,K=D B. K=D,J=D C. J=K=D D. J=K=D 6、把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器。 A. 4 B. 5 C. 9 D. 20 7、数字电路是工作在数字信号下的电子电路，其数字信号特点是（）。 A. 时间和数量上都是离散的 B. 时间离散，数量上连续 C. 时间连续，数量上离散 D. 时间和数量都是连续 8、下列电路中，属于脉冲产生电路的是（）。 A. 单稳态触发器 B. 多谐振荡器 C. 施密特触发器 D. 编码器 9、对于同步时序电路而言，（）。 A. 电路由同一种类型触发器构成 B. 电路中触发器必须具有复位功能 C. 电路中各触发器由同一时钟触发 D. 以上说法都不对 10、对于一个逻辑函数，下列说法正确的是（）。 A. 最小和逻辑表达式肯定唯一 B．最小积逻辑表达式肯定唯一 C．最小和肯定和最小积一样简单 D．完全和逻辑表达式肯定唯一 二、多项选择题 1、逻辑函数的表示方法中具有唯一性的是（）。 A. 真值表 B. 表达式 C. 逻辑图 D. 卡诺图 2、以下电路中可以实现“线与”功能的有（）。 A. 与非门 B. 三态输出门 C. 集电极开路门 D. 漏极开路门 第 1 页共3 页
数字电子技术考试题及答案
太原科技大学 数字电子技术 课程试卷 B 卷 一、单选题（20分，每小题1分）请将本题答案全部写在下表中 1、8421BCD 码10000001转化为十六进制数是( )。 A 、15 B 、51 C 、81 D 、18 2、n 位二进制数的反码或其原码，表示的十进制数是( )。 A 、21n - B 、2n C 、1 2n - D 、2n 3、TTL 与非门多余输入端的处理是( )。 A 、接低电平 B 、任意 C 、 通过 100W 电阻接地 D 、通过 100k W 电阻接地 4、OD 非门在输入为低电平（输出端悬空）情况下，输出为( )状态。 A 、高电平 B 、低电平 C 、开路 D 、不确定 5、与()Y A B A =e e 相等的逻辑函数为（ ）。 A 、Y B = B 、Y A = C 、Y A B =? D 、Y A B =e 6、下列(,,)F A B C 函数的真值表中1Y =最少的为( )。 A 、Y C = B 、Y AB C = C 、Y AB C =+ D 、Y BC C =+ 7、( )是组合逻辑电路的特点。 A 、输出仅取决于该时刻的输入 B 、后级门的输出连接前级门的输入 C 、具有存储功能 D 、由触发器构成 8、半加器的两个加数为A 和B ，（ ）是进位输出的表达式。 A 、AB B 、A B + C 、AB D 、AB 9、欲使JK 触发器1 n Q Q +=，J 和K 取值正确的是（ ）。 A 、,J Q K Q == B 、J K Q == C 、0J K == D 、,1J Q K == 10、字数为128的ROM 存储器存储容量为1204位，字长为（ ）位，地址线为（ ）根。 A 、8，8 B 、8，7 C 、4，7 D 、4，8 11、一个四位二进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是 ( )。 A 、0000 B 、0001 C 、0011 D 、0010 12、要用1K×8的RAM 扩展成8K×16的RAM ，需选用( )译码器。 A 、 3线-8线 B 、2线-4线 C 、1线-2线 D 、4线-16线
数字电路模拟试题 ()
《数字逻辑分析与设计》模拟试题 一、 单项选择题 1. 只有在时钟的下降沿时刻，输入信号才能被接收，该种触发器是（ ）。 A. 高电平触发器 B.下降沿触发器 C. 低电平触发器 D. 上升沿触发器 2. 下列电路中，属于时序逻辑电路的是( ) A. 编码器 B. 译码器 C. 数值比较器 D. 计数器 3. 若将一个TTL 与非门（设输入端为A 、B ）当作反相器使用，则A 、B 端应如何连接（ ） A. A 、B 两端并联使用 B. A 或B 中有一个接低电平0 C. 不能实现 4. 在二进制译码器中，若输入有5位二进制代码，则输出有（ ）个信号。 A. 32 B. 16 C. 8 D. 4 5. 同步RS 触发器的“同步”时指( ) A. RS 两个信号同步 B. Qn+1与S 同步 C. Qn+1与R 同步 D. Qn+1与CP 同步 6. 不是最小项ABCD 逻辑相邻的最小项是( ) A. A BCD B. A B CD C. A B C D D. AB C D 7. 与A B C ++相等的为（ ） A. A B C ?? B. A B C ?? C. A B C ++ 8. 测得某逻辑门输入A 、B 和输出F 的波形如图1所示，则F(A ，B)的表达式是（ ） A. F=AB B. F=A+B C.B A F ⊕= D.B A F = 图1 9. 某逻辑函数的真值表见表1，则F 的逻辑表达式是（ ）。
A. AC AB F+ = B. C B AB F+ = C. AC B A F+ = D. AC B A F+ = 10. 要实现 n n Q Q= +1 ）。 11. 可以用来实现并/( ) A. 计数器 B. 全加器 C. 移位寄存器 D. 存储器 12. 下列触发器中没有计数功能的是（） A. RS触发器 B. T触发器 C. JK触发器 D. Tˊ触发器 13. 某逻辑电路输入A、B和输出Y的波形如图2所示，则此电路实现的逻辑功能是（） A. 与非 B. 或非 C. 异或 D. 异 或非 图2 14. 若两个逻辑函数相等，则它们必然相同的是（） A. 真值表 B. 逻辑表达式 C. 逻辑图 D. 电路图 15. 能将输入信号转变成二进制代码的电路称为（） A. 译码器 B. 编码器 C. 数据选择器 D. 数据分配器 二、填空题 1. 完成下列数制之间的转换（25.25） 10 ＝（） 2 ＝（） 8 A B C F 0 0 0 0 1 0 1 0 1 1 1 1 1 1
数字电子技术期末复习题库及答案完整版
数字电子技术期末复习 题库及答案 HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】
第1单元能力训练检测题 一、填空题 1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑 关系的数学工具称为逻辑代数。 2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。 3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。在逻辑关系中，最基本的关系是与逻辑、或逻辑和 非逻辑。 4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的 权不同。十进制计数各位的基数是10，位权是10的幂。 5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。 6、进位计数制是表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，均采用按位权展开求和的方法。 7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用 乘2取整法。 8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换 的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。 9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和 非非律。 10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。 13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。 14、在化简的过程中，约束项可以根据需要看作1或0。 二、判断正误题 1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。（对） 2、异或函数与同或函数在逻辑上互为反函数。 （对） 3、8421BCD码、2421BCD码和余3码都属于有权码。 （错） 4、二进制计数中各位的基是2，不同数位的权是2的幂。 （对）
数字电路复习题及答案.
《数字电子技术基础》复习题 一.选择填空题（以下每小题后均给出了几个可供选择的答案，请选择其中一个最合适的答案填入空格中） 1.处理 b 的电子电路是数字电路。 （a）交流电压信号（b）时间和幅值上离散的信号 （c）时间和幅值上连续变化的信号（d）无法确定 2.用不同数制的数字来表示2004，位数最少的是 d 。 （a）二进制（b）八进制（c）十进制（d）十六进制 3.最常用的BCD码是 b 。 （a）5421码（b）8421码（c）余3码（d）循环码 4.格雷码的优点是 c 。 （a）代码短（b）记忆方便（c）两组相邻代码之间只有一位不同（d）同时具备以上三者 5.两个开关控制一盏灯，只有两个开关都闭合时灯才不亮，则该电路的逻辑关系是 a 。 （a）与非（b）或非（c）同或（d）异或 6.已知F=ABC+CD，选出下列可以肯定使F=0的取值 d （a）ABC=011 （b）BC=11 （c）CD=10 （d）BCD=111 7.2004个1连续异或的结果是 a 。 （a）0 （b）1 （c）不唯一（d）逻辑概念错误 二、填空题（请在空格中填上合适的词语，将题中的论述补充完整）
1.5的5421BCD码是0101 这个是8421码的。 2.逻辑表达式中，异或的符号是⊕，同或的符号是⊙。 3.逻辑函数常用的表示方法有真值表、逻辑函数式、逻辑图和卡诺图。 4.用代数法化简逻辑函数需要一定的经验和技巧，不容易确定化简结果是否是最简。 5.用卡诺图化简逻辑函数，化简结果一般是最简与－或式。 一.选择填空题（以下每小题后均给出了几个可供选择的答案，请选择其中一个最合适的答案填入空格中） 1.实体（ENTITY）描述一个设计单元的 C D 的信息。 （a）行为、元件及连接关系（b）元件、子程序、公用数据类型（c）名称和端口的引脚等（d）可编译的设计单元 2.结构体（ARCHITECTURE）用于描述设计单元的 A D 。 （a）行为、元件及连接关系（b）元件、子程序、公用数据类型（c）名称和端口的引脚等（d）可编译的设计单元 3.在VHDL语言中，ARCHITECTURE中的语句都是 B 执行的语句。 （a）顺序（b）并行（c）即可顺序也可并行（d）无法确定4.在VHDL程序设计中，下面4个部分， C 不是可编译的源设计单元。 （a）ARCHITECTURE （b）ENTITY （c）PROCESS （d）PACKAGE
数字电路复习题及答案
数字电路复习题及答案
数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。）1、逻辑电路可以分为组合逻辑电路电路和时序逻辑电路电路。 2、数字电路的基本单元电路是门电路和触发器。 3、数字电路的分析工具是逻辑代数（布尔代数）。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （0001000000010010 ）8421BCD 6、数字电路中的最基本的逻辑运算有与、或、非。 7、逻辑真值表是表示数字电路输入和输出之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的或门。 9、表示逻辑函数的4种方法是真值表、表达式、卡诺图、逻辑电路图。 其中形式惟一的是真值表。 10、对于变量的一组取值，全体最小项之和为
1。 11、对于任意一个最小项，只有一组变量的取值 使其值为1，而在变量取其他各组值时 这个最小项的取值都是0。 12、对于变量的任一组取值，任意两个最小项之 积为0。 13、与最小项ABC相邻的最小项有C A。 AB、C B A、BC 14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。 15、按电路的功能分，触发器可以分为RS、JK、 D、T、 T’。 16、时序电路可分为同步时序逻辑电路和异步时序逻辑电路两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含驱动方程、输出方程、 状态方程）、状态图、状态表、时序图。 18、（251）10 =（11111011）2 =（FB）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为
《数字电路》期末模拟试题及答案
. 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1= 2Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 B 2 B V CC Y 1
数字电子技术基础试题及答案
D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8
数字电子技术模拟试题及答案
《数字电子技术》模拟试题 20分）一、填空题（每题2分，共 1511、十六进制数97 。，对应的十进制数为 0 时，输出为2”描述的是与运算的规则。、“至少有一个输入为 0 变量逻辑函数有16个最小项。、 4 3 运算。非和 4、基本逻辑运算有: 与、或 加器。半 5、两二进制数相加时，不考虑低位的进位信号是 电平。高 6、TTL器件输入脚悬空相当于输入 线、地址线和控制线。数据 7、RAM的三组信号线包括：位。最高8、 采用四位比较器对两个四位数比较时，先比较 15分）二、单项选择题（每个3分，共的国标逻辑符号中是异或门。B 1、图1 图1 C 。2、下列逻辑函数表达式中可能存在竞争冒险的是 B)(B?(A?C)F? B A )B?C)(?(A?BFF?(A?B)(B?C)F?(A?B)(B?C) D C 3、下面逻辑式中，不正确的是_ A___。 ABC?A?B?C B. A. A??ABA D. C. AA??B)A(BAAB?4、时序逻辑电路中必须 有___B___。 A. 输入逻辑变量 B. 时钟信号 C. 计数器 D. 编码器 5、有S1，S2两个状态，条件 B 可以确定S1和S2不等价。 A. 输出相同次态不同D. 次态相同C. 输出不同 B. 10分）三、简答题（共A??B左边＝（A?）（A?B）（?1A?A?B）?解：分） 1、（证明：
4B?BA?A?A12、某逻辑函数的真值表如表所示，画出卡诺图。（6分）某逻辑函数的真值表 1 表 F B A C 0 0 0 0 1 1 0 0 1 0 1 0 X 1 1 0 X 0 0 1 0 0 1 1 1 1 0 1 X 1 1 1 分）四、分析题（20 Z 图2 分析图2所示电路的逻辑功能。 1）列出其时钟方程：（2分） CP1＝CP↑；CP0＝CP↑。 2）列出其驱动方程：（4分） Q1；K0＝＝1 ；J0。Q0J1＝；K1＝1?Q?Q1或XX3）列出其输出方程：（1分）Z＝XQ1Q0 n?1n?1?QQ1Q0Q?Q1?Q0?XQ1或Q1?Q0?XQ1Q04）求次态方程：4（分）；10分）9）作状态表及状态图（5．
数字电子练习题
数字电路练习题第一部分门电路 一、填空题 1. 数字集成电路按开关元件不同，可分为TTL集成电路和CMOS集成电路两大类。 2. 数字电路中的三种基本逻辑门电路是与门、或门、非门。 3.三态门是在普通门的基础上增加控制电路构成的，它的三种输出状态是高电平、低电平和高阻态。 4. 与门、与非门的闲置输入端应接高电平；或门、或非门的闲置输 入端应接低电平。 5. 图1所示三态门在1 EN=时，Y的输出状态是高阻态。 6. 利用TTL与非门实现输出线与应采用OC 门，实现总线传输应采用三态门。 7. 图2为几种常见逻辑门电路的逻辑符号，试分别写出其名称和逻辑表达式。 名称逻辑表达式名称 （a）与门（b）非门 （c）与非门（d）或非门 8. 系称为或逻辑关系。 二、选择题 1. 下列几种逻辑门中，能用作反相器的是 C 。 A. 与门 B. 或门 C. 与非门 2. 下列几种逻辑门中，不能将输出端直接并联的是 B 。 A. 三态门 B. 与非门 C. OC门 3. TTL与非门的输入端在以下四种接法中，在逻辑上属于输入高电平的是 C 。 A. 输入端接地 B. 输入端接同类与非门的输出电压0.3V C. 输入端经10kΩ电阻接地 D. 输入端经51Ω电阻接地 4. TTL与非门的输入端在以下4种接法中，在逻辑上属于输入低电平的是 D 。 A. 输入端经10kΩ电阻接地 B. 输入端接同类与非门的输出电压3.6V C. 输入端悬空 D. 输入端经51Ω电阻接地 5. 逻辑电路如图3所示，该电路实现的逻辑关系为 C 。 A. Y AB = B. Y AB = C. Y AB = D. Y A B =+ 6. 图4为TTL逻辑门，其输出Y为 D 。 A. AB C + B. A BC + C. A B C ++ D. AB EN Y A B 图1 填空题5用图＆ A B Y (a) Y A B Y A (d) (c) 图2 填空题7用图 (b)
数字电路试题及答案后面附带1doc
数字电路模拟题（答案附后） 注：此为上次考试模拟卷和答案，与本次模拟卷题目相同，但顺序不同，以此卷做参考。 一、 1、数制转换（其中B表示二进制，D表示十进制，H表示十六进制） （1）（10110）B=( )D （2）（0.1011）B=( )D （3）（3B）H=( )D (4) (0.35) H=（）D (5) (0.34)D=（）H=( )B (6) (1011.101) B=( )D (7) (3F) H =( )D (8) (0.8125) D=( )B (9) (173) D=( )H (10) (0101.0110)B=( )D (11) (8FA.C6)=( )B (12) (0.35 )H = ( )D (13) (73)D =( )H 2、利用逻辑代数的基本公式和常用公式化减下列各式 3、指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线？ 4、设存储器的起始地址为全0，试指出下列存储系统的最高地址为多少？ 二、如图所示为由NMOS管构成的逻辑电路。试写出其逻辑表达式并说明它是什么逻辑电路？ 三、双互补对与反相器引出端如图所示，试连接成3输入端或非门。
四、试分析如图所示逻辑电路的功能，写出逻辑表达式和真值表。 1、 2、 3、 五、1、试用三个3输入端与门，一个或门和非门实现语句“A>B”,A和B均为两位二进制数。 2、试用三个3输入端与门，一个或门和数个非门实现语句“A>B”,A和B均为两位二进制数。 3、分别写出同步RS、T触发器的特性表和特性方程。 4、用2输入与非门和反相器设计一个三位的奇偶校验器，即当3位数中有奇数个1时输出为1，否则输出为0。 六、电路如图所示，写出驱动方程、状态方程、列出状态表、画出状态图，并确定逻辑功能。 1、
数字电路模拟题
题型分布：填空题2*9=18、选择题3*4=12、逻辑函数化简6+7+7=20、画波形10、分析与设计15+25=40 一、填空题 1、与非门的逻辑功能为。 2、数字信号的特点是在上和上都是断续变化的，其高电平和低电平常用 和来表示。 3、三态门的“三态”指，和。 4、逻辑代数的三个重要规则是、、。 5、为了实现高的频率稳定度，常采用振荡器；单稳态触发器 受到外触发时进入态 6、计数器按增减趋势分有、和计数器。 7、一个触发器可以存放位二进制数。 8、优先编码器的编码输出为码，如编码输出A 2A 1 A =011，可知对输入的进 行编码。 9、逻辑函数的四种表示方法是、、、。 10、移位寄存器的移位方式有，和。 11、同步RS触发器中，R，S为电平有效，基本RS触发器中R，S为 电平有效。 12、常见的脉冲产生电路有 13、触发器有个稳态，存储8位二进制信息要个触发器。 14、常见的脉冲产生电路有，常见的脉冲整形电路 有、。 15、数字电路按照是否有记忆功能通常可分为两 类：、。 16、寄存器按照功能不同可分为两类：寄存器和寄 存器。 17、逻辑函数F== 18、触发器有两个互补的输出端Q、，定义触发器的1状态 为，0状态为，可见触发器的状态指的是端的状态。 19、一个触发器可以记忆位二进制代码，四个触发器可以记忆位二进 制代码。 20、主从JK触发器的特性方程。 21、时序逻辑电路按照其触发器是否有统一的时钟控制分为时 序电路和时序电路。 22、为了实现高的频率稳定度，常采用振荡器；单稳态触 发器受到外触发时进入态。 23、触发器有个稳态，存储8位二进制信息要个触发器。 24、逻辑函数的化简有，两种方法。 25、组合逻辑电路没有功能。 26、主从JK触发器的特性方程，D触发器的特性方
数字电子技术复习题三套含答案
复习题一 1．下列四个数中，与十进制数（163）10不相等的是D 、（203）8 2．N 个变量可以构成多少个最大项C 、2N 3．下列功能不是二极管的常用功能的是C 、放大 5．译码器的输入地址线为4根，那么输出线为多少根（ 16 ） 6．用或非门构成钟控R-S 触发器发生竞争现象时，输入端的变化是00→11 7．一个4K 赫兹的方波信号经4分频后，下列说法错误的是B 、周期为2π×10－3 秒 8．用PROM 来实现组合逻辑电路，他的可编程阵列是（或阵列 ） 9．A/D 转换器中，转换速度最高的为( A 、并联比较型 )转换 10．MAXPLUS-II 是哪个PLD 厂家的PLD 开发软件（ B 、Altera 1．存储器按存取方式可分为三类，即：1． SAM ， RAM ， ROM 2．设4位逐次逼近型A/D 转换器的电压转换范围为0-15V ，采用四舍五入法量化，模拟输入电压为，转换的逼近过程是（其中括号中用 表示保留，×表示不保留 1000( )→1100(× )→1010(× )→1001( )→1001 3．时序电路中的时序图的主要作用是：用于在实验中测试检查电路得逻辑功能和用于计算机仿真模拟 4．施密特触发器在波形整形应用中能有效消除叠加在脉冲信号上的噪声，是因为它具有滞后特性 5．既能传送模拟信号，又能传送数字信号的门电路是． CMOS 传输门 三、简答题（每小题5分，共10分）1．请写出RS 、JK 、D 、T 触发器的状态转移方程，并解释为什么有的触发器有约束方程。 2．请回答两个状态等价的条件是什么 四、分析题（25分）1.分析如图由3线-8线译码器74LS138构成的电路，写出输出S i 和C i 的逻辑函数 表达式，说明其逻辑功能。（6分） 2 1 4 & 74LS138 1 0 2 4 3 5 6 7 C i-1 B i A i S i C i & & 1 2.问图示电路的计数长度N 是多少能自启动吗画出状态转换图。（7分）