触发器型号

门电路型号

74LS00 四2输入端与非门

74LS20 双4输入端与非门

触发器型号

组件

编码电子锁散件：

https://www.wendangku.net/doc/7f6853792.html,/DF1FE11D0000000004010000018CC737?PTAG=40012.5 .2&LOGINTAG=1&CacheTime=1317891741

施密特触发器工作原理

使用ＣＭＯＳ集成电路需注意的几个问题 集成电路按晶体管的性质分为ＴＴＬ和ＣＭＯＳ两大类，ＴＴＬ以速度见长，ＣＭＯＳ以功耗低而著称，其中ＣＭＯＳ电路以其优良的特性成为目前应用最广泛的集成电路。在电子制作中使用ＣＭＯＳ集成电路时，除了认真阅读产品说明或有关资料，了解其引脚分布及极限参数外，还应注意以下几个问题： １、电源问题 （１）ＣＭＯＳ集成电路的工作电压一般在３－１８Ｖ，但当应用电路中有门电路的模拟应用（如脉冲振荡、线性放大）时，最低电压则不应低于４．５Ｖ。由于ＣＭＯＳ集成电路工作电压宽，故使用不稳压的电源电路ＣＭＯＳ集成电路也可以正常工作，但是工作在不同电源电压的器件，其输出阻抗、工作速度和功耗是不相同的，在使用中一定要注意。 （２）ＣＭＯＳ集成电路的电源电压必须在规定围，不能超压，也不能反接。因为在制造过程中，自然形成许多寄生二极管，如图１所示为反相器电路，在正常电压下，这些二极管皆处于反偏，对逻辑功能无影响，但是由于这些寄生二极管的存在，一旦电源电压过高或电压极性接反，就会使电路产生损坏。 ２、驱动能力问题 ＣＭＯＳ电路的驱动能力的提高，除选用驱动能力较强的缓冲器来完成之外，还可将同一个芯片几个同类电路并联起来提高，这时驱动能力提高到Ｎ倍（Ｎ为并联门的数量）。如图２所示。 ３、输入端的问题 （１）多余输入端的处理。ＣＭＯＳ电路的输入端不允许悬空，因为悬空会使电位不定，破坏正常的逻辑关系。另外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作，而且也极易造成栅极感应静电而击穿。所以“与”门，“与非”门的多余输入端要接高电平，“或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高，功耗也不需特别考虑时，则可以将多余输入端与使用端并联。 （２）输入端接长导线时的保护。在应用中有时输入端需要接长的导线，而长输入线必然有较大的分布电容和分布电感，易形成ＬＣ振荡，特别当输入端一旦发生负电压，极易破坏ＣＭＯＳ中的保护二极管。其保护办法为在输入端处接一个电阻，如图３所示，Ｒ＝ＶＤＤ／１ｍＡ。 （３）输入端的静电防护。虽然各种ＣＭＯＳ输入端有抗静电的保护措施，但仍需小心对待，在存储和运输中最好用金属容器或者导电材料包装，不要放在易产生静电高压的化工材料或化纤织物中。组装、调试时，工具、仪表、工作台等均应良好接地。要防止操作人员的静电干扰造成的损坏，如不宜穿尼龙、化纤衣服，手或工具在接触集成块前最好先接一下地。对器件引线矫直弯曲或人工焊接时，使用的设备必须良好接地。 （４）输入信号的上升和下降时间不易过长，否则一方面容易造成虚假触发而导致器件失去正常功能，另一方面还会造成大的损耗。对于７４ＨＣ系列限于０．５ｕｓ以。若不满足此要求，需用施密特触发器件进行输入整形，整形电路如图４所示。 （５）ＣＭＯＳ电路具有很高的输入阻抗，致使器件易受外界干扰、冲击和静电击穿，所以为了保护ＣＭＯＳ管的氧化层不被击穿，一般在其部输入端接有二极管保护电路，如图５所示。 其中Ｒ约为１．５－２．５ＫΩ。输入保护网络的引入使器件的输入阻抗有一定下降，但仍在１０８Ω以上。这样也给电路的应用带来了一些限制： （Ａ）输入电路的过流保护。ＣＭＯＳ电路输入端的保护二极管，其导通时电流容限一般为１ｍＡ在可能出现过大瞬态输入电流（超过１０ｍＡ）时，应串接输入保护电阻。例如，当输入端接的信号，其阻很小、或引线很长、或输入电容较大时，在接通和关断电源时，就容易产生较大的瞬态输入电流，这时必须接输入保护电阻，若ＶＤＤ＝１０Ｖ，则取限流电阻为１０ＫΩ即可。 （Ｂ）输入信号必须在ＶＤＤ到ＶＳＳ之间，以防二极管因正向偏置电流过大而烧坏。因此在

期末考试试卷_1_

职中东校区2014年下期高二电子技术试卷 姓名： 学号： 班级： 得分： 一、 填空题（每空2分，共82分） 1. 逻辑代数的三种基本逻辑运算是 、 和 ，在电路上，分别用 门、 门和 门来实现。 2. 逻辑变量和逻辑函数的取值只有 和 两种可能。 3. 逻辑函数的表示方法有 、 、 、 、 五种。 4. 101ABC =时，函数C B AB Y +=之值为Y = 。 5. 在二-十进制码中，1位十进制数用 位二进制码表示，8421BCD 码从高位到低位的权值依次为 。 6.（93）10=（ ）2，（93）10=（ ）8421BCD 7. 编码器的功能是将输入信号转化为 。 8．JK 触发器具有 、 、 和 的功能。 9. 对于时序逻辑电路来说，某一时刻电路的输出不仅取决于当时的 ，而且还取决于电路 。所以时序电路具有 功能。 10. 用来累计和寄存输入脉冲数目的部件称为 。 11. 寄存器可分成 寄存器和 寄存器。 12. 在计数器中，当计数脉冲输入时，所有触发器同时翻转，即各触发器状态的改变是同时进行的，这种计数器称为 。 13. 施密特触发器有 个稳态，单稳态触发器有 个稳态，

多谐振荡器有 个稳态。 14. 施密特触发器的主要用有 、 、 、 等。 15.将模拟信号转换为数字信号，需要经过 、 、 、 四个步骤。 二、 选择题（每空3分，共60分） 1. 下列几种逻辑门中，能用作反相器的是 。 A. 与门 B. 或门 C. 与非门 2. 以下各种接法不正确的是 。 A. 与非门闲置输入端接1 B. 或非门闲置输入端接地 C. TTL 与非门闲置输入端悬空 D. CMOS 门闲置输入端悬空 3. Y ABC AC BC =++，当1A C ==时， 。 A. Y B = B. B Y = C. 0=Y D. 1=Y 4. 3个逻辑变量的取值组合共有 种。 A. 3 B. 6 C. 8 D. 16 5. 下列逻辑函数属于与非式的是 。 A. Y AB = B. Y AB = C. Y ABC = D. Y ABC = 6. 与++AB AC BC 相等的式子是 。 A. +AB C B. +AB AC C. +AB BC D. +AB AB 7. 组合逻辑电路通常由 组成。 A. 门电路 B. 编码器 C. 译码器 D. 数据选择器 8.优先编码器同时有两个或两个以上信号输入时，是按 给输入

触发器和时序逻辑电路习题答案

第21章 触发器和时序逻辑电路 191、触发器按其工作状态是否稳定可分为( b )。 (a)RS 触发器，JK 触发器，D 触发器，T 触发器； (b)双稳态触发器，单稳态触发器，无稳态触发器； (c)主从型触发器，维持阻塞型触发器。 192、逻辑电路如图所示，当A=“1”时，基本RS 触发器( c )。 (a)置“1”； (b)置“0”； (c)保持原状态。 ≥1A ""1R D Q Q S D 193、 逻辑电路如图所示，分析C ，S ，R 的波形，当初始状态为“0”时，输出Q 是“0”的瞬间为( c )。 (a)1t ； (b)2t ； (c)3t 。 C S R t 1t 2t 3S C R D R S D Q Q 194、 某主从型JK 触发器，当J=K=“1”时，C 端的频率f=200Hz ，则Q 的频率为( c )。 (a)200Hz ； (b)400Hz ； (c)100Hz 。 195、逻辑电路如图所示，当A=“1”时，C 脉冲来到后JK 触发器( a )。 (a)具有计数功能； (b)置“0”； (c)置“1”。 ≥1 A J C R D K S D Q Q "" 1""1 196、 逻辑电路如图所示，A=“0”时，C 脉冲来到后D 触发器( b )。 (a)具有计数器功能； (b)置“0”； (c)置“1”。

D C Q Q & A 197、逻辑电路如图所示，分析C 的波形，当初始状态为“0”时，输出Q 是“0”的瞬间为( a )。 (a) 1t ； (b)2t ； (c)3t 。 D C Q Q C t 1t 2t 3 198、逻辑电路如图所示，它具有( a )。 (a)D 触发器功能； (b)T 触发器功能； (c)T'触发器功能。 J C R D K S D Q Q 1 199、逻辑电路如图所示，它具有( b )。 (a)D 触发器功能； (b)T 触发器功能； (c)T'触发器功能。 J C R D K S D Q Q 200、时序逻辑电路与组合逻辑电路的主要区别是( c )。 (a)时序电路只能计数，而组合电路只能寄存； (b)时序电路没有记忆功能，组合电路则有； (c)时序电路具有记忆功能，组合电路则没有。 201、寄存器与计数器的主要区别是( b )。 (a)寄存器具有记忆功能，而计数器没有； (b)寄存器只能存数，不能计数，计数器不仅能连续计数，也能存数； (c)寄存器只能存数，计数器只能计数，不能存数。 202、移位寄存器与数码寄存器的区别是( a )。 (a)前者具有移位功能，后者则没有； (b)前者不具有移位功能，后者则有； (c)两者都具有移位功能和计数功能。

数电实验触发器及其应用

数电实验触发器及其应用 数字电子技术实验报告 实验三: 触发器及其应用 一、实验目的: 1、熟悉基本RS触发器，D触发器的功能测试。 2、了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点 3、熟悉触发器的实际应用。 二、实验设备: 1 、数字电路实验箱; 2、数字双综示波器; 3、指示灯; 4、74LS00、74LS74。 三、实验原理: 1、触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序 电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即“0”和“ 1 ”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。触发器有集成触发器和门电路（主要是“与非门” ）组成的触发器。 按其功能可分为有RS触发器、JK触发器、D触发器、T功能等触发器。触发方式有电平触发和边沿触发两种。 2、基本RS触发器是最基本的触发器，可由两个与非门交叉耦合构成。 基本RS触发器具有置“ 0”、置“ 1”和“保持”三种功能。基本RS触发器

也可以用二个“或非门”组成，此时为高电平触发有效。 3、D触发器在CP的前沿发生翻转，触发器的次态取决于CP脉冲上升沿n+1来到之前D端的状态，即Q = D。因此，它具有置“ 0”和“T两种功能。由于在CP=1期间电路具有阻塞作用，在CP=1期间，D端数据结构变RS化，不会影响触发器的输出状态。和分别是置“ 0”端和置“ 1” DD 端，不需要强迫置“ 0”和置“ 1”时，都应是高电平。74LS74(CC4013, 74LS74(CC4042均为上升沿触发器。以下为74LS74的引脚图和逻辑图。 馬LD 1CP 1云IQ LQ GM) 四、实验原理图和实验结果： 设计实验： 1、一个水塔液位显示控制示意图，虚线表示水位。传感器A、B被水浸沿时

第5章触发器题(含答案)

第五章触发器 5.1 画出如题图5.1所示的基本RS触发器输出端、 Q Q的电压波形图。S和R的电压波形如图5.1(b)所示。 题图5.1 解：波形如图： 5.2 或门组成的基本RS触发器电路如题图5.2(a)所示，已知S和R的波形如题图5.2(b)所示。试画出、 Q Q的波形图。设触发器的初态Q=0。 题图5.2 解：波形如图：

5.3 题图5.3所示为一个防抖动输出开关电路。当拨动开关K时，由于开关接通瞬间发生振颤，R 和S的波形如图中所示，请画出和 Q Q端的对应波形。 题图5.3 解：波形如图： 5.4有一时钟RS触发器如题图5.4所示，试画出它的输出端的波形。初态 Q Q=0。 题图5.4 解：波形如图：

5.5 设具有异步端的主从JK 触发器的初始状态Q = 0，输入波形如题图5.5所示，试画出输出端Q 的 波形。 题图5.5 解：波形如图： 5.6 设题图5.6的初始状态为2Q 1Q 0Q = 000，在脉冲CLK 作用下，画出、、的波形（所用 器件都是CD4013）。S 0Q 1Q 2Q D 、R D 分别是CD4013高电平有效的异步置1端，置0端。 题图5.6 解：波形如图：

5.7 设题图5.7电路两触发器初态均为0，试画出、波形图。 1Q 2Q 题图5.7 解：波形如图： 5.8 已知CMOS 边沿触发结构JK 触发器CD4207各输入端的波形如题图5.8所示，试画出、Q Q 端 的对应波形，设初态Q = 0。S D 为高电平置1端，R D 为高电平置0端，电路为CLK 上升沿触发。 题图5.8 解：波形如图：

触发器及其应用实验报告 - 图文-

实验报告 一、实验目的和任务 1. 掌握基本RS、JK、T和D触发器的逻辑功能。 2. 掌握集成触发器的功能和使用方法。 3. 熟悉触发器之间相互转换的方法。 二、实验原理介绍 触发器是能够存储1位二进制码的逻辑电路,它有两个互补输出端,其输出状态不仅与输入有关,而且还与原先的输出状态有关。触发器有两个稳定状态,用以表示逻辑状态"1"和"0飞在二定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存储器件,是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 图14-1为由两个与非门交叉祸合构成的基本RS触发器,它是无时钟控制低电平直接触发的触发器。 基本RS触发器具有置"0"、置"1"和保持三种功能。通常称s为置"1"端,因为 s=0时触发器被置"1"; R为置"0"端,因为R=0时触发器被置"0"。当S=R=1时状态保持,当S=R=0时为不定状态,应当避免这种状态。

基本RS触发器也可以用两个"或非门"组成,此时为高电平有效。 S Q S Q Q 卫R Q (a(b 图14-1 二与非门组成的基本RS触发器 (a逻辑图(b逻辑符号 基本RS触发器的逻辑符号见图14-1(b,二输入端的边框外侧都画有小圆圈,这是因为置1与置。都是低电平有效。 2、JK触发器 在输入信号为双端的情况下,JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器,是下降边沿触发的边沿触发器。引脚逻辑图如图14-2所示;JK触发器的状态方程为: Q,,+1=J Q"+K Q 3 5

J Q CLK K B Q 图14-2JK触发器的引脚逻辑图 其中,J和IK是数据输入端,是触发器状态更新的依据,若J、K有两个或两个以上输入端时,组成"与"的关系。Q和Q为两个互补输入端。通常把Q=O、Q=1的状态定为触发器"0"状态;而把Q=l,Q=0 定为"}"状态。 JK触发器常被用作缓冲存储器,移位寄存器和计数器。 CC4027是CMOS双JK触发器,其功能与74LS112相同,但采用上升沿触发,R、S端为高电平

触发器试卷练习题

触发器单元测试试卷 班级： 姓名: 得分： 一、填空题：（20分） 1. 触发器有两个输出端_______和________，正常工作时两端的状态 互补，以_________端的状态表示触发器的状态。 2. 按结构形式的不同，RS 触发器可分为两大类：一类是没有时钟控 制的____________触发器,另一类是具有时钟控制端的__________触 发器。 3. 按逻辑功能划分，触发器可以分为________触发器、 ___________触发器、__________触发器和________触发器四种类型。 4. 钟控触发器也称同步触发器，其状态的变化不仅取决于 ___________信号的变化，还取决于___________信号的作用。 5. 钟控触发器按结构和触发方式分，有电位触发器、_________触发 器、_________触发器和主从触发器四种类型。 6. 在CP 脉冲和输入信号作用下,JK 触发器能够具有______ 、 _________ 、____________ 和_____________ 的逻辑功能. 7. 在CP 脉冲和输入信号作用下,D 触发器能够具有______ 和 _____________ 的逻辑功能. 8. 边沿控制触发的触发器的触发方式为有( )、（ ）两种。 二、选择题：（20分） 1.能够存储 0、1 二进制信息的器件是 （ ） A.TTL 门 B.CMOS 门 C.触发器 D.译码器 2.触发器是一种（ ） Ａ．单稳态电路 Ｂ. 无稳态电路 Ｃ. 双稳态电路 Ｄ. 三稳态电路 3.用与非门构成的基本RS 触发器处于置 1 状态时，其输入信号 S 、R 应为（ ） A.00=S R Ｂ.01=S R C.10=S R D. 11=S R 4.用与非门构成的基本RS 触发器，当输入信号 S = 0、R = 1 时，其逻辑功能为( ) A.置1 B.置0 C.保持 D.不定 5.下列触发器中，输入信号直接控制输出状态的是 （ ） A ．基本RS 触发器 B. 钟控RS 触发器 C. 主从JK 触发器 D. 维持阻塞D 触发器

触发器时序逻辑电路习题答案培训资料

触发器时序逻辑电路 习题答案

第4章 触发器 4.3 若在图4.5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其 Q 和Q 端波形，设初态Q =0。 S R CP 图4.27 题4.3图 解：图4.5电路为同步RS 触发器，分析作图如下： S R Q 4.5 设图4.28中各触发器的初始状态皆为Q =0，画出在CP 脉冲连续作用下个各触发器输出端的波形图。 Q 1 1CP Q 3 CP CP Q 2Q 6 Q 4 Q 5 CP

图4.28 题4.5图 解： Q Q n n 11 1 =+ Q Q n n 212=+ Q Q n n 313=+ Q Q n n 414=+ Q Q n n 515=+ Q Q n n 616=+ Q 1CP Q 2Q 3Q 4Q 5Q 6 4.6 试写出 图4.29(a)中各触发器的次态函数（即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b ）给定信号的作用下Q 1 、Q 2的波形。假定各触发器的初始状态均为Q =0。 1 A B CP ＞1D C1 =1 A B Q 1 Q 2 Q 2 (a) B A (b) 图4.29 题4.6图 解：由图可见： Q B A AB Q n n 111)(++=+ B A Q n ⊕=+1 2

B A Q 2 Q 1 4.7 图4.30（a ）、（b ）分别示出了触发器和逻辑门构成的脉冲分频电路，CP 脉冲如图4.30（c ）所示，设各触发器的初始状态均为0。 （1）试画出图（a ）中的Q 1、Q 2和F 的波形。 （2）试画出图（b ）中的Q 3、Q 4和Y 的波形。 Y （b ） （c ） CP Q 1 Q 2 （a ） 图4.30 题4.7图 解： （ a ） Q Q n n 211 =+ Q Q n n 1 12=+ Q F 1CP ⊕= R 2 = Q 1 低电平有效 CP Q 1Q 2F （b ） Q Q Q n n n 431 3 =+ Q Q Q n n n 4314=+ Q Q Y n n 43= CP 3= CP 上降沿触发 CP 4= CP 下降沿触发

数字电子技术试卷试题答案汇总(完整版)

数字电子技术基础 试题库及答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是 ， ， 。 2、逻辑代数中三个基本运算规则 ， ， 。 3、逻辑函数的化简有 ， 两种方法。 4、A+B+C= 。 5、TTL 与非门的u I ≤U OFF 时，与非门 ，输出 ，u I ≥U ON 时，与非门 ，输出 。 6、组合逻辑电路没有 功能。 7、竞争冒险的判断方法 ， 。 8、触发器它有 稳态。主从RS 触发器的特性方程 ， 主从JK 触发器的特性方程 ，D 触发器的特性方程 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说法正确的是 （ ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。 6、下列说法正确的是 （ ） A 、同步触发器没有空翻现象 B 、同步触发器能用于组成计数器、移位寄存器。 C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ ） A 、异步计数器的计数脉冲只加到部分触发器上 B 、异步计数器的计数脉冲同

时加到所有触发器上 C、异步计数器不需要计数脉冲的控制8、下列说法是正确的是（） A、施密特触发器的回差电压ΔU=U T+-U T- B、施密特触发器的回差电压越大，电 路的抗干扰能力越弱 C、施密特触发器的回差电压越小，电路的抗干扰能力越强 9、下列说法正确的是（） A、多谐振荡器有两个稳态 B、多谐振荡器有一个稳态和一个暂稳态 C、多谐振荡器有两个暂稳态 10、下列说法正确的是（） A、555定时器在工作时清零端应接高电平 B、555定时器在工作时清零端应接低电平 C、555定时器没有清零端 三、判断题（每题1分，共10分） 1、A+AB=A+B （） 2、当输入9个信号时，需要3位的二进制代码输出。（） 3、单稳态触发器它有一个稳态和一个暂稳态。（） 4、施密特触发器有两个稳态。（） 5、多谐振荡器有两个稳态。（） 6、D/A转换器是将模拟量转换成数字量。（） 7、A/D转换器是将数字量转换成模拟量。（） 8、主从JK触发器在CP=1期间，存在一次性变化。（） 9、主从RS触发器在CP=1期间，R、S之间不存在约束。（） 10、所有的触发器都存在空翻现象。（） 四、化简逻辑函数（每题5分，共10分） 1、 2、Y（A，B，C，）=∑m（0，1，2，3，4，6，8，9，10，11，14） 五、画波形图（每题5分，共10分） 1、 2、 六、设计题（每题10分，共20分）

电工资格证考试触发器及其应用练习题集锦附参考答案解析(精品)

触发器及其应用 习题参考答案 一、填空题： 1．时序逻辑电路的特点是：输出不仅取决于当时 输入 的状态 还与电路 原来 的状态有关。 2．欲使JK 触发器实现的功能，则输入端J 应接 “1” ， K 应接 “1” 。 3．组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本 单元是 触发器 。 4．两个与非门构成的基本RS 触发器的功能有 置0 、 置1 和 保持 。电路中不允许两个输入端同时为 0 ，否则将出现逻辑混乱。 5．钟控RS 触发器具有“空翻”现象，且属于 电平 触发方式 的触发器；为抑制“空翻”，人们研制出了 边沿 触发方式的JK 触发器和D 触发器。 6．JK 触发器具有 保持 、 翻转 、 置0 和 置1 的功能。 7．D 触发器具有 置0 和 置1 的功能。 二、选择题： 1．描述时序逻辑电路功能的两个重要方程式是（ B ）。 A 、 状态方程和输出方程 B 、状态方程和驱动方程 C 、 驱动方程和特性方程 D 、驱动方程和输出方程 2．由与非门组成的RS 触发器不允许输入的变量组合为 （ D ）。 A 、00 B 、 01 C 、 10 D 、 11 3. 双稳态触发器的类型有（ D ） A 、基本RS 触发器； B 、同步RS 触发器； C 、主从式触发 器； D 、前三种都有。 4. 存在空翻问题的触发器是（ B ） A 、D 触发器； B 、同步RS 触发器； C 、主从JK 触发 器。 三、简述题 1、时序逻辑电路和组合逻辑电路的区别有哪些？ 答：主要区别有两点：时序逻辑电路的基本单元是触发器，组 合逻辑电路的基本单元是门电路；时序逻辑电路的输出只与现时输入有关，不具有记忆性，组合逻辑电路的输出不仅和现时输入有关，还和现时状态有关，即具有记忆性。 2、何谓“空翻”现象？抑制“空翻”可采取什么措施？ n n Q Q =+1R S ?

触发器是数字电路中的一种基本单元

触发器是数字电路中的一种基本单元

第5章触发器 5.1 概述 触发器是数字电路中的一种基本单元，它与门电路配合，能构成各种各样的时序逻辑部件，如记数器、寄存器、序列信号发生器等。 一个触发器具有如下的特点： ①两个互补的输出端Q和Q；②“O”和“1”两个稳态； ③触发器翻转的特性；④记忆能力。 1．对触发器的基本要求 1）应该具有两个稳定状态——0状态和1状态 2）能够接收、保存和输出信号 2．触发器的现态和次态 现态——触发器接收输入信号之前的状态叫做现态，用Q n表示。 次态——触发器接收输入信号之后的状态叫做次态，用Q n+1表示。 3．触发器的分类 1）按照电路结构和工作特点分 基本触发器、同步触发器、主从触发器和边沿触发器 2）按照（在时钟控制下的）功能分 RS型触发器、D触发器、JK触发器、T触发器和T′触发器4．时序逻辑电路 组合逻辑电路的特点是 电路的输出仅取决于当时的输入，与电路的历史状态无关。即Z=F(X)。 时序逻辑电路的输出状态不仅与该时刻的输入有关，而且还与电路的历史状态有关。 由现在的输入状态和现在的输出状态共同决定下一次的输出状态。 电路特点 ①输入、输出之间至少有一条反馈路径； ②电路中含有贮存单元。 时序电路的一般结构如图。 X为输入变量； Z为输出变量； Q为触发器的输出，称为状态变量。Q n表示现态，Q n+1 表示次态；状态是时序电路的 输输C 触发 器的 状态 输出 控制 输入

一个重要概念。 W 为触发器的输入，也是时序电路的控制变量；CP 为时钟脉冲。 5．描述时序电路逻辑功能的方法 (1)方程式： ①输出方程：Z =F 1 (X ，Q n ) ②驱动方程：W =F 2 (X ，Q n ) ③状态方程：Q n +1= F 3 (W ，Q n ) (2)状态表 反映输入、输出、现态、次态之间的关系的表格。 (3)状态图 反映时序逻辑电路的状态转换规律及相应输入出取值情况的几何图形。 (4)时序图 表示各信号，电路状态等的取值在时间上的对应关系。 构成时序逻辑电路常用存储单元是触发器。 5.2 基本RS 触发器 5.2.1 由与非门组成 直接置0、置1，是构成各种不同功能触发器的基本单元。 用与非门构成的RS 触发器及逻辑符号如图。 1．功能分析 触发器的状态指Q 端的状态。 (1)R D =0，S D =1，则触发器置0。在R D 端加一 负脉冲（宽度＞2t pd ），电路将可靠地翻转为Q =0状 态，并保持下来。 Q =0态，称为“复位状态”。 R D 端称为“复位端”或称直接置0端。 (2)R D =1，S D =0，则触发器置1。在S D 端加一 负脉冲（宽度＞2t pd ），电路将可靠地翻转为Q =1状 态，并保持下来。 Q =1态，称为“置位状态”。 S D 端称为“置位端”或称直接置1端。 (3)R D =1，S D =1，则触发器保持原来的状态。 例如： Q =1，Q 、R D 的全1使Q =0，Q 的0又维持了Q 的1，这是触发器的一个稳态。同理，若Q =0，则触发器将保持另一个稳态—0态。 S Q R Q S Re

数字电路触发器试卷练习题

2016学年 德清职业中专《数字电路》第二次月考试卷第一学期 （适用15计网3+2） 班级：姓名: 得分： 一、填空题：（30分） 1.触发器有两个输出端_______和________，正常工作时两端的状态互补，以_________端的状态表示触发器的状态。 2.按结构形式的不同，RS触发器可分为两大类：一类是没有时钟控制的____________触发器,另一类是具有时钟控制端的__________触发器。 3. 按逻辑功能划分，触发器可以分为________触发器、___________触发器、__________触发器和________触发器四种类型。 4.钟控触发器也称同步触发器，其状态的变化不仅取决于___________信号的变化，还取决于___________信号的作用。 5.钟控触发器按结构和触发方式分，有电位触发器、_________触发器、_________触发器和主从触发器四种类型。 6.各种时钟控触发器中不需具备时钟条件的输入信号是________和_______。 二、选择题：（20分） 1.能够存储0、1 二进制信息的器件是（） A.TTL门 B.CMOS门 C.触发器 D.译码器 2.触发器是一种（） Ａ．单稳态电路Ｂ.无稳态电路Ｃ.双稳态电路Ｄ.三稳态电路3.用与非门构成的基本RS触发器处于置1 状态时，其输入信号R应为（） S、 A.00 R D. 11 S = = S R RＢ.01 = S = R C.10 S 4.用与非门构成的基本RS触发器，当输入信号S= 0、R= 1

时，其逻辑功能为( ) A.置1 B.置0 C.保持 D.不定 5.下列触发器中，输入信号直接控制输出状态的是 （ ） A ．基本RS 触发器 B. 钟控RS 触发器 C. 主从JK 触发器 D. 维持阻塞D 触发器 6.具有直接复位端 d R 和置位端d S 的触发器，当触发器处于受 CP 脉冲控制的情况下工作时，这两端所加的信号为 ( ) A. 00d d =S R B. 01d d =S R C. 10d d =S R D. 11d d =S R 7.输入信号高电平有效的 RS 触发器中，不允许的输入是（ ） A.RS=00 B.RS=01 C.RS=10 D.RS=11 8.下列触发器中，具有置0、置1、保持、翻转功能的是( ) A. RS 触发器 B. D 触发器 C.JK 触发器 D. T 触发器 9.时钟触发器产生空翻现象的原因是因为采用了（ ） A.主从触发方式 B.上升沿触发方式 C.下降沿触发方式 D.点位触发方式 10.当输入J = K = 1时，JK 触发器所具有的功能是( ) A.置0 B.置1 C.保持 D.翻转 三、画图题：（40分） 1. 如图，设Q 初始状态为0，画出Q 的波形(5分)

数字电子——考试题库及答案

触发器有两个互补的输出，且输出不仅与输入有关，还和电路原状态：收藏 A. 无关 B. 无法确定 C. 有关 回答错误!正确答案： C 单稳态触发器可以用于： 收藏 A. 定时 B. 编码 C. 译码 回答错误!正确答案： A 存储矩阵由许多存储单元组成。每个存储单元可存放（）位二进制数。收藏 A. 1 B.

4 C. 2 回答错误!正确答案： A n个逻辑变量，共有（）个最小项。 收藏 A. 2的n次方 B. n C. 2n 回答错误!正确答案： A 二进制计数器每经一级触发器，输出脉冲的频率：收藏 A. 降低一倍 B. 不会改变 C. 增大一倍 回答错误!正确答案： A

（）电路，具有回差，抗干扰强。 收藏 A. 单稳态触发器 B. 多谐振荡器 C. 施密特触发器 回答错误!正确答案：C （）电路可用于幅度的鉴别。 收藏 A. 施密特触发器 B. 单稳态触发器 C. 多谐振荡器 回答错误!正确答案： A D/A转换器是可以实现（）转换的电路。收藏 A. 数字信号向模拟信号 B.

模拟信号向数字信号 C. 数字信号向二进制信号 回答错误!正确答案： A RS触发器的触发输入信号之间： 收藏 A. 无约束 B. 有约束 C. 无法确定 回答错误!正确答案：B 当JK触发器的J＝K＝1时，所构成的触发器为：收藏 A. 置0型的触发器 B. 置1型的触发器 C. 翻转型的触发器 回答错误!正确答案：C

半导体存储器可以用来存放数据、资料等（）信息。 收藏 A. 10进制 B. 12进制 C. 2进制 回答错误!正确答案： C 存储器的存储容量是指所包含的： 收藏 A. 存储器字长 B. 所存放的字数 C. 总存储单元数 回答错误!正确答案： C 若要对100个信息进行编码，则在输出端至少需要（）位二进制代码。收藏 A. 4 B.

数字电子技术试卷试的题目答案详解汇总情况

数字电子技术基础试卷试题答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是（与运算、或运算、非运算） 2、逻辑代数中三个基本运算规则 （代入规则、反演规则、对偶规则） 3、逻辑函数的化简有 公式法 ， 卡诺图 两种方法。 4、A+B+C= A ’B ’C ’ 。 5、TTL 与非门的u I ≤U OFF 时，与非门 关闭 ，输出 高电平 ，u I ≥ U ON 时，与非门 导通 ，输出 低电平 。 6、组合逻辑电路没有 记忆 功能。 7、竞争冒险的判断方法 代数方法 ， 卡诺图法 。 8、触发器它2 稳态,主从RS 触发器的特性方程Q ’’=S+RQ ’ SR=0 ， 主从JK 触发器的特性方Q ’’=JQ ’+K ’Q ，D 触发器的特性方程 Q ’’=D 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ C ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ C ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A （A) 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ A ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说法正确的是 （ A ）

A、主从JK触发器没有空翻现象 B、JK之间有约束 C、主从JK触发器的特性方程是CP上升沿有效。 6、下列说法正确的是（ C ） A、同步触发器没有空翻现象 B、同步触发器能用于组成计数器、移位寄存器。 C、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是（ A ） A、异步计数器的计数脉冲只加到部分触发器上 B、异步计数器的计数脉冲同时加到所有触发器上 C、异步计数器不需要计数脉冲的控制 8、下列说法是正确的是（A ） A、施密特触发器的回差电压ΔU=U T+-U T- B、施密特触发器的回差电压越大，电路的抗干扰能力越弱 C、施密特触发器的回差电压越小，电路的抗干扰能力越强 9、下列说法正确的是（ C ） A、多谐振荡器有两个稳态 B、多谐振荡器有一个稳态和一个暂稳态 C、多谐振荡器有两个暂稳态 10、下列说法正确的是（ A ） A、555定时器在工作时清零端应接高电平 B、555定时器在工作时清零端应接低电平 C、555定时器没有清零端 三、判断题（每题1分，共10分） 1、A+AB=A+B （错） 2、当输入9个信号时，需要3位的二进制代码输出。（错） 3、单稳态触发器它有一个稳态和一个暂稳态。（对） 4、施密特触发器有两个稳态。（对） 5、多谐振荡器有两个稳态。（错） 6、D/A转换器是将模拟量转换成数字量。（错） 7、A/D转换器是将数字量转换成模拟量。（错） 8、主从JK触发器在CP=1期间，存在一次性变化。（对） 9、主从RS触发器在CP=1期间，R、S之间不存在约束。（错） 10、所有的触发器都存在空翻现象。（错）

施密特触发器74132

DATA SHEET Product speci?cation File under Integrated Circuits, IC06 September 1993 INTEGRATED CIRCUITS 74HC/HCT132 Quad 2-input NAND Schmitt trigger For a complete data sheet, please also download: ?The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications ?The IC06 74HC/HCT/HCU/HCMOS Logic Package Information ?The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines 查询74HC132供应商

FEATURES ?Output capability: standard ?I CC category: SSI GENERAL DESCRIPTION The 74HC/HCT132 are high-speed Si-gate CMOS devices and are pin compatible with low power Schottky TTL (LSTTL).They are specified in compliance with JEDEC standard no. 7A. The 74HC/HCT132 contain four 2-input NAND gates which accept standard input signals. They are capable of transforming slowly changing input signals into sharply defined, jitter-free output signals. The gate switches at different points for positive and negative-going signals. The difference between the positive voltage V T + and the negative voltage V T ? is defined as the hysteresis voltage V H . QUICK REFERENCE DATA GND =0 V; T amb =25°C; t r =t f =6 ns Notes 1.C PD is used to determine the dynamic power dissipation (P D in μW): P D =C PD ×V CC 2×f i +∑(C L ×V CC 2×f o ) where:f i =input frequency in MHz f o =output frequency in MHz ∑(C L ×V CC 2×f o )=sum of outputs C L =output load capacitance in pF V CC =supply voltage in V 2.For HC the condition is V I =GND to V CC For HCT the condition is V I =GND to V CC ?1.5 V ORDERING INFORMATION See “74HC/HCT/HCU/HCMOS Logic Package Information”. SYMBOL PARAMETER CONDITIONS TYPICAL UNIT HC HCT t PHL / t PLH propagation delay nA, nB to nY C L =15 pF; V CC =5V 11 17ns C I input capacitance 3.5 3.5pF C PD power dissipation capacitance per gate notes 1 and 224 20pF

集成触发器试卷

集成触发器 姓名：号数： 1.是非题（对的打?，错的打?） （1）触发器的逻辑特性与门电路一样，输出状态仅取决于触发器的即时输入状（）（2）时钟脉冲的主要作用是使触发器的输出状态稳定。……………………..（）（3）基本RS触发器的S D、R D信号不受时钟脉冲的控制，就能将触发器置1或置0……………………………………………………………………….（）（4）主从RS触发器能够避免触发器空翻现象。……………………..（） （5）主从触发器电路中主触发器和从触发器输出状态的翻转是同时进行的。（）（6）同步触发器只有在ＣＰ信号到来后，才依据Ｒ、Ｓ信号的变化来改变输出的状态。……………………………………………………………..（） ２. 选择题 （１）基本RS触发器电路中，触发脉冲消失后，其输出状态（）。 Ａ、恢复原状态Ｂ、保持现状态Ｃ、出现新状态 （２）基本RS触发器完成转换所需的时间为（） Ａ、ｔｐｄＢ、２ｔｐｄＣ、４ｔｐｄ （3）为了提高抗干扰能力，触发器脉冲宽度是（） A、越宽越好 B、越窄月好 C、无关的 （4）触发器与组合逻辑门电路比较（） A、两者都有记忆能力 B、只有组合逻辑门电路记忆能力 B、只有触发器记忆能力 （5）从触发器的工作特点看，它是（） A、双稳态电路 B、单稳态电路 C、无稳态电路 3. 填空题 （1）触发器具有个稳定状态， （2）同步RS触发器状态的改变是与信号同步的。 （3）主从触发器是一种能防止现象的实用触发器。 （4）触发器电路中，S D、R D端可以根据需要预先将触发器或，而不受的同步控制。 （5）与非门构成的基本RS触发器，当S = 0，R = 1时，其输出状态是。 （6）在时钟脉冲控制下，根据输入信号及J端、K端的不同情况，能够具有 、、和功能的电路，称为JK触发器。 4. 问答题及画图题 （1）触发器的基本性质是怎样的触发器按逻辑功能之不同有哪些基本类型

第6章_存储过程与触发器练习题

有教师表(教师号，教师名，职称，基本工资)，其中基本工资的取值与教师职称有关。实现这个约束的可行方案是( )。 A 在教师表上定义一个视图 B 在教师表上定义一个存储过程 C 在教师表上定义插入和修改操作的触发器 D 在教师表上定义一个标量函数 参考答案 C 在SQL SERVER中，执行带参数的过程，正确的方法为（）。 A 过程名参数 B 过程名（参数） C 过程名=参数 D ABC均可 参考答案 A 在SQL SERVER服务器上，存储过程是一组预先定义并（）的Transact-SQL语句。 A 保存 B 解释 C 编译 D 编写 参考答案 C 在SQL Server中，触发器不具有（）类型。 A INSERT触发器 B UPDATE触发器 C DELETE触发器 D SELECT触发器 参考答案 D

（）允许用户定义一组操作，这些操作通过对指定的表进行删除、插入和更新命令来执行或触发。 A 存储过程 B 规则 C 触发器 D 索引 参考答案 C 为了使用输出参数，需要在CREATE PROCEDURE语句中指定关键字( )。 A OPTION B OUTPUT C CHECK D DEFAULT 参考答案 B 下列( )语句用于创建触发器。 A CREATE PROCEDURE B CREATE TRIGGER C ALTER TRIGGER D DROP TRIGGER 参考答案 B 下列( )语句用于删除触发器。 A CREATE PROCEDURE B CREATE TRIGGER C ALTER TRIGGER D DROP TRIGGER 参考答案 D