计算机系统结构-第三章(习题解答)

计算机系统结构-第三章(习题解答)

1. 什么是存储系统？对于一个由两个存储器M 1和M 2构成的存储系统，假设

M1的命中率为h ，两个存储器的存储容量分别为s 1和s 2，存取时间分别为t 1和t 2，每千字节的成本分别为c 1和c 2。

⑴ 在什么条件下，整个存储系统的每千字节平均成本会接近于c 2？ ⑵ 该存储系统的等效存取时间t a 是多少？

⑶ 假设两层存储器的速度比r=t 2/t 1，并令e=t 1/t a 为存储系统的访问效率。试以

r 和命中率h 来表示访问效率e 。

⑷ 如果r=100，为使访问效率e>0.95，要求命中率h 是多少？

⑸ 对于⑷中的命中率实际上很难达到，假设实际的命中率只能达到0.96。现

在采用一种缓冲技术来解决这个问题。当访问M 1不命中时，把包括被访问数据在内的一个数据块都从M 2取到M 1中，并假设被取到M 1中的每个数据平均可以被重复访问5次。请设计缓冲深度（即每次从M 2取到M 1中的数据块的大小）。 答：

⑴ 整个存储系统的每千字节平均成本为：

12

s 1s 2c 2s 1

s 1c 2

s 1s 2

s 2c 1s 1c c ++?

=

+?+?=

不难看出：当s1/s2非常小的时候，上式的值约等于c2。即：s2>>s1时，整个存

储器系统的每千字节平均成本会接近于c2。

⑵ 存储系统的等效存取时间t a 为：

2t )h 1(1t h t a ?-+?=

⑶

r

)h 1(h 1t )h 1(t h t t t e 211a 1?-+=?-+?==

⑷ 将数值代入上式可以算得：h>99.95% ⑸

通过缓冲的方法，我们需要将命中率从0.96提高到0.9995。假设对存储器的访问次数为5，缓冲块的大小为m 。那么，不命中率减小到原来的1/5m ，列

出等式有：

m

596

.0119995.0--

= 解这个方程得：m=16，即要达到⑷中的访问效率，缓冲的深度应该至少是16（个数据单位）。

2. 要求完成一个两层存储系统的容量设计。第一层M 1是Cache ，其容量有三

种选择：64KB 、128KB 和256KB ，它们的命中率分别为0.7、0.9和0.98；第二层M 2是主存储器，其容量为4MB 。并设两个存储器的存取时间分别为t 1和t 2，每千字节的成本分别为c 1和c 2。如果c 1=20c 2和t 2=10t 1。 ⑴ 在t 1=20ns 的条件下，分别计算三种存储系统的等效存取时间。 ⑵ 如果c 2=0.2美元/KB ，分别计算三种存储系统每千字节的平均成本。 ⑶ 对三种存储系统的设计作一个比较，并分别按平均成本和等效存取时间指

出它们性能的排列次序。

⑷ 根据等效存取时间和平均成本的乘积，选择最优的设计。 答： ⑴

∵ )ns (h 180200200)h 1(h 202t )h 1(1t h t a -=-+=?-+?= ∴ 三种存储系统的等效存取时间分别为：

ns 747.0180200h 180200t 1a =?-=-= ns 389.0180200h 180200t 2a =?-=-= ns 6.2398.0180200h 180200t 3a =?-=-=

⑵

三种存储系统每千字节的平均成本为：

KB /$26.0KB

10244KB 64KB

10244KB /$2.0KB 64KB /$42s 1s 2s 2c 1s 1c c 1a ≈?+??+?=+?+?=

KB /$32.0KB

10244KB 128KB 10244KB /$2.0KB 128KB /$42s 1s 2s 2c 1s 1c c 2a ≈?+??+?=+?+?=

KB /$42.0KB

10244KB 256KB 10244KB /$2.0KB 256KB /$42s 1s 2s 2c 1s 1c c 3

a ≈?+??+?=+?+?=

⑶ 按照平均成本来说c a1

⑷

方案t a（ns）c a（$/KB）乘积比较

1 74 0.26 19.24 最差

2 38 0.32 12.16 中等

3 23.6 0.42 9.912 最优

3. 有16个存储器模块，每个模块的容量为4M字节，字长为32位。现在要

用这16个存储器模块构成一个主存储器，有如下几种组织方式：

方式1：16个存储器模块采用高位交叉方式构成存储器。

方式2：16个存储器模块构成并行访问存储器。

方式3：16个存储器模块采用低位交叉方式构成存储器。

方式4：2路高位交叉8路低位交叉构成存储器。

方式5：4路高位交叉4路低位交叉构成存储器。

方式6：4路并行访问4路低位交叉构成存储器。

⑴写出各种存储器的地址格式。

⑵比较各种存储器的优缺点。

⑶不考虑访问冲突，计算各种存储器的频带宽度。

⑷画出各种存储器的逻辑示意图。

答：

⑴各种存储器的地址格式如下：

方式1：16个模块高位交叉

高

低

4bit模块号20bit模块内地址2bit字地址方式2：16个模块并行访问

高

低

20bit模块内地址2bit字地址4bit多路选择方式3：16个模块低位交叉

高

低

20bit模块内地址2bit字地址4bit模块号方式4：2路高位交叉8路低位交叉

高

低

1bit组号20bit模块内地址2bit字地址3bit模块号方式5：4路高位交叉4路低位交叉

高

低

2bit组号20bit模块内地址2bit字地址2bit模块号方式6：4路并行访问4路低位交叉

高

低

20bit模块内地址2bit字地址2bit组号2bit多路选择⑵

这几种存储器都能够并行工作，因此一般而言都可以用来提高内存的吞吐率。但他们也有所区别：并行访问存储器的优点是实现简单、容易，缺点是访问冲突大；高位交叉访问存储器的优点是扩充方便，但是因为访问冲突太大，一般不用于并行存取，缺点是访问效率不高；低位交叉访问存储器可以用分时的方法来提高速度，但扩充不方便。

⑶

各种存储器的频带宽度和他们的并行程度有关，在不考虑冲突的情况下，如果有足够多的独立控制电路和寄存器，那么，他们的频带宽度是相同的。但是，高位交叉访问存储器一般不用于并行存取，因此频带宽度最小。

⑷

方式1：16个模块高位交叉

方式2：16个模块并行访问

方式3：16个模块低位交叉

注意：并行访问存储器和低位交叉访问存储器很相象，只不过，并行访问存储器使用存储模块号（存储体号）来对已经输出的结果进行选择，而低位

交叉访问存储器则用来生成对存储模块（存储体）的片选信号，他通过流水的方式来提高访问的速度。前者用一套存储器控制电路，后者用多套（与交叉模块数相等）存储器控制电路。

方式4：2路高位交叉8路低位交叉

方式5：4路高位交叉4路低位交叉

方式6：4路并行访问4路低位交叉

4. 一个程序由5个虚页组成，采用LRU替换算法，在程序执行过程中依次访

问的页地址流如下：

P4，P5，P3，P2，P5，P1，P3，P2，P3，P5，P1，P3

⑴可能的最高页命中率是多少?

⑵至少要分配给该程序多少个主存页面才能获得最高的命中率?

⑶如果在程序执行过程中每访问一个页面，平均要对该页面内的存储单元访

问1024次，求访问存储单元的命中率。 答： ⑴

在分配的主存页面数目足够大的情况下，除了第一次调入不命中，以后的访问均命中，可以达到最高的页面命中率，即：实际命中的次数为7次，所以可能达到的最高页面命中率为：

5833.012

7

H ≈=

⑵

由于在页面数大于等于5的情况下，肯定可以达到最高命中率，所以我们来看页面数小于5时能否达到该命中率：

若分配的主存页面数等于4时，调度过程如下： 访问流 P4 P5

P3 P2 P5 P1 P3 P2 P3 P5 P1 P3 统计 LRU 算法

4 4 4 4* 4* 1 1

1

1 1* 1

1 命中 7次

5 5 5 5

5

5 5* 5* 5

5 5 3 3 3 3* 3 3

3 3

3

3

2

2

2 2* 2 2

2 2* 2*

调入 调入 调入 调入 命中 调入 命中 命中 命中 命中 命中 命中 此时也可以达到最高命中率；

若分配的主存页面等于3时，调度过程如下：

访问流 P4 P5 P3 P2 P5 P1 P3 P2 P3 P5 P1 P3 统计

LRU 算法

4

4 4* 2

2 2*

3 3* 3

3 3* 3

命中 3次

5 5 5* 5 5 5* 2

2 2* 1

1

3

3 3* 1 1

1 1* 5

5

5

调入 调入 调入 调入 命中 调入 调入 调入 命中 调入 调入 命中 此时不能达到最高命中率。 所以至少应该分配4个主存页面。 ⑶

我们假设程序每次只访问一个存储单元，这样，对每一个特定页面的访问过程可以描述如下：因为第一次总是不命中的，而平均起来，随后的1023次总

是命中的，然后再次被调出主存，并再次重复先前的过程。所以访问存储单元的命中率为：

999.01024

1023

H ≈=

5. 假设在一个采用组相联映象方式的Cache 中，主存由B0～B7共8块组成，

Cache 有2组，每组2块，每块的大小为16个字节，采用LRU 块替换算法。在一个程序执行过程中依次访问这个Cache 的块地址流如下：

B6，B2，B4，B1，B4，B6，B3，B0，B4，B5，B7，B3

⑴ 写出主存地址的格式，并标出各字段的长度。 ⑵ 写出Cache 地址的格式，并标出各字段的长度。 ⑶ 画出主存与Cache 之间各个块的映象对应关系。

⑷ 如果Cache 的各个块号为C0、C1、C2和C3，列出程序执行过程中Cache

的块地址流情况。

⑸ 如果采用FIFO 替换算法，计算Cache 的块命中率。 ⑹ 如果采用LRU 替换算法，计算Cache 的块命中率。

⑺ 如果改用全相联映象方式，再做⑸和⑹，可以得到什么结论？

⑻ 如果在程序执行过程中，每从主存装入一块到Cache ，则平均要对这个块访

问16次。请计算在这种情况下的Cache 命中率。 答：

⑴ 主存地址的格式为：

高 低 1bit 区号

1bit 组号

1bit 组内块号

4bit 块内地址

⑵ Cache 地址的格式为：

高 低

1bit 组号

1bit 组内块号

4bit 块内地址

⑶

主存的组到Cache 的组之间是直接映象，对应组的块之间是全相联映象。即：主存块0、1、4、5只能装入Cache 块0、1的任何块位置上，主存块2、3、6、7只能装入Cache 块2、3的任何块位置上。 ⑷

由于主存按Cache 大小分区，因此去掉主存块地址中的区号就可以得出满足组相联映象关系的一种Cache 块地址，所以该主存块地址流相应的一种Cache 的块地址流为： 主 存 B6

B2

B4

B1

B4

B6

B3

B0

B4

B5

B7

B3

110 010 100 001 100 110 011 000 100 101 111 011 Cache

10 10 00 01 00 10 11 00 00 01 11 11 C2

C2

C0

C1

C0

C2

C3

C0

C0

C1

C3

C3

⑸ 采用FIFO 替换算法，Cache 的块命中率为：3/12=0.25。 访问流 B6 B2 B4 B1 B4 B6 B3 B0 B4 B5 B7 B3 统计 C0 B4 B4* B4* B4* B4* B0 B0* B5 B5 B5 命中 3次

C1

B1 B1 B1 B1 B1* B4 B4* B4* B4*

C2 B6 B6* B6* B6* B6* B6* B3 B3 B3 B3 B3* B3* C3

B2

B2 B2 B2 B2 B2* B2* B2* B2* B7 B7

动作 调入 调入 调入 调入 命中 命中 调入 调入 调入 调入 调入 命中

3

2

1 0

7

6 5 4 3 2 1

第0组

第1组 第0组

第1组

第0区

第1区

第0组

第1组

Cache 主存

⑹ 采用LRU 替换算法，Cache 的块命中率为：4/12≈0.33。 访问流 B6 B2 B4 B1 B4 B6 B3 B0 B4 B5 B7 B3 统计 C0 B4 B4* B4 B4 B4 B4* B4 B4* B4* B4* 命中 4次

C1

B1 B1* B1* B1* B0 B0* B5 B5 B5

C2 B6 B6* B6* B6* B6* B6 B6* B6* B6* B6* B7 B7* C3

B2

B2 B2 B2 B2* B3 B3 B3 B3 B3* B3

动作 调入 调入 调入 调入 命中 命中 调入 调入 命中 调入 调入 命中 ⑺ 采用全相联映象、FIFO 替换算法，Cache 的块命中率为：4/12≈0.33。 访问流 B6 B2 B4 B1 B4 B6 B3 B0 B4 B5 B7 B3 统计

C0 B6 B6* B6* B6* B6* B6* B3 B3 B3 B3 B3* B3* 命中 4次

C1 B2 B2 B2 B2 B2 B2* B0 B0 B0 B0 B0 C2 B4 B4 B4 B4 B4 B4* B4* B5 B5 B5 C3

B1 B1 B1 B1 B1 B1 B1* B7 B7

动作 调入 调入 调入 调入 命中 命中 调入 调入 命中 调入 调入 命中

采用全相联映象、LRU 替换算法，Cache 的块命中率为：3/12=0.25。

访问流 B6 B2 B4 B1 B4 B6 B3 B0 B4 B5 B7 B3 统计

C0 B6 B6* B6* B6* B6* B6 B6 B6 B6* B5 B5 B5 命中 3次

C1 B2 B2 B2 B2 B2* B3 B3 B3 B3* B7 B7 C2 B4 B4 B4 B4 B4 B4* B4 B4 B4 B4* C3

B1 B1 B1 B1* B0 B0 B0 B0* B3

动作 调入 调入 调入 调入 命中 命中 调入 调入 命中 调入 调入 调入 结论：Cache 的命中率与地址流分布情况、替换算法、相联度等因素有关。 ⑻

Cache 命中率为：H=15/16=93.75%

计算机系统结构模拟试题(5)

计算机组成原理模拟试题（2） 一、填空题:04分，每题02分 1、X=-0.1001 ［X］原=_____________ [X］补=_____________［-X］补=_____________ Y=0.0101 ［Y］原=_____________ ［Y］补=_____________ [-Y］补=_____________ ［X+Y］补=_____________ 2、对西文输出的字符设备，在计算机的内存储器中存储的是字符数据的每个字符的_____________码，输出(包括显示或打印)的则是每个字符的_____________，设备中的字符发生器的主要功能是解决从字符的_____________码和字符的_____________间的对应关系。 二、单选题:20分，每题02分 3、32 x 32点阵汉字的机内编码需要。 A: 16个字节 B: 32个字节 C: 32×2个字节 D: 32×4个字节 4、某机字长32位，采用原码定点整数表示，符号位为1位，数值位为31位，则可表示的最大正整数为，最小负整数为。 A: B: C: D: 5、在定点二进制运算器中，减法运算一般通过来实现。 A: 原码运算的二进制减法器 B: 补码运算的二进制减法器 C: 补码运算的十进制加法器 D: 补码运算的二进制加法器 6、在浮点数运算中产生溢出的原因是。 A: 运算过程中最高位产生了进位或借位 B: 参加运算的操作数超出了机器的表示范围 C: 运算的结果的阶码超出了机器的表示范围 D: 寄存器的位数太少，不得不舍弃最低有效位 7、无论如何划分计算机的功能部件，控制器部件中至少含有。 A: PC、IP B: PC、IR C: IR、IP D: AR、IP 8、某存储器容量为32K×16位，则 A: 地址线为16根，数据线为32根 B: 地址线为32根，数据线为16根

北邮高级计算机系统结构实验二三四五

实验二指令流水线相关性分析 ·实验目的 通过使用WINDLX模拟器，对程序中的三种相关现象进行观察，并对使用专用通路，增加运算部件等技术对性能的影响进行考察，加深对流水线和RISC处理器的特点的理解。 ·实验原理： 指令流水线中主要有结构相关、数据相关、控制相关。相关影响流水线性能。·实验步骤 一．使用WinDLX模拟器，对做如下分析： （1）观察程序中出现的数据/控制/结构相关。指出程序中出现上述现象的指令组合。 （2）考察增加浮点运算部件对性能的影响。 （3）考察增加forward部件对性能的影响。 （4）观察转移指令在转移成功和转移不成功时候的流水线开销。 ·实验过程 一．使用WinDLX模拟器，对做如下分析： } 浮点加、乘、除部件都设置为1，浮点数运算部件的延时都设置为4，如图1： 图1 初始设置 将和加载至WinDLX中，如图2示。

图2 加载程序 1.观察程序中出现的数据/控制/结构相关；指出程序中出现上述现象的指令组合。 1）数据相关 点击F7，使程序单步执行，当出现R-Stall时停止，运行过程中出现下图3所示，输入整数6。 图3 输入整数6 @ 打开Clock Diagram，可以清楚的看到指令执行的流水线如图4所示。 图4 指令流水线 双击第一次出现R-Stall的指令行，如图5所示。

图5 指令详细信息 对以上出现的情况分析如下： 程序发生了数据相关，R-Stall（R-暂停）表示引起暂停的原因是RAW。 lbu r3,0×0(r2) 要在WB周期写回r3中的数据；而下一条指令 & seqi r5,r3,0×a 要在intEX周期中读取r3中的数据。 上述过程发生了WR冲突，即写读相关。为了避免此类冲突， seq r5,r4,0×a的intEX指令延迟了一个周期进行。 由此，相关指令为： 2）控制相关 由图6可以看出，在第4时钟周期：第一条指令处于MEM段，第二条命令处于intEX段，第三条指令出于aborted状态，第四条命令处于IF段。 图 6 指令流水线 }

计算机系统结构模拟试题5

计算机组成原理模拟试题（2）一、填空题:04分，每题02分 =_____________ [X］补=_____________补-X］［1、 X=-0.1001 ［X］原 =_____________ =_____________ =_____________ [-Y］补Y］原=_____________ ［］补 Y=0.0101 ［Y ］补=_____________ ［X+Y对西文输出的字符设备，在计算机的内存储器中存储的是 字符数据的每个字符的、 2，设备中的字符_____________(包括显示或打印)的则是每个字 符的码，输出_____________间的对应关_____________发生器的主要功能是解决从字符的 _____________码和字符的系。分二、单选题:20分，每题02 。3、 32 x 32点阵汉 字的机内编码需要 A: 16个字节 B: 32个字节 2个字节 C: 32×个字节 D: 32×4位，则可表示位，数值位为314、某机字长32位，采 用原码定点整数表示，符号位为1 。，最小负整数为的最大正整数为 A: B: C: D: 来实现。 5、在定点二进制运算器中，减法运算一般通过 A: 原码运算的二进制减法器 B: 补码运算的二进制减法器 C: 补码运算的十进制加法器 D: 补码运算的二进制加法器 。 6、在浮点数运算中产生溢出的原因是运算过程中最高位产生了进位或借位 A: 参加运算的操作数超出了机器的表示范围B: C: 运算的结果的阶码超出了机器的表示范围寄存器的位数太少，不得不舍弃最低有效位 D: 。 7、无论如何划分计算机的功能部件，控制器部件中至少含有 IP A: PC、 IR B: PC、、IP C: IR D: AR、IP 8、某存储器容量为32K×16位，则 A: 地址线为16根，数据线为32根 根16根，数据线为32地址线为B: C: 地址线为15根，数据线为16根 D: 地址线为15根，数据线为32根 9、在统一编址方式下，存储单元和I/O设备是靠指令中的来区分的。

计算机体系结构实验报告二

实验二结构相关 一、实验目得: 通过本实验,加深对结构相关得理解,了解结构相关对CPU性能得影响。 二、实验内容: 1、用WinDLX模拟器运行程序structure_d、s 。 2、通过模拟,找出存在结构相关得指令对以及导致结构相关得部件。 3、记录由结构相关引起得暂停时钟周期数,计算暂停时钟周期数占总执行 周期数得百分比。 4、论述结构相关对CPU性能得影响,讨论解决结构相关得方法。 三、实验程序structure_d、s LHI R2, (A>>16)&0xFFFF 数据相关 ADDUI R2, R2, A&0xFFFF LHI R3, (B>>16)&0xFFFF ADDUI R3, R3, B&0xFFFF ADDU R4, R0, R3 loop: LD F0, 0(R2) LD F4, 0(R3) ADDD F0, F0, F4 ;浮点运算,两个周期,结构相关 ADDD F2, F0, F2 ; < A stall is found (an example of how to answer your questions) ADDI R2, R2, #8 ADDI R3, R3, #8 SUB R5, R4, R2 BNEZ R5, loop ;条件跳转 TRAP #0 ;; Exit < this is a ment !! A: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 四、实验过程 打开软件,load structure_d、s文件,进行单步运行。经过分析,此程序一 次循环中共有五次结构相关。(Rstall 数据相关Stall 结构相关) 1)第一个结构相关:addd f2,,f0,f2 由于前面得数据相关,导致上一条指令addd f0,f0,f4暂停在ID阶段,所以下一条指令addd f2,,f0,f2发生结构相关,导致相关得部件:译码部件。

计算机组织与体系结构实验报告

《计算机组织与体系结构》 实验报告 学号： XXX 姓名：XXX 班级：XXX 指导教师：XXX 时间: 2013年01月 中国矿业大学计算机学院

目录 一基本运算器实验 (2) 1、实验目的 (2) 2、实验设备 (2) 3、实验原理 (2) 4、实验步骤 (3) 5、实验结果 (5) 5、实验体会 (5) 二微程序控制实验 (6) 1、实验目的 (6) 2、实验设备 (6) 3、实验原理 (6) 4、实验步骤 (12) 5、实验体会 (13) 三CPU与简单模型机设计实验 (13) 1、实验目的 (13) 2、实验设备 (13) 3、实验原理 (13) 4、实验步骤 (18) 5、实验流图 (21) 6、实验体会 (25)

实验一基本运算器实验 1. 实验目的 (1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。 2. 实验设备 PC机一台，TD-CMA实验系统一套。 3.实验原理 本实验的原理如下图所示： 运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。ALU中所有模块集成在一片FPGA中。 逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-1-2所示。图中显示的是一个4X4的矩阵（系统中是一个8X8的矩阵）。每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即： (1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接0。 (2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。例如，在4位矩阵中使用‘右1’和‘左3’对角线来实现右循环1位。 (3) 对于未连接的输出位，移位时使用符号扩展或是0填充，具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。

计算机系统结构模拟题

《计算机系统结构》模拟题 一．判断是非题,对的打√，错的打× 1.系列机是指由一个厂家生产的具有相同组成，但具有不同系统结构和实现的一系列不同型号的机器。 （ × ） 2.Cray 1向量处理机中，由于每个向量寄存器的长度为64，当实际需要处理的向量长度大于64时，它就不能够处理了。 （ × ） 3.按照Flynn 分类法，Illiac IV 阵列处理机是MIMD 计算机。 （ × ） 4.多级混洗交换网络是阻塞网络。 （ √ ） 二．填空题 1．多机系统的互连网络的通信模式可分为4种，其中，一对一的通信模式称为____单播_____模式，一对全体的通信模式为_____广播____模式，多对多的通信模式为____会议_____模式。 2．SIMD 计算机和流水线向量处理机都可以执行向量指令，前者采用___资源重复______并行性，后者采用___时间重叠______并行性。 3．系列机软件兼容必须做到___向后_____兼容，力争做到___向上_____兼容。 4．流水线消除瓶颈段的方法有____细分_____和____重复设置瓶颈段（可交换次序）_____2种方法。 5．设通道数据传送过程中，选择一次设备的时间为 s T ，传送一个字节的时间为D T ，则字 节多路通道最大流量等于____ D s T T 1 _____。 6．Illiac IV 8×8阵列中，网络直径为____7_____。 7．对堆栈型替换算法，增大分配给程序的___主存页面______，对第一级存储器的命中率就会单调____上升_____。 8．从网络的任何结点看，若网络拓扑结构都是相同的，则称这样的网络是___对称______网络。 三．单项选择题 1.在计算机系统层次结构中，从下层到上层，各层相对顺序正确的是（ B ）。 A.汇编语言机器级－操作系统机器级－高级语言机器级 B.微程序机器级－传统机器语言机器级－汇编语言机器级 C.传统机器语言机器级－高级语言机器级－汇编语言机器级 D.汇编语言机器级－应用语言机器级－高级语言机器级 2．Illiac IV 阵列处理机中，PE 之间所用的互连函数是（ A ）。

计算机系统结构总复习题

一、单项选择题 1、直接执行微指令的是( ) A．汇编程序B．编译程序 C．硬件D．微指令程序 2、对系统程序员不透明的应当是( )。 A．Cache存贮器B．系列机各档不同的数据通路宽度C．指令缓冲寄存器D．虚拟存贮器 3、对机器语言程序员透明的是( )。 A．中断字B．主存地址寄存器 C．通用寄存器D．条件码 4、计算机系统结构不包括( )。 A．主存速度B．机器工作状态 C．信息保护D．数据 5、从计算机系统结构上讲，机器语言程序员所看到的机器属性是( )。A．计算机软件所要完成的功能B．计算机硬件的全部组成 C．编程要用到的硬件组织D．计算机各部件的硬件实现 6、计算机组成设计不考虑( )。 A．专用部件设置B．功能部件的集成度 C．控制机构的组成D．缓冲技术 7、以下说法中，不正确的是( )。 软硬件功能是等效的，提高硬件功能的比例会： A．提高解题速度B．提高硬件利用率 C．提高硬件成本D．减少所需要的存贮器用量 8、在系统结构设计中，提高软件功能实现的比例会( )。 A．提高解题速度B．减少需要的存贮容量 C．提高系统的灵活性D．提高系统的性能价格比 9、下列说法中不正确的是( )。 A．软件设计费用比软件重复生产费用高 B．硬件功能只需实现一次，而软件功能可能要多次重复实现 C．硬件的生产费用比软件的生产费用高 D．硬件的设计费用比软件的设计费用低 10、在计算机系统设计中，比较好的方法是( )。 A．从上向下设计B．从下向上设计 C．从两头向中间设计D．从中间开始向上、向下设计11、"从中间开始"设计的"中间"目前多数是在( )。 A．传统机器语言级与操作系统机器级之间 B．传统机器语言级与微程序机器级之间 C．微程序机器级与汇编语言机器级之间 D．操作系统机器级与汇编语言机器级之间 12、系列机软件应做到( )。 A．向前兼容，并向上兼容 B．向后兼容，力争向上兼容

计算机系统结构作业答案第三章(张晨曦)

3.1 -3.3为术语解释等解答题。 3.4 设一条指令的执行过程分为取指令，分析指令和执行指令3个阶段，每个阶段所需时间分别为ΔT, ΔT, 2ΔT，分别求出下列各种情况下，连续执行N条指令所需的时间。 (1) 顺序执行方式 (2) 只有“取指令”与“执行指令”重叠 (3) “取指令”，“分析指令”与“执行指令”重叠 解： (1) 4NΔT (2) (3N+1) ΔT (3) 2(N+1) ΔT 3.6 解决流水线瓶颈问题有哪两种常用方法？ 解： (1) 细分瓶颈段 将瓶颈段细分为若干个子瓶颈段 (2) 重复设置瓶颈段 重复设置瓶颈段，使之并行工作，以此错开处理任务 3.9 列举下面循环中的所有相关，包括输出相关，反相关，真数据相关。 for(i = 2; i < 100; i=i+1) { a[i] = b[i] + a[i]; -----(1) c[i+1] = a[i] + d[i]; -----(2) a[i-1] = 2*b[i]; -----(3) b[i+1] = 2*b[i]; -----(4) } 解： 输出相关：第k次循环时(1)与第k+1轮时(3) 反相关：第k次循环时(1)和(2)与第k-1轮时(3) 真数据相关：每次循环(1)与(2)，第k次循环(4)与k+1次循环(1)，(3)，(4) 3.12 有一指令流水线如下所示 50ns 50ns 100ns 200ns (1)求连续如入10条指令的情况下，该流水线的实际吞吐率和效率 (2)该流水线的“瓶颈”在哪一段？请采用两种不同的措施消除此“瓶颈”。对于你所给出 的两种新的流水线连续输入10条指令时，其实际吞吐率和效率各是多少？ 解：（1）（m表示流水线级数，n 表示任务数）

计算机系统结构模拟题

《计算机系统结构》模拟题（补）一．单项选择题 1. SIMD是指（）。 A、单指令流单数据流 B、单指令流多数据流 C、多指令流单数据流 D、多指令流多数据流 2. 磁盘外部设备适合于连接到（）。 A．字节多路通道B．数组多路通道或选择通道 C．选择通道或字节多路通道D．数组多路通道或字节多路通道 3. 下列（）存储设备不需要编址。 A. 通用寄存器 B. 主存储器 C. 输入输出设备 D. 堆栈 4.多处理机的各自独立型操作系统( )。 A.要求管理程序不必是可再入的 B.适合于紧耦合多处理机 C.工作负荷较平衡 D.有较高的可靠性 5.输入输出系统硬件的功能对( )是透明的。 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 6. 实现汇编语言源程序变换成机器语言目标程序是由（）。 A．编译程序解释B．编译程序翻译 C．汇编程序解释D．汇编程序翻译 7.全相联地址映象是指( )。 A.任何虚页都可装入主存中任何实页的位置 B.一个虚页只装进固定的主存实页位置 C.组之间是固定的，而组任何虚页可以装入任何实页位置 D.组间可任意装入，组是固定装入 8.( )属于MIMD系统结构。 A.各处理单元同时受同一个控制单元的管理 B.各处理单元同时接受同一个控制单元送来的指令 C.松耦合多处理机和多计算机 D.阵列处理机

9.设16个处理器编号分别为0，1，2，…，15用Cube3互联函数时，第10号处理机与第( ) 号处理机相联。 A.11 B.8 C.14 D.2 10.若输入流水线的指令既无局部性相关，也不存在全局性相关，则( )。 A.可获得高的吞吐率和效率 B.流水线的效率和吞吐率恶化 C.出现瓶颈 D.可靠性提高 11．流水线的技术指标不包括( )。 A.响应比 B.吞吐率 C.加速比 D.效率 12．指令优化编码方法，就编码的效率来讲，方法最好是（）。 A. 固定长度编码 B. 扩展编码法 C. Huffman编码法 D. 以上编码都不是 13．RISC 计算机的指令系统集类型是 ( ) 。 A. 堆栈型 B. 累加器型 C. 寄存器—寄存器型 D. 寄存器 - 存储器型 14．相联存储器的访问方式是( )。 A．先进先出顺序访问B．按地址访问 C．无地址访问D．按容访问 15．存储器读写速率越高，每位的成本也越高，存储容量也小。解决这一问题的主要方法是采用( )。 A．多级存储体系结构B．并行存储器 C． Cache D．缓冲技术 16．计算机系统多级层次中，从下层到上层，各级相对顺序正确的应当是（）。 A.汇编语言机器级---操作系统机器级---高级语言机器级 B.微程序机器级---传统机器语言机器级---汇编语言机器级 C.传统机器语言机器级---高级语言机器级---汇编语言机器级 D. 汇编语言机器级---应用语言机器级---高级语言机器级 17．对系统程序员不透明的是（）。 A.Cache 存储器 B.系列几各档不同的数据通路宽度 C.指令缓冲寄存器 D.虚拟存储器 18．在计算机系统设计中，比较好的方法是（）。

北邮计算机系统结构实验报告-实验一到五-WINDLX模拟器

北京邮电大学 实验报告 课程名称计算机系统结构 计算机学院03班 王陈(11)

目录 实验一WINDLX模拟器安装及使用......................................... 错误!未定义书签。 ·实验准备................................................................................ 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验内容及要求.................................................................... 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验二指令流水线相关性分析 ............................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验三DLX处理器程序设计 .................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 A.向量加法代码及性能分析 ................................................... 错误!未定义书签。 B.双精度浮点加法求和代码及结果分析 .............................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验四代码优化 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结+实习体会........................................................... 错误!未定义书签。实验五循环展开 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 矩阵乘程序代码清单及注释说明........................................... 错误!未定义书签。 相关性分析结果........................................................................... 错误!未定义书签。 增加浮点运算部件对性能的影响........................................... 错误!未定义书签。 增加forward部件对性能的影响 ............................................ 错误!未定义书签。 转移指令在转移成功和转移不成功时候的流水线开销 .. 错误!未定义书签。 ·实验总结+实习体会+课程建议......................................... 错误!未定义书签。

计算机系统结构实验指导书-14

北京邮电大学 计算机学院 计算机系统结构实验指导书 王春露邝坚编著 2007.3 – 2013.4

目录z计算机系统结构实验简介 z DLX处理器简介 1. 实验一WINDLX模拟器安装及使用 2. 实验二指令流水线相关性分析 3. 实验三DLX处理器程序设计 4. 实验四代码优化 5. 实验五循环展开（选作）

计算机系统结构实验简介 DLX是一个虚拟处理器。该处理器是加州大学伯克利分校计算机系JohnL .H ennessy教授和斯坦福大学计算机系David A. Patterson教授在其《计算机体系结构:一种定量的方法》一书中提出的。该处理器反映了新一代处理器的特点。通过了解DLX处理器的结构和工作原理，并利用DLX模拟器进行实验，可以帮助学生综合地了解和运用有关处理器指令系统的设计、流水线的设计与实现等方面的知识，有助于计算机系统结构课程内容的理解。 DLX处理器简介 第一节 DLX基本结构 DLX是一种典型的Load/Store型指令集结构。它不仅体现了当今多种机器的指令集结构的共同特点，而且它还体现出未来一些机器的指令集结构的特点。这些机器的指令集结构设计思想都和DLX指令集结构的设计思想十分相似，它们都强调： （1） 具有一套简单的Load/Store指令集； （2） 注重指令流水效率； （3） 简化指令的译码； （4） 高效支持编译器。 DLX是一种易于学习和研究的处理器结构模型。这种类型的机器正在日趋流行，而且其结构非常易于理解。 1．DLX中的寄存器 DLX中有32个通用寄存器（GPRs），分别将其命名为R0,R1…R31。每个通用寄存器长度为32位。 另外，DLX中有32个浮点寄存器（FPRs），分别将其命名为F0,F1…F31。每个浮点寄存器长度为32位。这些浮点寄存器可以用来保存32位的单精度浮点数，或者通过相邻两个浮点寄存器奇偶对FiFi+1（i=0,2,4…,30）来保存双精度浮点数，这种组合而成的64位双精度浮点寄存器在DLX中分别被命名为F0,F2…F28,F30. 2. DLX数据类型 DLX提供了多种长度的整型数据和浮点数据。对整型数据而言，有8位，16位，32位多种长度；对浮点而言，有32位单精度浮点数和64位双精度浮点数。浮点数据表示采用的是IEEE754标准。DLX操作都是对32位整型数据及32或64位浮点数据进行的。 3．DLX的寻址方式和数据传送 DLX提供了寄存器寻址，立即寻址，偏移寻址和寄存器间接寻址四种寻址方式。寄存器寻址字段的大小为5位，用来标识32个通用寄存器或浮点寄存器。

吉林大学计算机系统结构题库第三章

第三章流水线技术 知识点汇总 先行控制、流水线、单功能流水线、多功能流水线、静态流水线、动态流水线、部件级流水线、处理机级流水线、处理机间流水线、线性流水线、非线性流水线、顺序流水线、乱序流水线、时空图、流水线性能评价（吞吐率、加速比、效率）、解决流水线瓶颈问题方法、相关（数据相关、名相关、控制相关）、换名技术、流水线冲突（结构冲突、数据冲突、控制冲突）、流水线互锁机制、定向技术、指令调度、预测分支失败、预测分支成功、延迟分支（从前调度、从失败处调度、从成功处调度）、流水寄存器、3种向量处理方式（横向、纵向、纵横）、链接技术。 简答题 1.流水技术有哪些特点？（答出4个即可）（知识点：流水线） 答：1.将处理过程分解为若干子过程，由专门的功能部件来实现，2各段的时间尽可能相等，3各部件间都有一个缓冲寄存器，4适用于大量重复的时序过程，5需要通过时间和排空时间。 2.什么是静态流水线？什么是动态流水线？（知识点：静态流水线、动态流水线） 答：同一时间段内，多功能流水线中的各段只能按同一种功能的连接方式工作；同一时间段内，多功能流水线中的各段可以按照不同的方式连接同时执行多种功能。 3.什么是单功能流水线？什么是多功能流水线？（知识点：单功能流水线、多功能流水线） 答：只能完成一种固定功能的流水线。流水线的各段可以进行不同的连接，以实现不同的功能。 4.什么是线性流水线？什么是非线性流水线？（知识点：线性流水线、非线性流水线） 答：流水线的各段串行连接，没有反馈回路。流水线中除了有串行的连接外，还有反馈回路。 5.列举3种相关。（知识点：相关） 答：数据相关，名相关，控制相关。 6.流水线中有哪三种冲突？各是什么原因造成的？（知识点：流水线冲突） 答：结构冲突，硬件资源满足不了指令重叠执行的要求；数据冲突，指令在流水线中重叠执行时需要用到前面指令的执行结果；控制冲突，流水线遇到分支指令和其他会改变PC值的指令。 7.选择至少2种解决流水线结构冲突的方法简述。（知识点：结构冲突） 答：流水线停顿一个时钟周期，推迟后面的指令操作。设置相互独立的指令存储器和数据存储器。 8.选择至少2种解决流水线数据冲突的方法简述。（知识点：数据冲突） 答：定向技术，将计算结果从其产生的地方直接送到其他指令需要的地方。通过编译时让编译器重新组织指令顺序来消除冲突。

计算机系统结构考试题库及答案

计算机系统结构试题及答案 一、选择题（50分，每题2分，正确答案可能不只一个，可单选 或复选） 1.（CPU周期、机器周期）是内存读取一条指令字的最短时间。 2.（多线程、多核）技术体现了计算机并行处理中的空间并行。 3.（冯?诺伊曼、存储程序）体系结构的计算机把程序及其操作数 据一同存储在存储器里。 4.（计算机体系结构）是机器语言程序员所看到的传统机器级所具 有的属性，其实质是确定计算机系统中软硬件的界面。 5.（控制器）的基本任务是按照程序所排的指令序列，从存储器取 出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。 6.（流水线）技术体现了计算机并行处理中的时间并行。 7.（数据流）是执行周期中从内存流向运算器的信息流。 8.（指令周期）是取出并执行一条指令的时间。 9.1958年开始出现的第二代计算机，使用（晶体管）作为电子器件。 10.1960年代中期开始出现的第三代计算机，使用（小规模集成电路、 中规模集成电路）作为电子器件。 11.1970年代开始出现的第四代计算机，使用（大规模集成电路、超 大规模集成电路）作为电子器件。 12.Cache存储器在产生替换时，可以采用以下替换算法：（LFU算法、 LRU算法、随机替换）。

13.Cache的功能由（硬件）实现，因而对程序员是透明的。 14.Cache是介于CPU和（主存、内存）之间的小容量存储器，能高 速地向CPU提供指令和数据，从而加快程序的执行速度。 15.Cache由高速的（SRAM）组成。 16.CPU的基本功能包括（程序控制、操作控制、时间控制、数据加 工）。 17.CPU的控制方式通常分为：（同步控制方式、异步控制方式、联合 控制方式）反映了时序信号的定时方式。 18.CPU的联合控制方式的设计思想是：（在功能部件内部采用同步控 制方式、在功能部件之间采用异步控制方式、在硬件实现允许的情况下，尽可能多地采用异步控制方式）。 19.CPU的同步控制方式有时又称为（固定时序控制方式、无应答控 制方式）。 20.CPU的异步控制方式有时又称为（可变时序控制方式、应答控制 方式）。 21.EPROM是指（光擦可编程只读存储器）。 22.MOS半导体存储器中，（DRAM）可大幅度提高集成度，但由于（刷 新）操作，外围电路复杂，速度慢。 23.MOS半导体存储器中，（SRAM）的外围电路简单，速度（快），但 其使用的器件多，集成度不高。 24.RISC的几个要素是（一个有限的简单的指令集、CPU配备大量的 通用寄存器、强调对指令流水线的优化）。

计算机系统结构实验报告

计算机系统结构实验报告 一．流水线中的相关 实验目的： 1. 熟练掌握WinDLX模拟器的操作和使用，熟悉DLX指令集结构及其特点； 2. 加深对计算机流水线基本概念的理解； 3. 进一步了解DLX基本流水线各段的功能以及基本操作； 4. 加深对数据相关、结构相关的理解，了解这两类相关对CPU性能的影响； 5. 了解解决数据相关的方法，掌握如何使用定向技术来减少数据相关带来的暂停。 实验平台： WinDLX模拟器 实验内容和步骤： 1.用WinDLX模拟器执行下列三个程序： 求阶乘程序fact.s 求最大公倍数程序gcm.s 求素数程序prim.s 分别以步进、连续、设置断点的方式运行程序，观察程序在流水线中的执行情况，观察 CPU中寄存器和存储器的内容。熟练掌握WinDLX的操作和使用。 2. 用WinDLX运行程序structure_d.s，通过模拟找出存在资源相关的指令对以及导致资源相 关的部件；记录由资源相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行周期数的 百分比；论述资源相关对CPU性能的影响，讨论解决资源相关的方法。 3. 在不采用定向技术的情况下（去掉Configuration菜单中Enable Forwarding选项前的勾选符），用WinDLX运行程序data_d.s。记录数据相关引起的暂停时钟周期数以及程序执行的 总时钟周期数，计算暂停时钟周期数占总执行周期数的百分比。 在采用定向技术的情况下（勾选Enable Forwarding），用WinDLX再次运行程序data_d.s。重复上述3中的工作，并计算采用定向技术后性能提高的倍数。 1. 求阶乘程序 用WinDLX模拟器执行求阶乘程序fact.s。这个程序说明浮点指令的使用。该程序从标准 输入读入一个整数，求其阶乘，然后将结果输出。 该程序中调用了input.s中的输入子程序，这个子程序用于读入正整数。 实验结果： 在载入fact.s和input.s之后，不设置任何断点运行。 a.不采用重新定向技术，我们得到的结果

系统结构期末考试试题及答案

得分 评分人 填空题: （20分，每题2 分） 单选题：（10分，每题1分） A.任何虚页都可装入主存中任何实页的位置 B. 一个虚页只装进固定的主存实页位置 《计算机系统结构》期末考试试卷（A ） 得分 注：1、共100分，考试时间120分钟。 2、此试卷适用于计算机科学与技术本科专业。 1、."启动I/O"指令是主要的输入输出指令，是属于（ A. 目态指令 B.管态指令 C.目态、管态都能用的指令 D.编译程序只能用的指令 2、 输入输出系统硬件的功能对 （B ）是透明的 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 3、 全相联地址映象是指（A ） C. 组之间固定，组内任何虚页可装入任何实页位置 D.组间可任意装入，组内是固定装入 4、（ C ） 属于MIMD 系统结构 A.各处理单元同时受一个控制单元的管理 B.各处理单元同时受同个控制单元送来的指令 C.松耦合多处理机和多计算机系统 D. 阵列处理机 5、多处理机上两个程序段之间若有先写后读的数据相关，则（ B ） A.可以并行执行 B.不可能并行 C.任何情况均可交换串行 D.必须并行执行 6、 计算机使用的语言是（B ） A.专属软件范畴，与计算机体系结构无关 B.分属于计算机系统各个层次 C.属于用以建立一个用户的应用环境 D. 属于符号化的机器指令 7、 指令执行结果出现异常引起的中断是（ C ） A.输入/输出中断 B.机器校验中断 C.程序性中断 D.外部中断 &块冲突概率最高的 Cache 地址映象方式是（A ） A.直接 B .组相联 C .段相联 D .全相联 9、 组相联映象、LRU 替换的Cache 存储器，不影响 Cache 命中率的是（B ） A.增大块的大小 B .增大主存容量 C .增大组的大小 D .增加Cache 中的块数 10、 流水处理机对全局性相关的处理不 包括（C ） A.猜测法 B.提前形成条件码 C.加快短循环程序的执行 D.设置相关专用通路

计算机体系结构实验报告二

实验二结构相关 一、实验目的： 通过本实验，加深对结构相关的理解，了解结构相关对CPU性能的影响。 二、实验内容： 1. 用WinDLX模拟器运行程序structure_d.s 。 2. 通过模拟，找出存在结构相关的指令对以及导致结构相关的部件。 3. 记录由结构相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行 周期数的百分比。 4. 论述结构相关对CPU性能的影响，讨论解决结构相关的方法。 三、实验程序structure_d.s LHI R2, (A>>16)&0xFFFF 数据相关 ADDUI R2, R2, A&0xFFFF LHI R3, (B>>16)&0xFFFF ADDUI R3, R3, B&0xFFFF ADDU R4, R0, R3 loop: LD F0, 0(R2) LD F4, 0(R3) ADDD F0, F0, F4 ；浮点运算，两个周期，结构相关 ADDD F2, F0, F2 ; <- A stall is found (an example of how to answer your questions) ADDI R2, R2, #8 ADDI R3, R3, #8 SUB R5, R4, R2 BNEZ R5, loop ；条件跳转 TRAP #0 ;; Exit <- this is a comment !! A: .double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: .double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10

四、实验过程 打开软件，load structure_d.s文件，进行单步运行。经过分析，此程序一 次循环中共有五次结构相关。（R-stall 数据相关Stall- 结构相关） 1)第一个结构相关：addd f2,,f0,f2 由于前面的数据相关，导致上一条指令addd f0,f0,f4暂停在ID阶段，所以下一条指令addd f2,,f0,f2发生结构相关，导致相关的部件：译码部件。 2)第二个结构相关：ADDI R2, R2, #8，与第一个结构相关类似。由于数据相关， 上一条指令暂停在ID阶段，所以导致下一条指令发生结构相关。

计算机系统结构期末考试试题及其答案

计算机系统结构期末考试试题及其答案

《计算机系统结构》期末考试试卷A 卷第 2 页 共 24 页 计算机科学系《计算机系统结构》期末考试试卷（A 卷） 2、此试卷适用于计算机科学与技术本科专业。 一 单选题：(10分，每题1分) 1、 ."启动I/O"指令是主要的输入输出指 令，是属于（ B ） A.目态指令 B.管态指令 C.目态、管态都能用的指令 D.编译程序只能用的指令 2、 输入输出系统硬件的功能对(B )是透 明的 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 3、 全相联地址映象是指（A ） A.任何虚页都可装入主存中任何实页的位置 B.一个虚页只装进固定的主存实页位置 C.组之间固定，组内任何虚页可装入任何实页位

置 D.组间可任意装入，组内是固定装入 4、( C ) 属于MIMD系统结构 A.各处理单元同时受一个控制单元的管理 B.各处理单元同时受同个控制单元送来的指令 C.松耦合多处理机和多计算机系统 D.阵列处理机 5、多处理机上两个程序段之间若有先写 后读的数据相关，则（B ） A.可以并行执行 B.不可能并行 C.任何情况均可交换串行 D.必须并行执行 6、计算机使用的语言是（B） A.专属软件范畴，与计算机体系结构无关 B.分属于计算机系统各个层次 C.属于用以建立一个用户的应用环境 D.属于符号化的机器指令 7、指令执行结果出现异常引起的中断是 （C ） A.输入/输出中断 B.机器校验中断 C.程序性中断 D.外部中断 《计算机系统结构》期末考试试卷A卷第 3 页共 24 页