TTL和差分电平

TTL和差分电平.txt
TTL 电平是个电压范围，规定输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V.
LVDS即低压差分信号传输，是一种满足当今高性能数据传输应用的新型技术。由于其可使系统供电电压低至2V，因此它还能满足未来应用的需要。此技术基于ANSI/TIA/EIA-644LVDS接口标准。 LVDS技术拥有330mV的低压差分信号(250mVMINand450mVMAX)和快速过渡时间。这可以让产品达到自100Mbps至超过1Gbps的高数据速率。此外，这种低压摆幅可以降低功耗消散，同时具备差分传输的优点。 LVDS技术用于简单的线路驱动器和接收器物理层器件以及比较复杂的接口通信芯片组。通道链路芯片组多路复用和解多路复用慢速TTL信号线路以提供窄式高速低功耗LVDS接口。这些芯片组可以大幅节省系统的电缆和连接器成本，并且可以减少连接器所占面积所需的物理空间。 LVDS解决方案为设计人员解决高速I/O接口问题提供了新选择。LVDS为当今和未来的高带宽数据传输应用提供毫瓦每千兆位的方案。 更先进的总线LVDS(BLVDS)是在LVDS基础上面发展起来的，总线LVDS(BLVDS)是基于LVDS技术的总线接口电路的一个新系列，专门用于实现多点电缆或背板应用。它不同于标准的LVDS，提供增强的驱动电流，以处理多点应用中所需的双重传输。 BLVDS具备大约250mV的低压差分信号以及快速的过渡时间。这可以让产品达到自100Mbps至超过1Gbps的高数据传输速率。此外，低电压摆幅可以降低功耗和噪声至最小化。差分数据传输配置提供有源总线的+/-1V共模范围和热插拔器件。 BLVDS产品有两种类型，可以为所有总线配置提供最优化的接口器件。两个系列分别是：线路驱动器和接收器和串行器/解串器芯片组。 总线LVDS可以解决高速总线设计中面临的许多挑战。BLVDS无需特殊的终端上拉轨。它无需有源终端器件，利用常见的供电轨（3.3V或5V），采用简单的终端配置，使接口器件的功耗最小化，产生很少的噪声，支持业务卡热插拔和以100Mbps的速率驱动重载多点总线。总线LVDS产品为设计人员解决高速多点总线接口问题提供了一个新选择。