数字逻辑习题和答案1
数字逻辑 一、选择题
1．十进制数33的余3码为 。
A. 00110110
B. 110110
C. 01100110
D. 100100 2．二进制小数-0.0110的补码表示为 。
A ．0.1010
B ．1.1001
C ．1.0110
D ．1.1010 3．两输入与非门输出为0时，输入应满足 。
A ．两个同时为1
B ．两个同时为0
C ．两个互为相反
D ．两个中至少有一个为0 4．某4变量卡诺图中有9个“0”方格7个“1”方格，则相应的标准与或表达式中共有多少个与项 ？
A ． 9
B ．7
C ．16
D ．不能确定 5. 下列逻辑函数中，与A F =相等的是 。
)(A 11⊕=A F )(B A F =2⊙1 )(C 13?=A F )(D 04+=A F
6. 设计一个6进制的同步计数器，需要 个触发器。
)(A 3 )(B 4 )(C 5 )(D 6
7. 下列电路中，属于时序逻辑电路的是 。
)(A 编码器 )(B 半加器 )(C 寄存器 )(D 译码器
8. 列电路中，实现逻辑功能n n Q Q =+1的是 。
)(A )(B
)(C
(D)
9. 的输出端可直接相连，实现线与逻辑功能。
)(A 与非门 )(B 一般TTL 门 )(C 集电极开路OC 门 )(D 一般CMOS 门
10．以下代码中为无权码的为 。
A . 8421BCD 码
B . 5421BCD 码
C . 余三码
D . 格雷码 11．以下代码中为恒权码的为 。
A .8421BCD 码
B . 5421BCD 码
C . 余三码
D . 格雷码
1C >
D 1 CP Q
Q
1C >
J 1
K 1
CP
Q
Q
1C >
N 1 CP
Q
Q
1C >
D 1
CP
Q
Q
12．一位十六进制数可以用位二进制数来表示。
A.１
B.２
C.４
D. 16 13．十进制数25用8421BCD码表示为。
A.10 101
B.0010 0101
C.100101
D.10101 14．在一个8位的存储单元中，能够存储的最大无符号整数是。
A.（256）
10 B.（127）
10
C.（FF）
16
D.（255）
10
15．与十进制数（53.5）
10
等值的数或代码为。
A.(0101 0011.0101)
8421BCD B.(35.8)
16
C.(110101.1)
2 D.(65.4)
8
16．矩形脉冲信号的参数有。
A.周期
B.占空比
C.脉宽
D.扫描期17．与八进制数(47.3)
8
等值的数为：
A. (100111.011)
2B.(27.6)
16
C.(27.3 )
16 D. (100111.11)
2
18.常用的B C D码有。
A.奇偶校验码
B.格雷码
C.8421码
D.余三码
19．与模拟电路相比，数字电路主要的优点有。
A.容易设计
B.通用性强
C.保密性好
D.抗干扰能力强20．n个变量的最小项是。
A. n个变量的积项，它包含全部n个变量
B. n个变量的和项，它包含全部n个变量
C. 每个变量都以原变量或者反变量的形式出现，且仅出现一次。
D. n个变量的和项，它不包含全部变量。
21．当描述同步时序电路的最简状态表中含有（）个状态时，需要两个触发器。A． 3 B． 4 C． 2 D． 5
22．组合逻辑电路的结构特点，表现为（）。
A．有记忆功能 B．有反馈回路 C．不含记忆元件 D．无反馈回路
23.以下表达式中符合逻辑运算法则的是。
A.C·C=C2
B.1+1=10
C.0<1
D.A+1=1
24. 逻辑变量的取值１和０可以表示：。
A.开关的闭合、断开
B.电位的高、低
C.真与假
D.电流的有、无
25. 当逻辑函数有n个变量时，共有个变量取值组合？
A. n
B. 2n
C. n2
D. 2n
26. 逻辑函数的表示方法中具有唯一性的是。
A.真值表
B.表达式
C.逻辑图
D.卡诺图
27.F=A B+BD+CDE+A D= 。
A.D
A+ B.D
B
(D
)(
B
+
A+
A+
D
+ D.)
A)
B
(+ C.)
)(
B
(D
D
28.逻辑函数F=)
(B
A⊕
⊕ = 。
A
A.B
B.A
C.B
A⊕
A⊕ D.B
29．求一个逻辑函数F的对偶式，可将F中的。
A.·”换成“+”，“+”换成“·”
B.原变量换成反变量，反变量换成原变量
C.变量不变
D.常数中“0”换成“1”，“1”换成“0”
E.常数不变
30．A+BC= 。
A .A+
B B.A+
C C.（A+B）（A+C） D.B+C
31．在输入情况下，“与非”运算的结果是逻辑0。
A．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 32．在种输入情况下，“或非”运算的结果是逻辑0。
A．全部输入是0 B.全部输入是1
C.任一输入为0，其他输入为1
D.任一输入为1
33. 三态门输出高阻状态时，是正确的说法。
A.用电压表测量指针不动
B.相当于悬空
C.电压不高不低
D.测量电阻指针不动
34. 以下电路中可以实现“线与”功能的有。
A.与非门
B.三态输出门
C.集电极开路门
D.漏极开路门35．以下电路中常用于总线应用的有。
A.T S L门
B.O C门
C.漏极开路门
D.C M O S与非门36．逻辑表达式Y=A B可以用实现。
A.正或门
B.正非门
C.正与门
D.负或门
37．T T L电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。
A.悬空
B.通过电阻 2.7kΩ接电源
C.通过电阻 2.7kΩ接地
D.通过电阻510Ω接地
38．对于T T L与非门闲置输入端的处理，可以。
A.接电源
B.通过电阻3kΩ接电源
C.接地
D.与有用输入端并联
39．要使T T L与非门工作在转折区，可使输入端对地外接电阻R I。
A.＞R O N
B.＜R O F F
C.R O F F＜R I＜R O N
D.＞R O F F
40．三极管作为开关使用时，要提高开关速度，可。
A.降低饱和深度
B.增加饱和深度
C.采用有源泄放回路
D.采用抗饱和三极管
41．C M O S数字集成电路与T T L数字集成电路相比突出的优点是。
A.微功耗
B.高速度
C.高抗干扰能力
D.电源范围宽
42．与C T4000系列相对应的国际通用标准型号为。
A.C T74S肖特基系列
B.C T74L S低功耗肖特基系列
C.C T74L低功耗系列
D.C T74H高速系列
43.N个触发器可以构成能寄存位二进制数码的寄存器。
A.N-1
B.N
C.N+1
D.2N
44．在下列触发器中，有约束条件的是。
A.主从J K F/F
B.主从D F/F
C.同步R S F/F
D.边沿D F/F
45．一个触发器可记录一位二进制代码，它有个稳态。
A.0
B.1
C.2
D.3
E.4
46．存储8位二进制信息要个触发器。
A.2
B.3
C.4
D.8
47．对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。
A.0
B.1
C.Q
D.Q
48．对于T触发器，若原态Q n=1，欲使新态Q n+1=1，应使输入T=。
A.0
B.1
C.Q
D.Q
49．对于D触发器，欲使Q n+1=Q n，应使输入D=。
A.0
B.1
C.Q
D.Q
50．对于J K触发器，若J=K，则可完成触发器的逻辑功能。
A.R S
B.D
C.T
D.Tˊ
51．欲使J K触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A.J=K=0
B.J=Q,K=Q
C.J=Q,K=Q
D.J=Q,K=0
E.J=0,K=Q 52．欲使J K触发器按Q n+1=Q n工作，可使J K触发器的输入端。
A.J=K=1
B.J=Q,K=Q
C.J=Q,K=Q
D.J=Q,K=1
E.J=1,K=Q 53．欲使J K触发器按Q n+1=0工作，可使J K触发器的输入端。
A.J=K=1
B.J=Q,K=Q
C.J=Q,K=1
D.J=0,K=1
E.J=K=1
54．欲使J K 触发器按Q
n +1
=1工作，可使J K 触发器的输入端 。
A.J =K =1
B.J =1,K =0
C.J =K =Q
D.J =K =0
E.J =Q ,K =0 55．欲使D 触发器按Q
n +1
=Q n
工作，应使输入D = 。
A.0
B.1
C.Q
D.Q 56．下列触发器中，克服了空翻现象的有 。
A.边沿D 触发器
B.主从RS 触发器
C.同步R S 触发器
D.主从JK 触发器 57．下列触发器中，没有约束条件的是 。
A.基本R S 触发器
B.主从RS 触发器
C.同步R S 触发器
D.边沿D 触发器 58．描述触发器的逻辑功能的方法有 。
A.状态转换真值表
B.特性方程
C.状态转换图
D.状态转换卡诺图
59．为实现将J K 触发器转换为D 触发器，应使 。
A.J =D ,K =D
B. K =D ,J =D
C.J =K =D
D.J =K =D 60.边沿式D 触发器是一种 稳态电路。
A.无
B.单
C.双
D.多 61．下列表达式中不存在竞争冒险的有 。
A.Y =B +A B
B.Y =A B +B C
C.Y =A B C +A B
D.Y =(A +B )A D
62．若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。
A.5
B.6
C.10
D.50
63.一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。
A.1
B.2
C.4
D.16 64.下列各函数等式中无冒险现象的函数式有 。
A.B A AC C B F ++=
B.B A BC C A F ++=
C.B A B A BC C A F +++=
D.C A B A BC B A AC C B F +++++=
E.B A B A AC C B F +++= 65．函数C B AB C A F ++=，当变量的取值为 时，将出现冒险现象。 A.B =C =1 B.B =C =0 C.A =1，C =0 D.A =0，B =0
66．四选一数据选择器的数据输出Y 与数据输入Xi 和地址码Ai 之间的
逻辑表达式为Y = 。
A.3X A A X A A X A A X A A 01201101001+++
B.001X A A
C.101X A A
D.3X A A 01
67.一个8选一数据选择器的数据输入端有 个。 A.1 B.2 C.3 D.4 E.8 68．在下列逻辑电路中，不是组合逻辑电路的有 。 A.译码器 B.编码器 C.全加器 D.寄存器 69．八路数据分配器，其地址输入端有 个。 A.1 B.2 C.3 D.4 E.8 70．组合逻辑电路消除竞争冒险的方法有 。
A. 修改逻辑设计
B.在输出端接入滤波电容
C.后级加缓冲电路
D.屏蔽输入信号的尖峰干扰
71．101键盘的编码器输出 位二进制代码。 A.2 B.6 C.7 D.8
72．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应 。
A.A ST =1，B ST =D ，C ST =0
B. A ST =1，B ST =D ，C ST =D
C.A ST =1，B ST =0，C ST =D
D. A ST =D ，B ST =0，C ST =0
73．以下电路中，加以适当辅助门电路， 适于实现单输出组合逻辑电路。
A.二进制译码器
B.数据选择器
C.数值比较器
D.七段显示译码器
74．用四选一数据选择器实现函数Y =0101A A A A +，应使 。 A.D 0=D 2=0，D 1=D 3=1 B.D 0=D 2=1，D 1=D 3=0 C.D 0=D 1=0，D 2=D 3=1 D.D 0=D 1=1，D 2=D 3=0
75．用三线-八线译码器74L S 138和辅助门电路实现逻辑函数Y =122A A A +，应 。
A.用与非门，Y =765410Y Y Y Y Y Y
B.用与门，Y =32Y Y
C.用或门，Y =32Y Y +
D.用或门，Y =765410Y Y Y Y Y Y +++++
76．同步计数器和异步计数器比较，同步计数器的显著优点是 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟C P 控制。
77．把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。
A.4
B.5
C.9
D.20 78．下列逻辑电路中为时序逻辑电路的是 。
A.变量译码器
B.加法器
C.数码寄存器
D.数据选择器
79. N 个触发器可以构成最大计数长度（进制数）为 的计数器。 A.N B.2N C.N 2 D.2N
80. N 个触发器可以构成能寄存 位二进制数码的寄存器。 A.N -1 B.N C.N +1 D.2N
81．五个D 触发器构成环形计数器，其计数长度为 。 A.5 B.10 C.25 D.32
82．同步时序电路和异步时序电路比较，其差异在于后者 。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 83．一位8421B C D 码计数器至少需要 个触发器。 A.3 B.4 C.5 D.10
84.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，
采用同步二进制计数器，最少应使用 级触发器。 A.2 B.3 C.4 D.8
85．8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。
A.1
B.2
C.4
D.8
86．用二进制异步计数器从0做加法，计到十进制数178，则最少需要
个触发器。
A.2
B.6
C.7
D.8
E.10 87．某电视机水平-垂直扫描发生器需要一个分频器将31500H Z 的脉冲
转换为60H Z 的脉冲，欲构成此分频器至少需要 个触发器。 A.10 B.60 C.525 D.31500
88．某移位寄存器的时钟脉冲频率为100K H Z ，欲将存放在该寄存器中的
数左移8位，完成该操作需要 时间。 A.10μS B.80μS C.100μS D.800m s
89.若用J K 触发器来实现特性方程为AB Q A Q
n 1
n +=+，则J K 端的方程为 。
A.J =A B ，K =B A +
B.J =A B ，K =B A
C.J =B A +，K =A B
D.J =B A ，K =A B 90．要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要 片。 A.3 B.4 C.5 D.10
91．若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用 个触发器。
A.2
B.3
C.4
D.10
92．PROM和PAL的结构是。
A.P R O M的与阵列固定，不可编程
B.P R O M与阵列、或阵列均不可编程
C.P A L与阵列、或阵列均可编程
D.P A L的与阵列可编程
93．当用专用输出结构的P A L设计时序逻辑电路时，必须还要具备
有。
A.触发器
B.晶体管
C.M O S管
D.电容
94．当用异步I/O输出结构的P AL设计逻辑电路时，它们相当于。
A.组合逻辑电路
B.时序逻辑电路
B. C.存储器 D.数模转换器
95．P L D器件的基本结构组成有。
A.与阵列
B.或阵列
C.输入缓冲电路
D.输出电路
96．P L D器件的主要优点有。
A.便于仿真测试
B.集成密度高
C.可硬件加密
D.可改写
97．G A L的输出电路是。
A.O L M C
B.固定的
C.只可一次编程
D.可重复编程
98．P L D开发系统需要有。
A.计算机
B.编程器
C.开发软件
D.操作系统
99．只可进行一次编程的可编程器件有。
A.P A L
B.G A L
C.P R O M
D.P L D
100．可重复进行编程的可编程器件有。
A.P A L
B.G A L
C.P R O M
D.I S P-P L D
二、填空题
1.十六进制数3A.B对应的八进制数是。
2.十进制数 7.125对应的二进制数是。
3.要使异或门输出为0，必须令两个输入。
4.n个变量的全部最小项相“或”为。
AB B的对偶函数F′=___________________。
5.逻辑函数F=A
6.一个门电路的输出端所能连接的下一级门电路输入端的个数称为该门电路的
7.时序逻辑电路中，输出信号仅是当前状态的函数，而与________________无
关的电路称为Moore（摩尔）型时序电路。
8.一个由n变量构成的最小项有个相邻最小项
9.一个8路数据选择器有个输入选择控制端。
10.构造一个同步模8计数器需要个触发器。
11.（48）10 =（_________）16 =（______________）2 。
12. 集成触发器三种结构： 、 的
和 。
13. 函数
的反函数 = 。
14. 时序逻辑电路的功能表示方法有： 、 、和 。
15. N 级环形计数器的计数长度是 ，N 级扭环计数器的计数长度是 。
16. 寄存器按照功能不同可分为两类： 寄存器和 寄
存器。
17. 数字电路按照是否有记忆功能通常可分为两
类： 、 。
18. 由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉
冲 19. 时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序
电路和 时序电路。 20. 触发器有 个稳态，存储8位二进制信息要 个触发器. 21. 一个基本R S 触发器在正常工作时，它的约束条件是
R +S =1，则
它不允许输入
S = 且R = 的信号。
22. 触发器有两个互补的输出端
Q 、
Q ，定义触发器的1状态
为 ，0状态为 ，可见触发器的状态指的是 端的状态.
23. 一个基本R S 触发器在正常工作时，不允许输入R =S =1的信号，
因此它的约束条件是 。 24. 在一个C P 脉冲作用下，引起触发器两次或多次翻转的现象称为
触发器的 ，触发方式为 式或 式的触发器不会出现这种现象.
25. 逻辑代数又称为 代数。最基本的逻辑关系有 、 、
三种。常用的几种导出的逻辑运算为 、 、 、 、 。 26. 逻辑函数的常用表示方法有 、 、 。
27. 逻辑代数中与普通代数相似的定律有 、 、 。摩根定律又称
为 。 28. 逻辑代数的三个重要规则是 、 、 。 29. 逻辑函数F=A +B+C D 的反函数F = 。 30. 逻辑函数F=A （B+C ）·1的对偶函数是 。 31. 添加项公式AB+A C+BC=AB+A C 的对偶式为 。 32. 逻辑函数F=A B C D +A+B+C+D= 。 33. 逻辑函数F=AB B A B A B A +++= 。
34. 已知函数的对偶式为B A +BC D C +，则它的原函数为 。
35. 同一逻辑函数的两种逻辑表达式中的最大项 Mi 与最小项 mi 之间的关系有
Mi=___ ， Mi+mi=___。 36. 多变量异或运算时，若
，则 Xi=1 的个数必为 ___数。（奇
或偶）
37. 七段译码器的输入是 ____ 码 。
38. 在多路复用器中， s 个输入用于选择 N 个数据源，则 s= ____
39. 带使能输入的 ____ 可以用做多路分配器。
40. 若 JK 触发器 Q*=Q' ，则输入（ J ， K ） = _____ 。如果用 D 触发器完成相
同功能，则 D= _____ 。
41. 时序电路又被称作有限状态机，并且可以进一步划分为 _____ 机和 _____ 机。 42. ____方程将触发器的下一状态定义为触发器当前状态和输入的函数。 43. 一个具有 n 个触发器的机器中，状态的总数为 _____ 。 44. 设计一个模 65 的同步计数器，至少需要 _____ 个触发器. 45. 产生序列 11101000 ，至少需要 _____ 个触发器。
46. 在状态图中，只要包含有 _____ 的时序电路都可称为计数器.
47. 一个 _____ 触发器就是一个一位的二进制计数器。 48. 已知m 序列信号发生器的反馈函数f （Q ）=Q 3⊕ Q 4，则其循环长度（序列长度）S= 。 49. F （A ，B ，C ，D ）=1，其最小项表达式F=Σm （______________）。
50. 函数
，其反函数=_______________；对偶式
F *
=____________。
51. RAM 与ROM 的区别是 。
52. 动态存储单元为不丢失信息，必须 。
53. 将D 触发器的D 端连在
端上，假设Q （t ）=0，则经过100个脉冲作用后，它的
次态Q(t+100)为_________________________。
54. 已知一个最长线性序列码发生器的反馈函数是F （Q ）=Q 5Q 6，试求：序列码的长度
S= ；需用触发器的个数N= 。 55. RAM 的优点是__________，___________；缺点是___________，它是______存储器。 56. 由于R-S 触发器有_________个稳态，因此它可记录_________________位二进制
码。若存储一字节二进制信息，需要_____________个触发器。 57. 组合电路与时序电路的主要区别： 。 58. PAL 的与阵列_____编程，或阵列_____编程。
59. 将逻辑函数B A B A F ⊕=) , (化成最小项之和的标准形式：
∑=i m B A F ) , ((i = )。
60. 三态门的输出端有三种可能出现的状态： 、 和 。 61. 写出T 触发器的特征方程： 。
62. 衡量存储器性能的两个重要指标是 和 。
63. 与模拟信号相比，数字信号的特点是它的 性。一个数字信号只有 种 取值分别表示为 和 。
64. 布尔代数中有三种最基本运算： 、 和 ，在此基础上又
派生出四种基本运算，分别为 、 、 和 。
65.EPROM是可编程只读存储器，EEPROM是可编程只读存储器。
66.FPGA是指，它是一种密度的可编程逻辑器件。
67.GAL是指，ISP是指。
68.函数式F=AB+BC+CD 写成最小项之和的形式结果应为∑m ( ),
写成最大项之积的形式结果应为∏M( )。
69.判断下列逻辑运算说法是否正确。
（1）若X+Y=X+Z，则Y=Z；( )
（2）若XY=XZ，则Y=Z；( )
（3）若X⊕ Y=X⊕ Z，则Y=Z；( )
70.组合逻辑电路的特点是任意时刻的状态仅取决于该时刻的
状态，而与信号作用前电路的状态。
71.组合逻辑电路在结构上不存在输出到输入的，因此状态不影
响状态。
72.数据分配器的结构与相反，它是一种输入，输出
的逻辑电路。从哪一路输出取决于。
73.一个十六路数据选择器，其地址输入端有个。
74.设A0、A1 为四选一数据选择器的地址码，X0～X3 为数据输入，Y 为数据输出，
则输出Y 与数据输入和地址码的关系为。
75.描述触发器的逻辑功能的方法有；；；
76.将基本RS 触发器的S 和Q、R 和Q端相连成新的触发器，其特征方程是。
77.若D 触发器的D 端连在Q端上，经100 个脉冲作用后，其次态为0，则现为。
78.SD 和RD 为触发器的异步置1 和置0 端，若触发器异步置0，须使SD= ，
RD= ，而与和无关。
79.对于JK 触发器，若J=K，则可完成触发器的逻辑功能；若K = J，
则可完成触发器的逻辑功能。
80.时序逻辑电路一般由和两步分组成的。时序逻辑电路的特点是
某一时刻的状态不仅取决于该时刻的，而且与信号作用前电路的状态。
81.时序逻辑电路在结构上存在输出到输入的，因此，状态会
影响状态。
82.时序逻辑电路分为两类：和。其中有一个统一
的时钟脉冲源，存储电路里所有的状态变化，都在同一个时钟脉冲CP 作用下同时发生；而没有统一的时钟脉冲。
83.时序逻辑电路中的存储电路受时钟控制的组成。
84.同步时序逻辑电路中，所有触发器状态的变化都是在操作下
进行的；异步时序逻辑电路中，各触发器的时钟信号，因而触发器
状态的变化并不都是发生的，而是。
85.全面描述一时序逻辑电路的功能，必须使用三个方程式。它们
是、、 .
86.为了把时序电路的逻辑功能直观、形象地显示出来，有时需要把有输出方程、状态
方程和控制方程表示的逻辑关系表示成、、或的形式。
87.触发器有个稳定状态，它可以记录位二进制码，存储8 位二进
制信息需要个触发器。
88.用来表示时序电路状态转换规律的输入、输出关系的有向图称为，计数器
中有效状态的数目称为计数器的。
89.模为2 的正整数次幂的二进制递增计数器，若从其反向输出端Q输出，则得同模
计数器。
90.计数器的功能是，它是用电路的来表示计数值。计数器的模是
指。
91.按计数进位制计数器可分为和两类。按进位方式计数器可分为
和两类。按逻辑功能计数器可分为、和等
92.在各种寄存器中，存放N 位二进制数码需要个触发器。
93.用反馈移位寄存器产生11101000 序列，至少需要个触发器。
94.n 级反馈移位寄存器的状态数是。
95.有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数
乘上十进制数4，则需将该移位寄存器中的数左移位，需要个移位脉冲。
96.逻辑系统包括、和三部分组成。
97.将一个包含有32768 个基本单元的存储电路设计成4096 个字节的RAM，则该RAM 有
根数据线，根地址线。
98.有一个容量为256× 4 位的RAM，该RAM 有个基本存储单元，该RAM 每次
访问个基本存储单元，该RAM 有根地址线。
99.将一个包含有16384 个基本单元的存储电路设计设计成8 位为一个字节的
ROM，该ROM 有个地址，个数据读出线。
100.半导体存储器从存取功能上可以分为存储器和存储器。存储器容量的扩展方式有和两种。
三、综合题。
1、用卡诺图法化简下列各式。
2、利用与非门实现下列函数，并画出逻辑图。
3、分析下图所示的逻辑电路，写出表达式并进行简化。
4、分析下图所示的逻辑电路，写出表达式并进行简化。
5、分析下图所示逻辑电路，其中S3、S2、S1、S0为控制输入端，列出真值表，说明F与A、
B 的关系。
6、分析下图所示逻辑电路，列出真值表，说明其逻辑功能。
7、右图所示为数据总线上的一种判零电路，写出F的逻辑表达式，说明该电路的逻辑功能。
8、分析下图所示逻辑电路，列出真值表，说明其逻辑关系。
9、下图所示为两种十进制数代码转换器，输入为余三码，问：输出为什么代码？
10、下图是一个受M 控制的4位二进制码和格雷码的相互转换电路。
M=1 时，完成自然二进制码至格雷码转换；
M=0 时，完成相反转换。请说明之。
11、在有原变量又有反变量的输入条件下，用与非门设计实现下列函数的组合电路：
12、设输入既有原变量又有反变量，用与非门设计实现下列函数的多输出电路。
13、设输入既有原变量又有反变量，用或非门设计实现下列函数的组合电路：
14、设输入只有原变量而无反变量，试用最少的三级与非门实现下列函数：
15、设输入只有原变量没有反变量，试用或非门实现下列函数组合电路：
16、已知输入信号A,B,C,D的波形如下图所示，选择适当的集成逻辑门电路，设计产生输出F波形的组合电路（输入无反变量）。
17、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示有两台不正常；红、黄灯全亮表示三台都不正常。列出控制电路真值表，并选出合适的集成电路来实现。
18、用八选一数据选择器实现下列函数：
19、用两片双四选一数据选择器和与非门实现循环码至8421BCD码转换。
20、设计二进制码/格雷码转换器。输入为二进制码B3B2B1B0，输出为格雷码，EN为使能端，EN=0时执行二进制码→格雷码转换； EN=1时输出为高阻。
21、设计一个以10为模的补码产生器。N为0~9中的一个数符，C为N的补码，N和C均为8421BCD码，EN为使能端。
22、设计一个血型配比指示器。输血时供血者和受血者的血型配对情况如图所示。要求供血者血型和受血者血型符合要求时绿灯亮；反之，红灯亮。
23、下图是一种两拍工作寄存器的逻辑图，即每次在输入数据之前必须先置“清0”信号，然后接收控制信号有效，此时将数据存入寄存器。
（1）若不按两拍方式工作，即取消“清0”信号，则当D2D1D0=100→001→010时，输出Q2Q1Q0将如何变化？
（2）为使电路正常工作，“清0”信号与“接收控制”信号应如何配合？画出这两种信号的正确时间关系。
（3）若采用单拍方式工作，提出寄存器的改进方案。
24、分析下图所示同步计数电路，作出状态转移表和状态图，并画出在时钟作用下各触发器输出的波形。
25、用D触发器构成按循环码(000→001→011→111→101→100→000)规律工作的六进制同步计数器。
26、分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明它是Mealy型电路还是Moore型电路以及电路的功能。
27、分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明这个电路能对何种序列进行检测？
28、作“101”序列信号检测器的状态表，凡收到输入序列101时，输出为 1 ；并规定检测的101序列不重叠。
29、同步时序电路对串行二进制输入进行奇偶校验,每检测5位输入,输出一个结果：当5位输入中1 的数目为奇数时，在最后一位的时刻输出1。作出状态图和状态表。
30、某时序机状态图如下所示，用“计数器法”设计该电路。
31、用EPROM实现下列多输出函数，画出阵列图。
32、试用EPROM实现8421 BCD码至余三码的转换。
33、用FPLA实现下列多输出函数，画出阵列图。
34、用FPLA实现下列多输出函数，画出阵列图。
35、用时序FPLA设计一个循环码十进制计数器。要求设计优化，即FPLA的面积尽可能小。
36、用卡诺图化简逻辑函数：F(A，B，C，D)＝∑m(2，3，9，11，12)+∑d(5，6，7，8， 10，13) ,求出最简“与-或”表达式和最简“或-与”表达式。
37、用卡诺图化简逻辑函数：（用代数法）。
38、证明：如果，且则A = B。
39、设计一个“001/010”序列检测器。该电路有一个输入x和一个输出Z，当随机输入信号中出现“001”或者“010”时，输出Z为1，平时输出Z为0。
典型的输入、输出序列如下：
x： 1 0 0 1 0 1 0 0 1 1 Z：0 0 0 1 0 0 1 0 0 0 请给出该Mealy电路的原始状态图和原始状态表。
40、设计一个巴克码信号发生器，要求自动产生周期性的１１１００１０的信号序列，要求用D触发器和逻辑门来实现。（15分）
１１１００１０，１１１００１０，１１１００１０，１１１００１０
41、设计1110序列检测器的状态转换图，并求出最简状态转换表。
习题案例答案一、选择题
1．C 2．D 3．A
4．B
5. B
6. A
7. C
8. A
9. C 10．CD 11．AB 12．C 13．B 14．CD 15．ABCD 16．ABC 17．AB 18．CD 19．BCD 20．AC 21．AB 22．CD 23．D
24. ABCD
25. D 26. AD
27. AC
28. A
29. ACD
30. C
31. D
32. BCD
33. ABD
34. CD
35. A
36. CD
37. ABC
38. ABD
39. C
40. ACD
41.ACD
42.B
43.B
44.C
45.C
46. D
47.BD
48.AD
49.C
50.C
51.ABDE
52.ACDE
53.BCD
54.BCE
55.D
56.ABD
57.D
58.ABCD
59.A
60.C
61. CD
62. B
63．C
64．D
65．ACD
66．A
67．E
68．D
69．C
70．AB
71．C
72．ABC
73．AB
74．A
75．AB
76. A
77. D
78. C
79. D
80. B
81.A
82.B
83.D
86.A
87.B
88.AB
89.A
91. C
92. AD
93. A
94.A
95.ABCD
96.ABCD
97. AD
98.ABCD
99. AC
100.BD
二、填空题
1． 72.56 2． 111.001 3． 相同 4. 1
5．）（B A +）（B A +
6． 扇出系数 7． 输入信号 8. n 9. 3 10．3
11．30，110000
12. 主从结构，边沿结构，维持－阻塞结构
13.
14. 状态表、状态图和次态表达式和输出函数。 15. N, 2N
16. 移位 数码
17. 组合逻辑电路 时序逻辑电路 18. 4 19.同步 异步 20 2 8 21．0 0 22．Q =1、
Q =0 Q =0、Q =1 Q
23．R S =0
24．空翻 主从式 边沿
25．布尔 与 或 非 与非 或非 与或非 同或 异或 26．逻辑表达式 真值表 逻辑图 27．交换律 分配律 结合律 反演定律 28．代入规则 对偶规则 反演规则 29．A B （C+D ） 30．A+BC+0
31．（A+B ）（A +C ）（B+C ）=（A+B ）（A +C ） 32．1 33．0
34．)()(C B D C B A +?+?+ 35 . mi' 、 1 36. 偶
37. 4 位 BCD
数字逻辑设计试题中文+答案
2003数字逻辑考题 一 填空题 （每空1分，共15分） 1 [19]10=[ 11010 ]Gray （假设字长为5bit ） 2 若X=+1010，则[X]原=（ 00001010 ），[-X]补=（ 11110110 ），（假设字长为8bit ） 3 [26.125]10=[ 1A.2 ]16=[ 00100110.000100100101 ]8421BCD 4 65进制的同步计数器至少有( 7 )个计数输出端。 5 用移位寄存器产生11101000序列，至少需要( 3 )个触发器。 6 要使JK 触发器按'*Q Q =工作，则JK 触发器的激励方程应写为(1,1 )；如果用D 触发器实现这一转换关系，则D 触发器的激励方程应写为( Q ’ )。 7 在最简状态分配中，若状态数为n ，则所需的最小状态变量数应为（[log 2n] ）。 8 有n 个逻辑变量A ，B ，C ….W ，若这n 个变量中含1的个数为奇数个，则这n 个变量相异或的结果应为（ 1 ）。 9 一个256x4bit 的ROM 最多能实现（ 4 ）个（ 8 ）输入的组合逻辑函数。 10 一个EPROM 有18条地址输入线，其内部存储单元有（ 218 ）个。 11 所示CMOS 电路如图Fig.1，其实现的逻辑函数为F=（ A NAND B (AB)' ） （正逻辑）。 二 判断题 （每问2分，共10分） 1 （ T ）计数模为2n 的扭环计数器所需的触发器为n 个。 2 （ F ）若逻辑方程AB=AC 成立，则B=C 成立。 3 （ F ）一个逻辑函数的全部最小项之积恒等于1。 4 （ T ）CMOS 与非门的未用输入端应连在高电平上。 5 （ F ）Mealy 型时序电路的输出只与当前的外部输入有关。 Fig.1 三 （16分） 1 化简下列函数（共6分，每题3分） 1） ()()∑=15,13,11,10,9,8,7,3,2,0,,,m D C B A F 2） ()()()∑∑+=14,5,3,013,12,10,8,6,1,,,d m D C B A F F +E D
数字逻辑模拟试题
数字逻辑模拟试题 一．单项选择题1．表示任意两位无符号十进制数至少需要（）二进制数。 A ．6 B．7 C．8 D．9 2．余3码10001000对应的2421码为（）。 A ．01010101 B.10000101 C.10111011 D. 11101011 3．下列四个数中与十进制数（72）10 相等的是（）A．（01101000）2 B. （01001000）2 C.（01110010）2 D. （01001010）2 4．某集成电路芯片，查手册知其最大输出低电平U oLmax =0.5V，最大输入低电平U lLmax =0.8V，最小输出咼电平U oHmi n= 2.7V，最小输入高电平U lHmi n= 2.0V，则其高电平噪声容限U NH=（） A．0.3V B.0.6V C.0.7V D.1.2V
5 ?标准或-与式是由（）构成的逻辑表达式。 A ?与项相或 B.最小项相或 C.最大项相与 D.或项相与 6.根据反演规则， F A C C DE E的反函数为（）。 A. F [AC C(D E)]E B.F AC C(D E)E C. F (AC CD E)E D.F AC C(D E)E 7、对于TTL或非门多余输入端的处理，不可以（）（ A、接电源 B、通过0.5k Q电阻接地 C、接地 D、与有用输入端并联 8?下列四种类型的逻辑门中，可以用（）实现三种基本逻辑运算。 A.与门 B.或门 C.非门 D.与非门 9.将D触发器改造成T触发器，图1所示电路中的虚线框内应是（）。
A.或非门 B.与非门 C.异或门 D.同或门 10.以下电路中可以实现线与功能的有（）。 A. 与非门 B.三态输出门 C.传输门 D.漏极开路门 11 ?要使JK触发器在时钟作用下的次态与现态相反， JK端取值应为（）。 A. JK=00 B. JK=01 C. JK=10 D. JK=11 12?设计一个四位二进制码的奇偶校验器，需要（）个异或门。 A . 2 B. 3 C. 4 D. 5 13.相邻两组编码只有一位不同的编码是（） A. 2421BCD码 B.8421BCD码 C.余3 码 D.循环码14?下列电路中，不属于时序逻辑电路的是（） A.计数器 B.全加器 C.寄存器 D.RAM
《数字逻辑》试卷2013(样题1)参考答案
华南理工大学 网络学院 《数字逻辑》试卷 考试时间：（120分钟） 班级： 姓名： 总分数： 一、 选择题（每小题1分，） 1 有两个十进制数数字的8421BCD 编码是10010001，则它们的余3码是 A 。 A ． 1100 0100 B ．1001 0100 C ． 1001 0011 D ． 1111 0001 2 若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是 B 。 A ．异或 B ．与 C ．非 D ．或非 3 二进制数1100转换成十六进制数是 D 。 A ．12 B ．A C ．B D ．C 4 在求逻辑函数F 的反函数时，下列说法错误的是 C 。 A ．“·”换成“+”，“+”换成“·” B ．原变量换成反变量，反变量换成原变量 C ．原变量不变 D ．常数中的“0”换成“1”，“1”换成“0” 5 逻辑表达式（A+B ）·（A+C ）= B 。 A ．AB+AC B ．A+B C C ．B+AC D ．C+AB 6 组合逻辑电路通常是由 A 组合而成。 A ．门电路 B ．计数器 C ．触发器 D ．寄存器 7 时序逻辑电路中一定包含 C 。 A ．译码器 B ．移位寄存器 C ．触发器 D ．与非门 8 逻辑表达式F=AB+A C ，则它的对偶逻辑表达式F '= D 。 A ．))((C A B A ++ B ．A+B ·A+C C ．A+B ·A+C D ．（A+B ）（A+C ） 9 设A 、B 、C 为逻辑变量，若已知AB=AC ，则 D 。 A ．B=C B ．B ≥ C C ．B ≠C D ．以上都有可能 10 一位十进制计数器至少需要 B 个触发器。 A ．3 B ．4 C ．5 D ．6 11 时序电路中必须有 C 。 A ．输入逻辑变量 B ．计数器 C ．时钟 D ．编码器 12 同步时序电路的分析与设计的重要工具是 D 。 A ．状态表和波形图 B ．状态图和特征方程 C ．特征方程与波形图 D ．状态表和状态图
数字逻辑试卷及答案
计算机学院 第二学期《数字逻辑》 期未考试试卷 A 卷 学号 班级 姓名 成绩 一、填空（每空1分，共14分） 1、（21.5）10=（ ）2=（ ）8=（ ）16 2、若0.1101x =-，则[]x 补=（ ） 3、十进制数809对应的8421BCD 码是（ ） 4、若采用奇校验，当信息位为10011时，校验位应是（ ） 5、数字逻辑电路分为（ ）和（ ）两大类 6、电平异步时序逻辑电路的描述工具有（ ）、（ ）、（ ） 7、函数()()F A B C D =+?+的反函数是（ ） 8、与非门扇出系数N O 的含义是（ ） 9、若要消除函数(,,)F A B C AB AC =+对应的逻辑电路可能存在的险象，则应增加的冗余项是（ ） 二、选择题（每空2分，共16分） 从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内 1、数字系统采用（ ）可以将减法运算转化为加法运算 A ．原码 B ．余3码 C ．Gray 码 D ．补码 2、欲使J-K 触发器在CP 脉冲作用下的次态与现态相反，JK 的取值应为（ ） A ．00 B ．01 C ．10 D ．11 3、对完全确定原始状态表中的6个状态，A 、B 、C 、D 、E 、F 进行比简，若有（A ，B ），（D 、E ）等效，则最简状态表中只有（ ）个状态 A ．2 B ．4 C ．5 D ．6 4、下列集成电路芯片中，（ ）属于组合逻辑电路 A ．计数器74290 B ．寄存器74194 C ．三一八译码器74138 D ．集成定时器5G555 5、设计一个20进制同步计数器，至少需要（ ）个触发器 A ．4 B ．5 C ．6 D ．20 6、用5G555构成的多谐振荡器有（ ） A ．两个稳态 B ．两个暂稳态
数字逻辑电路试卷(附答案)
1．逻辑函数的两种标准形式分别为。 2．将2004个“1”异或起来得到的结果是（0）。 3．半导体存储器的结构主要包含三个部分，分别是（译码器）、（存储阵列）、（控制逻辑）。 4．A/D转换的四个过程是采样、保持、量化和（编码），其中采样脉冲的频率要求至少是模拟信号最高频率的（2）倍。 5．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（5/128）v；当输入为10001000，则输出电压为（5*136/128）v。 6．就逐次逼近型和双积分型两种A/D转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换精度高。 7．（61. 5)10 == (3D.8)16 = (10010001.1000)5421BCD； 8．已知某74ls00为2输入4与非门，I OL=22mA，I OH=2mA，I IL=2mA，I IH=40μA，则其低电平输出的扇出系数N OL=（11），其高电平输出的扇出系数N OH=（50）； 9．函数的最小项表达式为F=（4.5.7），最大项表达式为（0.1.2.3.6） 10. 根据对偶规则和反演规则，直接写出的对偶式和反函数， Fd =（)，=()； 11． 12．已知X=（-17），则X的8位二进制原码为（10001001），其8位二进制补码为（11110111）； 13．T' 触发器的次态方程是（Qn+1 = ~Qn）； 14．D触发器的次态方程是（）； 15．根据毛刺的不同极性，可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现F= （）的情形，则存在1型险象；
电子技术及数字逻辑试卷A及答案
绝密★启用前 黑龙江外国语学院继续教育学院 2014 年 秋 季学期 《电子技术及数字逻辑》试卷（ A 卷） 一、 填空题（本大题共 9小题，每空 1分，共 15分） 1.N 型半导体是在本征半导体中掺入 价元素，其多数载流子是 ，少数载流子是 。 2.稳压管的稳压区是其工作在 。 3.数字系统使用 的物理元件，与此相对应，采用的记数制和编码制也都以 数 为基础。 4.使用布尔代数定律时，利用 规则. 规则. 规则可得到更多的公式。 5.放大电路必须加上合适的 才能正常工作。 6.运放的共模抑制比定义为 。 7.直接写出函数F=[(AB+C)D+E]B 的反演函数为 。 8.三极管工作在饱和区时，发射结应为 偏置，集电结应为 偏置。 9.为提高放大电路的输入电阻，应引入 反馈；为降低放大电路输出电阻。 二、选择题（本大题共15小题，每题2分，共30分） 1.当温度升高时，二极管的反向饱和电流将 。 A ．增大 B.减小 C.不变 2.互补输出级采用共集形式是为了使 。 A.电压放大倍数大 B.不失真输出电压大 C.带负载能力强 3.测试放大电路输出电压幅值与相位的变化，可以得到它的频率响应，条件是 。 A. 输入电压幅值不变，改变频率 B. B.输入电压频率不变，改变幅值 C.输入电压的幅值与频率同时变化 4.交流负反馈是指 。 A ．阻容耦合放大电路中所引入的负反馈 B ．只有放大交流信号时才有的负反馈 C ．在交流通路中的负反馈 5.功率放大电路的最大输出功率是在输入电压为正弦波时，输出基本不失真情况下，负载上可能获得的最大 。 A ．交流功率 B ．直流功率 C ．平均功率 6.滤波电路应选用 。 A ．高通滤波电路 B. 低通滤波电路 C. 带通滤波电路 7.放大电路中，测得某三极管三个电极电位U 1.U 2.U 3分别为U 1=3.3V ，U 2=2.6V ，U 3=15V 。由此可判断该三极管为 。
数字逻辑试卷(A)
数字逻辑试卷(A) 1．十进制数的特点一是（ 逢十进一 ），二是有（ 十 ）个计数符号 2. R 进制数R M 可表示为R M = ∑--=1 n m i i a （ R ） 3. (15.75)10 =（ 1111.11 ）8 4. (562)10 =（ 0101 0110 0010 ）8421BCD 5．(1010.10)2 =（ (A.8)16 ）16 6．每位八进制数可用（ 3 ）位二进制数表示。 7．ASCII 码是七位二进制代码，最多可以表示（ 128 ）个字符。 8．最基本的逻辑门电路是（ 与 ）门、（ 或 ）门和（ 非 ）门。 9．8个变量有（ 28 ）个最小项。 10．施密特触发器V ＋≠V －称之为（ 滞后 ）特性。 二、判断（每小题1分，本大题10分） 1．循环码也是BCD 码。（ n ） 2. 同或是异或的反。（ y ） 3. 1=+ABCD D C B A ( n ) 4．组合电路是各种门电路构成的，不包含触发器。（ y ） 5．二进制译码器给定输入，所有输出中只有一个是有效电平。（ y ） 6．优先编码器允许多个输入同时有效。（ y ） 7．边沿触发器的状态变化只能发生在CP 有效边沿到达的一瞬间，在CP 的高电平、低电平期间以及无效边沿时触发器状态不变。（ y ） 8．异步时序电路无统一的时钟。（ y ） 9．Mealy 型时序电路的输出是输入和现态的函数。（ y ） 10．多谐振荡器需要外加触发信号才能产生矩形波输出。（ n ） 三、单项选择（将正确选择的编号填入括号中，每小题1分，本大题10分） 1．下列BCD 码哪个是无权码？（B ．余3码 ） 2．逻辑函数的哪种表示方式是唯一的？（B ．真值表） 3．下列哪种门输出端不能直接并联？（ C ．普通与非门） 4．下列哪种电路在输出端可以得到输入变量的全体最小项？（A ．二进制译码器 ） 5．二——十进制编码器有十个输入，有几个输出？（ B.4个 ）
数字逻辑考题及答案
数字逻辑试题1答案 一、填空：（每空1分，共20分） 1、（）8 =（ ）16 2、 10= ( )2 3、（FF ）16= ( 255 )10 4、[X]原=，真值X= ，[X]补 = 。 5、[X]反=，[X]补= 。 6、-9/16的补码为，反码为 。 7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 0101 8、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。 9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。 10、1⊕⊕=B A F ，其最小项之和形式为_ 。AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。 12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。 13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。 二、简答题（20分） 1、列出设计同步时序逻辑电路的步骤。（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动 2、化简)(B A B A ABC B A F +++=（5分） 答：0=F 3、分析以下电路，其中RCO 为进位输出。（5分） 答：7进制计数器。 4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。（5分）
5分 注：答案之一。 三、分析题（30分） 1、分析以下电路，说明电路功能。（10分） 解： ∑∑==) 7,4,2,1()7,6,5,3(m Y m X 2分 A B Ci X Y 0 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 8分 2、分析以下电路，其中X 为控制端，说明电路功能。（10分） 解：XABC C B A X ABC X C B A X C B A X C B A X F ++++?+?= 4分 )()(ABC C B A X C B A X F ++⊕⊕= 4分 所以：X=0 完成判奇功能。 X=1 完成逻辑一致判断功能。 2分
数字逻辑试卷
东莞理工学院（本科）试卷（A 卷） 2008 --2009 学年第一学期 《数字逻辑》试卷 开课单位： 计算机学院 ，考试形式：闭卷，允许带 入场 题序 一 二 三 四 五 六 七 八 总 分 得分 评卷人 一、 填空题（共40分，每题2 分） 1、十进制数126.625的二进制编码 ，十六进制编码 。 2、十进制数15的BCD 码 ，余3码 。 3、已知[N]补= 10100000，则其[N]原= 。 4、逻辑函数F=A ⊕B 和G=A ⊙B 满足关系 。（填选项代号） A 、G F = B 、G F =' C 、G F =' D 、1G F ⊕= 5、某存储器地址线为A 0-A 11，数据线为D 0-D 7，该存储器容量为 字节。 6、消除函数 的竞争冒险，应增加冗余项 。 7、实验时，TTL 芯片发烫，不可能的原因是 。 A 、插反芯片 B 、电源使用12V C 、电源与地短路 D 、电源使用4V 8 、 常 用 两 种 集 成 同 步 时 序 电 路 器 件 、 。 9、脉冲异步时序电路中，触发器状态的变化 （是、不是）同时发生的。 10、某同步时序电路，状态转移图如图所示，其功能 得分
是。 11、555定时器的功能有、、。 12、超前进位加法器与串行进位加法器相比，速度。 13、8位ADC输入满量程为10V，当输入5V电压值，数字输出量为。 14、芯片74LS32如下图所示，内含个输入端的门。 15、若要某共阴极数码管显示数字“5”，则显示代码abcdefg为。（0000000~1111111） 16、与TTL门电路相比，CMOS门电路功耗（大、小），速度（快、慢）。 17、电可擦可编程存储器是。 A.ROM B.PROM C.EPROM D.EEPROM 18、在下列电路中不是组合逻辑电路的是。 A、译码器 B、编码器 C、全加器 D、寄存器 19、触发器按结构可分为基本触发器、触发器、触 发器、触发器等。 20、与普通门电路不同，OC门在工作时需要外接和。 二、逻辑函数简化（共14分）得分
数字电路(第二版)贾立新1数字逻辑基础习题解答
自我检测题 1．（26.125）10=（11010.001）2 =（1A.2）16 2．（100.9375）10=（1100100.1111）2 3．（1011111．01101）2=（ 137.32 ）8=（95.40625）10 4．（133.126）8=（5B.2B ）16 5．（1011）2×（101）2=（110111）2 6．（486）10=（010*********）8421BCD =（011110111001）余3BCD 7．（5.14）10=（0101.00010100）8421BCD 8．（10010011）8421BCD =（93）10 9．基本逻辑运算有 与 、或、非3种。 10．两输入与非门输入为01时，输出为 1 。 11．两输入或非门输入为01时，输出为 0 。 12．逻辑变量和逻辑函数只有 0 和 1 两种取值，而且它们只是表示两种不同的逻辑状态。 13．当变量ABC 为100时，AB +BC = 0 ，（A +B ）（A +C ）=__1__。 14．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫 真值表 。 15． 用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式叫 逻辑表达式 。 16．根据 代入 规则可从B A AB +=可得到C B A ABC ++=。 17．写出函数Z =ABC +（A +BC ）（A +C ）的反函数Z =））（C A C B A C B A ++++)((。 18．逻辑函数表达式F =（A +B ）（A +B +C ）（AB +CD ）+E ，则其对偶式F ＇= __（AB +ABC +（A +B ）（C +D ））E 。 19．已知CD C B A F ++=）（，其对偶式F ＇=D C C B A +??+）（。 20．ABDE C ABC Y ++=的最简与-或式为Y =C AB +。 21．函数D B AB Y +=的最小项表达式为Y = ∑m （1,3,9,11,12,13,14,15）。 22．约束项是 不会出现 的变量取值所对应的最小项，其值总是等于0。 23．逻辑函数F （A ,B ,C ）=∏M （1,3,4,6,7），则F （A ,B ,C ）=∑m （ 0，2，5）。 24．VHDL 的基本描述语句包括 并行语句 和 顺序语句 。 25．VHDL 的并行语句在结构体中的执行是 并行 的，其执行方式与语句书写的顺序无关。 26．在VHDL 的各种并行语句之间，可以用 信号 来交换信息。 27．VHDL 的PROCESS （进程）语句是由 顺序语句 组成的，但其本身却是 并行语句 。 28．VHDL 顺序语句只能出现在 进程语句 内部，是按程序书写的顺序自上而下、一条一条地执行。 29．VHDL 的数据对象包括 常数 、 变量 和 信号 ，它们是用来存放各种类型数据
数字逻辑试卷及答案
数字逻辑试卷及答案 TTA standardization office【TTA 5AB- TTAK 08- TTA 2C】
《数字电子技术基础》期终考试试题（110分钟）一、填空题：（每空1分，共15分） =+的两种标准形式分别为（）、 1．逻辑函数Y A B C （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量为5v。若只有最低位为高电平，则输出电压为 （）v；当输入为，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数 P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、 B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。（6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分） 表1： 地址输入数据输出 A3 A2 A1 A0 D3 D2 D1 D0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0
数字逻辑试题
本科试卷（十） 一、选择题（每小题2分，共30分） 1.下面逻辑式中，正确的是________。 A ． B. C. D. 2.逻辑函数F=A （A B ）的值是________。 A ． B B. A C .A B D. 3.与最小项表达式F(A,B,C)=m 0+m 2+m 5+m 7等价的逻辑函数为________。 A. F=A ⊙C B. C. D.F=∑(0,5) 4. 、 、 、 、 是五个开关，设它们闭合时为逻辑1，断开时为逻辑0，电灯 F=1时表示灯亮，F=0时表示灯灭。若在五个不同的地方控制同一个电灯的灭亮，逻辑函数F 的表达式是_______。 A ． B. C. D. ⊙⊙⊙⊙ 5.用低电平为输出有效的译码器实现组合逻辑电路时，还需要_______。 A ．与非门 B.或非门 C.与门 D.或门 6.逻辑函数,当变量的取值为______时,不出现冒险现象。 A ．B=C=1 B ．B=C=0 C ．A=1 ，C=0 D ．A=0，B=0 7.集成计数器的模值是固定的，但可以用_______来改变它们的模值。 A.复0和复9 B.置数法和复位法 C.改变初值法 D. 控制CP 脉冲 8.同步时序电路和异步时序电路比较，其差异在于后者_____。 A ．没有触发器 B ．没有统一的时钟脉冲控制 C ．没有稳定状态 D ．输出只与内部状态有关 9.有S1，S2两个状态，在相同输入条件下_____，可确定S1和S2不等价。 A ．输出相同 B ．输出不同 C ．状态相同 D ．状态不同 10.一个T 触发器，在T=1时，加上时钟脉冲，则触发器_____。 A ．保持原态 B ．置0 C ．置1 D ．翻转 11.下面说法错误的是_______。 A ．一个RAM 有三组信号线，地址线，数据线，读/写命令线。 B ．RAM 中地址线是双向的，它传送地址码，以便按地址码访问存储单元。 C ．RAM 中数据线是双向的。 D ．RAM 中读写命令线是单向的，它是控制线。 A B A B ⊕= 1A A +=0A A ?=1A A +=⊕⊕⊕A B C B A BC A F +=C A C A F +=1 a 2 a 3 a 4 a 5 a 12345 a a a a a 12345 a a a a a ++++12345 a a a a a ⊕⊕⊕⊕1a 2a 3a 4a 5a F A C AB BC =++
数字逻辑习题及答案.
数字逻辑习题及答案 一. 填空题 1．一个触发器有Q和Q两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就是将输出端置成 1 电平，复位就是将输出端置成 0 电平。 2．我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的与或表达式，也可表示为逻辑函数的或与表达式。 3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为计数器，当对周期性的规则脉冲计数时，称为定时器。 4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为 33H 。 5．在5V供电的数字系统里，所谓的高电平并不是一定是5V，而是有一个电压范围，我们把这个电压范围称为高电平噪声容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平噪声容限。 二. 选择题 1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b 结构，否则会产生数据冲突。 a. 集电极开路； b. 三态门； c. 灌电流； d. 拉电流2．TTL集成电路采用的是 b 控制，其功率损耗比较大；而MOS 集成电路采用的是 a 控制，其功率损耗比较小。 a. 电压； b.电流； c. 灌电流； d. 拉电流 3．欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，
欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。 a. 编码器； b. 译码器； c. 多路选择器； d. 数值比较器； e. 加法器； f. 触发器； ｇ. 计数器； h. 寄存器 4． 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何 上的相邻关系表示逻辑上的相邻。 a. 二进制码； b. 循环码； c. ASCII 码； d. 十进制码 5． 根据最小项与最大项的性质，任意两个不同的最小项之积为 0 ，任意两个不同的最大项之和为 1 。 a. 不确定； b. 0 ； c. 1 三. 简答题 1．分别写出（或画出）JK 、D 、T 和T ’四个触发器的特征方程、真 值表和状态转换图。 2．请分别完成下面逻辑函数的化简。 1). )DE C B A (*)E D )(C B A (F ++++++= 答：原式)DE C B A (*)]E D ()C B A ([+++++++= )DE )C B A ((*))DE )C B A ((++++++=)) C B A ()C B A ((DE DE )C B A ()C B A (+++++++++++= DE = 2). )EH D B A )(B A )(C A )(C B A (F +++++++= 答：原式的对偶式为： ) H E (ABD AB AC C AB 'F ++++= ))H E (BD B C C B (A ++++=)] H E (BD B B C [A ++++==A A )'A ()''F (===∴原式 3．请分别说明A/D 与D/A 转换器的作用，说明它们的主要技术指标， 并进一步说明在什么情况下必须在A/D 转换器前加采样·保持电路。 答：A/D 与D/A 转换器分别能够将模拟量转换成数字量与数字量转换 成模拟量，通过这样的转换电路，能够将模拟系统和数字系统联
数字逻辑电路期末考试试卷及答案
期末考试试题（答案） 一、选择题（每小题2分，共20分） 1．八进制（273）8中，它的第三位数2 的位权为___B___。 A．(128)10B．(64)10C．(256)10 D．(8)10 2. 已知逻辑表达式C B C A AB F+ + =，与它功能相等的函数表达式 _____B____。 A．AB F=B．C AB F+ = C．C A AB F+ =D．C B AB F+ = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。 A．与关系B．异或关系C．同或关系D．无法判断 5．连续异或1985个1的结果是____B_____。 A．0B．1 C．不确定D．逻辑概念错误 6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 A．D C B A F+ + + =B．D C B A F+ + + = C．D C B A F=D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 B A F & ? F B A &
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分） 11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。 12.N 个输入端的二进制译码器，共有___N2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。
数字逻辑_习题一_答案
〈习题一〉作业参考答案 1.4 如何判断一个7位二进制正整数A=a 1a 2 a 3 a 4 a 5 a 6 a 7是否是4的倍数。 答：只要a 6 a 7=00，A 即可被4整除。 1.10设[x]补=01101001，[y]补=10011101，求：1[]2x 补，1[]4x 补，1[ ]2y 补，1 []4 y 补，[]x -补，[]y -补。 答：（1）如[x]补=x 0x 1x 2…x n ，则1 []2 x 补= x 0x 0x 1x 2…x n-1. x n 。 所以，1[]2x 补=00110100.1，1[]4x 补=00011010.01，1 [ ]2 y 补=11001110.1，1 []4 y 补=11100111.01。 （2）如[x]补=x 0x 1x 2…x n ，[-x]补=012...1n x x x x +。 所以，[]x -补=10010111，[]y -补=01100011。 注意：公式（1）[x]补=x 0x 1x 2…x n ，则1 []2 x 补= x 0x 0x 1x 2…x n-1. x n （2）[x]补=x 0x 1x 2…x n ，[-x]补=012...1n x x x x + 一定要掌握。 1.11根据原码和补码的定义回答下列问题： （1）已知[x]补>[y]补，是否有x>y? （2）设-2n
(完整版)数字逻辑期末试卷(B卷)试题及答案
华东师范大学期末试卷(B) 2009 — 2010 学年第 一 学期 课程名称：___数字逻辑________ 学生姓名：___秦宽________________ 学 号：_2013041046__________________ 专 业：____软件工程_______ 年级/班级：13级软件工程 课程性质：公共必修、公共选修、专业必修、专业选修 一、填空题 (20分，每空2分) 1. （2010）D =（ ）B = （ ）H = （ ）8421BCD 答案：（111 1101 1010）B = （7DA ）H = （0010 0000 0001 0000）8421BCD 2. 仓库门上装了两把暗锁，A 、B 两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。这种逻辑关系为 。 答案：与逻辑 3. 逻辑函数式F=AB+AC 的对偶式为 ，最小项表达式为∑=m F ( )。 答案：))((C A B A F D ++= ∑=m F (5，6，7) 2.逻辑函数D AC CD A C AB D C ABD ABC F ''''''+++++=的最简与或式是 。 答案：'D A + 4. 从结构上看，时序逻辑电路的基本单元是 。 答案：触发器 5. JK 触发器特征方程为 。 答案：Q K JQ ''+ 6.A/D 转换的一般步骤为：取样，保持， ，编码。 答案：量化
二、选择题 (20分，每题2分) 1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。 A) 6 B) 7 C) 8 D) 51 答案：B 2. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。 A) 2 B) 4 C) 6 D) 7 答案：D 3. 为实现“线与”逻辑功能，应选用（ ）。 A) 与非门 B) 与门 C) 集电极开路（OC ）门 D) 三态门 答案：C 4. 图1所示逻辑电路为( )。 A) “与非”门 B) “与”门 C)“或”门 D) “或非”门 图1 答案：A 5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。 A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B 6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。 B C
数字逻辑试题及答案
期数字逻辑试题A 一、填空题（共15分，每空1分） 1、分别写出逻辑函数的五种表示方法（）、（）、（）、（）、（）。２、数字逻辑电路的两大种类分别是（）电路，（）电路。 ３、( )和( )是衡量A/D转换器D/A转换器性能优劣的主要指标。 ４、消除竞争冒险的4种方法分别是（）、（）、（）、（）。 ５、５５５定时器电路提供了一个复位电平为（）和置位电平为（）。 二、选择题（共10分，每题５分） １、将（１７5）10十进制数转换为二进制数下列选择结果中正确的是（）。 A、二进制数（１１０１０１１１）2 B、二进制数（１０１１００１１）2 C、二进制数（１００１１０１０）2 D、二进制数（１０１０１１1 1）2 ２、运用摩根定理变换Y=X Q Z 的表达式，下列选择中正确的是（）。 A、Y=( X + Q + Z ) B、Y=(X + Q +Z) C、Y=(X + Q + Z) D、Y=( X + Q + Z ) 三、综合题（共２０分，每题１０分） １、对如图电路分别写出E = 0 或E = 1 时，函数F 的逻辑表达式。 ２、用图形法化简函数为最简与或式 F(A,B,C,D)=∑M(0,1,2,3,6,8)+∑D(10,11,12,13,14,15) 四、组合逻辑电路分析、设计题（共２5分，1题１０分,2题15分） １、写出下图电路（电路由四个或非门组成）输出信号的逻辑表达式，并说明其功能。 F
２、用集成译码器74LS138实现下列组合逻辑函数 Z1=AB+AB+BC Z2=AB+BC+CA 3０分，每题15分） １、一个时序逻辑电路如下图所示（由两个D触发器组成），请画出其状态图。 CP ２、用JK触发器设计一个同步、上升沿触发的四进制计数器。状态图如下 /0 /0 /0 /1
2020秋西安电子科技大学《数字逻辑电路》大作业期末试题及答案
学习中心/函授站_ 姓名学号 西安电子科技大学网络与继续教育学院 2020 学年下学期 《数字逻辑电路》期末考试试题 （综合大作业） 题号一二三四总分 题分30 10 30 30 得分 考试说明： 1、大作业试题于2020 年10 月15 日公布： （1）毕业班学生于2020 年10 月15 日至2020 年11 月1 日在线上传大作业答卷； （2）非毕业班学生于2020 年10 月22 日至2020 年11 月8 日在线上传大作业答卷； （3）上传时一张图片对应一张A4 纸答题纸，要求拍照清晰、上传完整； 2、考试必须独立完成，如发现抄袭、雷同均按零分计； 3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写 完成，要求字迹工整、卷面干净。 一、单项选择题（每小题2 分，共40 分） 1、下列各数中与十进制数101 不相等的数是（ D ）。 A．（0100 0011 0100）余3BCD B．（141）8C．（1100101）2D．（66）16 2、八进制数（35）8的8421BCD 是（ B ）。 A．0011 1000B．0010 1001C．0011 0101D．0010 1100 3、为使与非门输出为1 则输入（ A ）。 A．只要有0 即可B．必须全为0C．必须全为1D．只要有1 即可 4、函数F AC BC AB与其相等的表达式是（ B ）。 A．BC B．C+AB C．AC AB D．AB
5、使函数F AB AC BC 等于 0 的输入 ABC 的组合是（ C ）。 A ．ABC=111 B ．ABC=110 C ．ABC=100 D ．ABC=011 6、四变量的最小项ABCD 的逻辑相邻项是（ A ）。 A ．ABCD B ．ABCD C ．ABC D D ．ABCD 7、函数F ABC B .C (A D )BC 的对偶式是（ C ）。 A ． G (A B C )(B C )(AD B C ) B ．G A B C (B C )AD B C C ．G A B C (B C )(A D B C ) D ．G A B C (B C )A D B C 8、F A B C ADE BDE ABC 的最简式为（ A ）。 A ．1 B ．ABC DE C ．ABC D ．A+BDE+CDE 9、 函数F AC BC AB 的最简与非式为（ D ）。 10、 函数F A B C A .B .D AC ACD AB .D 的最简与或式为 （ D ）。 A ．F BC AD B ．F B C AD C ．F AB AC BD D ．F AB AC BD 11、 函数F (ABCD ) (0,1,3,4,5,7,12)，约束条件为BCD ABD 0 ，其 最简与或非式是（ C ）。 A ．F A .C AD BD B ．F CD AB AD A ． B ． C ． D ． B A B A C B C B B A . C A B A . . A B C A
数字逻辑试题2
一、选择：（每题3分，共计30分） 1、表示任意两位无符号十进制数需要 二进制数。 A ．6 B ．7 C ．8 D ．9 2、标准或-与式是由 c 构成的逻辑表达式。 A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 3、从JK 触发器是 a 。 A. 在CP 的上升沿触发 B. 在CP 的下降沿触发 C. 在CP = 1的稳态下触发 D. 与CP 无关 4、R 、S 是RS 触发器的输入端，则约束条件为 a 。 A. RS = 0 B. R + S = 0 C. RS = 1 D. R + S = 1 5、触发器的现态为0，在CP 作用后仍然保持0状态，那么激励函 数的值应该是 b 。 A. J = 1, K = 1 B. J = 0, K = 0 C. J = 0, K = d D. J = 1, K = d 6、同步计数器是指 b 的计数器。 A. 由同类型触发器 B. 各触发器的时钟端连接在一起，统一由时钟控制 C. 可以用前一级触发器的输出作为后一级触发器的时钟 D. 可以用后一级触发器的输出作为前一级触发器的时钟 7、下列触发器中，不能实现1n Q = n Q 的是 c 。 A. JK 触发器 B. D 触发器 C. T 触发器 D. RS 触发器 8、4位二进制加法计数器正常工作时，从0000开始计数，经过1000个输入计数脉冲之后，计数器的状态应该是 。 A. 1000 B. 0100 C. 0010 D. 0001 9、可以用来实现并/串和串/并转换的器件是 。 A. 计数器 B. 移位寄存器 C. 存储器 D. 序列信号检测器 10、设计一个四位二进制码的奇偶位发生器（假定采用偶检验码）， 需要 b