三路竞赛抢答器电路的设计

校内毕业综合实训项目报告

项目名称：三路竞赛抢答器电路的设计

班级：机电1205

姓名：李逍遥

学号：1010212520

指导教师：李满亮

机电工程系

二〇一四年十一月-二〇一五年六月

课程设计任务书

题目三路竞赛抢答器电路的设计专业机电一体化

学号 1010212520 姓名李逍遥

主要内容、技术要求等：

一、主要内容

1．阅读相关科技文献。

2．学习protel软件的使用。

3．学会整理和总结设计文档报告。

4．学习如何查找器件手册及相关参数。

二、技术要求

?要求电路实现抢答原理，即如果有一人比其余两人先按键，则此人获得回答权。要求说明抢答器的最小反应时间。

?要求电路设置一个按键，此按键能够起到复位的作用。

?要求电路能够通过声光的形式表明由谁获得回答权。

三、完成期限： 2015年 05 月 26 日

目录

1、概述........................................................................... 32、设计基本思路 (3)

3、内容摘要 (3)

4、总体设计及框图 (4)

5、单元电路设计及元器件选择 (5)

6、设计过程中的问题和解决办法 (9)

7、设计成品的优点与不足 (10)

8、心得体会 (10)

9、参考文献 (10)

三路竞赛抢答器电路的设计

一、概述

实现抢答原理，即有一人比其余两人先按键，则此人获得回答权。此抢答器有最小反应时间，并设有一个起复位作用的按键。由于主持人要看到谁获得抢答

权，因此此电路还能够通过声光的形式表明由谁获得回答权。

关键词抢答器可调精确度快速反应能力设计原理器件选择原理图

二、设计基本思路

抢答器具有锁存、定时、显示和报警功能。即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED数码管把选手的所剩抢答时间显示出来。而在选手按键抢答以及抢答时间倒计时到时的时候都有报警以提醒主持人和选手。抢答时间设定9秒，报警响声持续1秒。接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。

三、内容摘要：

（一）设计任务

设计一台可供3名选手参加比赛的智力竞赛抢答器。用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。

（二）设计要求

1.3名选手编号为：1，2，3，。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3。

2.给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。

3.抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。

4.抢答器具有定时（10秒）抢答的功能。当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续1秒。参赛选手在设定时间（10秒）内抢答有效，抢答成功，扬声器

响，音响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。

5.如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续1秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。

6.可用石英晶体振荡器或者555定时器产生频率为1Hz的脉冲信号，作为定时计数器的CP信号。

四、总体设计及框图

图1总框图

抢答器系统原理框图如上所示。当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行倒记时，并通过译码器在显示器中显示。报警电路给出声音提示。当选手首先按某一开关键时，可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状态。最后在显示电路中显示出所按键选手的号码。若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。

五、单元电路设计及元器件选择

（一）抢答电路

电路如图2所示。该电路完成两个功能：一是分辨出选手按键的先后，并锁定74LS175的功能真值表即优先抢答者的编号，同时译码显示电路显示选手编号；二是要使其他选手随后的按键操作无效。

图2 抢答电路

（二）定时电路

节目主持人通过按复位键来进行抢答倒计时。如图3。定时9秒，把74LS192 对应的9，10，1，15四个端子预置为“1001”。计数器的时钟脉冲由秒脉冲

电路555提供。当复位开关按下时，给74ls192一个低电平，从而开始倒计时，每来一个脉冲信号进行减计数一次。当有选手抢答或借位信号时，就使得

74ls192的输入脉冲变成低电平，从而实现倒计时的停止。再按复位键时，再一次倒计时。

图3定时电路

（三）报警电路

由74ls121和蜂鸣器构成的报警电路，但仿真中没有74ls121，因此用功能相同的MONOSTABLE VIRTUAL（后文简称A1）来代替仿真，如图4所示。其中A1的脉冲输入端是由复位信号和Q非的与信号和借位信号与在一起来提供的。当其中一个信号为低电平时，使得A1得到一个下降沿脉冲，从而使A1的Q端输出一个宽度为一秒的高电平，那么蜂鸣器就会响一秒。反之，电路停振，蜂鸣器不响。

图四报警电路

（四）时序控制电路

时序控制电路是抢答器设计的关键，它要完成以下三项功能：

1）主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。

图五抢答器与定时时许控制电路

2）当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。3）当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。

根据上面的功能要求，设计的时序控制电路如图5所示。

图5中，U2与门74ls21作为抢答的控制信号；U12与门74ls11和U13与门74ls21的作用是控制时钟信号CP的放行与禁止；U11与门74ls11的作用是控制74LS175的输人脉端，U10的作用是控制74ls121的输入脉冲端。工作原理是：主持人控制开关从“清除”位置拨到“开始”位置时，74LS175的输出 Q！=1，U2输出为1，借位信号为1，则U12输出为1，使U13输出为1，则时钟信号CP 能够加到74LS192的时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则“定时到信号”为1，U11和U13的输出为1，使 74LS175和74ls192处于正常工作状态，从而实现功能（1）的要求。当选手在定时时间内按动抢答键时，Q！＝0，U2输出为0，封锁 CP信号，则U12输出为0，使U13输出为0，

图6 总电路图

六、设计过程中的问题和解决办法

（一）在设计方案时，遇到了信号不能锁存的问题。经过查找资料，了解如何通过D触发器的输出信号来反馈回D触发器的脉冲端来进行锁存。

（二）在仿真时遇到了555不能仿真和没仿真元件74ls121的问题。通过翻阅书本了解555如何准确使用和上网搜索74ls121的代替元件来解决。

（三）当焊完电路调试时，数码管没显示。于是对照电路图来逐一检查，发现有些管脚没接上。例如数码管的接地端没接地、74ls192的CLR脚没接地等等。

七、设计成品的优点与不足

优点：元器件较少，功能满足要求

不足：（1）在设计时，用了D触发器来进行抢答信号的筛选和锁存，在同时按下S0和S1时（其同时按下的几率较小，其可精确到微秒甚至纳秒级，但情况还是会存在的）会显示“3”，而按S2时也会显示“3”，所以显示“3”的几率大一点，但几率很小。改良：可改用编码器和锁存器来代替D触发器。

（2）电路跳线较多，使得电路板外观不好。改良：焊线路前应细心考虑元件的排布和线路的连接。

八、心得体会

这一课程设计使我们将课堂上的理论知识有了进步的了解，并增强了对数字电子技术这门课程的兴趣。了解了更多电子元件的工作原理，如：74LS121、74LS48、74ls192等。但同时也暴露出我在知识上掌握不足等缺点。其次在此次设计过程中由于我们频繁的使用一电子设计软件如：protel等，因此使我熟悉了软件的

使用，同时在电脑的电子设计和绘图操作上有了进一步提高。加上在设计过程中遇到了一些问题，使得我得查找相关资料，从而增长知识的同时增强解决问题和动手的能力，锻炼我做事细心、用心、耐心的能耐。这一课程设计，使我向更高的精神和知识层次迈向一大步。所以在以后的学习生活中，我会努力学习，培养自己独立思考的能力，积极参加多种设计活动，培养自己的综合能力，从而使得自己成为一个有综合能力的人才而更加适应社会。

参考文献

1、《电气控制与PLC》案例教程，胡汉文、张鑫主编

2、谢克明、夏路易、可编程控制器原理与程序设计 [M] .北京：电子工业出社，2005.1-20.

3、郑成、现代可编程序控制器原理及应用[M]、北京：科学出版社，1999.

三路抢答器设计

数字电路课程设计 一、设计任务和要求： 1. 抢答器同时供3名选手抢答，分别用3个按钮D1、D2、D3表示。 2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数 码管上显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人 将系统清除为止。 4. 抢答器具有定时抢答功能，且一次抢答的时间为8秒。当主持人启动"开始"键后， 定时器进行计时（0-7）。 5.主持人没有闭合开关之前，有人抢答，数码管显示对应的选手编号，且红灯亮，当 所有选手闭合自己对应的开关时，编号数码管清为0。 6. 参赛选手在设定的时间内进行抢答，抢答有效，计数器停止工作，显示器上显示 选手的编号和抢答的时间,绿灯亮，并保持到主持人将系统清除为止。 7. 如果定时时间已到，无人抢答，本次抢答无效，定时显示器上显示8,且黄灯亮以 示警告时间已到,若有人抢答，显示抢答人组号并锁存,直到主持人将系统清零， 即黄灯灭，两个数码管显示都为0。

二、 实验框图： 1、设计方案 ： 抢答器具有锁存、定时、显示功能。抢答之前，两个数码管显示为0，即主持人没有按下开始按钮之前，有人抢答，亮红灯给以警告，数码管显示对应的选手编号，当选手闭合自己的开关时，对应数码管显示为0；当主持人按下开始按钮后，进行抢答，若有人抢答，锁存器锁存选手号和抢答时的时间，同时亮绿灯，直到主持人清零，系统才能再次正常工作；如果时间已到，没有人回答，黄灯亮，即在8秒的时刻，如果有选手抢答，锁存器锁存选手号，数码管并将选手号显示出来，直到主持人清零。 2、系统框图 ： 当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行计时，并通过译码器在数码管中显示。当某选手按开关键时，通过控制电路控制锁存器的使能端，并在锁存器中锁存，在输出端产生相应的开关电平信息，然后在译码器中译码，将编码器输出的8421BCD 转换为数码管需要的逻辑状态。最后在显示电路中显示出所按键选手的号码。 161全加器 抢答按钮 75锁存器 48译码器 显示译码 555秒脉冲产生器器 48译码器 显示译码 控制电路 主持人开关 报警灯

八路抢答器设计(附源程序)

烟台大学单片机课程设计说明书课题：八路抢答器 学生姓名： 学号： 院系：机电汽车工程学院 专业：机械设计制造及其自动化 指导老师： 同组成员： 组长： 2012 年06 月07 日 目录

1 概述 (2) 2设计任务 (2) 3 系统总体方案 (3) 4 硬件设计 (4) 控制系统所需硬件 (4) 硬件原理介绍 (4) 5 软件设计 (7) 软件总体设计 (7) 程序流程图 (8) 6 Proteus软件仿真 (12) Keil软件 (12) 在Proteus软件 (12) 7小结 (14) 8心得体会 (15) 附1：源程序代码 (16) 附2：参考文献 (24) 1 .概述

8路智能抢答器的设计 现如今，各种智力知识竞赛已经成为人们的一种娱乐形式，人们在答题的过程中不仅可以享受到乐趣，还可以学到一些科学知识和生活常识。然而在抢答过程中，单靠视觉是很难判断出哪组最先完成抢答操作。为了辨别哪一组或哪一位选手获得答题权，必须要设计一个智能抢答控制系统——智能抢答器。 抢答器作为一种电子产品，已被人们所熟知并广泛应用于各种智力知识竞赛场合。抢答器在竞赛中有很大用处，通过抢答器的指示灯显示，数码管显示和警示蜂鸣等手段，能准确，公正，直观地判断出第1抢答者并协助比赛的顺利进行。但是，目前使用的抢答器大多数都采用了逻辑电路进行设计，分立元件较多，造成抢答器的成本较高。此外一般抢答器由模拟电路，数字电路或二者结合组成，其智能化程度低，故障率高，显示简单。现代电子技术的发展要求电子电路朝数字化，集成化方向发展，因此设计出全集成电路的多路抢答器是现代电子技术发展的要求。 2 .设计任务 本设计要求学生结合现有的实际条件，以单片机为控制核心，设计一个8路智能抢答器。要求实现的功能如下： 1) 抢答器可同时供8名选手或8个代表队比赛，分别用8个按键S1～S8进行抢答。 2) 主持人可以通过智能抢答器的按键设定每道题的抢答时间和回答时间。 3) 具有清零和非法抢答控制功能，并由主持人操纵，避免选手在主持人说“开始”前提前抢答，违反规则。 4) 当主持人启动“开始抢答键”后，定时器进行减计时，在10s内无人抢答表示所有参赛选手或参赛队对本题弃权，抢答时间耗尽后禁止抢答。 5) 倒计时5s时，如果仍无人抢答，则系统每1s报警一次，用以提示参赛选手。 6) 抢答器具有锁存与显示功能。即选手按下按键，锁存相应选手的参赛号码，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，其他按键者将不能响应，以便公平地选择第一个抢答者。 7) 参赛选手在设定的时间内进行抢答，抢答有效，显示器上显示选手的编号同时进入回答问题的30s倒计时。 8) 倒计时期间，如果主持人想终止倒计时，可以按下“停止”按键，系统

数电智力竞赛抢答器课程设计完全版

电子技术 课程设计 成绩评定表 设计课题：智力竞赛抢答器 学院名称：电气工程学院 专业班级：电气1503 学生：段帅朋 学号： 201523010310 指导教师： 设计地点：31-220 设计时间： 2017.6.26-2017.7.2

电子技术课程设计任务书

目录 1.绪论 (3) 1.1设计目的 (3) 1.2 设计要求 (3) 2.方案设计 (3) 2.1系统工作流程图 (3) 2.2 元器件清单 (4) 2.3主要元器件选择与分析 (5) 2.3.1 轻触开关 (5) 2.3.2 74LS192计数芯片 (5) 2.3.3共阴极数码管以及其驱动芯片74LS48 (6) 2.3.4 74LS175四路D触发器 (7) 2.3.5 555定时器 (8) 2.3.6 集成门电路 (8) 2.3.7 无源蜂鸣器 (8) 3.原理分析 (9) 3.1 抢答必答模式选择及其指示电路 (9) 3.2 抢答电路 (9) 3.3 脉冲产生电路 (10) 3.4单稳态定时电路 (11) 3.5 定时电路 (12) 3.6 音响电路 (13) 3.7整机电路分析 (13) 3.8加减分数电路 (14) 4.设计总结 (15)

1.绪论 1.1设计目的 1、注重培养学生正确的设计思想，掌握课程设计的主要容、步骤和方法。 2、巩固加深对电子技术基础知识的理解，培养学生发现问题、独立分析问题、解决问题，提高综合运用所学知识的能力。 3、通过查找资料、选方案、设计电路、写报告等环节的训练，熟悉设计的过程、步骤。为以后从事电子电路设计、研制电子产品打下基础。 4、了解电子线路设计的工程，学会书写设计说明书。 5、培养学生严肃、认真的科学态度和工作作风。 6、在课余实践，有效地激发学生对电子设计的兴趣，丰富课外生活。 7、培养学生自主学习能力，扩展知识面。 8、提高动手能力的同时对常用的集成芯片有一定的了解，在电路设计方面有感性的认识。 9、另外还要掌握电路原理和分析电路设计流程，每个电路的设计都要有完整的设计流程。这样才能在分析电路有良好的思路，便于找出错的原因。 1.2 设计要求 用TTL或CMOS集成电路设计智力竞赛抢答器逻辑控制电路，具体要求如下： 1. 抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。 2. 判别选组电路。能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有光、声显示和呜叫指示。 3. 计数、显示电路。每组有三位十进制计分显示电路，能进行加/减计分。 4. 定时及音响。必答时，启动定时灯亮，以示开始，当时间到要发出单音调“嘟”声，并熄灭指示灯。抢答时，当抢答开始后，指示灯应闪亮。当有某组抢答时，指示灯灭，最先抢答一组的灯亮，并发出音响。也可以驱动组别数字显示（用数码管显示）。 2.方案设计 2.1系统工作流程图 系统流程图如2.1所示，控制电路是核心组成部分，它控制抢答电路、音响电路、指示灯电路以及定时电路。主要由门电路与门、与非门、或门等实现控制逻辑。主持人和参赛选手都是通过按钮输入控制信号到控制电路，通过控制电路的逻辑实现对各个模块的控制。1K脉冲主要用于触发器时钟，秒脉冲主要用于计时器。

简易三路抢答器课程设计报告书

目录 简要............................................ . (2) 1绪论 (3) 2总体方案设计 (4) 3电路图 (5) 3.1四D触发器74LS175 (6) 3.2与非门74LS20(逻辑器件) (7) 3.3与非门74LS00(集成PLC) (8) 3.4或非门74LS54(逻辑器件) (9) 3.5双上升沿D触发器74LS74 (12) 3.6多谐振荡器 (13) 3.7由74LS74构成的四分频电路 (14) 4 主要器件及重要元件的功能介绍．．．．．．．．．．．．１５ 4.1 D触发器．．．．．．．．．．．．．．．．．．．．．．．．．．．．．１６

4.2与非门．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．１７4.3或非门．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．１８4.４电阻．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．１９4.５电容．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4.5发光二极管．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4.6 开关．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4.７三极管．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．4.８蜂鸣器．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 5总电路原理图．．．．．．．．．．．．．．．．．．．．．．．．．．． 6 心得与体会．．．．．．．．．．．．．．．．．．．．．．．．．．．．．７．参考资料．．．．．．．．．．．．．．．．．．．．．．．．．．．．８．附录计算及其补充知识．．．．．．．．．．．．．．

16路抢答器

《AVR单片机嵌入式系统原理与应用实践》课程设计题目：基于单片机的16路抢答器 系部：信息科学与技术部 班级：10通信3 班、 学生姓名：王雪 学号：201015440316 指导教师：刘佳宇老师

同组：苏晓丹201015440317日期：二零一二年十二月 目录 第1节引言 1.1抢答器的概述 1.2设计任务与要求 1.3系统主要功能 第2节系统主要硬件电路设计 2.1 单片机控制系统原理图 2.2 单片机主机系统电路 2.2.1复位电路的设计

2.2.2显示电路的设计 2.2.3 键盘扫描电路的设计 2.3 系统复位 第3节系统软件设计 3.1程序流程图 3.2系统程序 第4节实验现象 第5节总结 参考文献 基于单片机的16路抢答器 第1节引言 面临着信息时代，我们电子信息系的设计当然和当今社会发展需求有关。在电路调试中出现的问题及解决的方法，能够实现抢答器功能的方式

有多种，可以采用前期的模拟电路、数字电路或模拟与数字电路相结合的方式。近年来随着科技的飞速发展．单片机的应用正在不断地走向深入，同时带动传统控制检测日新月异更新。在电子科学技术高速发展的今天，高科技产品越来越多的应用在我们的日常生活中，每时每秒我们都能感受到产品的更新换代产品乃至技术革新的日新月异都让人对以相信。像日常我们工作所用到的电脑、手机等等，这些高科技产品给我们带来了极大的方便，但这要归功于科学技术的高速发展。 1.1抢答器的概述 在各种竞赛中，经常有抢答内容，因此需要用到抢答器。本文介绍的16路抢答器设计新颖具有电路结构简单、成本较低、操作方便灵敏可靠等优点，经使用效果良好，具有较高的推广价值，适用于工厂、学校和电视台等单位常举办各种智力竞赛，为竞赛的公平公正提供有利的保证。 1.2 设计任务与要求 任务：设计一款基于AVR的16路抢答器 1.基本要求 （1）16名选手或16个代表队比赛，分别用16个按钮K1-K16表示。 （2）一个系统清除和抢答控制开关，该开关由主持人控制。

三路抢答器课程设计

设计题目 三路抢答器的PLC控制 1 主要内容 该抢答器作为智力竞赛的品判装置，根据应答者抢答情况自动设定答题时间，并根据答题情况用灯光、声音显示其答题正确、错误及违规，在主持人的操作下，对答题者所显示的分数值进行加分、减分或违规扣分。 2 具体要求 1.主持人提出问题按下启动按钮（开始抢答）后，若10s内无人抢答，则有声音提示，说明该题无人抢答，自动作废。 2.主持人提出问题在未按下启动按钮（开始抢答）之前抢答，则违规，抢答器报出违规信号，并作减分处理。 3.主持人提出问题按下启动按钮（开始抢答）后，第一个按下按钮的信号有效，后按下的按钮信号无效。 4.主持人按下计时按钮，开始计时。答题时间为1min，答题过程中有灯光提示时间，时间到并有声音指示。 5.抢答器有数码显示器显示各答题者的分数，由主持人控制，答对者加10分，答错者减10分，违规者扣5分，减分计算中若出现负分作0分处理。 6.答题完毕按下复位按钮，恢复抢答器原始状态，为下一轮抢答做好准备。 答题过程中灯光、音响的安排及注意事项见课程设计指导书。 在上述具体的要求下，完成硬件电路的制作和接线，PLC控制程序的设计及联机调试，直至满足要求。 3 进度安排

1.理解课程设计内容及设计要求，查阅资料（第一周的星期一）。 2. PLC外围硬件电路的制作和接线，构思设计方案（第一周的星期二至星期三）。 3. PLC控制程序设计、程序调试及系统的总体调试，撰写课程设计报告（第一周的星期四至第二周星期四）。 4. 课程设计答辩、批改设计报告，登载成绩（第二周星期五）。 4 完成后应上交的材料 PLC外围硬件连接电路、程序清单及课程设计总结报告。 6 总评成绩 指导教师签名日期年月日系主任审核日期年月日 目录 绪论 (3) 第一章系统设计内容及要求 (1) 第二章硬件设计 (3) 2.1硬件选取 (3) 2.1.1 三菱PLC可编程控制器 (3) 2.1.2 按钮板块 (3)

数字逻辑课程设计十路抢答器

数字逻辑系统 课程设计 项目：十路智力竞赛抢答器 班级： 09电子A班 姓名：刘金梁 学号： 0915211039 题目及要求： 题目4多路智力竞赛抢答器 一、任务 设计一个多路智力竞赛抢答器。 二、设计要求 1、基本要求 <1）设计一个4路<1～4）智力竞赛抢答器，主持人可控制系统的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。<2）抢答选手确定后给出一声音响的提示和选手编号的显示，抢答选手的编号显示保持到系统被清零为止。 2、发挥部分 <1）扩展为10路<1～10）智力竞赛抢答器。 <2）设计抢答最长时间<30秒）限制和倒计时显示。 1)根据题目要求设计系统总框图及总原理图如下：

下面分模块对各个部分进行方案选取和论证： 1.抢答按钮 抢答顾名思义就是要求快速，方便，故选用微动开关，而不选用别扭的拨动开关。 2.译码电路及数码显示 译码电路主要有两种，一种是用芯片进行译码，比如74ls148(8-3译码器>,可用两片组合成16-4译码器，选取其中10路。下图为四路采用148进行译码的范例 另一种是利用加二极管防止反向然后直接连接到4511等七段显示译码器如下图

个人认为第二种方法更简单、便捷，故采取第二种。 3.锁存器 锁存器采用74ls74 Ｄ触发器，经过４个或门处理 当有按键按下去的时候置高，从而 D 触发器5 端输出为高电平反馈到 4511 的 5 端<使能端），从而实现锁定功能。 4.报警电路

因为要求抢答报警时只能响一声，故用555另配合电阻、电容可形成大约1秒 单稳触发器，因为 低脉冲的时候触发 而按键按下置高， 故需加一反向器， 用或非74ls02也可。 T=RC*ln3=1.1RC，故电阻取10u电阻取100k。 5.减数及译码电路 要产生1hz的秒脉冲，同样选用555定时器，接法如下电路， 故选用电容100u，则计算出=14.3k，选用 R1=4.3K,R2=5K。减计数芯片选用十进制74ls192,接法如下，把秒脉冲输入到底下那片的4脚，计数十次后在13脚会产生一个脉冲，输入到上面那片，而上面那片从3减到0后13脚也产生一个负脉冲输入74ls74的清零端，并使74的输出负端接到计数器的置数端使之一直置数，认为倒计时结束，显示部分仍用4511译码显示 6.主持人开关

8路抢答器的设计报告(数字电路课程设计)资料

《数字电子技术》课程设计报告 8路智力抢答器 设计与制作 设计要求： 1、可同时供8名选手或8个代表队参加比赛； 2、主持人控制系统的清零（编号显示数码管灭灯）和抢答 的开始； 3、抢答器具有数据锁存和显示的功能； 4、抢答器具有定时抢答的功能，且一次抢答的时间可以由 主持人设定； 5、具有报警功能。 成绩：评阅人： XX科技学院理学院

8路智力抢答器 设计与制作 8路智力抢答器是一种用数字电路技术实现由主持人控制、定时抢答、报警功能的装置。他是在规定的时间内进行抢答。一旦有人抢答，显示器上会同时显示抢答时间和抢答选手号码。当超出规定时间时，即使抢答，不会显示选手号码。 8路智力抢答器包括组合逻辑电路和时序电路。通过此次设计与制作，进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于8路智力抢答器包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 一、设计要求 （一）设计指标 1、计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、 2、 3、 4、 5、 6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0——S7。 2、给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。 3、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管行显示出选手的编号，

同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 4、抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30s）。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出短暂的声响。 5、参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 6、如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。 （二）设计要求 1、画出电路原理图（或仿真电路图）； 2、元器件及参数选择； 3、电路仿真与调试； （三）制作要求自行装配和调试，并能发现问题和解决问题。 （四）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 二、原理框图 抢答器系统原理框图如下所示。它由主体电路和扩展电路两部分组成，主体电路完成基本抢答后，选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答，扩展电路完成定时

数字逻辑三路抢答器课程设计报告

数字逻辑三路抢答器课程设计 报告 《三路抢答器设计》报告 （2009/2010学年第一学期） 设计题目学生姓 名：— 学生班级：— 学生学号：_ 指导教师：

2008年12月12日 目录 ?、设计题目 (4) ［、设计目的 (4) 三、设计要求 (4) 四、设计内容 (5) 五、总体功能框图 (5)

六、单元电路图 (6) 6.1 四D触发器74LS175 (7) 6.2 3输入端3与非门74LS10 ............... 6.3 2输入端4与门74LS08 .................. 6.4 555脉冲发生器 (9) 6.5七段数码显示器L对应的译码表?… 七、总电路图 (11) 八、仿真测试截图 (12) 九、心得体会 (15) 参考文献................... 15.8 8 (10)

一、设计题目 三路抢答器设计 二、设计目的 数字系统课程设计是一门独立课程、有独立学分的实践性教学环节，同“数字逻辑与数字系统”理论讲授课程有密不可分的关系，起着相辅相成的作用，也是在“数字逻辑与数字系统”课的基础上，进一步深化的实践环节。其主要目的是通过指导学生循序渐进地独立完成数字电路的设计任务，加深学生对理论知识的理解，提高学生的动手能力，独立分析、解决问题能力，协调能力和创造性思维能力。提高学生在数字电路应用方面的实践技能，树立严谨的科学作风，培养学生综合运用理论知识解决实际问题的能力，学生通过电路的设计、安装、调试、整理资料等环节，初步掌握工程设计方法和组织实践的基本技能，逐步熟悉开展科学实践的程序和方法，本课程设计培养、启发学生的创造性思维，进一步理解数字系统的概念，掌握小型数字系统的设计方法，掌握小型数字系统的组装和调试技术，掌握查阅有关资料的技能。基本任务是设计一个小型数字电子系统。 课程设计目的是一方面使我们能够进一步理解课程内容，基本掌握数字系统设计和 调试的方法，增加集成电路应用知识，培养我们的实际动手能力以及分析、解决问题的能力。另一方面也可使我们更好地巩固和加深对基础知识的理解，学会设计中小型数字 系统的方法，独立完成调试过程，增强我们理论联系实际的能力，提高电路分析和设计能力。通过实践引导我们在理论指导下有所创新，为专业课的学习和日后工程实践奠定基础。通过设计，一方面可以加深我们的理论知识，另一方面也可以提高我们考虑问题的全面性，将理论知识上升到一个实践的阶段。 三、设计要求 设计一个可容纳1、2、3,三组参赛者的竞赛抢答器，每组设置一个抢答按钮开关 供参加竞赛者使用。电路应具有第一抢答信号的鉴别和锁存功能。在主持人清零发出抢

课程设计三路抢答器

三人抢答计时器 一、摘要 智力竞赛抢答计时器是一名公正的裁判员，它的任务是从若干名参赛者中确定出最先的抢答者，并要求参赛者在规定的时间里回答完问题。 二、设计要求 1.设计一个三人参加的智力竞赛抢答计时器。 2.当有某一参赛者首先按下抢答开关时，相应显示灯亮并伴有声响。此时，抢答器不再接收其他输入的信号。 3.电路具有回答问题时间控制功能。要求回答问题的时间小于等于100秒（显示0～99），时间显示采用倒计时方式。当达到限定时间时，发出声响以示警告。 三、给定条件及元器件 1.要求电路主要选用中规模CMOS集成电路CC 4000 系列。 2.电源电压为5 ~ 10 V 。 3.本设计要求在数字电路实验箱上完成。 四、设计内容 1.电路各部分的组成和工作原理。 2.元件器的选取及其电路图和功能。 3.电路各部分的调试方法。 4.在整机电路的设计调试过程中，遇到什么问，其原因及解决的办法。 五、电路组成和工作原理

图（一） 根据上面所说的功能要求，智力竞赛抢答计时系统的组成框如图（一）所示。 它主要由六部分组成； 1、抢答器——是三人抢答计时器的核心。当参赛者的任意一位首先按下抢答开关时，抢答器即刻接受该信号，指使相应发光二级管亮（或音响电路发出声音），与此同时，封锁住其他参赛者的输入信号。 2、抢答控制电路——由三个开关组成。三名参赛者各控制一个，拨动开关使相应控制端的信号为高电平或低电平。 3、清零装置——供比赛开始前裁判员使用。它能保证比赛前触发器统一清零，避免电路的误动作和抢答过程的不公平。 4、显示声响电路——比赛开始，当某一参赛者按下抢答器开关时，触发器接受该信号，在封锁其他开关信号的同时，使该路的发光二极管发出亮光和蜂鸣器发出声响，以引起人们的注意。 5、计时显示声响电路——是对抢答者回答问题时间进行控制的电路。若规定回答问题时间小于等于100秒（显示为0—99），那么显示装置应该是一个二位数字显示的计数系统。 6、振荡电路——它应该提供给抢答器，计时系统和声响电路工作的控制脉冲。

三路抢答器的设计与仿真

《基础强化训练》报告书 题目：三路抢答器 专业班级：电子0903 学生姓名： 指导教师： 武汉理工大学信息工程学院 2011 年7 月8 日

基础强化训练任务书 学生姓名：专业班级： 指导教师：工作单位：武汉理工大学 题目：三路抢答器的PCB板设计 一、训练目的 主要目的就是对学生进行基础课程、基本技能、基本动手能力的强化训练，提高学生的基础理论知识、基本动手能力，提高人才培养的基本素质。 二、训练内容和要求 1、基础课程和基本技能强化训练 (1)设计一个三路抢答器电路； (2)对所设计电路的基本原理进行分析； 2、文献检索与利用、论文撰写规范强化训练 要求学生掌握基本的文献检索方法，科学查找和利用文献资料，同时要求学生获得正确地撰写论文的基本能力，其中包括基本格式、基本排版技巧和文献参考资料的写法、公式编排、图表规范制作、中英文摘要的写法等训练。 3、基本动手能力和知识应用能力强化训练 (1)学习PROTEL软件； (2)绘制电路的原理图和PCB版图，要求图纸绘制清晰、布线合理、符合绘图规范； 4、查阅至少5篇参考文献，按《武汉理工大学课程设计工作规范》要求撰写基础强化训练报告书，全文用A4纸打印。 三、初始条件 计算机；Microsoft Office Word 软件；PROTEL软件 四、时间安排 1、2011年7 月11日集中，作基础强化训练具体实施计划与报告格式要求的说明； 学生查阅相关资料，学习电路的工作原理。 2、2011 年7 月11 日，电路设计与分析。 3、2011 年7 月12日至2011 年7 月14日，相关电路原理图和PCB版图的绘制。 4、2011年7 月15日上交基础强化训练成果及报告，进行答辩。 指导教师签名：年月日系主任（或责任教师）签名：年月日

四路智力竞赛抢答器设计

吉林建筑大学 电气与电子信息工程学院 数字电子技术课程设计报告 设计题目：四路竞赛抢答电路 专业班级：信工131班 学生姓名： 学号： 指导老师： 设计时间： 教师评语： 成绩：评阅老师日期

前言 关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。可见抢答器在现实生活中确实很实用，运用前景非抢答器的设计与制作智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短时间内，使人们增加一些科学知识和生活常识。常广泛。 在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。如果在抢答中，只靠人的视觉是很难判断出哪组先答题。这次设计就是用几个触发器以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。

目录 前言 (4) 一 . 课程设计目的 (5) 二 . 课程设计题目与内容 (5) 三 . 系统设计方案 (7) 四 . 电路工作原理 (8) 五 . 单元电路设计参数计算及元器件选择 (11) 六 . 完整电路图 (16) 七 .需要的元器件清单： (17) 八 . 总结与体会 (18) 九 . 参考文献 (20)

一、课程设计目的： 数字电子技术课程设计是数字电子技术课程的实践性教学环节，是对学生学习数字电子技术的综合性训练，这种训练是通过学生独立进行某一课题的设计、安装和调试来完成的，训练学生综合运用学过的数字电子技术的基本知识，独立设计比较复杂的数字电路的能力。 通过数字电路课程设计使学生做到： 1、综合运用电子设计课程中所学到的理论知识，独立完成一个设计课题。 2、通过查阅手册和文献资料，培养学生独立分析和解决实际问题的能力。 3、了解常用电子器件的类型和特性，并掌握合理选用的原则。 4、学会电子电路的安装与调试技能，掌握电子电路的测试方法。掌握常用电子仪器的使用方法。 5、学会撰写课程设计总结报告。

8位竞赛抢答器课程设计

目录 1. 原理分析（by 张潇） (2) 1.1 设计任务 (2) 1.2 性能指标 (2) 1.3 工作原理 (2) 2. 方案选择（by 张潇） (3) 2.1 方案设定 (3) 2.2 方案比较 (3) 2.3 方案选择 (3) 3. 电路原理图绘制及仿真（by 王倩） (3) 3.1 所需元器件型号及数量 (3) 3.2 电路原理图 (4) 3.3 电路仿真结果 (5) 4. Pcb图绘制（by 朱文广） (5) 4.1 pcb绘制步骤 (5) 4.2 pcb绘制原则 (5) 4.3 8路抢答器pcb图 (7) 5. 综合调试（by 朱文广） (7) 5.1 软件调试 (7) 5.2 硬件调试 (9) 6. 总结（by 王倩） (10) 附录1：电路仿真图 (11) 附录2: 8路抢答器完整程序 (12)

1.1 设计任务 以单片机为核心，设计一个8位竞赛抢答器，同时供8名选手或8个代表队比赛。 设置一个系统清除和抢答控制开关S，开关由主持人控制。 抢答器具有锁存与显示功能。即选手按按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。 抢答器具有定时抢答功能，且一次抢答的时间可由主持人设定。 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。 1.2 性能指标 电源电压：直流5V±10% 选手组数：2-8组 初始抢答倒计时：20s 初始回答倒计时：30s 倒计时范围：1-99s可设 倒计时提示时间：最后5s 1.3 工作原理 八路数字抢答器原理框图如图1所示，其工作原理为：接通电源后，主持人未按下开始抢答，抢答器处于禁止状态，数码管显示“----”；主持人宣布“开始”同时按下开始抢答按键，抢答倒计时开始计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，回答倒计时开始计时、禁止二次抢答、数码管显示抢答选手编号以及回答剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。 图1 八路抢答器原理框图

数字竞赛抢答器课程设计Verilog语言实现

可编程器件与应用课程设计报告 姓名: XXX 学号: XXXXXXXXXX 专业班级：信息XXX 题目数字式竞赛抢答器 指导老师:

、绪论 背景： 随着电子技术的发展，可编程逻辑器件（PLD ）的出现，使得电子系统的设计者利用 EDA （电子设计自动化）软件，就可以独立设计自己的专用集成电路（ASIC ）器件。可编 程逻辑器件是一种半导体集成器件的半成品。在可编程逻辑器件的芯片中按一定方式（阵列形式或单元阵列形式）制作了大量的门、触发器等基本逻辑器件，对这些基本器件适当地连接，就可以完成某个电路或系统的功能。 数字式竞赛抢答器控制系统是工厂、学校和电视台等单位举办各种智力竞赛等娱乐活动中经常使用的重要基础设备之一。目前设计抢答器的方法很多，例如用传统的PCB板设计、 用PIC设计或者用单片机设计。而用Verilog可以更加快速、灵活地设计出符合各种要求的 抢答器，优于其他设计方法，使设计过程达到高度自动化。本文介绍的4路数字式竞赛抢答 器基于Verilog语言、以EDA技术作为开发手段、采用CPLD （复杂的可编程逻辑器件）作为控制核心设计而成。与传统设计相比较，不仅简化了接口和控制，也提高了系统的整体性 能和工作可靠性，具有电路简单、成本低廉、操作方便、灵敏可靠等优点。意义：数字式竞赛抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，但目前所使用的抢答器存在分立元件使用较多，造成每路的成本偏高，而现代电子技术的发展要 求电子电路朝数字化、集成化方向发展，因此设计出数字化全集成电路的多路抢答器是现代 电子技术发展的要求。 实现方案 设计要求： 1设计一个可容纳4组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 2、抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 3、设置一个主持人“复位”按钮。 4、主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别， 扬声器发出2~3秒的音响。 5、设置一个计分电路，每组开始预置5分，由主持人记分，答对一次加1分，答错一次减 1分。 6、设置犯规电路，对超时答题（例如1分钟）的组别鸣笛示警，并由组别显示电路显示出犯规组别，该轮该选手退出，由裁判员重新发令，其他人再抢答。 此设计问题可分为第一信号鉴别、锁存模块，答题计时电路模块，计分电路模块和扫描 显示模块四部分。 第一信号鉴别锁存模块的关键是准确判断出第一抢答者并将其锁存，在得到第一信号后，将输入端封锁，使其他组的抢答信号无效，可以用触发器或锁存器实现。设置抢答按钮 K1、K2、K3、K4，主持人复位信号judge，蜂鸣器驱动信号buzzout。judge=O时，第一信号鉴别、锁存电路、答题计时电路复位，在此状态下，若有抢答按钮按下，鸣笛示警并显示犯规组别；judge=1时，开始抢答，由第一信号鉴别锁存电路形成第一抢答信号，进行组别显示，控制蜂鸣器发出声响，并启动答题计时电路，若计时时间到，主持人复位信号还没有按下，则由蜂鸣器发出犯规示警声。 计分电路是一个相对独立的模块，采用十进制加/减计数器、数码管数码扫描显示，设 置复位信号Reset、加减分信号add_min，加减分状态键key_state, Reset=0时所有得分回到 起始分(5分)，且加、减分信号无效；Reset=1时，由第一信号鉴别、锁存电路的输出信号 选择进行加减分的组别，当key_state=1时，按一次add_min，第一抢答组加1分；当key_state=O

《PLC课程设计》(---九路抢答器)指导书

广东工贸职业技术学院 2010~2011学年第二学期 PLC课程设计指导书 题目：九路抢答（PLC可编程控制器应用） 课程名称《PLC及组态课程设计》专业电子信息适用年级 09级 班级 09电信班1、2 指导教师 _侯益坤、伍勤谟 · 一、课程设计的目的 PLC的课程设计是在完成本课程内容的课堂教学和实践之后进行的。目的是通过对一个实际应用课题的设计，初步掌握PLC控制系统的设计方法，从了解设计要求，运用所学知识并查阅有关技术资料进行系统设计，到模拟安装调试，然后整理有关技术资料，编写设计说明书，使学生得到一次系统的训练，从而对本课程理解更深刻，更清楚，更重要的是提高应用理论知识解决实际问题的能力。 课程设计应以培养学生的能力为主，要求学生在独立完成设计任务的同时，注意多方面能力的培养和提高，主要包括以下几方面： （1）综合运用专业及基础知识解决实际工程技术的能力。 （2）独立工作的能力和创造能力。 — （3）查阅技术资料和各种工具书的能力。 （4）工程绘图能力。

（5）撰写技术报告和编制技术资料的能力。 因此，在课程设计教学中，应以学生为主体，让其充分发挥自主性和创造性。教师的作用主要体现在工作方法的指导和思维方法的引导，以及设计技术把关上面。 二、系统方案设计要求说明 在很多竞赛活动中，经常用到抢答器。对抢答器的控制要求是：当多个输入信号输入时，抢答器只接收第一个到来的信号，而不接收后面到来的输入信号并使第一个到来的输入信号相应的灯或铃有反应。 本系统中设有9个抢答输入按钮、一个复位按钮、一个开始按钮,一个七段数码管，一个蜂鸣器,一个3S兰灯,一个5S黄灯，一个红色违规指示灯。 】 本系统可提供九个抢答台,在主持人的主持下,参赛人通过抢先按下按钮回答问题。 在抢答开始前，主持人应按下复位按钮使系统复位，做好抢答准备。 当主持人说开始，并同时按下开始按钮，抢答开始,并限定抢答时间为10s。 若抢答者在抢答开始前抢先输入，则属违规要显示该台台号，同时蜂鸣器以秒的周期响, 红色违规指示以1秒的周期闪烁，以便扣分惩罚。 若在开始之后到3s之内第一个按下抢答输入，由七段显示器显示该台台号，同时3s兰灯点亮、蜂鸣器声以秒的周期响。以便答对之后给予基本加分和对应兰灯点亮额外奖励加分。 若在3s之后到5s之内第一个按下抢答输入，由七段显示器显示该台台号，同时5s黄灯点亮、蜂鸣器声以秒的周期响。以便答对之后给予基本加分和对应黄灯点亮额外奖励加分。 若在5s之后10s之内第一个按下抢答输入，由七段显示器显示该台台号，蜂鸣器声以秒的周期响。以便答对给予基本加分

单片机课程设计八位竞赛抢答器的设计

单片机原理及接口技术 课程设计 八位竞赛抢答器的设计 姓名： 学号： 指导教师： 院系（部所）：机电工程学院 专业：机械设计制造及其自动化 完成日期：2012年12月20日

摘要 随着单子技术的飞速发展，基于单片机的控制系统已广泛应用与工业、农业、电力、电子、智能楼宇等行业，微型计算机作为嵌入式控制系统的主体与核心，代替了传统的控制系统的常规电子线路。本设计是以八路抢答为基本理念。考虑到需设定限时回答的功能呢个，利用AT89C51单片机及外围接口实现的抢答系统，利用单片机的定时器/计数器定时和记数的原理，将软、硬件有机地结合起来，使得系统能够正确地进行计时，同时使数码管能够正确地显示时间和抢答的号码。用开关做键盘输出，扬声器发生提示，并且有警告灯显示，正常工作时为绿灯，报警或抢答等违规信号时则出现红灯。 关键词：AT89C51;抢答器;计数器

目录 1概述 (1) 2 抢答器的硬件系统设计 (3) 2.1 系统整体方案设计 (3) 2.2 系统硬件组成 (3) 3 最小系统与主控模块的设计与实现 (5) 3.1 单片机最小硬件系统的组成简述 (5) 3.1.1 电源电路 (5) 3.1.2 时钟电路 (6) 3.1.3 复位电路 (7) 3.2 主流程图 (8) 4 模块的设计与实现 (9) 4.1 抢答电路的设计 (9) 4.2 锁存器74HC573 (9) 4.3 主持人控制电路与扬声器的设计...................... 错误！未定义书签。 4.4 显示电路的设计.................................... 错误！未定义书签。 5 软件的设计 (12) 5.1语言选择 (12) 5.2软件总体设计 (12) 总结 (13) 参考文献 (15) 致谢 (16) 附录 (17)

8路智力竞赛抢答器的设计

课程设计说明书 一、课题名称……………………………………………………页码 二、内容摘要……………………………………………………页码 三、设计内容及要求……………………………………………页码 四、方案论证及比较……………………………………………页码 五、单元电路的设计、参数计算和器件选择…………………页码 六、完整的电路图及工作原理…………………………………页码 七、设计特点及实用价值………………………………………页码 八、总结与心得体会……………………………………………页码 九、元器件清单…………………………………………………页码 十、参考文献……………………………………………………页码附录（图）…………………………………………………………页码

一、课题名称 8路智力竞赛抢答器的设计 二、内容摘要 主要包括数码显示八路抢答器电路的组成、设计及功能，电路采用74系列常用集成电路进行设计。该抢答器除具有基本的抢答、锁存功能外，还具有定时抢答功能，时间定为30S，时间计时用LED 显示，时间到扬声器发出2S声响，抢答功能失效。主持人通过控制开关，控制清零（编号显示数码管灭灯）和抢答的开始，开始后系统将自动倒计时30秒。若在规定的时间内有人抢答，则计时将自动停止；若规定的时间到并且无人抢答，则系统中的蜂鸣器将发响持续2秒，提示主持人本轮抢答无效，实现报警功能，抢答功能失效。 该抢答器主要运用到了编码器、计数器、锁存器和定时器：它采用74LS148来实现抢答器的选号，采用74LS74芯片实现对号码的锁存，采用74LS192实现十进制的减法计数，采用555芯片产生秒脉冲信号来共同实现倒计时功能。 三、设计内容及要求 1、可同时供8名选手参加比赛； 2、他们的编号分别是0、1、2……..7；各用一个抢答按钮，按纽编号与选手编号相对应； 3、主持人手持一控制开关，用来控制清零（编号显示数码管灭灯）和抢答的开始；

PLC课程设计三路抢答器

PLC课程设计三路 抢答器

1 引言 1.1设计任务与要求 一、控制要求 设计三路抢答器控制系统，其控制要求如下：一个三路抢答器，任意一组抢先按下后，显示器能及时显示该组的编号而且指示灯开始闪烁，同时锁住抢答器，使其它组按下无效，抢答器复位后才可重新抢答。 二、设计I/O点分配 三、画出PLC的外部接线图 四、设计完整的梯形图 五、编译、下载、运行 六、工作流程如图1所示 图1.1工作流程图

1.2实用价值与理论意义 当前国内外市场上已有很多类型的知识竞赛抢答器，其大致采用模拟电路、数字电路、单片机或者PLC芯片、计算机控制系统等四类产品。对于采用模拟电路或者数字电路的产品，其技术相当成熟。可是随着功能的增多，电路也越复杂，而且成本偏高，故障率高，显示方式简单或者没有。而对于科技飞速发展的今天，PLC、单片机应用的不断深入，带动了传统控制检测技术的不断更新，并鉴于其本身具有的优点，以PLC、单片机为核心的部件成为主流。可编程控制器是以计算机为核心的通用自动控制装置，它的功能强、可靠性极强、编程简单、使用方便、体积小。现已广泛应用于工业控制的各个领域，它以微处理器为核心，用编写的程序进行逻辑控制、定时、记数和算术运算等，并经过数字量和模拟量的输入/输出来控制机械设备或生产过程. 抢答器广泛用于电视台、商业机构及学校，为竞赛增添了刺激性、娱乐性，在一定程度上丰富了人们的业余生活。本文介绍一种抢答器，能使三个人同时参加抢答,赛场中设有1个裁判台，三个参赛台.总体设计选用施耐德PLC控制,抢答操作方便，在很多的场所都能够使用，而且给人的视觉效果非常好。 抢答器，顾名思义就是用于比赛时，跟对手比反应时间，思维运转快慢的新型电器。随着社会科技技术的不断发展，她的应用场合也随之增加；技术含量大大提升；更加方便可靠。用PLC进行知识竞赛抢答器设

数字竞赛抢答器课程设计Verilog语言实现

数字竞赛抢答器课程设计Verilog语言实现

可编程器件与应用课程设计报告 姓名：XXX 学号：XXXXXXXXXX 专业班级：信息XXX 题目：数字式竞赛抢答器 指导老师：

一、绪论 背景： 随着电子技术的发展，可编程逻辑器件（PLD）的出现，使得电子系统的设计者利用EDA（电子设计自动化）软件，就可以独立设计自己的专用集成电路（ASIC）器件。可编程逻辑器件是一种半导体集成器件的半成品。在可编程逻辑器件的芯片中按一定方式（阵列形式或单元阵列形式）制作了大量的门、触发器等基本逻辑器件，对这些基本器件适当地连接，就可以完成某个电路或系统的功能。 数字式竞赛抢答器控制系统是工厂、学校和电视台等单位举办各种智力竞赛等娱乐活动中经常使用的重要基础设备之一。目前设计抢答器的方法很多，例如用传统的PCB板设计、用PIC 设计或者用单片机设计。而用Verilog可以更加快速、灵活地设计出符合各种要求的抢答器，优于其他设计方法，使设计过程达到高度自动化。本文介绍的4路数字式竞赛抢答器基于Verilog 语言、以EDA技术作为开发手段、采用CPLD （复杂的可编程逻辑器件）作为控制核心设计而成。与传统设计相比较，不仅简化了接口和控制，

也提高了系统的整体性能和工作可靠性，具有电路简单、成本低廉、操作方便、灵敏可靠等优点。意义： 数字式竞赛抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，但目前所使用的抢答器存在分立元件使用较多，造成每路的成本偏高，而现代电子技术的发展要求电子电路朝数字化、集成化方向发展，因此设计出数字化全集成电路的多路抢答器是现代电子技术发展的要求。 二、实现方案 设计要求： 1、设计一个可容纳4组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 2、抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 3、设置一个主持人“复位”按钮。 4、主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出2~3秒的音响。 5、设置一个计分电路，每组开始预置5分，由主持人记分，答对一次加1分，答错一次减1分。