静态随机存储器实验

图2-1-4 实验接线图

给存储器的00H、01H、02H、03H、04H地址单元中分别写入数据11H、12H、13H、

由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，

静态存储器-实验报告

计算机科学与技术系 实验报告 专业名称计算机科学与技术 课程名称计算机组成与结构 项目名称静态随机存储器实验 班级 学号 姓名 同组人员无 实验日期 2015-10-24

一、实验目的与要求 掌握静态随机存储器RAM 工作特性及数据的读写方法 二、实验逻辑原理图与分析 2.1 实验逻辑原理图及分析 实验所用的静态存储器由一片6116(2K ×8bit)构成(位于MEM 单元)，如下 图所示。6116有三个控制线：CS(片选线)、OE(读线)、WE(写线)，当片选有效(CS=0)时，OE=0时进行读操作，WE=0时进行写操作，本实验将CS 常接地线。 由于存储器(MEM)最终是要挂接到CPU 上，所以其还需要一个读写控制逻辑，使得CPU 能控制MEM 的读写，实验中的读写控制逻辑如下图所示，由于T3的参与，可以保证MEM 的写脉宽与T3一致，T3由时序单元的TS3给出。IOM 用来选择是对I/O 还是对MEM 进行读写操作，RD=1时为读，WR=1时为写。 XMRD XIOR XIOW XMWR RD IOM WE T3 读写控制逻辑 实验原理图如下如所示，存储器数据线接至数据总线，数据总线上接有8 个LED 灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED 灯显示A7…A0的内容，地址由地址锁存器(74LS273,位于PC&AR 单元)给出。数据开关(位于IN 单元)经一个三态门(74LS245)连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。

静态存储器扩展实验报告

静态存储器扩展实验报告告圳大学实验报深

微机原理与接口技术 课程名称： 静态存储器扩展实验实验项目名称： 信息工程学院学院： 专业：电子信息工程

指导教师：周建华 32012130334 学号：班级：电子洪燕报告人：班 2014/5/21 实验时间： 实验报告提交时间：2014/5/26 教务部制． 一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读/写。 2. 掌握CPU对16位存储器的访问方法。

二．实验设备 PC机一台，TD-PITE实验装置或TD-PITC实验装置一套，示波器一台。 三．实验原理VCC28A141WE27A122A1326A73A8254A6存储器是用来存储信息的A924A55A1123A46OE22A3762256A10218A2CS209A1部件，是计算机的重要组成部D719A010D618D011D517D112D416D213D315GND14管组成的是由MOS分，静态RAM触发器电路，每个触发器可以存放1位

信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM工作稳定，不要外加刷新电路，使用方便。 但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM 芯片的集成度不会太高，目前较常用的有6116（2K×8位），图4.1 62256引脚图6268位）622532位。本验平台上选． 用的是62256，两片组成32K×16位的形式，共64K字节。 62256的外部引脚图如图4.1所示。 本系统采用准32位CPU，具有16位外部

数据总线，即D0、D1、…、D15，地址总线为BHE＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BHE＃和BLE＃选通。 存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE＃和BLE＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要

实验四 静态随机存储器实验

实验四静态随机存储器实验 一．实验目的 掌握静态随机存储器RAM工作特性及数据的读写方法。 二．实验设备 TDN—CM++计算机组成原理教学实验系统一台，排线若干。 三．实验内容 1．实验原理 实验所用的半导体静态存储器电路原理如图所示，实验中的静态存储器一片6116 （2K﹡8）构成，其数据线接至数据总线，地址线由地址锁存器（74LS273）给出。 地址灯AD0—AD7与地址线相连，显示地址线内容。数据开关经一三态门（74LS245）连至数据总线，分时给出地址和数据。 因地址寄存器为8位，接入6116的地址A7—A0，而高三位A8—A10接地，所以 其实际容量为256字节。6116有三个控制线：CE（片选线）OE（读线）WE（写 线）。当片选有效（CE=0）时，OE=0时进行读操作，WE=0时进行写操作。本实 验中将OE常接地，在此情况下，当CE=0 WE=0时进行读操作，其写时间与T3 脉冲宽度一致。 实验时将T3脉冲接至实验板上时序电路模块的TS3相应插孔中，其脉冲宽度可调，其它电平控制信号由“SWITCH UNIT”单元的二进制开关模拟，其中SW—B为 低电平有效，LDAR为高电平有效。 2．实验步骤 （1）在时序电路模块中有两个二进制开关“STOP”和“STEP”，将“STOP” 开关置为“RUN”状态，将“STEP”开关置为“STEP”状态。 （2）按“图4 存储器实验连线图”连接实验线路，仔细查向无误后接通电源。 由于存储器模块内部的连线已经接好，因此只需完成电路的形成、控制信 号模拟开关、时钟脉冲信号T3与存储模块的外部连接。 （3）给存储器的00 01 02 03 04地址单元中分别写入数据11 12 13 14 15，具体操作步骤如下：（以向00号单元写入11为例）

半导体存储器原理实验报告

_管理_学院__信息管理与信息系统_专业_2_班______组、学号3109005713___姓名_吴兴平_ ___协作者_林敬然__________ 教师评定_____________ 半导体存储器原理实验 1.实验目的与要求： 实验目的：(1)掌握静态存储器的工作特性及使用方法。(2)掌握半导体随机存储器如何存储和读取数据。 实验要求：按练习一和练习二的要求完成相应的操作，并填写表2.1各控制端的状态及记录表2.2的写入和读出操作过程。 2. 实验方案： (1)使用了一片6116静态RAM（2048×8位），但地址端A8-A10脚接地，因此实际上存储容量为256字节。存储器的数据线D7-D0接至数据总线。 (2)使用一片8位的74LS273作为地址寄存器（AR），地址寄存器的输出端接存储器6116的地址线A7-A0,所以存储单元的地址由地址存储器AR提供。 (3)数据开关（INPUT DEVICE）用来设置地址和数据，它经过一个三态门74LS245与数据总线相连，分别给出地址和数据。 (4)地址显示灯A D7-AD0与6116地址线相连，用来显示存储单元的地址，数据总线上的显示灯B7-B0用来显示写入存储单元的数据或从存储单元读出的数据。 (5)存储器有三个控制信号：CE片选信号、OE读命令信号、WE写信号。当片选信号CE＝0时，RAM被选中，可以进行读/写操作;当CE＝1时，RAM未被选中，不能进行读/写操作。读命令信号OE在本实验中已固定接地，在此情况下，当CE＝0，WE=1时，存储器进行写操作，当CE=0，WE=0时，存储器进行读操作。

(6)LDAR是地址存储器AR存数控制信号。 (7)按图连接好实验电路，检查无误后通电。 (8)将表2.2的地址和内容转化为二进制。 (9)参考以上操作，向存储器单元里先写第一个单元的地址、然后向第一个地址，再写第二个地址，然后向第二个地址单元写内容，就这样不断循环操作，直到做完。 3. 实验结果和数据处理： (1)填写表2.1各控制端的状态。如下图所示： 表2.1 (2)记录表2.2的写入和读出操作过程。 向存储器的00H，01H，02H，03H，04H，05H，06H地址单元分别写入数据AAH，55H，33H，44H，66H，08H，F0H（十六进制），如表所示：

微控制器实验报告

微控制器技术实验报告 班级： 姓名： 学号：

微控制器技术实验说明 一、实验目的及要求： 1、学习Keil C51集成开发工具的操作及调试程序的方法，包括：仿真调试 与脱机运行间的切换方法； 2、熟悉TD-51单片机系统板及实验系统的结构及使用； 3、进行MCS51单片机指令系统软件编程设计与硬件接口功能设计； 4、学习并掌握Keil C51与Proteus仿真软件联机进行单片机接口电路的设 计与编程调试； 5、完成指定MCS51单片机综合设计题 二、实验基本内容(TD-51单片机实验系统实现) 实验一清零程序与拆字程序设计 根据实验指导书之“第二章单片机原理实验”（P17~P23页）内容，熟悉实验环境及方法，完成思考题1、2（P23）基础实验项目。 实验二拼字程序与数据传送程序设计 汇编语言完成实验指导书P24思考题3、4题的基础实验项目。 实验三排序程序与散转程序设计 汇编语言完成实验指导书P24思考题5、6题的基础实验项目。 实验四静态存储器扩展实验 基本部分：阅读、验证C语言程序功能。使用汇编语言编程，完成实验指导书之“4.1 静态存储器扩展实验”基本实验项目（P57）。 提高部分：阅读、验证C语言程序功能。使用汇编语言编程，完成实验指导书之“4.2 FLASH存储器扩展实验”实验项目（P60）。 实验五数字量输入输出实验 基本部分：阅读、验证C语言程序功能。使用汇编语言编程，完成实验指导书之“3.1 数字量输入输出实验”基本实验项目（P36），。 提高部分：（任选一题） 题目一：LED交通灯控制（使用8255接口芯片） 要求：使用汇编语言编程，功能为：通过开关实现LED灯工作方式即时控 制，完成LED交通灯的开关控制显示功能和LED交通灯自动循环显示功能。 题目二：LED灯控制（使用8255接口芯片） 要求：使用汇编语言编程，功能为：通过KK1实现LED灯工作方式即时控 制，完成LED开关控制显示和LED灯左循环、右循环、间隔闪烁功能。 题目三：键盘扫描与数码管显示设计（ 要求：阅读、验证P69上的C 语言参考程序功能。使用汇编语言完成编程与功能调试。

计算机组成原理上机实验报告

《计算机组成原理实验》课程实验报告 实验题目组成原理上机实验 班级1237-小 姓名 学号 时间2014年5月 成绩

实验一基本运算器实验 1.实验目的 （1）了解运算器的组成原理 （2）掌握运算器的工作原理 2.实验内容 输入数据，根据运算器逻辑功能表1-1进行逻辑、移位、算术运算,将运算结果填入表1-2。 表 1-1运算器逻辑功能表 运算类 A B S3 S2 S1 S0 CN 结果 逻辑运算65 A7 0 0 0 0 X F=( 65 ) FC=( ) FZ=( ) 65 A7 0 0 0 1 X F=( A7 ) FC=( ) FZ=( ) 0 0 1 0 X F=( ) FC=( ) FZ=( ) 0 0 1 1 X F=( ) FC=( ) FZ=( ) 0 1 0 0 X F=( ) FC=( ) FZ=( ) 移位运算0 1 0 1 X F=( ) FC=( ) FZ=( ) 0 1 1 0 0 F=( ) FC=( ) FZ=( ) 1 F=( ) FC=( ) FZ=( ) 0 1 1 1 0 F=( ) FC=( ) FZ=( ) 1 F=( ) FC=( ) FZ=( ) 算术运算 1 0 0 0 X F=( ) FC=( ) FZ=( ) 1 0 0 1 X F=( ) FC=( ) FZ=( ) 1 0 1 0X F=( ) FC=( ) FZ=( ) 1 0 1 0X F=( ) FC=( ) FZ=( ) 1 0 1 1 X F=( ) FC=( ) FZ=( ) 1 1 0 0 X F=( ) FC=( ) FZ=( ) 1 1 0 1 X F=( ) FC=( ) FZ=( ) 表1-2运算结果表

静态随机存储器实验

实 验 项 目 静态随机存储器实验实验时间2015-11-14 实 验 目 的 掌握静态随机存储器RAM 工作特性及数据的读写方法。 实 验 设 备 PC机一台，TD-CMA实验系统一套 实验原理 实验所用的静态存储器由一片6116（2K×8bit）构成（位于MEM 单元），如图2-1-1 SRAM 6116引脚图所示。6116 有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如表2-1-1 所示，当片选有效（CS=0）时，OE=0 时进行读操作，WE=0 时进行写操作，本实验将CS 常接地。 图2-1-1 SRAM 6116引脚图 由于存储器（MEM）最终是要挂接到CPU上，所以其还需要一个读写控制逻辑，使得CPU 能控制MEM的读写，实验中的读写控制逻辑如图2-1-2所示，由于T3的参与，可以保证MEM的写脉宽与T3一致，T3由时序单元的TS3给出（时序单元的介绍见附录2）。IOM用来选择是对I/O 还是对MEM进行读写操作，RD=1时为读，WR=1时为写。

实 验 原 理 图2-1-2 读写控制逻辑 实验原理图如图2-1-3所示，存储器数据线接至数据总线，数据总线上接有8个LED灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED灯显示A7…A0的内容，地址由地址锁存器（74LS273，位于PC&AR单元）给出。数据开关（位于IN单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。 图2-1-3 存储器实验原理图 实验箱中所有单元的时序都连接至时序与操作台单元，CLR都连接至CON单元的CLR按钮。 实验时T3由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其中IOM应为低（即MEM操作），RD、WR高有效，MR和MW低有效，LDAR高有效。

计算机组成原理实验报告(运算器组成、存储器)

计算机组成原理实验报告 一、实验1 Quartus Ⅱ的使用 一．实验目的 掌握Quartus Ⅱ的基本使用方法。 了解74138（3：8）译码器、74244、74273的功能。 利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。 二．实验任务 熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。 新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。 三．74138、74244、74273的原理图与仿真图 1.74138的原理图与仿真图 74244的原理图与仿真图

1. 4.74273的原理图与仿真图、

实验2 运算器组成实验 一、实验目的 1.掌握算术逻辑运算单元（ALU）的工作原理。 2.熟悉简单运算器的数据传送通路。 3.验证4位运算器（74181）的组合功能。 4.按给定数据，完成几种指定的算术和逻辑运算。 二、实验电路 附录中的图示出了本实验所用的运算器数据通路图。8位字长的ALU由2片74181构成。2片74273构成两个操作数寄存器DR1和DR2，用来保存参与运算的数据。DR1接ALU的A数据输入端口，DR2接ALU的B数据输入端口，ALU的数据输出通过三态门74244发送到数据总线BUS7-BUS0上。参与运算的数据可通过一个三态门74244输入到数据总线上，并可送到DR1或DR2暂存。 图中尾巴上带粗短线标记的信号都是控制信号。除了T4是脉冲信号外，其他均为电位信号。nC0，nALU-BUS，nSW-BUS均为低电平有效。 三、实验任务 按所示实验电路，输入原理图，建立.bdf文件。 四.实验原理图及仿真图 给DR1存入01010101，给DR2存入10101010，然后利用ALU的直通功能，检查DR1、

存储器管理实验报告.docx

操作系统实验报告 存储器管理 学院电信学院 专业计算机科学与技术 班级 14级计科一班 实验题目动态分区分配 实验组别第三组 指导老师曹华

一、实验目的 了解动态分区分配方式中使用的数据结构和分配算法，并进一步加深对动态分区存储管理方式及其实现过程的理解。 二、实验内容 用Ｃ语言分别实现采用首次适应算法和最佳适应算法的动态分区分配过程alloc()和回收过程free()。其中，空闲分区通过分区链来管理，在进行内存分配时，系统优先使用空闲区低端的空间。 请分别用首次适应算法和最佳适应算法进行内存块的分配和回收，要求每次分配和回收后显示出空闲内存分区链的情况。 三、实验主要仪器设备 软件环境：ＶＣ＋＋６编程环境 四、实验原理及设计方案 1.实验原理： 可变分区调度算法有：最先适应分配算法，循环首次适应算法，最佳适应算法，最坏适应算法。 首次适应算法（First-fit）：当要分配内存空间时，就查表，在各空闲区中查找满足大小要求的可用块。只要找到第一个足以满足要求的空闲块就停止查找，并把它分配出去； 如果该空闲空间与所需空间大小一样，则从空闲表中取消该项；如果还有剩余，则余下的部分仍留在空闲表中，但应修改区分大小和分区始址。 用户提出内存空间的申请：系统根据申请者的要求，按照一定的分配策略分析内存空间的使用情况，找出能满足请求的空闲区，分给申请者；当程序执行完毕或主动归还内存资源时，系统要收回它所占用的内存空间或它归还的部分内存空间。 最佳适应算法（Best-fit）：当要分配内存空间时，就查找空闲表中满足要求的空闲块，并使得剩余块是最小的。然后把它分配出去，若大小恰好合适，则直按分配；若有剩余块，则仍保留该余下的空闲分区，并修改分区大小的起始地址。 内存回收：将释放作业所在内存块的状态改为空闲状态，删除其作业名，设置为空，并判断该空闲块是否与其他空闲块相连，若释放的内存空间与空闲块相连时，则合并为同一个空闲块，同时修改分区大小及起始地址。 每当一个进程被创建时，内存分配程序首先要查找空闲内存分区链，从中寻找一个合适的空闲块进行划分，并修改空闲内存分区链，系统根据回收区的首址，从空闲区链中找到相应的插入点，此时出现如下四种情况： (１)回收区与插入点的前一个空闲区Ｆ１相邻接，此时可将回收区直接与Ｆ１合并，并修改Ｆ１的大小； (２)回收区与插入点的后一个空闲分区Ｆ２相邻接，此时可将回收区直接与Ｆ２合并，并用回收区的首址作为新空闲区的首址，大小为二者之和； (３)回收区同时与插入点的前后两个空闲分区邻接，此时需将三者合并； (４)回收区不与任何一个空闲区邻接，此时应建一新的表项 2.主要数据结构的说明 定义一个空闲区说明表结构

静态随机存储器实验实验报告

**大学 实验（实训）报告 实验名称运算器、存储器所属课程计算机组成与结构所在系计算机科学与技术班级 学号 姓名 指导老师 实验日期

**大学实验（实训）报告 实验静态随机存储器实验 2.1. 实验目的 掌握静态随机存储器RAM工作特性及数据的读写方法。 2.2. 实验内容 给存储器的00H、01H、02H、03H、04H 地址单元中分别写入数据 11H、12H、13H、14H、15H，再依次读出数据。 2.3. 实验设备 TDN-CM++计算机组成原理教学实验系统一台，排线若干。 2.4. 实验原理 实验所用的静态存储器由一片6116（2K×8bit）构成（位于MEM单元），如图2-1所示。6116有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如下图，当片选有效（CS=0）时，OE=0时进行读操作,WE=0时进行写操作，本实验将CS常接地。 图2-1 SRAM 6116 引脚图 由于存储器最终挂接到CPU上，所以还需要一个读写控制逻辑，使得CPU能控制MEM 的读写，实验中的读写控制逻辑如图2-2所示，由于T3的参与，可以保证MEM的写脉宽与T3一致，T3由时序单元的TS3给出。IOM用来选择是对 I/O还是对MEM进行读写操作，RD=1时为读，WR=1时为写。

实验原理如图2-3所示，存储器数据线接至数据总线，数据总线上接有8个LED 灯显示D7…D0 的内容。地址线接至地址总线，地址总线上接有8个LED 灯显示A7…A0的内容，地址由地址锁存器给出。数据开关经一个三态门连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。 实验箱中所有单元的时序都连接至时序与操作台单元，CLR 都连接至CON 单元的CLR 按钮。实验时T3由时序单元给出，其余信号由CON 单元的二进制开关模拟给出，其中IOM 应为低（即MEM 操作），RD 、WR 高有效，MR 和MW 低有效，LDAR 高有效。 2.5．实验步骤 MR MW D7 —————D0D7 —————D0 A7 —————A0 OE CS T3 IOM RD WE 读写译码 RD WR 74LS27374LS245IN 单元 AD7 | || AD0 LDAR IOR IN_B A10 —A8————— ————— ——————————----—————6116

静态随机存储器实验

静态随机存储器实验 一、实验目的 掌握静态随机存储器RAM工作特性及数据的读写方法。 二、实验设备 （1）TDN-CM+或者TDN-CM++教学试验系统一套和导线若干。 （2）PC机（或示波器）一台。 三、实验原理 实验所用的半导体静态存储器电路原理如图1所示。（见最后一页） 实验中的静态存储器由一片6116(2K×8)构成,其数据线接至数据总线,地址线由地址锁存器(74LS273)给出。（地址灯为AD0--AD7显示地址线内容。）数据开关经一三态门(74LS245)连至数据总线,分时给出地址和数据。 地址寄存器为8位,接入6116的地址A7—A0,其高三位A8—A10接地,那么实际容量为256字节。 6116有三个控制线:CE(片选线),OE(读线),WE(写线)。当CE=0和OE=0时进行读操作,WE=0时进行写操作。 本实验中将OE常接地,在此情况下,当CE=0,WE=0时进行读操作,CE=0,WE=1时进行写操作,其写时间与T3脉冲宽度一致。 实验时将T3脉冲接至实验板上时序电路模块的TS3相应插孔中,其脉冲宽度可调,其它电平控制信号由SWITCH UNIT单元的二进制开关模拟,其中SW-B为低电平有效,LDAR为高电平有效。 四、实验步骤 （1）具体接线方法如图2所示。（见最后一页）按图连接实验线路，仔细查线无误后,接通电源。 （2）形成时钟脉冲信号T3。 1、接通电源,用示波器接入方波信号源的输出插孔H23,调节电位器W1及W2, 使H23端输出实验所期望的频率的方波。 2、将时序电路模块中的φ和H23排针相连。 3、在时序电路模块中有两个二进制开关STOP和STEP。将STOP开关置为 "RUN"状态,STEP开关置为"EXEC"状态时,按动微动开关START,则T3输出。 为连续的方波信号.此时,调节电位器W1,用示波器观察,使T3输出实验要求的脉冲信号。同时可测得T3的频率和占空比（我用的是f=85.03HZ 占空比为0.24）。 然后使STOP开关为"RUN"状态,STEP开关为"STEP"状态时,每按动一次微动开关START,则T3输出一个单脉冲,其脉冲宽度与连续方式相同。 （3）写存储器。给存储器的00,01,02,03,04地址单元分别写入数据11H,12H,13H,14H,15H。具体如下 1、写地址。关闭存储器的片选（CE=1），打开地址锁存器门控信号（LDAR=1），打开数据开关三态门（SW-B=0），由数据开关给出所要写入的存储单元的地址，按动START产生T3脉冲将地址打入地址锁存器。

《计算机组成原理》实验二报告

《计算机组成原理》 实验报告 学院：计算机学院 专业：软件工程 班级学号：130803 313002384 学生姓名：胡健华 实验日期：2014-11-13 指导老师：李鹤喜 五邑大学计算机学院计算机组成原理实验室

实验二 一、实验名称：SRAM 静态随机存储器实验 二、实验目的： 掌握静态随机存储器RAM工作特性及数据的读写方法。 三、实验内容： 1、向存储器中指定的地址单元输入数据,地址先输入AR寄存器，在地址灯上显示;再将数据 送入总线后，存到指定的存储单元，数据在数据显示灯显示。 2、从存储器中指定的地址单元读出数据, 地址先输入AR寄存器,在地址灯显示; 读出的数据送入 总线, 通过数据显示灯显示。 四、实验设备： PC机一台，TD-CMA实验系统一套。 五、实验步骤： 1、关闭实验系统电源，按图2-4 连接实验电路，并检查无误，图中将用户需要连接的信号用 圆圈标明。 2、将时序与操作台单元的开关KK1、KK3 置为运行档、开关KK2 置为‘单步’档。 3、将CON 单元的IOR 开关置为1（使IN 单元无输出），打开电源开关，如果听到有‘嘀’报 警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。 图2-4

4、给存储器的00H、01H、02H、03H、04H 地址单元中分别写入数据11H、12H、13H、14H、15H。 由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动ST 产生T3 脉冲，即将地址打入到AR 中。再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打开输入三态门（IOR=0），然后使存储器处于写状态（WR=1，RD=0，IOM=0），按动ST 产生T3脉冲，即将数据打入到存储器中。写存储器的流程如图2-5 所示（以向00 地址单元写入11H为例）： 图2-5 5、依次读出第00、01、02、03、04 号单元中的内容，观察上述各单元中的内容是否与前面写 入的一致。同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在进行读操作时，应先关闭IN 单元的输出（IOR=1），然后使存储器处于读状态（WR=0，RD=1，IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。读存储器的流程如图2-6 所示（以从00 地址单元读出11H 为例）： 图2-6 如果实验箱和 PC 联机操作，则可通过软件中的数据通路图来观测实验结果（软件使用说明请看附录1），方法是：打开软件，选择联机软件的“【实验】—【存储器实验】”，打开存储器实验的数据通路图，如图2-7 所示。 进行上面的手动操作，每按动一次ST 按钮，数据通路图会有数据的流动，反映当前存储器所做的操作（即使是对存储器进行读，也应按动一次ST 按钮，数据通路图才会有数据流动），或在软件中选择“【调试】—【单周期】”，其作用相当于将时序单元的状态开关置为‘单步’档

计算机组成原理实验静态随机存储器

实验二SRAM 静态随机存储器实验 存储器是计算机各种信息存储与交换的中心。在程序执行过程中，所要执行的指令是从存储器中获取，运算器所需要的操作数是通过程序中的访问存储器指令从存储器中得到，运算结果在程序执行完之前又必须全部写到存储器中，各种输入输出设备也直接与存储器交换数据。把程序和数据存储在存储器中，是冯·诺依曼型计算机的基本特征，也是计算机能够自动、连续快速工作的基础。 一、实验目的 掌握静态随机存储器RAM工作特性及数据的读写方法。 二、实验设备 PC机一台，TD-CMA实验系统一套。 三、实验原理 实验所用的静态存储器由一片6116（2K×8bit）构成（位于MEM单元），如图2-1所示。6116有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如表2-1所示，当片选有效（CS=0）时，OE=0时进行读操作，WE=0时进行写操作，本实验将CS常接地。 图2-1 SRAM 6116引脚图 由于存储器（MEM）最终是要挂接到CPU上，所以其还需要一个读写控制逻辑，使得CPU能控制MEM 的读写，实验中的读写控制逻辑如图2-2所示，由于T3的参与，可以保证MEM的写脉宽与T3一致，T3由时序单元的TS3给出。IOM用来选择是对I/O还是对MEM进行读写操作，RD=1时为读，WR=1时为写。 表2-1 SRAM 6116功能表 CS WE OE功能 1 0 0 0× 1 × 1 不选择 读 写 写

XMRD XMWR XIOW XIOR RD T3WR 图2-2 读写控制逻辑 实验原理图如图2-3所示，存储器数据线接至数据总线，数据总线上接有8个LED 灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED 灯显示A7…A0的内容，地址由地址锁存器（74LS273，位于PC&AR 单元）给出。数据开关（位于IN 单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。 RD WR 图2-3 存储器实验原理图 实验箱中所有单元的时序都连接至时序与操作台单元，CLR 都连接至CON 单元的CLR 按钮。实验时T3由时序单元给出，其余信号由CON 单元的二进制开关模拟给出，其中IOM 应为低（即MEM 操作），RD 、WR 高有效，MR 和MW 低有效，LDAR 高有效。

实验二-静态随机存储器-(罗忠霖)

集美大学计算机工程学院实验报告 课程名称：计算机组成原理指导教师：汪志华实验成绩：实验项目编号： 3.6实验项目名称：静态随机存储器实验 班级：计算1013姓名：何荣贤 罗忠霖学号：2010810071 2010810072 上机实践日期：2012/11/15上机实践时间：2学时 一、实验目的 掌握静态随机存储器RAM工作特性及数据的读/写方法。 二、实验设备 （1）TDN-CM+或TDN-CM++教学实验系统一套； （2）PC机（或示波器）一台； 三、实验原理 ⑴、在此实验中，所用的半导体静态存储器又一片6116（2K×8）构成，其数据线接至 数据总线，地址线又地址锁存器（74LS273）给出。地址灯AD7-AD0与地址线连， 显示地址线内容。数据开关经三态门（74LS245）连至数据总线，分时给出地址和 数据。 ⑵、6116有三个控制线：CE（片选线）、OE（读线）、WE（写线）。当片选有效 （CE=0）时，OE=0时进行读操作，WE=0时进行写操作，在本实验中，将OE 常接地，因此6116的引脚信号WE = 1时进行度操作，WE = 0时进行写操作。 ⑶、要对存储器进行读（写）操作，必须设置控制端CE=0,WE=0（WE=1），同时有T3 脉冲到来。 ⑷、实验时，将T3脉冲接至实验板上时序电路模块的TS3相应插孔中，其脉冲宽度可 调（在本实验中影响不大），其它电平控制信号由“SWITCH UNIT”单元的二进制 开关模拟，其中SW-B（三态门）为低电平有效，LDAR为高电平有效。 四、实验步骤 （1）将时序电路模块中的Φ和H23排针相连。将时序电路模块中的二进制开关 “STOP”设置为“RUN”状态、将“STEP”设置为"STEP"状态。注意:关于stop 和step的说明: 将“STOP”开关置为“Run"状态、“STEP”开关置为“EXEC” 状态时，按动微动开关START，则T3输出为连续的方波信号，此时调节电位器 W1，用示波器观察，使T3输出实验要求的脉冲信号。当“STOP”开关置为 “RUN”状态、“STEP”开关置为"STEP"状态时，每按动一次微动开关START， 则T3输出一个单脉冲，其脉冲宽度与连续方式相同。 （2）按图2连接实验线路，仔细查线无误后接通电源。

静态随机存储器实验实验报告

**大学 实验(实训)报告 实验名称运算器、存储器 所属课程计算机组成与结构 所在系计算机科学与技术 班级 学号 姓名 指导老师 实验日期 实验静态随机存储器实验 2、1、实验目的 掌握静态随机存储器RAM工作特性及数据的读写方法。 2、2、实验内容 给存储器的00H、01H、02H、03H、04H 地址单元中分别写入数据 11H、12H、13H、14H、15H,再依次读出数据。 2、3、实验设备 TDN-CM++计算机组成原理教学实验系统一台,排线若干。 2、4、实验原理 实验所用的静态存储器由一片6116(2K×8bit)构成(位于MEM单元),如图2-1所示。6116有三个控制线:CS(片选线)、OE(读线)、WE(写线),其功能如下图,当片选有效(CS=0)时,OE=0时进行读操作,WE=0时进行写操作,本实验将CS常接地。

的读写,一致,T3 时为读,WR=1 实验原理如图2-3所示,存储器数据线接至数据总线,数据总线上接有8个LED灯显示D7…D0 的内容。地址线接至地址总线,地址总线上接有8个LED灯显示A7…A0的内容,地址由地址锁存器给出。数据开关经一个三态门连至数据总线,分时给出地址与数据。地址寄存器为8位,接入6116的地址A7…A0,6116的高三位地址A10…A8接地,所以其实际容量为256字节。

MR MW D7 —————D0D7 —————D0 A7 —————A0 OE CS T3 IOM RD WE 读写译码 RD WR 74LS27374LS245IN 单元 AD7 ||| AD0 LDAR IOR IN_B A10 —A8————— ————— ——————————----—————6116 实验箱中所有单元的时序都连接至时序与操作台单元,CLR 都连接至CON 单元的CLR 按钮。实验时T3由时序单元给出,其余信号由CON 单元的二进制开关模拟给出,其中IOM 应为低(即MEM 操作),RD 、WR 高有效,MR 与MW 低有效,LDAR 高有效。 2、5.实验步骤

计算机组成原理静态随机存储器实验

实验报告 一、实验名称 静态随机储存器实验 二、实验目的 掌握静态随机储存器RAM的工作特性和数据的读写方法 三、实验设备 TDN-CM++计算机组成原理教学实验系统一套，导线若干。 四、实验原理 实验所用的半导体静态存储器电路原理如图1所示，实验中的静态存储器由一片6116(2K×8)构成，其数据线接至数据总线，地址线由地址锁存器(74LS273)给出。地址灯ADO~AD7与地址线相连，显示地址线内容。数据开关经三态门(74LS245)连至数据总线，分时给出地址和数据。 因地址寄存器为8位，接入6116的地址A7--AO，而高三位A8—A1O接地，所以其实际容量为256字节。6116有三个控制线：CE(片选线)、0E(读线)、WE(写线)。当片选有效(CE=O)时，OE=O时进行读操作，WE=0时进行写操作。本实 验中将0E常接地，因此6116的引脚信号WE=1时进行读操作，WE=0时进行写操作。 在此情况下，要对存储器进行读操作，必须设置控制端CE=O、WE=O，同时有T3脉冲到来，要对存储器进行写操作，必须设置控制端CE=O、WE=1，同时有T3脉冲到来，其读写时间与T3脉冲宽度一致。 实验时将T3脉冲接至实验板上时序电路模块的TS3相应插孔中，其脉冲宽度可调，其它电平控制信号由“SWITCH UNIT”单元的二进制开关模拟，其中SW-B为低电平有效，LDAR为高电平有效。

图1 存储器实验原理图 五、实验内容 1. 向存储器中指定的地址单元输入数据,地址先输入AR寄存器，在地址灯 上显示;再将数据送入总线后，存到指定的存储单元，数据在数据显示灯和数码 显示管显示。 2. 从存储器中指定的地址单元读出数据, 地址先输入AR寄存器,在地址灯 显示; 读出的数据送入总线, 通过数据显示灯和数码显示管显示。 六、实验步骤 （1）将时序电路模块中的Φ和H23排针相连。 将时序电路模块中的二进制开关“STOP”设置为“RUN”状态、将“STEP”设置为"STEP"状态。 注意:关于stop和step的说明: 将“STOP”开关置为“Run"状态、“STEP”开关置为“EXEC”状态时，按动微动开关START，则T3输出为连续的方波信号，此时调节电位器W1，用示波器观察，使T3输出实验要求的脉冲信号。当“STOP”开关置为“RUN”状态、“STEP”开关置为"STEP"状态时，每按动一次微动开关START，则T3输出一个单脉冲，其脉冲宽度与连续方式相同。

半导体存储器原理实验报告

计算机组成原理课程设计实验报告 学院：计算机科学与工程学院 专业：计算机科学与技术 班级：计科一班 学号： 姓名： 评分：

2013年05月17日 半导体存储器原理实验报告 1．实验目的 2．（1）掌握静态存储器的工作特性及其使用方法； （2）掌握半导体随机存储器如何存储和读取数据。 3．实验原理 4．实验内容 如图，在protues里进行电路连接。 （1)使用了一片6116静态RAM（2048×8位），但地址端A8-A10脚接地，因此实际上存储容量为256字节。存储器的数据线D7-D0接至数据总线。

(2)使用一片8位的74LS273作为地址寄存器（AR），地址寄存器的输出端接存储器6116的地址线A7-A0,所以存储单元的地址由地址存储器AR提供。(3)数据开关（INPUT DEVICE）用来设置地址和数据，它经过一个三态门74LS244与数据总线相连，分别给出地址和数据。 4)用74LS273作为锁存器，连接总线与存储器。 (5)存储器有三个控制信号：CE片选信号、OE读命令信号、WE写信号。当片选信号CE＝0时，RAM被选中，可以进行读/写操作;当CE＝1时，RAM未被选中，不能进行读/写操作。读命令信号OE在本实验中已固定接地，在此情况下，当CE＝0，WE=1时，存储器进行写操作，当CE=0，WE=0时，存储器进行读操作。5．数据记录：

DSW SW7-SW074LS373 (OE)# 74LS273 CLK 611674LS244 Q7-Q0 6116 D7-D0 备注 (CE)#(OE)#(WE)# 000000000111100000000——地址00H 写入AR 0000000101001——00000001数据01H 写入RAM 000100000111100010000——地址10H 写入AR 0000001001001——00000010数据02H 写入RAM 00000000000000000000000000000地址00H 读出数据00010000000000001000000010000地址10H 读出数据 总结及心得体会 在学总线那一章节时，对于老师提到的各种74LSXXX名词，总是云里 雾里的，经过实验，现在对总线这一章节的内容有了更为清晰的认识，也 了解到了各种74LSXXX的功能以及在模拟电路中起到的作用。 11级计算机科学与技术一班： 2013年05月17日

计算机组成原理与系统结构实验教程

实验一算术逻辑运算实验 一．实验目的 1．了解运算器的组成结构。 2．掌握运算器的工作原理。 3．学习运算器的设计方法。 4．掌握简单运算器的数据传送通路。 5．验证运算功能发生器74LS181 的组合功能。 二．实验设备 TDN-CM+或TDN-CM++教学实验系统一套。 三．实验原理 实验中所用的运算器数据通路图如图2.6-1。图中所示的是由两片74LS181 芯片以并/串形式构成的8 位字长的运算器。右方为低4 位运算芯片，左方为高4 位运算芯片。低位芯片的进位输出端Cn+4 与高位芯片的进位输入端Cn 相连，使低4 位运算产生的进位送进高4 位运算中。低位芯片的进位输入端Cn 可与外来进位相连，高位芯片的进位输出引至外部。两个芯片的控制端S0～S3 和M 各自相连，其控制电平按表2.6-1。 为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据。要将内总线上的数据锁存到DR1 或DR2 中，则锁存器74LS273 的控制端LDDR1 或LDDR2 须为高电平。当T4 脉冲来到的时候，总线上的数据就 被锁存进DR1 或DR2 中了。 为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245 实现）。若要将运算结果输出到总线上，则要将三态门74LS245 的控制端ALU-B 置低电平。否则输出高阻态。

2 图2.6-1 运算器通路图 数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算的数据。其中，输入开 关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时， 开关上的数据则通过三态门而送入内总线中。 总线数据显示灯（在BUS UNIT 单元中）已与内总线相连，用来显示内总线上的数据。 控制信号中除T4 为脉冲信号，其它均为电平信号。 由于实验电路中的时序信号均已连至“W/R UNIT”单元中的相应时序信号引出端，因 此，需要将“W/R UNIT”单元中的T4 接至“STATE UNIT”单元中的微动开关KK2 的输出 端。在进行实验时，按动微动开关，即可获得实验所需的单脉冲。 S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、SW-B 各电平控制信号则使用“SWITCH UNIT”单元中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B 为低电平有效，LDDR1、 LDDR2 为高电平有效。 对于单总线数据通路，作实验时就要分时控制总线，即当向DR1、DR2 工作暂存器打入 数据时，数据开关三态门打开，这时应保证运算器输出三态门关闭；同样，当运算器输出结 果至总线时也应保证数据输入三态门是在关闭状态。 四．实验步骤 1．按图2.6-2 连接实验电路并检查无误。图中将用户需要连接的信号线用小圆圈标明（其 它实验相同，不再说明）。 2．开电源开关。

计组实验一

实验报告

一．实验目的 熟悉存储器和总线的硬件电，掌握静态随机存储器 RAM 工作特性及数据的读写方法。了解与实验相关的各控制信号的意义，了解三态门在共享总线上所起的隔离作用，了解锁存器的作用及地址锁存的意义。 二．实验要求 按照实验步骤完成实验项目，实现对存储器的访问。 三．实验原理 实验所用的静态存储器由一片6116（2K×8bit）构成（位于MEM 单元），如图1所示。6116有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如表1所示，当片选有效（CS=0）时，OE=0 时进行读操作，WE=0 时进行写操作，本实验将CS 常接地。 （图一） 由于存储器（MEM）最终是要挂接到CPU 上，所以其还需要一个读写控制逻辑，使得CPU 能控制MEM 的读写，实验中的读写控制逻辑如图2 所示，由于T3 的参与，可以保证MEM 的写脉宽与T3 一致，T3 由时序单元的TS3 给出（时序单元的介绍见第三章3.3 系统实验单元电路中6．时序与操作台单元部分）。IOM 用来选择是对I/O 还是对MEM 进行读写操作，RD=1 时为读，WR=1 时为写。 （图2）

实验原理图如图3所示，存储器数据线接至数据总线，数据总线上接有8 个LED 灯显示 D7…D0 的内容。地址线接至地址总线，地址总线上接有8 个LED 灯显示A7…A0 的内容，地址由地址锁存器（74LS273，位于PC&AR 单元）给出。数据开关（位于IN 单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为8 位，接入6116 的地址A7…A0，6116 的高三位地址A10…A8 接地，所以其实际容量为256 字节。 图3 存储器实验原理图 实验箱中所有单元的时序都连接至时序与操作台单元，CLR 都连接至CON 单元的CLR 按钮。实验时T3 由时序单元给出，其余信号由CON 单元的二进制开关模拟给出，其中IOM 应为低（即MEM 操作），RD、WR 高有效，MR 和MW 低有效，LDAR 高有效。 四，实验步骤