数字电子基础第二章答案
习题2
2－1 试用列真值表的方法证明下列等式成立。 (1) A+BC=(A+B)(A+C) (2) A AB A B +=+ (3) 0A A ⊕= (4) 1A A ⊕=
(5) ()A B C AB AC ⊕+=⊕ (6) 1A B A B A B ⊕==⊕?
解：（1）设1F A BC =+ 2()()F A B A C =++
(2) 1F A AB =+ 2F A B
=+
(3) 10F A =⊕ 2F A =
(4) 11F A =⊕ 2F A =
(5) 1()F A B C =⊕+ 2F A B
A C =⊕
(6) 1F A B =⊕ 2F A B
= 31F A B =⊕?
2－2 分别用反演规则和对偶规则求出下列函数的反函数式和对偶式 。 (1) [()]F AB C D E B =++ (2) ()()F AB A C C DE =+++
(3) F A B C D E =++++ (4) ()0F A B C ABC =++= (5) F A B =⊕
解：（1）[()]F A B C D E B =+?++
'[()]F A B C D E B =+?+?+
(2) ()[()]F A B AC C D E =+?++
'()[()]F A B A C C D E =+?++
(3) ()F A B C D E =?+++
'F A B C D E =????
(4) ()1F A B C A B C =??+++=
'()1F A B C A B C =??+++=
(5) F A B =
'F AB AB =+
2－3 用公式法证明下列各等式。 (1) ()AB A C B C D AB A C D +++=++ (2) ()()BC D D B C AD B B D ++++=+ (3) AC AB BC ACD A BC +++=+ (4) AB BC C A AB BC CA ++=++ (5) A B C A B C ⊕⊕= (6) A B A B ⊕=⊕
(7) ()()A CD ACD A C A D +=⊕⊕ 解：（1）
()C B C D AB AC BC BCD AB AC BC D AB AC D ++=+++=+++=++=左边=AB+A 右边
（2）
()()()B C AD B BC D BC AD B BC D AD B B D ++=+++=+++=+=左边=BC+D+D 右边
(3) C AB BC ACD C AB BC A C ACD A BC +++=++++=+=左边=A A 右边 (4) BC CA AB BC AC CA BC AB AC BC AB ++=+++++=++=左边=AB 右边 (5) C A B C A B C ⊕⊕=⊕== 左边=A B 右边 (6) B AB AB A B ⊕=+=⊕=左边=A 右边 (7)
()()()()D AACD AACD ACD AC AC AD AD A C A D +++=++=⊕⊕=左边=AC 右边
2－4对于图P2－4（a ）所示的每一个电路：
（1） 写出电路的输出函数表达式，列出完整的真值表。
（2） 若将图（b ）所示的波形加到图（a ）所示的电路的输入端，试分别画出12,F F 的输
出波形。
解：（1）1F A BB C =++
2F A B C =⊕⊕
（2）
A B C
1F 2
F
2－5 已知逻辑函数的真值表分别如表P2－5（a ），（b ），（c ）所示。 （1） 试分别写出各逻辑函数的最小项之和表达式，最大项之积表达式。 （2） 分别求出各逻辑函数的最简与或式，最简或与式。 (a)
(b)
(c)
解：（1）(a)最小项之和的表达式为：1F ABC ABC ABC =++
最大项之积表达式为：1()()()()()F A B C A B C A B C A B C A B C =++++++++++ (b) 最小项之和的表达式为:1F ABC ABC ABC ABC =+++
最大项之积表达式为: 1()()()()F A B C A B C A B C A B C =++++++++ (c) 最小项之和的表达式为: 1F ABC ABC ABC ABC =+++
最大项之积表达式为: 1()()()()F A B C A B C A B C A B C =++++++++ (2) (a) 最简与或式：1F AB A C =+ 最简或与式：1()F A B C =+ (b) 最简与或式：1F AC BC =+ 最简或与式：1()()F A C B C =++ (c) 最简与或式：1F BC AC =+
最简或与式：1()()F B C A C =++ 2－6 对于图P2－6所示的每一个电路： （1） 试写出未经化简的逻辑函数表达式。 （2） 写出各函数的最小项之和表达式。
解：（1）（a ）1F AB AB C =++ (b) 2F A B B C A C =+++++ (c) 3F A B B A AC =++++ (d) 4F A BC D A B C =++++ (2)各式的最小项表达式： （a ）1F C = （b ）2F AC = （c ）3F A B C =++ （d ）4F ABC =
2－7 用代数法化简下列逻辑函数，求出最简与或式。 (1) F AB B AB =++ (2) F ABC A B C =+++
(3) F ABC AB =+
(4) F ABCD ABD ACD =++ (5) ()()F AB A CD AD BC A B =+++ (6) ()()F AC CD AB BC B AD CE =++++ (7) F AC ABC ACD CD =+++
(8) ()()()F A B C A B C A B C =++++++ (9) ()()F BC ABCE B AD AD B AD AD =+++++
(10) ()F AC ACD ABEF B D E BCDE ABEF =+++⊕++ 解：（1）F A B =+ (2) 1F = (3) 1F = (4) F AD = (5) 0F = (6) F ABCDE = (7) F A CD =+ (8) F A BC =+ (9) ()F BC A D =+⊕
(10) ()F AC AD B D E AEF =++⊕+
2－8 判断图P2－8中个卡诺图的圈法是否正确。如有错请改正，并写出最简与或表达式。
解：各卡诺图均有错误，改正后的各卡诺图圈法如图解2－5所示。
(a)
（b）
（c ）正确图示为：将原图的10对应的一列4个1圈起来，其他不变。 （d ）正确图示为：将00行和10行的最后两个1圈起来，其他不变。
（e ）正确图示为：将00行的中间两个1和10行的中间两个1圈起来，再将11行的4个1圈起来，其他不见。
（f ）正确图示为：去掉00列的叉的圈，把11列的两个1和10列的两个叉圈起来，其他不变。
（g ）正确图示为：把00列的两个1和10列的连个1圈起来，把00行的两个叉，1和10行的两个叉，1圈起来，然后把10行的四个圈起来，其他不变。
2－9 用卡诺图化简法将下列函数化简为最简与或式，并画出全部由与非门组成的逻辑电路图。
(1) (,,)(0,1,2,5,7)F A B C m =
∑
(2) (,,,)(2,3,6,7,8,10,12,14)F A B C D m =∑ (3) (,,,)(2,3,4,5,8,9,14,15)F A B C D m =
∑
(4) (,,,,)(0,4,18,19,22,23,25,29)F A B C D E m =∑
(5) (,,,)(0,1,2,3,6,8,10,11,12)F A B C D m =
∏
(6) F AB ABD A C BCD =+++
(7) F ACD BC BD AB A C BC BD =++++++
解：首先写出画出卡诺图，，圈“1”格，每个卡诺图圈对应写出一个与项，从而求出最简与
或式。得到各式的最简与或式与逻辑电路图分别如下：
=++
（1）最简式：F AB AC AC
逻辑电路图：
=+
（2）F A C AD
逻辑电路图：
=+++
（3）F ABC ABC ABC ABC
逻辑电路图：
=++
（4）F ABDE ABDE ABD
逻辑电路图：
=+++（5）F ABC ABC ACD BD 逻辑电路图：
=+（6）F AB A C
逻辑电路图：
=++（7）F B C AD 逻辑电路图：
2－10 用卡诺图化简法将下列函数化简为最简或与式，并画出全部由或非门组成的逻辑电路图。
(1) (,,,)(0,2,5,7,8,10,13,15)
F A B C D m
=∑
(2) (,,,)(0,2,3,7,8,10,11,13,15)
F A B C D M
=∏
(3) (,,,,)(0,1,3,4,5,7,10,14,19,23,26,27,30,31)
F A B C D E M
=∏
(4) ()
F AB AB AB AB C
=+++
(5) ()()()()
F A B A B C A C B C D
=++++++
解：将各逻辑函数分别填入卡诺图，圈“0”格，每个卡诺图对应写一个或项，从而求得最简或与式，进而求得或非式。
（1）最简或与式：
1
()()
F B D B D B D B D BD BD
=++=+++=+
逻辑电路图：
（2）最简或与式：
2()()()F B D C D A B D B D C D A B D BD CD ABD =++++=++++++=++
逻辑电路图：
（3） 最简或与式：3()()()()F A B D B D E A B E A D E =++++++++ 逻辑电路图：
（4） 最简或与式：4()()F A C B C A C B C AC BC =++=+++=+ 逻辑电路图：
（5） 最简或与式：5()()F A B A C A B A C AB AC =++=+++=+ 逻辑电路图：
2－11 已知试求1F ABD C =+,2()()()F B C A B D C D =++++，试求：
（1）12a F F F =?之最简与或式和最简与非－非与式。 （2）12b F F F =+之最简或与式和之最简或非－或非式。 （3）12c F F F =⊕之最简与或非式。
解：两函数之间的与，或，异或运算可由两个函数的卡诺图运算（即两个卡诺图中相应的方格作与，或，异或运算）来实现，分别求出a F ，b F ，c F 之卡诺图，分别如下图所示：
a F 图
CD AB 00 10 11 10 00 01 11
10
b F 图
CD AB 00 10 11 10 00 01 11
10
c F 图
CD AB 00 10 11 10 00 01 11
10
解：（1）求出各函数的表达式为：
a 12F F F ABC BCD =?=?
12()()b F F F A C D B C D =+=+++++ 12c F F F BCD ABD BCD =⊕=++
2－12 设有三个输入变量A,B,C ，试按下述逻辑问题列出真值表，并写出它们各自的最小项表达式，最大项表达式。
（1）当A+B=C 时，输出b F 为1，其余情况为0。
（2）当A B B C ⊕=⊕时，输出C F 为1，其余情况下为0。 解：a F ，b F ，c F 随A,B,C 变化的真值表如下图所示：
（1）m(0,3,5,7)(1,2,4,6)b F M ==∑∏
(2) m(0,2,5,7)(1,3,4,6)c F M =
=∑∏
2－13 将下列具有无关项的逻辑函数化简为与或表达式。 （1）(,,,)(0,1,4,7,9,10,13)(2,5,8,12,15)F A B C D M d =?∏∏
(2) (,,,)(1,3,6,8,11,14)(2,4,5,13,15)F A B C D m d =
+∑∑
（3）(,,,)(0,2,4,5,10,12,15)(8,14)F A B C D m d =
+∑∑F BCD BCD =+
(2) F ABD BCD ACD ABCD =+++ （3）F CD BD AD ABC ABC =++++
2－14 将下列具有约束条件的逻辑函数化简为最简或与表达式：
（1）
F ABC ABC ABCD ABCD ?=+++
?
?
??变量ABCD不可能出现相同的值
（2）
()
F A B CD ABC ACD AB CD
?=⊕++
?
?
+=
??
解：（1）F AC BD
=+ (2) F C
=
数字电子技术基础试题及答案(一)
数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器 的Q 和Q1的表达式，并画出其波形。 图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；
⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2ABCF 2求： （1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解： （1）化简该 函数为最简与或式： 解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分 分 分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分 分分分
填对卡诺图圈对卡诺图-----------2分 由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分 （2）画出用两级与非门实现的最简与或式电路图： 则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6． 方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）
(完整版)数字电子技术基础模拟试题A及答案
74LS191功能表 LD CT D U / CP D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3 0 × × × d 0d 1 d 2 d 3 1 0 0 ↑ ×××× 1 0 1 ↑ ×d 0 d 1 d 2 d 3 加法计数 减法计数 命 题 人 ： 审 题 人 ： 命 题 时 间 ： 系名 专业 年级、班 学号 姓名 数字电子技术 课程试题（ 卷） 题号 一 二 三 四 五 六 七 八 九 十 总分 得分 （请将答案写在答题纸上，答在试卷上不给分） 一． 选择题（16分） 1．已知A B A B B A Y +++=，下列结果正确的是（ ） a ． Y =A b ．Y=B c ．A B Y += d ．Y=1 2．已知A=（10．44）10（下标表示进制），下列结果正确的是（ ） a ． A=（1010．1）2 b ．A=（0A ．8）16 c ． A=（12．4）8 d ．A=（20．21）5 3．下列说法不正确的是（ ） a ．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．OC 门输出端直接连接可以实现正逻辑的线与运算 d ．集电极开路的门称为OC 门 4．以下错误的是（ ） a ．数字比较器可以比较数字大小 b ． 半加器可实现两个一位二进制数相加 c ．编码器可分为普通全加器和优先编码器 d ．上面描述至少有一个不正确 5．下列描述不正确的是（ ） a ．触发器具有两种状态，当Q=1时触发器处于1态 b ．时序电路必然存在状态循环 c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．主从JK 触发器具有一次变化现象 6．电路如下图（图中为上升沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“100”，请问在时钟作用下，触发器下一状态（Q 3 Q 2 Q 1）为（ ） a ．“101” b ．“100” c ．“011” d ．“000” 7．电路如下图，已知电路的当前状态Q 3 Q 2 Q 1 Q 0为“1100”，74LS191具有异步置数的逻辑功能，请问在时钟作用下，电路的下一状态（Q 3 Q 2 Q 1 Q 0）为（ ） a ．“1100” b ．“1011” c ．“1101” d ．“0000” 8．下列描述不正确的是（ ） a ．EEPROM 具有数据长期保存的功能且比EPROM 在数据改写上更方便 b ．DAC 的含义是数-模转换、ADC 的含义是模数转换 c ．积分型单稳触发器电路只有一个状态 d ．上面描述至少有一个不正确 二．判断题（9分） 1．TTL 输出端为低电平时带拉电流的能力为5mA （ ） 2．TTL 、CMOS 门中未使用的输入端均可悬空（ ） 3．当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与运算。（） 4．将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作的电路称为译码器。（） 5．设计一个3进制计数器可用2个触发器实现（ ） 6．移位寄存器除了可以用来存入数码外，还可以利用它的移存规律在一定的范围内构成任意模值n 的计数器。所以又称为移存型计数器（ ） 7． 判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现（ ） 8． 施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（ ） 9． DRAM 需要定期刷新，因此，在微型计算机中不如SRAM 应用广泛（ ） 三．计算题（8分） 1、在如图所示电路中，U cc =5V ，U BB =9V ，R 1=5.1kΩ， R 2=15kΩ，R c =1kΩ，β=40，请计算U I 分别为5V ，0.3V 时输出U O 的大小？。 密 线 封 A B
数字电子技术基础试题及答案 (1)
. 数字电子技术基础期末考试试卷 一、填空题 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题： 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度 T ，振荡频率f 和占空比q 。 ………………………密……………………封…………………………装…………………订………………………线……………………… 系别 专业（班级） 姓名 学号
图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………封…………………………装…………………订………………………线………………………
D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 三、设计题：（每10分，共20分） 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。要求： （1）列出计数器状态与V01、V02的真值表；
电子电路基础知识69440
电子电路基础知识 电路基础知识(一) 电路基础知识（1）——电阻 导电体对电流的阻碍作用称着电阻，用符号R表示，单位为欧姆、千欧、兆欧，分别用Ω、KΩ、MΩ表示。 一、电阻的型号命名方法： 国产电阻器的型号由四部分组成（不适用敏感电阻） 第一部分：主称，用字母表示，表示产品的名字。如R表示电阻，W表示电位器。 第二部分：材料，用字母表示，表示电阻体用什么材料组成，T-碳膜、H-合成碳膜、S-有机实心、N-无机实心、J-金属膜、Y-氮化膜、C-沉积膜、I-玻璃釉膜、X-线绕。 第三部分：分类，一般用数字表示，个别类型用字母表示，表示产品属于什么类型。1-普通、2-普通、3-超高频、4-高阻、5-高温、6-精密、7-精密、8-高压、9-特殊、G-高功率、T-可调。 第四部分:序号，用数字表示，表示同类产品中不同品种，以区分产品的外型尺寸和性能指标等例如：R T 1 1型普通碳膜电阻a1} 二、电阻器的分类 1、线绕电阻器：通用线绕电阻器、精密线绕电阻器、大功率线绕电阻器、高频线绕电阻器。 2、薄膜电阻器：碳膜电阻器、合成碳膜电阻器、金属膜电阻器、金属氧化膜电阻器、化学沉积膜电阻器、玻璃釉膜电阻器、金属氮化膜电阻器。 3、实心电阻器：无机合成实心碳质电阻器、有机合成实心碳质电阻器。
4、敏感电阻器：压敏电阻器、热敏电阻器、光敏电阻器、力敏电阻器、气敏电阻器、湿敏电阻器。 三、主要特性参数 1、标称阻值：电阻器上面所标示的阻值。 2、允许误差：标称阻值与实际阻值的差值跟标称阻值之比的百分数称阻值偏差，它表示电阻器的精度。 允许误差与精度等级对应关系如下：±0.5%-0.05、±1%-0.1(或00)、±2%-0.2(或0)、±5%-Ⅰ级、±10%-Ⅱ级、±20%-Ⅲ级 3、额定功率：在正常的大气压力90-106.6KPa及环境温度为－55℃～＋70℃的条件下，电阻器长期工作所允许耗散的最大功率。 线绕电阻器额定功率系列为（W）：、、、、1、2、4、8、10、16、25、40、50、75、100、150、250、500 非线绕电阻器额定功率系列为（W）：、、、、1、2、5、10、25、50、1004、额定电压：由阻值和额定功率换算出的电压。 5、最高工作电压：允许的最大连续工作电压。在低气压工作时，最高工作电压较低。 6、温度系数：温度每变化1℃所引起的电阻值的相对变化。温度系数越小，电阻的稳定性越好。 阻值随温度升高而增大的为正温度系数，反之为负温度系数。 7、老化系数：电阻器在额定功率长期负荷下，阻值相对变化的百分数，它是表示电阻器寿命长短的参数。 8、电压系数：在规定的电压范围内，电压每变化1伏，电阻器的相对变化量。
数字电子技术基础习题及答案
《数字电子技术》习题 一. 单项选择题： 1．十进制数128的8421BCD码是（）。 A.10000000 B. 000100101000 C.100000000 D.100101000 2.已知函数F的卡诺图如图1-1, 试求其最简与或表达式 3. 已知函数的反演式为 ，其原函数为（）。 A． B． C． D． 4．对于TTL数字集成电路来说，下列说法那个是错误的：（A）电源电压极性不得接反，其额定值为5V； （B）不使用的输入端接1； （C）输入端可串接电阻，但电阻值不应太大； （D）OC门输出端可以并接。 5．欲将正弦信号转换成与之频率相同的脉冲信号，应用 A.T，触发器 B.施密特触发器 C.A/D转换器 D.移位寄存器 6．下列A/D转换器中转换速度最快的是（）。 A.并联比较型 B.双积分型 C.计数型 D.逐次渐近型 7. 一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有（）个。 A. 10 B. 11 C. 12 D. 8
8.如图1-2，在TTL门组成的电路中，与非门的输入电流为I iL≤–1mA?I iH≤20μA。G1输出低电平时输出电流的最大值为 I OL(max)=10mA，输出高电平时最大输出电流为 I OH(max)=–0.4mA 。门G1的扇出系数是（）。 A. 1 B. 4 C. 5 D. 10 9.十数制数2006.375转换为二进制数是： A. 11111010110.011 B. 1101011111.11 C. 11111010110.11 D. 1101011111.011 10. TTL或非门多余输入端的处理是: A. 悬空 B. 接高电平 C. 接低电平 D.接”1” 二.填空题(每小题2分，共20分) 1.CMOS传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将______________。 2. 写出四种逻辑函数的表示方法： __________________________________________________________ _____; 3.逻辑电路中,高电平用1表示,低电平用0表示,则称为___逻辑; 4. 把JK触发器改成T触发器的方法是_____________。 5. 组合逻辑电路是指电路的输出仅由当前的_____________决定。 6. 5个地址输入端译码器，其译码输出信号最多应有 _____________个。 7. 输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做 _____________。 8．一片ROM有10根地址线，8根数据输出线，ROM共有________个存储单元。 9．N个触发器组成的计数器最多可以组成_____________进制的计数器。 8. 基本RS触发器的约束条件是_____________。 三．电路分析题（36分）
电子电路基础知识
电子电路基础知识 () 电平标准 下面总结一下各电平标准。和新手以及有需要的人共享一下^_^. 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL 等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 VCC：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系 统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： VCC：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： VCC：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就 OK了。 TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；
TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。 VCC：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。 3.3V LVCMOS： VCC：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。 2.5V LVCMOS： VCC：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。 CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC 一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。 ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构) VCC=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。 速度快，驱动能力强，噪声小，很容易达到几百M的应用。但是功耗大，需要负电源。 为简化电源，出现了PECL(ECL结构，改用正电压供电)和LVPECL。 PECL：Pseudo/Positive ECL VCC=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V LVPELC：Low Voltage PECL VCC=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网
数字电子技术基础习题及答案
数字电子技术基础考题 一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。 2．将2004个“1”异或起来得到的结果是（0 ）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（高）电平。 5．基本逻辑运算有: （and ）、（not ）和（or ）运算。 6．采用四位比较器对两个四位数比较时，先比较（最高）位。 7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。 10．施密特触发器有（2）个稳定状态.，多谐振荡器有（0 ）个稳定状态。 11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种；12．两二进制数相加时，不考虑低位的进位信号是（半）加器。 13．不仅考虑两个_______本位_____相加，而且还考虑来自___低位进位____相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和___该时刻输入变量的取值______有关，而且还与_电路原来的状态_______有关。 15．计数器按CP脉冲的输入方式可分为__同步计数器和____异步计数器_。 16．触发器根据逻辑功能的不同，可分为_____rs______、______jk_____、___t________、___d________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用__反馈归零法_________、__预置数法_________、__进位输出置最小数法__等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有 2 个稳态，它可存储 1 位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。20．把JK触发器改成T触发器的方法是 j=k=t 。 21．N个触发器组成的计数器最多可以组成2n 进制的计数器。 22．基本RS触发器的约束条件是rs=0 。
数字电子技术基础答案
Q 1 CP Q 1 Q 0 &&D 1D 0第一组： 计算题 一、（本题20分） 试写出图示逻辑电路的逻辑表达式，并化为最简与或式。 解：C B A B A F ++=C B A B A F ++= 二、（本题25分） 时序逻辑电路如图所示，已知初始状态Q 1Q 0＝00。 （1）试写出各触发器的驱动方程； （2）列出状态转换顺序表； （3）说明电路的功能； 解：（1）100Q Q D =，101Q Q D =； （2）00→10→01 （3）三进制移位计数器
三、（本题30分） 由集成定时器555组成的电路如图所示，已知：R 1＝R 2＝10 k Ω，C ＝5μF 。 （1）说明电路的功能； （2）计算电路的周期和频率。 解：（1）多谐振荡器电路 （2）T 1＝7s ， T 2＝3.5s 四、（本题25分） 用二进制计算器74LS161和8选1数据选择器连接的电路如图所示， （1）试列出74LS161的状态表； （2）指出是几进制计数器； （3）写出输出Z 的序列。 "1" 解： （1）状态表如图所示 （2）十进制计数器 C R R CC u o
（3）输出Z的序列是0010001100 第二组： 计算题 一、（本题20分） 逻辑电路如图所示，试答：1、写出逻辑式并转换为最简与或表达式，2、画出用“与”门及“或”门实现的逻辑图。 B 二、（本题25分） 试用与非门设计一个三人表决组合逻辑电路(输入为A、B、C，输出为F)，要求在A有一票决定权的前提下遵照少数服从多数原则，即满足：1、A=1时，F一定等于1，2、A、B、C中有两2个以上等于1，则输出F=1。 试：（1）写出表决电路的真值表； （2）写出表决电路的逻辑表达式并化简； （3）画出用与非门设计的逻辑电路图。
数字电子技术基础试卷及答案套
数字电子技术基础1 一．1．（1５分） 试根据图示输入信号波形分别画出各电路相应的输出信号波形L1、L2、L3、L4、和L5。设各触发器初态为“0”。 二．（15分） 已知由八选一数据选择器组成的逻辑电路如下所示。试按步骤分析该电路在M1、M2取不同值时（M1、M2取值情况如下表所示）输出F的逻辑表达式。 八选一数据选择器输出端逻辑表达式为：Y=Σm i D i,其中m i是S2S1S0最小项。 三．（8分） 试按步骤设计一个组合逻辑电路，实现语句“A>B”，A、B均为两位二进制数，即A （A1、A0），B（B1、B0）。要求用三个3输入端与门和一个或门实现。 四．（12分） 试按步骤用74LS138和门电路产生如下多输出逻辑函数。 74LS138逻辑表达式和逻辑符号如下所示。 五．（15分） 已知同步计数器的时序波形如下图所示。试用维持-阻塞型D触发器实现该计数器。要求按步骤设计。 六．（18分） 按步骤完成下列两题 1．分析图5-1所示电路的逻辑功能：写出驱动方程，列出状态转换表，画出完全状态转换图和时序波形，说明电路能否自启动。 2．分析图5-2所示的计数器在M=0和M=1时各为几进制计数器，并画出状态转换图。 图5-1
图5-2 七． 八．（10分） 电路下如图所示，按要求完成下列问题。 1．指出虚线框T1中所示电路名称. 2．对应画出V C 、V 01、A 、B 、C 的波形。并计算出V 01波形的周期T=？。 数字电子技术基础2 一．（20分）电路如图所示，晶体管的β＝100,Vbe=0.7v 。 （1）求电路的静态工作点; （2） 画出微变等效电路图, 求Au 、r i 和r o ； （3）若电容Ce 开路，则将引起电路的哪些动态参数发生变化？并定性说明变化趋势. 二．（15分）求图示电路中a U 、b U 、b U 、c U 及L I 。 三．（8分）逻辑单元电路符号和具有“0”、“1”逻辑电平输入信号X 1如下图所示，试分别画出各单元电路相应的电压输出信号波形Y 1、Y 2、Y 3。设各触发器初始状态为“0”态。 四．（8分）判断下面电路中的极间交流反馈的极性（要求在图上标出瞬时极性符号）。如为负反馈，则进一步指明反馈的组态。 （a ） （b ）
数字电子技术基础试卷及答案
数字电子技术基础试题（一） 一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式
数字电子技术基础试题及答案
D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8
数字电子技术基础试题及答案(一)
数字电子技术基础期末考试试卷 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度T ，振荡频率f 和占空比q 。 图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 …… …… … … …… …密 … … …… … … … … 封 …… … … … … … … … … 装 … … … … … … … 订 … … … … … … … … … 线 … … … … … … … … … 学院 专业 （班级） 姓名 学号 …… … … … … 线 …
6．触发器电路就输入信号的波形如图3所示，试分别写出D触发器的Q和Q1的表达式，并画出其波形。 图 D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 A B C F
数字电子技术基础习题及答案
数字电子技术基础考题 」、填空题：（每空3分，共15分） 辑表达式 ）和（ 卡诺图 路，称为全加器。 等° 17. 根据不同需要，在集成计数器芯片的基础上，通过采用 进位输出置最小数法 等方法可以实现任意进制的技术器。 18. 4. 一个JK 触发器有_2_个稳态，它可存储_J — 位二进制数。 19. 若将一个正弦波电压信号转换成 同一频率的矩形波，应采用 多谐振荡器 _______ 电路。 20. __________________________________________ 把JK 触发器改成T 触发器的方法是J=k=t __________________________________________________ 。 21. N 个触发器组成的计数器最多可以组成 _^n 进制的计数 器。 1逻辑函数有四种表示方法，它们分别是（ 真值表 ）、（ 逻辑图 2. 将2004个“ 1 ”异或起来得到的结果是（ 3. 由555定时器构成的三种电路中, ）和（ 是脉冲的整形电路。 4. TTL 器件输入脚悬空相当于输入（ 电平。 5. 基本逻辑运算有：（and not ）和（or ）运算。 6. 采用四位比较器对两个四位数比较时, 先比较 最咼 位。 7. 触发器按动作特点可分为基本型、 （同步型 主从型 ）和边沿型; 如果要把一宽脉冲变换为窄脉冲应采用 积分型单稳态 触发器 9. 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是 TTL ）电路和 CMOS ）电路。 10. 施密特触发器有（ 2 ）个稳定状态?，多谐振荡器有（0 ）个稳定状态。 11.数字系统按组成方式可分为 功能扩展电路、功能综合电路 两种; 12?两二进制数相加时，不考虑低位的进位信号是 加器。 13?不仅考虑两个 本位 .相加，而且还考虑来自 低位进位 _______ 相加的运算电 14.时序逻辑电路的输出不仅和 该时刻输入变量的取值 有关，而且还与_电路原来 的状态 有关。 15?计数器按CP 脉冲的输入方式可分为 同步计数器和 异步计数器。 16?触发器根据逻辑功能的不同，可分为 rs jk 反馈归零法 置数法
电子专业技术基础试题及答案10套
电子技术基础试题(八) 一、填空题(每题3分，共30分) 1、PN结具有单向导电特性性能。 2、一般情况下，晶体三极管的电流放大系数随温度的增加而_增大_。 3、射极输出器放在中间级是兼用它的输入电阻大和输出电阻小的特点，起阻抗变换作用。 4、只有当负载电阻R L和信号源的内阻r s 相等时，负载获得的功率最大，这种现象称为阻抗匹配。 5、运算放大器的输出是一种具有深度负反馈高增益的多级直流放大器。 6、功率放大器按工作点在交流负载线上的位置分类有：甲类功放，乙类功放和甲乙类功放电路。 7、甲乙推挽功放电路与乙类功放电路比较，前者加了偏置电路向功放管提供少量偏流I BQ，以减少交越失真。 带有放大环节的串联型晶体管稳压电路一般由采样电路、基准电源、比较放大电路和_调整元件_四个部分组成。 9、逻辑代数的三种基本运算是逻辑乘、_逻辑加和_逻辑非_。 10、主从触发器是一种能防止空翻现象的实用触发器。 二、选择题(每题3分，共30分) 1．晶体管二极管的正极的电位是－10V，负极电位是－5V，则该晶体二极管处于：( C)。 A.零偏 B.反偏 C.正偏 2．若晶体三极管的集电结反偏、发射结正偏则当基极电流减小时，使该三极管：( A)。 A.集电极电流减小 B.集电极与发射极电压V CE上升 C.集电极电流增大3．某三级放大器中，每级电压放大倍数为Av，则总的电压放大倍数：( B )。 A.3A V B.A3V C.A V3/3 D.A V 4．正弦波振荡器中正反馈网络的作用是：( A)。 A.保证电路满足振幅平衡条件 B.提高放大器的放大倍数，使输出信号足够大 C.使某一频率的信号在放大器工作时满足相位平衡条件而产生自激振荡 5．甲类单管功率放大电路中结构简单，但最大的缺点是：( C)。 A.有交越失真 B.易产生自激 C.效率低 6．有两个2CW15稳压二极管，其中一个稳压值是8V，另一个稳压值为7.5V，若把两管的正极并接，再将负极并接，组合成一个稳压管接入电路，这时组合管的稳压值是：( B)。 A.8V B.7.5V C.15.5V 7．为了减小开关时间，常在晶体管的基极回路中引入加速电容，它的主要作用是：( A )。 A.在开启时提供很大的正向基极电流，并在关闭时提供很大的反向基极电流 B.在开启时提供很大的反向基极电流 C.隔开直流电压 8．逻辑函数式E F+E F+EF，化简后答案是：( C)。 A.EF B.F E+E F C.E+F
数字电子技术基础—试题—填空
一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = (1)。 3 . 三态门输出的三种状态分别为：高电平、低电平和高阻态。 4 . 主从型JK 触发器的特性方程 = 。 5 . 用4个触发器可以存储4位二进制数。 6 . 存储容量为4K×8位的RAM 存储器，其地址线为12条、数据线为 8条。 1．八进制数 (34.2 ) 8 的等值二进制数为（11100.01 ） 2 ； 十进制数 98 的 8421BCD 码 为（ 10011000 ） 8421BCD 。 2 . TTL 与非门的多余输入端悬空时，相当于输入 高电平。 3 .图15所示电路 中 的最简逻辑表达式为AB 。 图 15 4. 一个 JK 触发器有 两 个稳态，它可存储 一 位二进制数。 5. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用 多谐振荡器 电路。 6. 常用逻辑门电路的真值表如表1所示，则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门。 A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 表 1 F 1 ；F 2 ；F 3 分别为：同或 ， 与非门 ， 或门 1.(11011)2 =（__27__）10 2.8421BCD 码的1000相当于十进制的数值 8 。 3．格雷码特点是任意两个相邻的代码中有__一__位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的__与或运算__互换，_原变量___互换，__反变量__互换，就得到F 的反函数 F 。 5．二极管的单向导电性是外加正向电压时 导通 ，外加反向电压时 截止 。 6．晶体三极管作开关应用时一般工作在输出特性曲线的 饱和 区和 截止 区。 7．TTL 三态门的输出有三种状态：高电平、低电平和 高阻 状态。 8. 集 电极开路门的英文缩写为 OC 门，工作时必须外加 上拉电阻 和 电源 。 9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较 多 。 10． 输出n 位代码的二进制编码器，一般有 __2n ____个输入信号端。 11．全加器是指能实现两个加数和___(低位)进位信号____三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与 当前输入状态 有关，而且与 输出的原始状态 有关。 13．与非门构成的基本RS 锁存器的特征方程是 S+ n Q R ，约束条件是 RS=0 。
数字电子技术基础试题及答案
数字电子技术基础期末考试试卷 课程名称 数字电子技术基础 B 卷 考试形式 闭卷 考核类型 考试 本试卷共 3 大题，卷面满分100分，答题时间120分钟。 一、填空题：（每题2分，共10分） 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题：（每小题10分，共70分） 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+
3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1KΩ，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T，振荡频率f和占空比q。 图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态
时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 D= Q n+1= Q 1= 7. 已知电路如图4所示，试写出:
①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4
数字电子电路基础 答案
北京交通大学远程与继续教育学院2016——2017学年第一学期网络教育期末考试年级2015专业层次 《数字电子电路基础》答案（闭卷）C卷姓名学号 一、填空题（每空2分，共20分） 1.45、8FA.C6 2.10000111、000100110101 3.基本触发器、同步触发器、边沿触发器 4.2n>N 5. F = A · B、F = A ＋B 二、判断题（每题2分，共10分） 1.（√） 2.（×） 3.（×） 4.（×） 5.（√） 三、选择题（每空2分，共10分） A C C B C 四、名词解释（每题4分，共20分）
1.门电路 实现基本和常用逻辑运算的电子电路，成为逻辑门电路。 2.D/A转换器 将数字量转换成模拟量的电路成为数/模转换器，简称D/A转换器。 3.BCD码 把十进制数的十个数码0~9用二进制数码来表示，称为BCD码，即二—十进制编码。 4.逻辑与 只有决定事物的所有条件都具备时，结果才发生，这种逻辑关系成为逻辑与。 5.同步触发器 输入信号经过控制门输入，管理控制们的信号为时钟脉冲信号CP，只有在CP信号到来时，输入信号才能进入触发器，否则就会被拒之门外，对电路不起作用。 五、简答题（每题10分，共40分） 1.试用公式法证明逻辑代数基本定律中的分配率A +B· C=(A+B) ·(A +C) 证明：(A+B) ·(A +C)=A· A+A· B+A· C+B· C =A+AB+ AC+BC =A(1+B+C)+BC =A +BC 2.在数字电路中，基本的工作信号是二进制数字信号和两种状态逻辑信号， 而触发器就是存放这些信号的单元电路，那么触发器需要满足哪些基本要求？何为触发器的现态和次态？ 答：触发器需要满足：
数字电子技术基础试题与答案
数字电子技术基础期末考试试卷 课程名称 数字电子技术基础 B 卷 考试形式 闭卷 考核类型 考试 本试卷共 3 大题，卷面满分100分，答题时间120分钟。 一、填空题：（每题2分，共10分） 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题：（每小题10分，共70分） 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F
2．证明逻辑函数式相等：()() ++++=+ BC D D B C AD B B D 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：
（2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1K Ω，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T，振荡频率f 和占空比q。 图1
5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………………密……………………封…………………………装…………………订………………………线………………………