频率合成器设计
摘要
频率合成器是利用一个或多个标准信号，通过各种技术途径产生大量离散频率信号的设备。本文系统地阐述了锁相环频率合成器的基本工作原理，较深入地分析了锁相环路的组成和工作过程，建立其相位模型以及动态方程，并且对环路滤波器和各组成部分进行了详细的分析。在此基础上，针对CD4046系统的技术特点，以集成数字锁相芯片为核心精心设计了频率合成电路，构成了多频点输出频率合成器。为了改善环路的捕获性能，进一步抑制鉴相器输出电压中的载频分量和高频噪声，降低由VCO控制电压的不纯而引起的寄生输出以及其他各种杂散噪声，对环路滤波器进行了重点设计，合理选择和计算了环路的参数，进而使得集成锁相环频率合成电路的功能得到了充分发挥，为CD4046系统提供了良好的本振源。
关键词：频率合成器锁相环路CD4046
目录
引言 (3)
第一章频率合成基本原理 (4)
1．1 频率合成的概念 (4)
1．2 频率合成器的主要技术指标 (5)
1．3 锁相频率合成器 (5)
第二章锁相环路的基本工作原理和CD4046的介绍 (6)
2．1 锁相环路的工作原理 (6)
2．2 锁相环路各组成部分的作用 (6)
2．3 数字式锁相环路CD4046 (7)
2．4 CD4046的介绍 (8)
2．5 CD4046工作原理 (9)
2．6 CD4046典型应用电路 (9)
第三章频率合成器的设计与制作 (11)
3．1 实验的设计指标和要求 (11)
3．2 设计步骤 (11)
3．3 设计电路图 (12)
3．4 电路板制作 (12)
总结 (14)
参考文献 (15)
引言
频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。频率合成在通信、雷达、测控、仪器仪表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式。前两种属于开环系统，具有频率转换时间短，分辨率较高等优点。而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低，并且输出频率的准确度不亚于前两种，因此本文采用基于锁相环（PLL）技术的锁相频率合成。
PLL的好处包括：
（1）易于集成到IC中。
（2）无线信道间隔中的灵活性。
（3）可获得高性能。
（4）频率合成器外形尺寸较小。
第一章频率合成基本原理
1．1 频率合成的概念
频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。实现频率合成的电路叫频率合成器，频率合成器是现代电子系统的重要组成部分。在通信、雷达和导航等设备中，频率合成器既是发射机频率的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号放生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。
早期的频率合成是用多晶体直接合成，以后发展成用一个高稳定参考源来合成多个频率。20世纪50年代出现了间接频率合成技术。但在使用频段上，直到50年代中期仍局限于短波范围。60年代中期，带有可变分频的数字锁相式频率合成器问世。60年代后期，全晶体管化的微波频率合成技术已应用于通信设备。随着大规模集成电路的发展，新的全数字化的频率合成技术得以实现。80年代频率合成技术进入毫米波范围。频率合成技术广泛用于通信、导航、雷达和测量等设备中。测量设备采用频率合成技术能提高测量精度，并易于与微处理机相结合，实现测量的自动化。
实际的频率合成设备通常采用以下三种技术：
1、直接频率合成，即DDS技术。优点是响应快，缺点是成本高，且不能做到任意频率的合成，主要用于军事通信。
2、锁相环频率合成技术，即PLL。优点是成本低，可合成任意频率，缺点是响应慢，主要用于民用设备。
3、DDS+PLL技术。结合上述两者优点，主要用在专业领域。在本文中我们主要采用锁相环频率合成技术。
1．2 频率合成器的主要技术指标
在以下的性能指标中，转换时间在收发信机设计中将很大的程度上影响通信传输的有效性指标。每一次发送接收的改变，都要经历一次频率合成的跟踪锁定过程。频率合成器的性能需要一系列指标来表征，一般以下述基本指标衡量其优劣：频率范围、频率分辨力、频率转换时间、频率准确度和稳定度、频谱纯度、系列化、标准化及模块化的可实现性、成本、体积及质量。
（1）频率范围：指频率合成器输出频率最高和最低之间的频段宽度。一般来说，频率范围决定于压控振荡器的频率范围。
（2）频率间隔：指频率合成器2个相邻输出频率点之间的间隔，频率范围和频率间隔共同决定了信道数量。
（3）转换时间：指频率值发生改变时完成转换并达到锁定所需的时间
1．3 锁相频率合成器
单环试锁环相频率合成器。在基本锁相环路的反馈通道中插入分频器，就可构成单环锁相环频率合成器，其方框图如图1-1所示。
图1-1 单环锁相环频率合成器
第二章 锁相环路的基本工作原理和CD4046的介
绍
2．1 锁相环路的工作原理
锁相环是一种自动相位控制（APC ）系统，是现代电子系统中应用广泛的一个基本部件，它的基本作用是在环路中生产一个振荡信号，其相位“锁定”在环路输入信号的相位上。所谓相位锁定时指两个信号的频率完全相等，二者的相位差包保持恒定值。如下图图2-1是锁相环路的组成框图。
图2-1 锁相环路的组成框图
2．2 锁相环路各组成部分的作用
利用锁相环技术实现频率合成。它能够利用一个高频率稳定度和高频率准确度的信号源（晶体振荡器）合成出大量的具有同样性能的离散频率。
频率合成器的核心组成是锁相环路（PLL ）。锁相环路是一种相位负反馈控制系统，它利用相位稳定来实现频率锁定，即“锁相”，实现锁相的方法称为锁相技术。
环路滤波器具有低通特性，它可以起到低通滤波器的作用，更重要的是它对环路参数的调整起着决定性的作用，它对环路的各项性能都有着重要的影响。 常用的环路滤波器有：RC 积分滤波器、 无源积分滤波器、有源积分滤波器、无源比例积分滤波器。其特点有：
1.减少高频信号的衰减，提高锁相环的捕捉和跟踪范围。
2.从相频特性看，当频率很高时，有相位超前校正作用。这个相位超前作用对改善环路的稳定性是有用的。有源比例积分滤波器的特点是有相位超前校正作
)t )
o
用。
3、压控振荡器是一种电压－频率变换装置，在环中作为被控振荡器，它的振荡频率应随输入控制电压uc(t)线性地变化。实际应用中的压控振荡器的控制特性只是有限的线性控制范围。超出这个范围之后控制灵敏度就会下降。压控振荡器是一个具有线性控制特性的调频振荡器，对它的基本要求是：频率稳定度好（包括长期稳定度和短期稳定度）；控制灵敏度Ko要高；控制特性的线性要好；线性区域要宽等等。这种要求之间有些是矛盾的，设计时要折衷考虑。压控振荡器的类型有很多，常用的有LC压控振荡器、晶体压控振荡器、负阻压控振荡器和RC压控振荡器等几种。
2．3 数字式锁相环路CD4046
锁相集成电路由于性能优良、价格便宜、使用方便，正被许多电子设备所使用。集成锁相环路已成为锁相技术的一项重要进展。
锁相环是一个相位反馈控制系统，最大特点是可以不用电感线圈，实现对输入信号频率和相位的自动跟踪。由于锁相环路易于集成化，是继运放以后的又一用途广泛的集成电路。此外数字集成化电路对扩大锁相环路的功能和提高锁相环性能有很多帮助，在数字式频率合成器中被大量采用，是模拟技术和数字技术相结合的优秀典型。
锁相环路中若鉴相器采用数字鉴相器，就称为数字式锁相环路。数字式锁相环路的工作频率范围宽，若其VCO采用R C振荡器，则工作频率最低可达几赫兹。常用的数字锁相环路有：CD4046，MC145152，MC145156。
CD4046锁相环采用的是R C型压控振荡器，必须外接电容Ct和电阻R3作为充放电元件。当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R4。由于VCO是一个电流控制振荡器，对定时电容Ct的充电电流与从9脚输入的控制电压成正比，使VCO的振荡频率亦正比于该控制电压。当VCO控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。VCO振荡频率的范围由R3、R4和Ct决定。由于它的充电和放电都由同一个电容Ct完成，故它的输出波形是对称方波。一般规定CD4046的最高频率为1.2MHz(VDD=15V)，若VDD<15V，则fmax要降
低一些。CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV 左右的微弱输入信号变成方波或脉冲信号送至两鉴相器。源跟踪器是增益为1的放大器，VCO 的输出电压经源跟踪器至10脚作FM 解调用。齐纳二极管可单独使用，其稳压值为5V ，若与TTL 电路匹配时，可用作辅助电源。环路相位模型如图2-2。
图2-2 环路相位模型
2．4 CD4046的介绍
CD4046的引脚排列，采用16脚双列直插式，其管脚排列如图2-3所示。 1脚：相位输出端，环路人锁时为高电平，环路失锁时为低电平。 2脚：相位比较器Ⅰ的输出端。 3脚：比较信号输入端。 4脚：压控振荡器输出端。
5脚：禁止端，高电平时禁止，低电平时允许压控振荡器工作。 7脚：外接振荡电容。
16脚：电源的负端和正端。 9脚：压控振荡器的控制端。 10脚：解调输出端，用于FM 解调。 12脚：外接振荡电阻。
13脚：相位比较器Ⅱ的输出端。 14脚：信号输入端。
15脚：内部独立的齐纳稳压管负极。
)
t
图2-3 CD4046引脚图
2．5 CD4046工作原理
如图2-4输入信号Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器Ⅰ，继续与Ui进行相位比较，最后使得f2＝f1，两者的相位差为一定值，实现了相位锁定。
图2-4 CD4046工作原理
2．6 CD4046典型应用电路
图2-5是用CD4046的VCO组成的方波发生器，当其9脚输入端固定接电
源时，电路即起基本方波振荡器的作用。振荡器的充、放电电容C1接在6脚与7脚之间，调节电阻R1阻值即可调整振荡器振荡频率，振荡方波信号从4脚输出。按图示数值，振荡频率变化范围在20Hz至2kHz。
图2-5 CD4046的VCO方波发生器
图2-6是CD4046锁相环用于调频信号的解调电路。如果由载频为10kHz组成的调频信号，用400Hz音频信号调制，假如调频信号的总振幅小于400mV时，用CD4046时则应经放大器放大后用交流耦合到锁相环的14脚输入端环路的相位比较器采用比较器Ⅰ，因为需要锁相环系统中的中心频率f0等于调频信号的载频，这样会引起压控振荡器输出与输入信号输入间产生不同的相位差，从而在压控振荡器输入端产生与输入信号频率变化相应的电压变化，这个电压变化经源跟随器隔离后在压控振荡器的解调输出端10脚输出解调信号。当VDD为10V，R1为10kΩ，C1为100pF时，锁相环路的捕捉范围为±0.4kHz。解调器输出幅度取决于源跟随器外接电阻R3值的大小。
图2-6 CD4046锁相环调频信号的解调电路
第三章频率合成器的设计与制作
3．1 实验的设计指标和要求
本文使用CD4046和中小规模集成电路设计并制作一频率合成器，指标要求如下：
（1）输出频率范围：fo= 1kHz～99kHz；
（2）频率间隔：?f =1kHz；
（3）基准频率采用晶体振荡频率，频率稳定度应优于10－4；
（4）数字显示频率；
（5）频率调节采用计数方式。
3．2 设计步骤
（1）根据要求选择频率合成方案。
由于工作频率较低，可选择直接式频率合成方案。根据要求，选择频率合成器电路。设计方案如图3-1所示
图3-1 频率合成器设计方案
（2）电路设计及元器件选择：集成锁相环路PLL及振荡器外接元件根据要求，集成锁相环路选为CD4046，它包含PD和VCO，最高工作频率为1.4MHz，满足设计要求。
（3）准备好电路设计所需的元器件。
（4）根据设计要求运用软件设计出电路图。
（5）通过自己设计的电路图对电路板进行制作焊接。
3．3 设计电路图
根据设计要求用PROTEL绘制的电路图如图3-2所示。
图3-2 用PROTEL绘制的电路图
3．4 电路板制作
在制作电路板之前，要先对整个电路结构及其在万用板的布局进行分析，然后画出实际的布线图。在焊电路板之前，应该要做一些准备工作，把各个元器件和工具都准备好，很重要的一点就是要选择一块比较新的万用板，这样在焊接过程中比较好焊，容易使锡粘到铜圈上。由于要产生1KHz-999KHz的较高频率，
所以在焊接电路时要尽量使各个器件都贴在万用板上，减小各个器件的引脚，从而降低对电路的影响。
注意要把元器件先固定在电路板上，在进行焊接过程中通过对照电路图的要求仔细认真的焊接。为了使整个电路在外观上更加的美观和稳定，所以在焊接时全部用锡来作为导线连接。最后在老师的指导下认真完成制作。焊接结果如图3-3所示：
图3-3 焊接结果
通过右侧的两个按钮设置需要的频率，在输出端就能得到相应的频率。
总结
通过本次毕业设计，使自己对锁相环的工作原理及其应用有了较深的理解，锁相环应用愈广，锁相环是在无线电发射中使频率较为稳定的一种方法。例如为相干解调提取参考载波、建立位同步等，也可以用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。
很重要的一点是，通过实验提高了发现问题，运用理论知识解决实际问题的能力。通过调试来发现自己的错误并分析及排除这些故障，结合自己在实验过程中碰到的问题，我觉得在调试过程中应该注意以下几点：
1、调试时应该分模块进行调试，每个模块都测试成功之后再测试整体，这样可以更好的检查出问题所在。就比如这次实验，刚开始时，晶振不起振，这时我就用函发直接输入一个1MHz的频率作为频率源，检测M分频的输出是否正常，同样的做法来判断N分频是否正常。
2、要学会从检测结果中分析问题来源。
参考文献
[1]顾滨 Protel 99 SE实用教程[M] 北京：人民邮电出版社，2008
[2]林春方高频电子线路[M] 北京：电子工业出版社，2009
[3]蔡大华模拟电子技术基础[M] 北京：清华大学出版社，2005
[4]顾滨、赵伟军电子线路[M] 北京：电子工业出版社，2010
[5]钱聪、陈英梅通信电子线路[M] 北京：人民邮电出版社，2004
实现直接数字频率合成器的三种技术方案
实现直接数字频率合成器的三种技术方 案 [日期：2004-12-7] 来源：电子技术应用作者：杭州商学院信息 与电子工程学院姜田华 [字体：大中 小] 摘要：讨论了DDS的工作原理及性能性点，介绍了目前实现DDS常用的三种技术方案，并对各方案的特点作了简单的说明。 关键词：直接数字频率合成器相位累加器信号源现场可编程门限列 1971年，美国学者J.Tierney等人撰写的“A Digital Frequency Synthesizer”-文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新给成原理。限于当时的技术和器件产，它的性牟指标尚不能与已有的技术盯比，故未受到重视。近1年间，随着微电子技术的迅速发展，直接数字频率合成器（Direct Digital Frequency Synthesis简称DDS或DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。 1 DDS基本原理及性能特点 DDS的基本大批量是利用采样定量，通过查表法产生波形。DDS的结构有很多种，其基本的电路原理可用图1来表示。 相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲fs，加法器将控制字 k与累加寄存器输出的累加相位数据相加，把相加后的结果送到累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位加累加。由此可以看出，相位累加器在每一个中输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的出频率就是DDS输出的信号频率。 用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址。这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出送到D/A转换器，D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。
频率合成器设计报告
频率合成器课程设计 总结报告 指导教师：曹俊友 组员：李刚、魏虹宇、张朋、蒙荣鸿 专业：电子信息科学与技术092 日期： 2012年1月1日
摘要：本设计是关于锁相环频率合成器的设计，设计主要由电源、自制压控振荡器（VCO）、锁相环频率合成器（PLL）、单片机控制（MCU）显示以及键盘操作五部分组成。电源部分采用稳压芯片获得稳定的3.3V以及5V的电压输出，压控振荡器采用MAX2620芯片外接电感电容并联谐振回路制成，锁相环频率合成器采用ADF4106制成，、采用AT89C52单片机作为系统的控制单元。基本要求：输出频率可改变，输出功率可调整。扩展要求：具有显示功能，具有键盘控制功能。 关键词：锁相环（PLL）、压控振荡器（VCO）、环路滤波（LPF）、单片机（MCU） Abstract：This design is about lock cirtle frequency synthesizer design, design mainly by power supply, self-control voltage control oscillation (VCO), and phase lock loop (PLL) frequency synthesizer and single-chip microcomputer control (MCU) display and keyboard five parts. The power supply voltage of the chip made steady 3.3 V and 5 V voltage output, controlled oscillator MAX2620 adopts chip made, lock cirtle frequency synthesizer made by ADF4106, by AT89C52 single chip microcomputer as system, the control unit. Basic requirements: output frequency can change, output power can be adjusted. Expand requirements: display function with the keyboard control function. Key words:Phase lock loop (PLL)、Voltage control oscillation (VCO)、LPF、SCM (MCU)
基于FPGA的直接数字频率合成器设计
1 JANGSU UNIVERSITY OF TECHNOLOGY FPGA技术实验报告基于FPGA的直接数字频率合成器设计 学院：电气信息工程学院 专业：电子信息工程 班级： 姓名： 学号： 指导教师：戴霞娟、陈海忠 时间: 2015.9.24
1 目录 绪论.......................................................................................... 错误！未定义书签。 一、背景与意义 (2) 二、设计要求与整体设计 (2) 2.1 设计要求 (2) 2.2 数字信号发生器的系统组成 (3) 2.3 DDS技术 (3) 三、硬件电路设计及原理分析 (4) 3.1 硬件电路设计图 (4) 3.2 设计原理 (5) 四、程序模块设计、仿真结果及分析 (5) 4.1顶层模块设计 (6) 4.2分频模块设计 (6) 4.3时钟模块设计 (11) 4.4数据选择模块设计 (12) 4.5正弦波产生模块设计........................................................ 错误！未定义书签。 4.6三角波产生模块设计 (15) 4.7方波产生模块设计............................................................ 错误！未定义书签。 4.8锯齿波模块设计 (18) 五、软硬件调试 (21) 5.1正弦波 (22) 5.2锯齿波 (22) 5.3方波 (23) 5.4三角 (23) 六、调试结果说明及故障分析 (24) 七、心得体会 (24) 八、参考文献 (25) 九、附录 (25)
直接数字式频率合成器
实验八 直接数字式频率合成器（DDS ）程序设计与仿真实验 1 实验目的 (1) 学习利用EDA 技术和FPGA 实现直接数字频率合成器的设计。 (2) 掌握使用Quartus Ⅱ原理图输入设计程序。 2 实验仪器 （1）GW48系列SOPC/EDA 实验开发系统 （2）配套计算机及Quartus II 软件 3 实验原理 直接数字频率合成技术，即DDS 技术，是一种新型的频率合成技术和信号产生方法。其电路系统具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。 传统的生成正弦波的数字是利用—片ROM 和一片DAC ，再加上地址发生计数器和寄存器即可。在ROM 中，每个地址对应的单元中的内容(数据)都相应于正弦波的离散采样值，ROM 中必须包含完整的正弦波采样值，而且还要注意避免在按地址读取ROM 内容时可能引起的不连续点，避免量化噪音集中于基频的谐波上。时钟频率f clk 输入地址发生计数器和寄存器，地址计数器所选中的ROM 地址的内容被锁入寄存器，寄存器的输出经DAC 恢复成连续信号，即由各个台阶重构的正弦波，若相位精度n 比较大，则重构的正弦波经适当平滑后失真很小。当f clk 发生改变，则DAC 输出的正弦波频率就随之改变，但输出频率的改变仅决定于f clk 的改变。 为了控制输出频率更加方便，可以采用相位累加器，使输出频率正比于时钟频率和相位增量之积。图1所示为采用了相位累加方法的直接数字合成系统，把正弦波在相位上的精度定为n 位，于是分辨率相当于1／2n 。用时钟频率f P 依次读取数字相位圆周上各点，这里数字值作为地址，读出相应的ROM 中的值(正弦波的幅度)，然后经DAC 重构正弦波。这里多了一个相位累加器，它的作用是在读取数字相位圆周上各点时可以每隔M 个点读一个数值，M 即力图1中的频率字。这样，DAC 输出的正弦波频率f sin 就等于“基频” f clk 1／2n 的M 倍，即DAC 输出的正弦波的频率满足下式： )2(sin n clk f M f (1) 这里，f clk 是DDS 系统的工作时钟，式(6-1-1)中的n 通常取值在24~32之间，由图1可知，
基于AD9858的小型宽带高分辨率频率合成器设计
中国科技核心期刊 基于AD9858的小型宽带高分辨率频率合成器设计 张 冰1 钱时祥2 (1.中国电子科技集团公司第四十一研究所 青岛 266555;2.电子测试技术国防科技重点实验室 青岛 266555) 摘 要:针对目前频率合成器的小型化、高分辨率的要求,本文介绍了一种基于AD9858的小型、宽带、高分辨率的频率合成器设计。通过充分发挥AD9858专用DDS 芯片的各项功能,对传统的DDS +PLL 式频率合成器的设计进行改进,并给出了设计方法及时序控制设置。测试结果表明:这种方式设计的频率合成器在获得优良的相位噪声、快速的频率切换速度,较高的频率分辨率等指标的同时,降低了频综器件的功耗,减小了体积,这对于频率合成器的小型化研究有很高的参考价值。关键词:直接数字频率合成器;PLL ;AD9858中图分类号:TN74 文献标识码:A Design of miniature broadband high resolution frequency synthesizer based on AD9858 Zhang Bing 1 Qian Shixiang 2 (1.The 41st Institute of China Electronics Technology group Corporation ,Qingdao 266555,China ;2.National Key Laboratory for Electronic Measurement Technology ,Qingdao 266555,China ) Abstract :In consideration of t he requirement of miniat ure and high resolution on t he frequency synthesizer recently ,t his paper has presented a design of miniat ure broadband and high resolution frequency synt hesizer based on AD9858.Improvedon t he traditional design of DDS +PLL frequency synt hesizer t hrough t he f ull utilization of different f unctions of AD9858special DDS chip s ,t he paper introduces t he design of t he project and t he setting of time sequence control.The test result s indicate that t he frequency synt hesizer which designed by t he above met hod obtains t he specifications of excel 2lent p hase noise ,fast frequency switching speed ,high frequency resolution and meanwhile decrease t he power consump 2tion and the volume of frequency synt hesizer component s.It has considerable reference value for t he miniat urization researchof frequency synt hesizer. K eyw ords :direct digital synt hesizer (DDS );p haselocked loop ;AD9858 作者简介:张冰,女,助理工程师,主要从事微波毫米波接收机的研发工作。 0 引 言 近年来,基于DDS +PLL 的混合式频率合成技术得 到了大量的深入研究。这种技术是在充分继承传统频率合成方法的优点的基础上,将DDS 的快速、高分辨率和PLL 环路的宽带、低相噪等有机结合,有效地解决了频率合成器对相位噪声,频率切换速度、分辨率,体积和功耗等的要求,其研究成果已在诸如通信、雷达、电子对抗、导航、广播电视、遥测遥控、仪器仪表等领域中被广泛应用。 本文旨在对传统的DDS +PLL 方式加以改进,充分利用AD9858芯片的高性能与PLL 电路相结合,设计出高分辨率、宽带、转换时间短、功耗低、体积小的频率合 成器[127]。 1 AD9858简介与新型的DDS +PLL 设计原理 1.1 AD9858简介 AD9858是美国Analog Devices 公司生产的适用于高 速直接频率合成器的DDS 芯片,外部时钟可达2GHz ,内 部集成了32b 频率累加器、32b 相位累加器、10位高速正交D/A 转换器以及调制和控制电路,可在单片上完成频率调制、相位调制、幅度调制等多种功能。此外,AD9858内部还集成有一个150M Hz 的数字锁相环(digital PLL )和一个2GHz 的模拟乘法器(analog multiplier ),为DDS 、PLL 和Mixer 的组合运用打下了良好基础。 — 26—
数字频率合成器的外文翻译
英文原文 Modulating Direct Digital Synthesizer In the pursuit of more complex phase continuous modulation techniques, the control of the output waveform becomes increasingly more difficult with analog circuitry. In these designs, using a non-linear digital design eliminates the need for circuit board adjustments over yield and temperature. A digital design that meets these goals is a Direct Digital Synthesizer DDS. A DDS system simply takes a constant reference clock input and divides it down a to a specified output frequency digitally quantized or sampled at the reference clock frequency. This form of frequency control makes DDS systems ideal for systems that require precise frequency sweeps such as radar chirps or fast frequency hoppers. With control of the frequency output derived from the digital input word, DDS systems can be used as a PLL allowing precise frequency changes phase continuously. As will be shown, DDS systems can also be designed to control the phase of the output carrier using a digital phase word input. With digital control over the carrier phase, a high spectral density phase modulated carrier can easily be generated. This article is intended to give the reader a basic understanding of a DDS design, and an understanding of the spurious output response. This article will also present a sample design running at 45MHz in a high speed field programmable gate array from QuickLogic. A basic DDS system consists of a numerically controlled oscillator (NCO) used to generate the output carrier wave, and a digital to analog converter (DAC) used to take the digital sinusoidal word from the NCO and generate a sampled analog carrier. Since the DAC output is sampled at the reference clock frequency, a wave form smoothing low pass filter is typically used to eliminate alias components. Figure 1 is a basic block diagram of a typical DDS system design.The generation of the output carrier from the reference sample clock input is performed by the NCO. The basic components of the NCO are a phase accumulator and a sinusoidal ROM lookup table. An optional phase modulator can also be include in the NCO design. This phase modulator will add phase offset to the output of the phase accumulator just before the ROM lookup table. This will enhance the DDS system design by adding the
频率合成器的设计
前言 频率合成器是现代无线通信设备中一个重要的组成部分，直接影响着无线通信设备的性能。频率合成技术历经了早期的直接合成技术（DS）和锁相合成技术（PLL），发展到如今的直接数字合成技术（DDS）。直接数字合成技术具有分辨率高，转换速度快，相位噪声低等优点，在无线通信中发挥着越来越重要的作用。随着大规模集成电路的发展，利用锁相环频率合成技术研制出了很多频率合成集成电路。频率合成器是电子系统的心脏，是决定电子系统性能的关键设备，随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成器提出了越来越高的要求。频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换，产生同样高稳定度和精确度的大量离散频率的技术。频率合成理论自20世纪30年代提出以来，已取得了迅速的发展，逐渐形成了目前的4种技术：直接频率合成技术、锁相频率合成技术、直接数字式频率合成技术和混合式频率合成技术。 本文是以如何设计一个锁相环频率合成器为重点，对频率合成器做了一下概述，主要介绍了锁相环这一部分，同时也对锁相环频率合成器的设计及调试等方面进行了阐述。
1 总体方案设计 实现频率合成的方法有多种，可用直接合成，锁相环式，而锁相环式的实现方法又有多种，例如可变晶振，也可变分频系数M，还可以用单片机来实现等等。下面列出了几种用锁相法实现频率合成的方案。 1.1方案一 图1.1 方案一原理框图 如图1.1所示，在VCO的输出端和鉴相器的输入端之间的反馈回路中加入了一个÷N的可变分频器。高稳定度的参考振荡器信号fR经R次分频后，得到频率为fr的参考脉冲信号。同时，压控振荡器的输出经N次分频后，得到频率为fd的脉冲信号，两个脉冲信号在鉴频鉴相器进行频率或相位比较。当环路处于锁定状态时，输出信号频率：fo=N*fd。只要改变分频比N，即可实现输出不同频率的fo，从而实现由fr合成fo的目的。其输出频率点间隔Δf＝fr。 1.2方案二
ADF4351宽带频率合成器模块技术指标
HADF4351S集成VCO的宽带频率合成器模块 HADF4351S是由ADF4351芯片集成设计的宽带频率合成器模块，输出频率35MHz致4400MHz，可实现小数N分频或整数N分频锁相环(PLL)频率合成器。HADF4351具有一个集成电压控制振荡器(VCO)，其基波输出频率范围为2200 MHz至4400 MHz。此外，利用 1/2/4/8/16/32/64分频电路，可以产生低至35 MHz的RF输出频率。所有片内寄存器均通过简单的三线式接口进行控制。该模块采用5 V 电源供电，内置低纹波3.3V稳压芯片，因此对5V供电要求不高。 该产品按照军工标准生产和设计，尺寸小集成度高，采用邮票孔表贴封装和金属全屏蔽设计，可以减少模块的电磁辐射，电磁兼容性比较好。 特点： ※输出频率范围：35 MHz至4400 MHz ※输出幅度范围：-4dBm至2dBm
※小数N分频频率合成器和整数N分频频率合成器 ※具有低相位噪声2GHz输出时10KHz相噪是-93dBc/Hz ※均方根(RMS)抖动：小于0.4 ps rms（典型值） ※电源电压：4.5V至6.5 V ※三线式串行接口 ※模拟和数字锁定检测 ※在宽带宽内快速锁定 ※输入参考频率10MHz致105MHz最小输入幅度0.7 V p-p ※具有失锁输出保护功能 ※封装形式：表面贴28×22 ×7 ※工作环境温度：-20～+50℃ 应用领域： ※无线基础设施（W-CDMA、TD-SCDMA、WiMAX、GSM、PCS、DCS、DECT） ※军工通讯设备 ※无线测试设备 ※无线局域网(LAN)、有线电视设备
典型应用： GND 4.5-6.5V RFoutA- 10-105MHz RFoutA+ 35-4400MHz LD CLK DATA LE PCB安装尺寸：外框28×22×7mm焊盘1.5×4mm 模块引脚说明： 1．电压输入5V 2．电压负或地 3．参考频率输入10-105MHz 最小幅度0.7Vp-p 4．地 HADF4351S
直接数字频率合成知识点汇总(原理_组成_优缺点_实现)
直接数字频率合成知识点汇总（原理_组成_优缺点_实现） 直接数字频率合概述DDS同DSP（数字信号处理）一样，也是一项关键的数字化技术。DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。DDS 是从相位概念出发直接合成所需要波形的一种新的频率合成技术。 直接数字频率合成是一种新的频率合成技术和信号产生的方法，具有超高速的频率转换时间、极高的频率分辨率分辨率和较低的相位噪声，在频率改变与调频时，DDS能够保持相位的连续，因此很容易实现频率、相位和幅度调制。此外，DDS技术大部分是基于数字电路技术的，具有可编程控制的突出优点。因此，这种信号产生技术得到了越来越广泛的应用，很多厂家已经生产出了DDS专用芯片，这种器件成为当今电子系统及设各中频率源的首选器件。 直接数字频率合成原理工作过程为： 1、将存于数表中的数字波形，经数模转换器D/A，形成模拟量波形。 2、两种方法可以改变输出信号的频率： （1）改变查表寻址的时钟CLOCK的频率，可以改变输出波形的频率。 （2）、改变寻址的步长来改变输出信号的频率.DDS即采用此法。步长即为对数字波形查表的相位增量。由累加器对相位增量进行累加，累加器的值作为查表地址。 3、D/A输出的阶梯形波形，经低通（带通）滤波，成为质量符合需要的模拟波形。 直接数字频率合成系统的构成直接数字频率合成主要由标准参考频率源、相位累加器、波形存储器、数/模转换器、低通平滑滤波器等构成。其中，参考频率源一般是一个高稳定度的晶体振荡器，其输出信号用于DDS中各部件同步工作。DDS的实质是对相位进行可控等间隔的采样。 直接数字频率合成优缺点优点：（1）输出频率相对带宽较宽 输出频率带宽为50%fs（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fs。 （2）频率转换时间短
直接数字频率合成器开题报告
毕业设计（论文）开题报告 题目基于FPGA的直接数字频率合成专业名称通信工程 班级学号09042138 学生姓名周忠 指导教师刘敏 填表日期2013 年 1 月8 日
一、选题的依据及意义： 直接数字频率合成器（Direct Digital Frequency Synthesizer）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。其电路系统具有较高的频率分辨率，可以实现快速的频率切换（<20ns）,频率分辨率高（0.01HZ）,频率稳定度高，输出信号的频率和相位可以快速程控切换，输出相位可连续，可编程以及灵活性大等优点。DDS技术很容易实现频率、相位和幅度的数控调制，广泛用于接收本振、信号发生器、仪器、通信系统、雷达系统等，尤其适合调频无线通信系统 本课题使用可编程器件实现直接数字频率合成设计，它比传统的数字频率合成方式有着显著的优越性，与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。 二、国内外研究概况及发展趋势（含文献综述）： 直接数字频率合成(DDS)技术是第三代频率合成技术。20世纪70年代以来，随着数字集成电路和电子技术的发展，出现了一种新的合成方法——直接数字频率合成。它从相位的概念出发进行频率合成，采用了数字采样存储技术，具有精确的相位，频率分辨率，快速的转换时间等突出优点，是频率合成技术的新一代技术。直接数字频率合成作为新一代数字频率技术发展迅速，并显示了很大的优越性，已经在军事和民用领域得到广泛的应用，例如在雷达（捷变频雷达、有源相控雷达、低截获概率雷达）、通信（跳频通信、扩频通信）、电子对抗（干扰和反干扰）、仪器和仪表（各种合成信号源）、任意波形发生器、产品测试、冲击和振动、医学等方面的应用。 DDS技术作为一项具有广泛前景和生命力的频率合成技术，越来越受到人们的重视。随着微电子技术的飞速发展，国外一些大公司Qualcomm、ADI等竞相推出DDS芯片，来满足设计人员的要求。许多性能优良的DDS产品不断的推向市场。 Qualcomm公司推出了DDS系列Q2220Q2230等其中Q2368的时钟频率
锁相环CD4046设计频率合成器
通信专业课程设计——基于锁相环的频率合成器的设计 设 计 报 告 姓名：曾明 班级：通信工程2班 学号：2008550725 指导老师：粟建新
目录 一、设计和制作任务 (3) 二、主要技术指标 (3) 三、确定电路组成方案 (3) 四、设计方法 (4) （一）、振荡源的设计 (4) （二）、N分频的设计 (4) （三）、1KHZ标准信号源设计（即M分频的设计） (5) 五、锁相环参数设计 (6) 六、电路板制作 (7) 七、调试步骤 (8) 八、实验小结 (8) 九、心得体会 (9) 十、参考文献 (9) 附录：各芯片的管脚图 (10)
锁相环CD4046设计频率合成器 内容摘要： 频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。在通信、雷达、测控、仪器表等电子系统中有广泛的应用， 频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。 关键词：频率合成器CD4046 一、设计和制作任务 1．确定电路形式，画出电路图。 2．计算电路元件参数并选取元件。 3．组装焊接电路。 4．调试并测量电路性能。 5．写出课程设计报告书 二、主要技术指标 1．频率步进 1kHz 2．频率稳定度f ≤1KHz 3．电源电压 Vcc=5V 三、确定电路组成方案 原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。 晶体振荡器输出的信号频率f1， 经固定分频后（M分频）得到 基准频率f1’，输入锁相环的相 位比较器（PC）。锁相环的VCO
DDS 直接数字频率合成器 实验报告(DOC)
直接数字频率合成器（DDS） 实验报告 课程名称电类综合实验 实验名称直接数字频率合成器设计 实验日期2015.6.1—2013.6.4 学生专业测试计量技术及仪器 学生学号114101002268 学生姓名陈静 实验室名称基础实验楼237 教师姓名花汉兵 成绩
摘要 直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS 或DDS）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。本篇报告主要介绍设计完成直接数字频率合成器DDS的过程。其输出频率及相位均可控制，且能输出正弦波、余弦波、方波、锯齿波等五种波形，经过转换后在示波器上显示。经控制能够实现保持、清零功能。除此之外，还能同时显示出频率控制字、相位控制字和输出频率的值。实验要求分析整个电路的工作原理，并分别说明了各子模块的设计原理，依据各模块之间的逻辑关系，将各电路整合到一块，形成一个总体电路。本实验在Quartus Ⅱ环境下进行设计，并下载到SmartSOPC实验系统中进行硬件测试。最终对实验结果进行分析并总结出在实验过程中出现的问题以及提出解决方案。 关键词：Quartus Ⅱ直接数字频率合成器波形频率相位调节 Abstract The Direct Digital Frequency Synthesizer is a technology based on fully digital technique, a frequency combination technique syntheses a required waveform from concept of phase. This report introduces the design to the completion of the process of direct digital frequency synthesizer DDS. The output frequency and phase can be controlled, and can output sine, cosine, triangle wave, square wave, sawtooth wave, which are displayed on the oscilloscope after conversation. Can be achieved by the control to maintain clear function. Further can simultaneously display the value of the frequency, the phase control word and the output frequency. The experimental design in the Quartus Ⅱenvironment, the last hardware test download to SmartSOPC experimental system. The final results will be analyzed, the matter will be put forward and the settling plan can be given at last. Key words:Quartus ⅡDirect Digital Frequency Synthesizer waveform Frequency and phase adjustment
ADI ADF4355微波宽带(54-6800 MHz)频率合成器解决方案
ADI ADF4355微波宽带(54－6800 MHz)频率合成器解决方 案 ADI公司的ADF4355是微波宽带(54-6800MHz)可实现小数N分频或整数N分频锁相环(PLL)的频率合成器,高分辨率38位模数,低相位噪声电压控制振荡器(VCO),可编程 1/2/4/8/16/32/64分频输出,模拟和数字电源为3.3 V,主要用在无线基础设施 （W-CDMA,TD-SCDMA,WiMAX,GSM, PCS,DCS,DECT）,点到点/点到多点微波链路,卫星/VSAT ,测试设备/仪器仪表和时钟产生.本文介绍了ADF4355主要特性,框图和几种应用电路,以及评估板EV-ADF4355SD1Z主要特性,电路图,材料清单和PCB设计图. The ADF4355 allows implementation of fractional-N or integer-N phase-locked loop (PLL) frequency synthesizers when used with an external loop filter and an external reference frequency. A series of frequency dividers permits operation from 54 MHz to 6800 MHz. The ADF4355 has an integrated VCO with a fundamental output frequency ranging from 3400 MHz to 6800 MHz. In addition, the VCO frequency is connected to divide by 1, 2, 4, 8, 16, 32, or 64 circuits that allow the user to generate RF output frequencies as low as 54 MHz. For applications that require isolation, the RF output stage can be muted. The mute function is both pin and software controllable. Control of all on-chip registers is through a simple 3-wire interface. The ADF4355 operates with analog and digital power supplies ranging from 3.15 V to 3.45 V, with charge pump and VCO supplies from 4.75 V to 5.25 V. The ADF4355 also contains hardware and software power-down modes. ADF4355主要特性: RF output frequency range: 54 MHz to 6800 MHz Fractional-N synthesizer and integer-N synthesizer High resolution 38-bit modulus Low phase noise, voltage controlled oscillator (VCO) Programmable divide by 1, 2, 4, 8, 16, 32, or 64 output Analog and digital power supplies: 3.3 V Charge pump and VCO power supplies: 5.0 V typical Logic compatibility: 1.8 V Programmable dual modulus prescaler of 4/5 or 8/9
数字PPL频率合成器的原理与使用
龙源期刊网 https://www.wendangku.net/doc/7418983961.html, 数字PPL频率合成器的原理与使用 作者：伊力多斯·艾尔肯 来源：《中国科技博览》2013年第36期 中图分类号：TN742.1 文献标识码：A 文章编号：1009-914X（2013）36-0323-01 中波广播发射机载波频率振荡器能在531KHZ--1602KH频段内提供，1KHZ为间隔的1071个频率点。这些频点的载波振荡频率稳定度和精度都应满足系统的性能要求，并能迅速变换。显然常用的晶体振荡器无法满足上述要求，因为尽管晶体振荡器能提供高稳定的振荡频率，但其频率值单一，只能在很小的频率段内进行微调。频率合成技术则是能够实现上述要求的一种新技术，数字PLL频率合成器是目前应用最广泛的一种频率合成器，它与模拟PLL频率合成器的区别在于数字PLL中采用除法器（分频器），而不是用频率减法器来降低输入鉴相器频 率的。由于分频器可以很方便的用数字电路来实现，而且还具有可储存可变换的功能。因此它比一般的模拟PLL频率合成器更方便、更灵活。此外，数字电路易于集成和超小型化。 PLL即相位锁定环路，它是自动控制两振荡信号频率相等和相位同步的闭环系统，频率合成是指用可变分频器的方法将一个（或多个）基准频率信号转换为频率按比例降低或升高的另一个（或多个）所需频率信号的技术，采用PLL技术的频率合成器称为锁相环路频率合成 器，图（1）所示为数字PLL合成器的原理框图。它主要有鉴相器（PD），压控振荡器（VCO），基准晶体振荡器，基准分频器（1/R），前置分频器（1/K），可编程分频器也叫程控分频器（1/N），低通滤波器（LPF）等组成。可编程分频器的分频系数N由二进制码Po---Pn制定（如图1）。 其中鉴相器（PD）是完成压控振荡器（VCO）的输出信号U0（t），经前置分频和程控分频的信号Uf（T）与输入信号Ui（t）的相位比较，得到误差相位Φe（t）=Φf（t）-Φi（t），产生一个输出电压Ud（t），这个电压的大小直接反映两个信号相位差的大小，电压的极性反应输入信号Ui（t）超前或滞后于Uf（t）的相对相位关系。由此可见，PD在环路中是用来完成相位差电压转换作用，其输出误差电压是瞬间相位的函数。低通滤波器（LPF）滤除Ud （t）中的高频分量与噪声成分，得到控制信号Uc（t），压控振荡器（VCO）受Uc（t）控
24GHz射频前端频率合成器设计
第48卷第1期（总第187期） 2019年3月 火控雷达技术 Fire Control Ｒadar Technology Vol.48No.1（Series 187） Mar.2019 收稿日期：2018-10-24作者简介：饶睿楠（1977－），男，高级工程师。研究方向为频率综合器及微波电路技术。 24GHz 射频前端频率合成器设计 饶睿楠 王 栋 余铁军 唐 尧 （西安电子工程研究所西安710100） 摘要：随着微波射频集成电路集成度越来越高， 24GHz 频段的高集成雷达收发芯片逐渐大规模使用。其中英飞凌科技公司的24GHz 锗硅工艺高集成单片雷达解决方案就是其中具有代表性的一种，被大量应用在液位或物料检测、照明控制、汽车防撞、安防系统。FMCW 为此种应用最多采用的信号调制方式。本文采用锁相环频率合成方案，产生系统所需的FMCW 调制信号。关键词：24GHz 射频前端；FMCW ；频率综合器BGT24AT2ADF4159中图分类号：TN95文献标志码：A 文章编号：1008－8652（2019）01－066－04 引用格式：饶睿楠，王栋，余铁军，唐尧．24GHz 射频前端频率合成器设计［ J ］．火控雷达技术，2019，48（1）：66－69． DOI ：10．19472/j．cnki．1008－8652．2019．01．014 Design of a Frequency Synthesizer for 24GHz ＲF Front Ends Ｒao Ｒuinan ，Wang Dong ，Yu Tiejun ，Tang Yao （Xi'an Electronic Engineering Ｒesearch Institute ，Xi'an 710100） Abstract ：With the increasing integration of microwave and radio-frequency integrated circuits ，highly integrated radar transceiver chips in 24GHz band have gradually found large-scale applications．Among those chips ，Infineon's 24GHz SiGe monolithic radar solution is a typical one．It has found wide applications in liquid （or material ）detec-tion ，lighting control ，automotive collision avoidance ，and security systems．FMCW is the most widely used signal modulation method in these applications．This paper uses PLL frequency synthesis scheme to generate FMCW mod-ulation signals required by the system． Keywords ：24GHz ＲF front end ；FMCW ；frequency synthesizer ；BGT24AT2；ADF4159 0引言 24GHz 频段雷达大量用于液位检测、照明控制、汽车防撞、安防等领域。近年来由于微波集成电路的高速发展，单芯片电路集成度越来越高，出现了一大批高集成、多功能的射频微波集成电路，以前需要几片或十几片芯片的电路被集成在一片集成电路之中。英飞凌公司推出的基于锗硅工艺的高集成单片雷达解决方案就是其中对具代表性的产品之一。FMCW 信号调制方式被广泛的应用于此类产品。本文采用英飞凌公司BGT24AT2单片信号源芯片与ADI 公司ADF4159锁相环芯片构成24GHz 射频前端频率合成器部分，产生了24GHz 24．2GHz FM-CW 发射信号。 1BGT24AT2锗硅24GHz MMIC 信号源芯片基本指标 BGT24AT2是一款低噪声24GHz ISM 波段多功能信号源。内部集成24GHzVCO 和分频器。3路独立的ＲF 输出可分别输出+10dBm 的信号，通过SPI 可对输出信号功率进行控制。发射信号的快速脉冲和相位反向可通过单独的输入引脚或通用的SPI 控制接口进行控制。片内集成输出功率及温度传感器，可对芯片工作情况进行监控。芯片工作的环境温度为－40? 125?，满足汽车级环境应用要求。封装为32脚VQFN 封装，单3．3V 电源供电，节省了大量板上空间。其原理框图如图1所示。