数字逻辑考试题

数字逻辑考试题(一)

一、填空（每空1分，共17分）

1. （1011.11）B =（ ） D =（ ）H

2. （16）D =（ ）8421BCD 码。

3. 三态门的输出有 输出高电平 、输出低电平 、 输出高阻态 三种状态。

4. 试举出CMOS 三个电路的优点 、 、 。

5. )(CD B B A Y +=则其对偶式Y ’为 。

6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。

7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。

8. 半导体存储器对存储单元的寻址一般有 和矩阵译码两种方式。

9. 一片8K ×8位的ROM 存储器有 个字，字长为 位。

10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。

11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。

12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。

13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。

二、选择（5分）

1. DE BC A Y +=的反函数为Y =（ ）。

A. E D C B A Y +++?=

B. E D C B A Y +++?=

C. )(E D C B A Y +++?=

D. )(E D C B A Y +++?=

2. 下列哪个元件是CMOS 器件（ ）。

A. 74S00

B. 74LS00

C. 74HC00

D. 74H00

3. 十进制数25用8421BCD 码表示为（ ）。

A. 10101

B. 0010 0101

C. 100101

D. 10101

4. 若用1表示高电平，0表示低电平，则是（ ）。

A. 正逻辑

B. 负逻辑

C. 正、负逻辑

D. 任意逻辑

5. 下逻辑图的逻辑表达式为（ ）。

A. AC BC AB Y =

B. BC AC AB Y ++=

C. BC AC AB Y ++=

D. BC AC AB Y =

6. 三态门的逻辑值正确是指它有（ ）。

A. 1个

B. 2个

C. 3个

D. 4个

7. 噪声容限越大，门电路抗干扰能力为（ ）。

A. 越弱

B. 不变

C. 越强

D. 不确定

8. C MOS 传输门（ ）。

A. 只能传递数字信号

B. 只能传递模拟信号

C. 不能传递数字信号和模拟信号

D. 既能传递数字信号，又能传递模拟信号

9. 组合逻辑电路在电路结构上的特点下列不正确的是（ ）。

A. 在结构上只能由各种门电路组成

B. 电路中不包含记忆（存储）元件

C. 有输入到输出的通路

D. 有输出到输入的反馈回路

10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输出07~Y Y 为（ ）。

A. B. C. D.

三 、简答题（15分， 每题5分）

1. 一个n 位无符号二进制整数能表示的十进制数范围有多大？表示一个最大2位十进制数至少需要多少二进制数？

2. 将下列十进制数分别转换为二进制，并求出相应二进制对应的Gray 码。

（1）92 （2）77

3. 写出下列十进制数的BCD 码。

（1）6521 （2）489.03

四、计算（20分）

1. 用代数法化简下列各式（每小题3分）

（1） )(A BC AB Y += （2） ))((B A B A Y +=

2. 用卡诺图法化简下式（5分）

__________)()()(C B A D B C A D C B D CD B A Y +++++= 3. 将下式转换成与 – 或形式（5分）

______________________________________________________________________AB BC BD AC Y ???=

4. 在某计数器的输出端观察到如下图所示的波形，试确定该计数器的模。（4分）

四、分析设计（35分）

1. 十字路口的路况如下图所示。通道A（含A1和A2）为主干道，当通道A没有车辆行驶，而通道B1或B2有车辆停留或等待时，则该处的车辆可以行驶；当通道A有车时，无论通道B的情况如何，通道A允许通行。试用逻辑门电路设计交通灯控制电路。（15分）

2. 设计一个同步5进制加法计数器。（20分）

数字逻辑考试题(二)

一、填空（20分）

1. 逻辑门电路中的基本逻辑关系为、、三种。

2. 电平的高低一般用“1”和“0”两种状态区别，若规定，

则称为正逻辑。

3. 逻辑代数中的“0”和“1”并不表示数量的大小，而是表示两种相互对立

的。

4. (A+B)(A+C) =

5. 逻辑函数的表示方法有逻辑状态表、逻辑式、、。

6. 对于n个输入变量有个最小项。

7. （13）D=（）B=（）H=（）8421BCD码。

8. 若一个存储器的存储单元的地址线线数为10，位线数为32，则此存储器的存储容量为________位。（字数用K表示）

9. 按照数据写入方式特点的不同，ROM可分为掩膜ROM，，。

10. 组合逻辑电路的竞争冒险是指1个门电路有2个输入信号、由于2个信号达到门坎电平的不同，在输出端的现象。

11. 一个存储器有地址线A11、A10、......A1、A0，共12根，输出数据线有D7、D6、 0

共8根，则该存储器的存储容量为。

二、单项选择题（10分）

1. 半导体二极管截止时，外加电压uD为（）。

A. <1.4v

B. <1v

C. <0.7v

D. <0.5v

2. 如果编码0100表示十进制数4，则此码不可能是（）。

A. 8421BCD码

B. 5211BCD码

C. 2421BCD码

D. 余3循环码

3. 用或非门构成基本触发器，发生竞态现象时，RS变化为（）。

A. 00→11

B. 01→10

C. 11→00

D. 10→01

4. 构成移位寄存器不能采用的触发器为（）。

A. R-S型

B. J-K型

C. 主从型

D. 同步型

5. 对于D触发器，欲使Q n+1=Q n，应使输入D=（）。

A.0

B.1

C.Q

D. Q

6. 下列触发器中，没有约束条件的是（）。

A. 基本RS触发器

B. 主从RS触发器

C. 同步RS触发器

D. 边沿D触发器

7. 4位集成数值比较器至少应有端口数（）个。

A. 18

B. 16

C. 14

D. 12

8. 以下PLD中，与、或阵列均可编程的是（）器件。

A. PROM

B. PAL

C. PLA

D. GAL

9. 将十六进制数（4E.C ）16转换成十进制数是（ ）。

A. （54.12）10

B. (54.75)10

C. (78.12)10

D. (78.75)10

10. 同步时序电路和异步时序电路比较，其差异在于后者（ ）。

A. 没有触发器

B. 没有统一的时钟脉冲控制

C. 没有稳定状态

D. 输出只与内部状态有关

三、 用逻辑代数证明下列等式（每小题5分，共10分) (1) B A B A A +=+ (2) AC AB C AB C B A ABC +=++

四、化简题,将下列逻辑函数化成最小项。（每小题5分，共10分)

（1）C B A BC A F +++=

（2）C B AB F +=

五、用卡诺图法化简下列逻辑函数。（每小题5分，共10分)

（1）C B D AC CD A D B A ABD F ++++=

（2）∑

∑+=)15,14,13,2,1,0()12,11,9,8,6,3(),,,(d m D C B A F

六、设计（40分）

1. 用与非门设计一个举重裁判表决电路。举重比赛有3个裁判，其中一个主裁判，两个副裁判。每一个裁判可操作自己的按钮来裁定选手是否成功举起杠铃。只有当两个或两个以上裁判判定成功举起，且其中有一个为主裁判时，表示选手成功举起的指示灯才亮。（10分）

2. 试用4选1数据选择器产生逻辑函数BC C A C B A Y ++=（15分）

七、设计一个代码转换器，输入为4位二进制代码，输出为4位格雷码。（15分）

数字逻辑考试题(三)

一、填空（每空1分，共20分）

1. 二值逻辑中，变量的取值不表示 ，而是指 。

2. 三态门电路的输出有1、 和 三种状态。

3. 十进制数86的8421BCD 码为 ，余3码为 。

4. 触发器是下降沿触发，而 触发器是上升沿触发。

5. 在数字电路中，三极管主要工作在 、 两种稳定状态

6. 由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。

7. 构成一个模6的同步计数器最少要 个触发器

8. (10010111) 8421BCD =( )10=( )2=( )8

9. 逻辑代数中的三种基本逻辑运算有 、 、 。

10. 凡是门输出产生不应有的负尖脉冲称为 冒险。

11. T 触发器是在cp 操作下,具有保持和 功能的触发器。

二、选择题（每题1分，共10分）

1. 下列四个数中与十进制（163）10不相等的是（ ）。

A.（43）16

B.（10100011）2

C.（1）8421BCD

D. （1001000011）8

2. n 个变量可以构成（ ）个最小项

A. n

B. 2n

C. 2n

D. 2n —1

3. 如将TTL 与非门作非门使用，则多余输入端应做（ ）处理。

A. 全部接高电平

B. 部分接高电平，部分接地

C. 全部接地

D. 部分接地，部分悬空

4. 逻辑式BC A A +相等的式子是（ ）。 A. BC A B.1+BC C. A D. BC A +

5. 下列逻辑电路中为时序逻辑电路的是（ ）。

A. 变量译码器

B. 加法器

C. 数码寄存器

D. 数据选择器

6. GAL 是指（ ）。

A. 专用集成电路

B. 可编程阵列逻辑

C. 通用集成电路

D. 通用阵列逻辑

7. RAM 与ROM 二者不同的是（ ）。

A. 存储容量

B. 输出位数

C. 读操作

D. 写操作

8. 子程序的重载不包括以下（ ）类型的重载。

A. 参数类型的重载

B. 参数目的的重载

C. 函数返回类型的重载

D. 函数名称的重载

9. 输入的TTL 或非门，在逻辑电路中使用时，其中5个输入端是多余的，多多余的输入端将作（ ）处理

A. 接地

B. 悬空

C. 直接连接工作电源

D. 通过一个电阻接工作电源

10. 对于钟控RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号应为（ ）。

A. RS=X0

B. RS=0X

C. RS=X1

D. RS=1X

三、将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD 码。（共10分，每小题5分）

（1） 43 （2） 127 四、化简题（每题5分，共25分） （1）AB BC C B B A F +++=

（2）C B BD ABC D BC ABD D ABC F +++++=

（3）C B D C A D C A D B A ABD F ++++=

（4）∑=

)15,13,12,9,8,7,6,5,3,2(),,,(m D C B A F

（5）∑∑+=)15,14,13,2,1,0()12,11,9,8,6,3(),,,(d m D C B A F 五、分析下图所示逻辑电路的功能。（10分）

六、试用2输入与非门和反相器设计一个4位的奇偶校验器，即当4位数中有奇数个1时输出为0，否则输出为1。（10分）

七、设计一个将余3码变换成8421BCD 码的组合逻辑电路。（10分）

数字逻辑考试题(四)

一、填空（每空1分，共15分）

1. 三态门的输出有、、三种状态。

2. 将一个包含16384个基本存储单元的存储电路设计成8位为一个字节的ROM，该ROM 有个地址，有个数据读出线。

3. 由n位寄存器组成的扭环型移位寄存器可以构成进制计数器。

4. 一片8K×8位的ROM存储器有个字，字长为位。

5. 十进制数86的8421BCD码为，余3码为。

6. 一个门电路的输出端所能连接的下一级门电路输入端的个数，称为该门电路的。

7. 信息位110101的奇校验位为，偶校验位为。

8. F=A+A B可化简为。

9. 构成一个模6的同步计数器最少要个触发器。

10. (10100.001)2=( )8=( )16

11. AB+A C+B C的最简与或表达式为。=AB+(A+B)C=AB+AB C=AB+C

12. 对于共阴极显示器，可以用输出的七段译码器7448来进行译码驱动。

13. 将特定的信息表示成二进制代码的过程称为。

二、选择题（每题1分，共10分）

1. 下列各门电路中，（）的输出端可直接相连，实现线与。

A. 一般TTL与非门

B. 集电极开路TTL与非门

C. 一般CMOS与非门

D. 一般的TTL或非门

2. 将十六进制数（4E.C）16转换成十进制数是（）。

A. 54.12）10

B. (54.75)10

C. (78.12)10

D. (78.75)10

3. 标准与或式是由（）构成的逻辑表达式。

A. 与项相或

B. 最小项相或

C. 最大项相与

D. 或项相与

4. 具有直接复位端和置位端R D S D的触发器，当触发器处于受CP脉冲控制的情况下工作时，这两端所加的信号为（）。

A. 01

B. 11

C. 00

D. 10

5. 余3码10001000对应的2421码为（）。

A. 01010101

B. 10000101

C. 10111011

D. 11101011

6. RAM与ROM二者不同的是（）。

A. 存储容量

B. 输出位数

C. 读操作

D. 写操作

7. 输入的TTL或非门，在逻辑电路中使用时，其中5个输入端是多余的，多多余的输入端将作（）处理。

A. 接地

B. 悬空

C. 直接连接工作电源

D. 通过一个电阻接工作电源

8. 4位集成数值比较器至少应有端口数（ ）个。

A. 18

B. 16

C. 14

D. 12

9. 以下PLD 中，与、或阵列均可编程的是（ ）器件。

A. PROM

B. PAL

C. PLA

D. GAL

10. 构成移位寄存器不能采用的触发器为（ ）。

A. R-S 型

B. J-K 型

C. 主从型 D . 同步型

三、 用代数法化简下列等式（每题5分，共20分）

（1） )(A BC AB + （2） ))((B A B A +

（3） )(_______C B BC A +

（4） B C CB BC A ABC A ++++_____

四、已知逻辑电路如图4.13示，试分析该电路的逻辑功能。（10分）

A

B F

五、用译码器74138和适当的逻辑门实现函数（10分）

ABC C AB C B A C B A F +++=

六、数据选择器如下图所示，并行输入数据I 3I 2I 1I 0=1010，控制端X=0，A 1A 0的态序为00、01、10、11，试画出输出端L 的波形。（10分）

七、分析时序电路（20分）

数字逻辑考试题(五)

一、填空题（共20分）

1. 数字信号的特点是在 上和 上都是断续变化的，其高电平和低电平常用 和 来表示。

2. 常用的BCD 码有 、 、 等，常用的可靠性代码有 、 等。

3. 将十进制数45转换成8421码可得 。

4. 同步RS 触发器的特性方程为Q n+1=__________；约束方程为 。

5. 数字电路按照是否有记忆功能通常可分为两类： 、 。

6. 当数据选择器的数据输入端的个数为8时，则其地址码选择端应有 位。

7. 能将模拟信号转换成数字信号的电路，称为 ；而将能把数字信号转换成模拟信号的电路称为 。

8. 时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。

9. 两片中规模集成电路10进制计数器串联后，最大计数容量为 位。

二、单项选择题(共 10分，每题1分)

1. 对于四位二进制译码器，其相应的输出端共有 。

A. 4个

B. 16个

C. 8个

D. 10个

2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为 。

A. J=0,K=0

B. J=0,K=1

C. J=1,K=0

D. J=1,K=1

3. 下图所示是 触发器的状态图。

A. SR

B. D

C. T

D. T ˊ

4. 在下列逻辑电路中，不是组合逻辑电路的有 。

A. 译码器

B. 编码器

C. 全加器

D. 寄存器

5. 欲使D 触发器按Q n+1=Q n 工作，应使输入D= 。

A. 0

B. 1

C. Q

D. Q

6. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为：

A. F(A,B,C)=∑m （0，2，4）

B. F(A,B,C)=∑m （3，5，6，7）

C. F(A,B,C)=∑m （0，2，3，4）

D. F(A,B,C)=∑m （2，4，6，7）

7. N 个触发器可以构成最大计数长度（进制数）为 的计数器。

A. N

B. 2N

C. N 2

D. 2N

8. 随机存取存储器具有 功能。

A. 读/写

B. 无读/写

C. 只读

D. 只写

9. 只读存储器ROM 中的内容，当电源断掉后又接通，存储器中的内容 。

A. 全部改变

B. 全部为0

C. 不可预料

D. 保持不变

10. 某计数器的状态转换图如下，其计数的容量为＿＿＿＿＿＿

A. 八

B. 五

C. 四

D. 三

三、化简下列逻辑函数，写出最简与或表达式（共15分） 1. C B D C A D C A D B A ABD F ++++=

2. ∑=

)6,5,2,1,0(),,(m C B A F 3. F

四、化简下列逻辑函数，写出最简与或表达式（共10分，每题5分）

（1）D C B CD A B A Y ++++=1

（2）∑

=)7,5,4,3,2,0(),,(2m C B A Y

五、分析作图题(共15分)

设主从JK 触发器的初始状态为0，触发器的触发翻转发生在时钟脉冲的下降沿，已知输入J 、K 的波形图如下图所示，（1）写出JK 触发器的特性方程式；（2）画出输出Q 的波形图。

六、设计题 (15分) 有一水箱由大、小两台水泵M L 和M S 供水，如图3.1所示，箱中设置了3个水位检测元件A 、B 、C 。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独

CP

J

K

Q 123456

工作；水位低于B点而高于A点时M L单独工作；水位低于A点时M L和M S同时工作。试用门电路设计一个控制两台水泵的逻辑电路。

七、用VHDL语言设计8位相等比较器。（15分）

数字逻辑电路期末考试试卷及答案

期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班 姓名 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 得分 评卷人 装 订 线 内 请 勿 答 题

6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 D C B A F+ + + =B．D C B A F+ + + = D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A．500KHz B．200KHz C．100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 装

数字逻辑设计试题中文+答案

2003数字逻辑考题 一 填空题 （每空1分，共15分） 1 [19]10=[ 11010 ]Gray （假设字长为5bit ） 2 若X=+1010，则[X]原=（ 00001010 ），[-X]补=（ 11110110 ），（假设字长为8bit ） 3 [26.125]10=[ 1A.2 ]16=[ 00100110.000100100101 ]8421BCD 4 65进制的同步计数器至少有( 7 )个计数输出端。 5 用移位寄存器产生11101000序列，至少需要( 3 )个触发器。 6 要使JK 触发器按'*Q Q =工作，则JK 触发器的激励方程应写为(1,1 )；如果用D 触发器实现这一转换关系，则D 触发器的激励方程应写为( Q ’ )。 7 在最简状态分配中，若状态数为n ，则所需的最小状态变量数应为（[log 2n] ）。 8 有n 个逻辑变量A ，B ，C ….W ，若这n 个变量中含1的个数为奇数个，则这n 个变量相异或的结果应为（ 1 ）。 9 一个256x4bit 的ROM 最多能实现（ 4 ）个（ 8 ）输入的组合逻辑函数。 10 一个EPROM 有18条地址输入线，其内部存储单元有（ 218 ）个。 11 所示CMOS 电路如图Fig.1，其实现的逻辑函数为F=（ A NAND B (AB)' ） （正逻辑）。 二 判断题 （每问2分，共10分） 1 （ T ）计数模为2n 的扭环计数器所需的触发器为n 个。 2 （ F ）若逻辑方程AB=AC 成立，则B=C 成立。 3 （ F ）一个逻辑函数的全部最小项之积恒等于1。 4 （ T ）CMOS 与非门的未用输入端应连在高电平上。 5 （ F ）Mealy 型时序电路的输出只与当前的外部输入有关。 Fig.1 三 （16分） 1 化简下列函数（共6分，每题3分） 1） ()()∑=15,13,11,10,9,8,7,3,2,0,,,m D C B A F 2） ()()()∑∑+=14,5,3,013,12,10,8,6,1,,,d m D C B A F F +E D

数字逻辑试卷及答案

计算机学院 第二学期《数字逻辑》 期未考试试卷 A 卷 学号 班级 姓名 成绩 一、填空（每空1分，共14分） 1、（21.5）10=（ ）2=（ ）8=（ ）16 2、若0.1101x =-，则[]x 补=（ ） 3、十进制数809对应的8421BCD 码是（ ） 4、若采用奇校验，当信息位为10011时，校验位应是（ ） 5、数字逻辑电路分为（ ）和（ ）两大类 6、电平异步时序逻辑电路的描述工具有（ ）、（ ）、（ ） 7、函数()()F A B C D =+?+的反函数是（ ） 8、与非门扇出系数N O 的含义是（ ） 9、若要消除函数(,,)F A B C AB AC =+对应的逻辑电路可能存在的险象，则应增加的冗余项是（ ） 二、选择题（每空2分，共16分） 从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内 1、数字系统采用（ ）可以将减法运算转化为加法运算 A ．原码 B ．余3码 C ．Gray 码 D ．补码 2、欲使J-K 触发器在CP 脉冲作用下的次态与现态相反，JK 的取值应为（ ） A ．00 B ．01 C ．10 D ．11 3、对完全确定原始状态表中的6个状态，A 、B 、C 、D 、E 、F 进行比简，若有（A ，B ），（D 、E ）等效，则最简状态表中只有（ ）个状态 A ．2 B ．4 C ．5 D ．6 4、下列集成电路芯片中，（ ）属于组合逻辑电路 A ．计数器74290 B ．寄存器74194 C ．三一八译码器74138 D ．集成定时器5G555 5、设计一个20进制同步计数器，至少需要（ ）个触发器 A ．4 B ．5 C ．6 D ．20 6、用5G555构成的多谐振荡器有（ ） A ．两个稳态 B ．两个暂稳态

《数字逻辑》考试答案

中国石油大学（北京）远程教育学院 《数字逻辑》期末复习题 一、单项选择题 1. TTL 门电路输入端悬空时，应视为( A ) A. 高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项D C B A 的逻辑相邻项是（ D ） A ．ABCD B ．D B C A C ．C D AB D ．BCD A 3. 全加器中向高位的进位1+i C 为( D ) A. i i i C B A ⊕⊕ B.i i i i i C B A B A )(⊕+ C.i i i C B A ++ D.i i i B C A )(⊕ 4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量 A. 4 B. 5 C. 10 D. 16 5. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码 A. 4 B. 7 C. 78 D. 10 6. 十进制数25用8421BCD 码表示为（B ） A.10 101 B.0010 0101 C.100101 D.10101 7. 常用的BCD 码有（C ） A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码 8. 已知Y A AB AB =++,下列结果中正确的是（C ） A:Y=A B:Y=B C:Y=A+B D: Y A B =+ 9. 下列说法不正确的是（ D ） A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的 10. 逻辑函数的真值表如下表所示，其最简与或式是（C ）

A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( D ) 。 A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则 12．已知函数E)D (C B A F +?+=的反函数应该是( A ) 。 A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?= D. [] )E D (C B A F +?+?= 13．组合逻辑电路一般由（ A ）组合而成。 A 、门电路 B 、触发器 C 、计数器 D 、寄存器 14．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。 A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换 B 、原变量换成反变量，反变量换成原变量 C 、变量不变 D 、常数中的“0”换成“1”，“1”换成“0” 15．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。 A. AB+AC+AD+AE B. A+BCED C. (A+BC)(A+DE) D. A+B+C+D+E 16．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器 17．逻辑表达式A+BC=（ C ）

数字逻辑考题及答案解析

数字逻辑试题1答案 一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )10 4、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。 5、[X]反=0.1111，[X]补= 0.1111。 6、-9/16的补码为1.0111，反码为1.0110 。 7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 0101 8、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。 9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。 10、1⊕⊕=B A F ，其最小项之和形式为_ 。AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。 12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。 13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。 二、简答题（20分） 1、列出设计同步时序逻辑电路的步骤。（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动 2、化简)(B A B A ABC B A F +++=（5分） 答：0=F 3、分析以下电路，其中RCO 为进位输出。（5分） 答：7进制计数器。

4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。（5分） 5分 注：答案之一。 三、分析题（30分） 1、分析以下电路，说明电路功能。（10分） 解： ∑∑==) 7,4,2,1()7,6,5,3(m Y m X 2分 A B Ci X Y 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 8分

数字逻辑电路期末考试卷及答案

- - 优质资料 期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷考试时间：110 分钟 XXXX 学院 ______________系级班 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F =B ． C AB F += C ．C A AB F += D ．C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ．BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 得分 评卷人 装 订 线 内 请 勿 答 题

- 优 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 6. 与逻辑函数D C B A F +++=功能相等的表达式为___C_____。 A ．D C B A F +++=D C B A F +++= ．D C B A F ++= 7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。 A ． 500KHz B ．200KHz

数字逻辑电路试卷(附答案)

1．逻辑函数的两种标准形式分别为。 2．将2004个“1”异或起来得到的结果是（0）。 3．半导体存储器的结构主要包含三个部分，分别是（译码器）、（存储阵列）、（控制逻辑）。 4．A/D转换的四个过程是采样、保持、量化和（编码），其中采样脉冲的频率要求至少是模拟信号最高频率的（2）倍。 5．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（5/128）v；当输入为10001000，则输出电压为（5*136/128）v。 6．就逐次逼近型和双积分型两种A/D转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换精度高。 7．（61. 5)10 == (3D.8)16 = (10010001.1000)5421BCD； 8．已知某74ls00为2输入4与非门，I OL=22mA，I OH=2mA，I IL=2mA，I IH=40μA，则其低电平输出的扇出系数N OL=（11），其高电平输出的扇出系数N OH=（50）； 9．函数的最小项表达式为F=（4.5.7），最大项表达式为（0.1.2.3.6） 10. 根据对偶规则和反演规则，直接写出的对偶式和反函数， Fd =（)，=()； 11． 12．已知X=（-17），则X的8位二进制原码为（10001001），其8位二进制补码为（11110111）； 13．T' 触发器的次态方程是（Qn+1 = ~Qn）； 14．D触发器的次态方程是（）； 15．根据毛刺的不同极性，可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现F= （）的情形，则存在1型险象；

《数字逻辑与数字系统》期末考试试题

北京XX 大学2006——2007学年第一学期 《数字逻辑与数字系统》期末考试试题（A ） 一、选择题（每小题1分，共10分。） ．卡诺图如图1所示，电路描述的逻辑表达式F=( ）。 A. ∑m(1,2,4,5,9,10,13,15) B. ∑m(0,1,3,4,5,9,13,15) C. ∑m(1,2,3,4,5,8,9,14) D. ∑m(1,4,5,8,9,10,13,15) ．在下列逻辑部件中，不属于组合逻辑部件的是（ ）。 A. 译码器 B. 锁存器 C.编码器 D.比较器 ．八路数据选择器，其地址输入端（选择控制端）有（ ）个。 A. 8 B. 2 C. 3 D. 4 ．将D 触发器转换为T 触发器，图2所示电路的虚框 ）。 A. 或非门 B. 与非门 C. 异或门 D. 同或门 图2

A. 2n B. 2n C. n D. 2n-1 6．GAL 是指（ ）。 A.随机读写存储器 B.通用阵列逻辑 C.可编程逻辑阵列 D. 现场可编程门阵列 7．EPROM 的与阵列（ ），或阵列（ ）。 A. 固定、固定 B. 可编程、固定 C. 固定、可编程 D. 可编程、可编程 8．在ispLSI 器件中，GRP 是指（ ）。 A. 通用逻辑块 B. 输出布线区 C. 输入输出单元 D.全局布线区 9. 双向数据总线可以采用（ ）构成。 A.三态门 B. 译码器 C.多路选择器 D.与非门 10.ASM 流程图是设计（ ）的一种重要工具。 A. 运算器 B. 控制器 C.计数器 D. 存储器 二、填空题（每小题2分，共20分） 1. 图3所示加法器构成代码变换电路，若输入信号B 3B 2B 1B 0为8421BCD 码，则输出端 S 3S 2S 1S 0为______________________代码。 2. 2:4译码器芯片如图4所示。欲将其改为四路分配器使用，应将使能端G 改为 ___________________，而地址输入端A 、B 作为_________________________。 3. 门电路的输入、输出高电平赋值为逻辑_________，低电平赋值为逻辑________，这种关系为负逻辑关系。 4. 组合逻辑电路的输出只与当时的________状态有关，而与电路_______的输入状态无关。 5．译码器实现___________________译码，编码器实现___________________译码。

《数字逻辑》期末考试A卷参考答案

《数字逻辑》期末考试 A 卷参考答案 、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分） 1、为了表示104个信息，需7位二进制编码[V ] 2、BCD码能表示0至15之间的任意整数[X ] 3、余3码是有权码[X ] 4、2421码是无权码[X ] 5、二值数字逻辑中变量只能取值 6、计算机主机与鼠标是并行通信 7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ] [X ] [V ] [V ] 9、上升时间和下降时间越长，器件速度越慢[V ] 10、卡诺图可用来化简任意个变量的逻辑表达式[X ] 、写出图中电路的逻辑函数表达式。（每小题5分，共10分） 1、F=A B 2、F= AB CD 2分，共20分）

1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A ° TTL 电路 (A) F = ABCD (B) F = AH ? CD - (C) F= A + B + C + D (D) F = A + B ? C + D (E) F= A BCD 4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _° (A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q. (D) BC= 1 , D= 1 5、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。 (A) AB + AC + BC (B) AB + C (A4-B) (C) AB + CAB A — O ? =1 1 Q A |— I 1 F ?- & 1 Q A B L I l — (B) 悬0 ---- 空 。— A — & Bo — Co- & B A 3 ?满足如图所示电路的输岀函数F 的表达式为丄3 B 1 o — V OF

数字逻辑考试题.(优选)

数字逻辑考试题(一) 一、填空（每空1分，共17分） 1. （1011.11）B =（ ） D =（ ）H 2. （16）D =（ ）8421BCD 码。 3. 三态门的输出有 输出高电平 、输出低电平 、 输出高阻态 三种状态。 4. 试举出CMOS 三个电路的优点 、 、 。 5. )(CD B B A Y +=则其对偶式Y ’为 。 6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。 7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。 8. 半导体存储器对存储单元的寻址一般有 和矩阵译码两种方式。 9. 一片8K ×8位的ROM 存储器有 个字，字长为 位。 10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。 11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。 12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。 13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。 二、选择（5分） 1. DE BC A Y +=的反函数为Y =（ ）。 A. E D C B A Y +++?= B. E D C B A Y +++?= C. )(E D C B A Y +++?= D. )(E D C B A Y +++?= 2. 下列哪个元件是CMOS 器件（ ）。 A. 74S00 B. 74LS00 C. 74HC00 D. 74H00 3. 十进制数25用8421BCD 码表示为（ ）。 A. 10101 B. 0010 0101 C. 100101 D. 10101 4. 若用1表示高电平，0表示低电平，则是（ ）。 A. 正逻辑 B. 负逻辑 C. 正、负逻辑 D. 任意逻辑 5. 下逻辑图的逻辑表达式为（ ）。

数字逻辑试卷及答案

数字逻辑试卷及答案 TTA standardization office【TTA 5AB- TTAK 08- TTA 2C】

《数字电子技术基础》期终考试试题（110分钟）一、填空题：（每空1分，共15分） =+的两种标准形式分别为（）、 1．逻辑函数Y A B C （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量为5v。若只有最低位为高电平，则输出电压为 （）v；当输入为，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数 P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、 B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。

四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。（6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分） 表1： 地址输入数据输出 A3 A2 A1 A0 D3 D2 D1 D0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0

《数字逻辑与数字系统》期末考试试题(A)

北京邮电大学2008——2009学年第一学期 《数字逻辑与数字系统》期末考试试题（A ） 考试注意事项 一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。 二、书本、参考资料、书包等物品一律放到考场指定位置。 三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。 四、学生必须将答题内容做在试题答卷上，做在草稿纸上一律无效。 五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。 考试 课程 数字逻辑与数字系统 考试时间 2009年1月13日 题号 一 二 三 四 五 六 七 八 总分 满分 10 20 10 10 10 12 14 14 得分 阅卷 教师 一、选择题（每小题1分，共10分。） 1． )D C B (B )B A (A F ++++==( ) A . B B . A+B C . 1 D .AB 2．同步时序电路和异步时序电路比较，其差异在于后者（ ） A . 没有稳定状态 B . 没有统一的时钟脉冲控制 C . 输入数据是异步的 D . 输出数据是异步的 3．（10000011）8421BCD 的二进制码为（ ）。 A .( 10000011)2 B .(10100100)2 C . (1010011)2 D . (11001011)2 4． 74LS85为四位二进制数据比较器。如果只进行4位数据比较，那么三个级联输入端ab 、a=b 应为（ ）。 A . ab 接地，a=b 接地 B . ab 接高电平，a=b 接高电平 C . ab 接高电平，a=b 接地

数字逻辑电路期末考试试卷及答案

期末考试试题（答案） 一、选择题（每小题2分，共20分） 1．八进制（273）8中，它的第三位数2 的位权为___B___。 A．(128)10B．(64)10C．(256)10 D．(8)10 2. 已知逻辑表达式C B C A AB F+ + =，与它功能相等的函数表达式 _____B____。 A．AB F=B．C AB F+ = C．C A AB F+ =D．C B AB F+ = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。 A．与关系B．异或关系C．同或关系D．无法判断 5．连续异或1985个1的结果是____B_____。 A．0B．1 C．不确定D．逻辑概念错误 6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 A．D C B A F+ + + =B．D C B A F+ + + = C．D C B A F=D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 B A F & ? F B A &

8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分） 11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。 12.N 个输入端的二进制译码器，共有___N2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。

数字逻辑习题及答案.

数字逻辑习题及答案 一. 填空题 1．一个触发器有Q和Q两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就是将输出端置成 1 电平，复位就是将输出端置成 0 电平。 2．我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的与或表达式，也可表示为逻辑函数的或与表达式。 3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为计数器，当对周期性的规则脉冲计数时，称为定时器。 4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为 33H 。 5．在5V供电的数字系统里，所谓的高电平并不是一定是5V，而是有一个电压范围，我们把这个电压范围称为高电平噪声容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平噪声容限。 二. 选择题 1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b 结构，否则会产生数据冲突。 a. 集电极开路； b. 三态门； c. 灌电流； d. 拉电流2．TTL集成电路采用的是 b 控制，其功率损耗比较大；而MOS 集成电路采用的是 a 控制，其功率损耗比较小。 a. 电压； b.电流； c. 灌电流； d. 拉电流 3．欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，

欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。 a. 编码器； b. 译码器； c. 多路选择器； d. 数值比较器； e. 加法器； f. 触发器； ｇ. 计数器； h. 寄存器 4． 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何 上的相邻关系表示逻辑上的相邻。 a. 二进制码； b. 循环码； c. ASCII 码； d. 十进制码 5． 根据最小项与最大项的性质，任意两个不同的最小项之积为 0 ，任意两个不同的最大项之和为 1 。 a. 不确定； b. 0 ； c. 1 三. 简答题 1．分别写出（或画出）JK 、D 、T 和T ’四个触发器的特征方程、真 值表和状态转换图。 2．请分别完成下面逻辑函数的化简。 1). )DE C B A (*)E D )(C B A (F ++++++= 答：原式)DE C B A (*)]E D ()C B A ([+++++++= )DE )C B A ((*))DE )C B A ((++++++=)) C B A ()C B A ((DE DE )C B A ()C B A (+++++++++++= DE = 2). )EH D B A )(B A )(C A )(C B A (F +++++++= 答：原式的对偶式为： ) H E (ABD AB AC C AB 'F ++++= ))H E (BD B C C B (A ++++=)] H E (BD B B C [A ++++==A A )'A ()''F (===∴原式 3．请分别说明A/D 与D/A 转换器的作用，说明它们的主要技术指标， 并进一步说明在什么情况下必须在A/D 转换器前加采样·保持电路。 答：A/D 与D/A 转换器分别能够将模拟量转换成数字量与数字量转换 成模拟量，通过这样的转换电路，能够将模拟系统和数字系统联

数字逻辑期末考试题

数字逻辑考试题 数字逻辑考试题(一) 一、填空（共17分，每空1分） 1. （1011.11）B =（ ） D =（ ）H 2. （16）D =（ ）8421BCD 码。 3. 三态门的输出有 、 、 三种状态。 6. ABC C B A Y =),,( 的最简式为Y= 。 7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。 10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。 11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。 12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。 13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。 二、选择（共10分，每题1分） 1. DE BC A Y +=的反函数为Y =（ ）。 A. E D C B A Y +++?= B. E D C B A Y +++?= C. )(E D C B A Y +++?= D. )(E D C B A Y +++?= 3. 十进制数25用8421BCD 码表示为（ ）。 A. 10101 B. 0010 0101 C. 100101 D. 10101 4. 若用1表示高电平，0表示低电平，则是（ ）。 A. 正逻辑 B. 负逻辑 C. 正、负逻辑 D. 任意逻辑 5. 下逻辑图的逻辑表达式为（ ）。 A. AC BC AB Y = B. BC AC AB Y ++= C. BC AC AB Y ++= D. BC AC AB Y = 6. 三态门的逻辑值正确是指它有（ ）。 A. 1个 B. 2个 C. 3个 D. 4个 9. 组合逻辑电路在电路结构上的特点下列不正确的是（ ）。 A. 在结构上只能由各种门电路组成 B. 电路中不包含记忆（存储）元件 C. 有输入到输出的通路 D. 有输出到输入的反馈回路 10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输 出07~Y Y 为（ ）。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 三 、简答题（共15分，每题5分）

(完整版)数字逻辑期末试卷(B卷)试题及答案

华东师范大学期末试卷(B) 2009 — 2010 学年第 一 学期 课程名称：___数字逻辑________ 学生姓名：___秦宽________________ 学 号：_2013041046__________________ 专 业：____软件工程_______ 年级/班级：13级软件工程 课程性质：公共必修、公共选修、专业必修、专业选修 一、填空题 (20分，每空2分) 1. （2010）D =（ ）B = （ ）H = （ ）8421BCD 答案：（111 1101 1010）B = （7DA ）H = （0010 0000 0001 0000）8421BCD 2. 仓库门上装了两把暗锁，A 、B 两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。这种逻辑关系为 。 答案：与逻辑 3. 逻辑函数式F=AB+AC 的对偶式为 ，最小项表达式为∑=m F ( )。 答案：))((C A B A F D ++= ∑=m F (5，6，7) 2.逻辑函数D AC CD A C AB D C ABD ABC F ''''''+++++=的最简与或式是 。 答案：'D A + 4. 从结构上看，时序逻辑电路的基本单元是 。 答案：触发器 5. JK 触发器特征方程为 。 答案：Q K JQ ''+ 6.A/D 转换的一般步骤为：取样，保持， ，编码。 答案：量化

二、选择题 (20分，每题2分) 1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。 A) 6 B) 7 C) 8 D) 51 答案：B 2. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。 A) 2 B) 4 C) 6 D) 7 答案：D 3. 为实现“线与”逻辑功能，应选用（ ）。 A) 与非门 B) 与门 C) 集电极开路（OC ）门 D) 三态门 答案：C 4. 图1所示逻辑电路为( )。 A) “与非”门 B) “与”门 C)“或”门 D) “或非”门 图1 答案：A 5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。 A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B 6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。 B C

数字逻辑试题及答案

期数字逻辑试题A 一、填空题（共15分，每空1分） 1、分别写出逻辑函数的五种表示方法（）、（）、（）、（）、（）。２、数字逻辑电路的两大种类分别是（）电路，（）电路。 ３、( )和( )是衡量A/D转换器D/A转换器性能优劣的主要指标。 ４、消除竞争冒险的4种方法分别是（）、（）、（）、（）。 ５、５５５定时器电路提供了一个复位电平为（）和置位电平为（）。 二、选择题（共10分，每题５分） １、将（１７5）10十进制数转换为二进制数下列选择结果中正确的是（）。 A、二进制数（１１０１０１１１）2 B、二进制数（１０１１００１１）2 C、二进制数（１００１１０１０）2 D、二进制数（１０１０１１1 1）2 ２、运用摩根定理变换Y=X Q Z 的表达式，下列选择中正确的是（）。 A、Y=( X + Q + Z ) B、Y=(X + Q +Z) C、Y=(X + Q + Z) D、Y=( X + Q + Z ) 三、综合题（共２０分，每题１０分） １、对如图电路分别写出E = 0 或E = 1 时，函数F 的逻辑表达式。 ２、用图形法化简函数为最简与或式 F(A,B,C,D)=∑M(0,1,2,3,6,8)+∑D(10,11,12,13,14,15) 四、组合逻辑电路分析、设计题（共２5分，1题１０分,2题15分） １、写出下图电路（电路由四个或非门组成）输出信号的逻辑表达式，并说明其功能。 F

２、用集成译码器74LS138实现下列组合逻辑函数 Z1=AB+AB+BC Z2=AB+BC+CA 3０分，每题15分） １、一个时序逻辑电路如下图所示（由两个D触发器组成），请画出其状态图。 CP ２、用JK触发器设计一个同步、上升沿触发的四进制计数器。状态图如下 /0 /0 /0 /1

数字逻辑期末试题及答案

西 安 金 戈 技 术 学 校 2008年秋季学期期末考试数字逻辑电路试卷 注意事项 1． 考试时间：120 分钟。 2． 本卷依据2005年颁布的《技工类院校考试要求》命制。 3． 请首先按要求在试卷的规定位置填写您的姓名、准考证号和所在班级。 4． 请仔细阅读各种题目的回答要求，在规定的位置填写您的答案。 5． 不要在试卷上乱写乱画，不要在试卷上填写无关的内容。 一. 判断: 1.数字电路抗干扰能力强的原因是只传递1和0的数字信息.. ( ) 2.BCD 码就是8421BCD 码. ( ) 3.卡诺图是真值表示的另一种形式,具有唯一性. ( ) 4.二极管可组成与门电路，但不能组成或门电路. ( ) 5.三极管非门电路中的三极管主要工作在放大状态. ( ) 6.组合逻辑电路中有具有记忆功能的逻辑部件. ( ) 7.译码是编码的逆过程. ( ) 8.触发器也称为半导体存贮单元. ( ) 9.同步触发器存在空翻现象,而边沿型触发器和主从型触发器克服了空翻. 10.JK 触发器的JK 端相当KS 触发器的SR 端. ( ) 二.选择: 1.若编码器编码输出位数为4位,则最多可对( )个输入信号编码. A.4 B.6 C.16 D.32 2.16选1数据选择器其地址输入至少应有( )位. A.2 B.4 C.8 D.16 3.半加器有( ),全加器有( ) A.2个输入端,2个输出端 B.2个输入端,3个输出端 C.3个输入端,2个输出端 D.3个输入端,3个输出端 4.二极管可组成的电路( ) A.只能是与门 B.只能是或门 C.与门和或门都可以 D.非门 5.通常能实现“线与”功能的门电路是（ ） A.OC 门 BTSL.门 C.TTL 与门 6.BCD 码是（ ） A.二进制码 B.十进制码 C.二一十进制码 7.下列逻辑函数表示方法中，具有唯一性的是（多选）（ ） A.真值表 B.逻辑表达式 C.逻辑图 D.卡诺图 8.下列选项中不属于卡诺图特点的是（ ） … … ……… ……考……………生… ……… …答……………题……………不……………准……………超……………过……………此……………线…………………

数字逻辑试题

本科试卷（十） 一、选择题（每小题2分，共30分） 1.下面逻辑式中，正确的是________。 A ． B. C. D. 2.逻辑函数F=A （A B ）的值是________。 A ． B B. A C .A B D. 3.与最小项表达式F(A,B,C)=m 0+m 2+m 5+m 7等价的逻辑函数为________。 A. F=A ⊙C B. C. D.F=∑(0,5) 4. 、 、 、 、 是五个开关，设它们闭合时为逻辑1，断开时为逻辑0，电灯 F=1时表示灯亮，F=0时表示灯灭。若在五个不同的地方控制同一个电灯的灭亮，逻辑函数F 的表达式是_______。 A ． B. C. D. ⊙⊙⊙⊙ 5.用低电平为输出有效的译码器实现组合逻辑电路时，还需要_______。 A ．与非门 B.或非门 C.与门 D.或门 6.逻辑函数,当变量的取值为______时,不出现冒险现象。 A ．B=C=1 B ．B=C=0 C ．A=1 ，C=0 D ．A=0，B=0 7.集成计数器的模值是固定的，但可以用_______来改变它们的模值。 A.复0和复9 B.置数法和复位法 C.改变初值法 D. 控制CP 脉冲 8.同步时序电路和异步时序电路比较，其差异在于后者_____。 A ．没有触发器 B ．没有统一的时钟脉冲控制 C ．没有稳定状态 D ．输出只与内部状态有关 9.有S1，S2两个状态，在相同输入条件下_____，可确定S1和S2不等价。 A ．输出相同 B ．输出不同 C ．状态相同 D ．状态不同 10.一个T 触发器，在T=1时，加上时钟脉冲，则触发器_____。 A ．保持原态 B ．置0 C ．置1 D ．翻转 11.下面说法错误的是_______。 A ．一个RAM 有三组信号线，地址线，数据线，读/写命令线。 B ．RAM 中地址线是双向的，它传送地址码，以便按地址码访问存储单元。 C ．RAM 中数据线是双向的。 D ．RAM 中读写命令线是单向的，它是控制线。 A B A B ⊕= 1A A +=0A A ?=1A A +=⊕⊕⊕A B C B A BC A F +=C A C A F +=1 a 2 a 3 a 4 a 5 a 12345 a a a a a 12345 a a a a a ++++12345 a a a a a ⊕⊕⊕⊕1a 2a 3a 4a 5a F A C AB BC =++

2013数字逻辑期末试卷试题及答案

一、填空题 (20分，每空2分) 1. （2010）D =（ ）B = （ ）H = （ ）8421BCD 2. 仓库门上装了两把暗锁，A 、B 两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。这种逻辑关系为 。 3. 逻辑函数式F=AB+AC 的对偶式为 ，最小项表达式为∑=m F ( )。 2.逻辑函数D AC CD A C AB D C ABD ABC F ''''''+++++=的最简与或式是 。 4. 从结构上看，时序逻辑电路的基本单元是 。 5. JK 触发器特征方程为 。 二、选择题 (20分，每题2分) 1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。 A) 6 B) 7 C) 8 D) 51 2. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。 A) 2 B) 4 C) 6 D) 7 4. 图1所示逻辑电路为( )。 A) “与非”门 B) “与”门 C)“或”门 D) “或非”门 图1 +U CC +U CC -U BB R R K R C R B A B C F

5. 在下列逻辑部件中，属于组合逻辑电路的是（）。 A) 计数器B) 数据选择器C) 寄存器D) 触发器 6. 已知某触发器的时钟CP，异步置0端为R D，异步置1端为S D，控制输入端V i和输出Q的波形如图2所示，根据波形可判断这个触发器是（）。 图2 A) 上升沿D触发器B) 下降沿D触发器 C) 下降沿T触发器D) 上升沿T触发器 7. 寄存器要存放n位二进制数码时，需要( )个触发器。 A) n B) n log C) n2D) n/2 2 8. 下面哪种不是施密特触发器的应用：( ) A) 稳定频率脉冲输出B) 波形变换C) 脉冲整形D) 脉冲鉴幅 9. 下列哪个不能用555电路构成：( ) A)施密特触发器B)单稳态触发器C)多谐振荡器D)晶体振荡器 三、简答题(15分) 1．用公式法化简逻辑函数：Y＝A'BC +(A+B')C (7分)