第3章习题答案
习题3
1. Cache－主存存储系统和主存－辅存存储系统有何不同？
2. SRAM和DRAM的主要差别是什么？
3. 假设某存储器具有32位地址线和32位数据线，请问：
（1）该存储器能存储多少个字节的信息？
（2）如果存储器由1M×8位SRAM芯片组成，需要多少片？
4. 某32位计算机系统采用半导体存储器，其地址码是32位，若使用4M×8位的DRAM 芯片组成64MB主存，并采用内存条的形式，问：
（1）若每个内存条为4M×32位，共需要多少内存条？
（2）每个内存条内共有多少片DRAM芯片？
（3）主存需要多少DRAM芯片？
5. 一个512K×16的存储器，由64K×1的2164 DRAM芯片构成（芯片内是4个128×128结构），问：
（1）共需要多少个DRAM芯片？
（2）若采用分散式刷新方式，单元刷新间隔不超过2ms，则刷新信号的周期是多少？
（3）若采用集中式刷新方式，读写周期为0.1μs，存储器刷新一遍最少用多少时间？
6. 某主存系统中，其地址空间0000H～1FFFH为ROM区域，ROM芯片为8K×8位，从地址6000H开始，用8K×4位的SRAM芯片组成一个16K×8位的RAM区域，假设RAM芯片有和信号控制端。CPU地址总线为A15～A0，数据总线为D7～D0，读/写控制信号为R/，访存允许信号为，要求：
（1）写出地址译码方案；
（2）画出主存与CPU的连接图。
7. 设主存储器容量为64M字，字长为64位，模块数m=8，分别用顺序方式和交叉方式进行组织。主存储器的存储周期T=100ns，数据总线宽度为64位，总线传送周期τ=50ns。若按地址顺序连续读取16个字，问顺序存储器和交叉存储器的带宽各是多少？
8. 设某计算机访问一次主存储器的时间如下：传送地址需1个时钟周期，读/写需4个时钟周期，数据传送1个时钟周期，采用下述主存结构按地址顺序连续读取16个字的数据块，各需多少时钟周期？
（1）单字宽主存，一次只能读/写1个字。
（2）4模块交叉存储器，每个存储器模块为单字宽。
9. CPU执行一段程序时，Cache完成存取的次数为2400次，主存完成存取的次数为100次，已知Cache的存储周期为50ns，主存的存储周期为250ns，求Cache-主存系统的平均访问时间和效率。
10. 一台计算机的主存容量为1M字，Cache容量为8K字，每块的大小为128个字，请设计在下列条件下的主存地址格式和Cache地址格式：
（1）主存和Cache之间采用直接映像。
（2）主存和Cache之间采用组相联映像，假设每组为4块。
11. 在以下有关虚拟存储器的描述中，哪些是不正确的？
（1）所有的页表都存放在主存中。
（2）页表大时，可将页表放在辅存中，而将当前用到的页表调到主存中。
（3）页表中的快表（TLB）采用全相联查找。
（4）页表中的快表存放在主存中。
（5）采用快表的依据是程序访问的局部性。
12. 一个虚拟存储器有8个页面，页面大小为1024字，主存有4个页面，内页表内容如表3.5所示。
那么，虚拟地址4098对应的主存地址是什么？
13. 某程序对页面要求访问的序列为P3P4P2P6P4P3P7P4P3P6P3P4P8P4P6。
（1）设主存容量为3个页面时，求FIFO和LRU替换算法的命中率（假设开始时主存为空）。
（2）当主存容量为4个页面时，上述两种替换算法各自的命中率又是多少？
参考答案
习题3
1. 略
2. DRAM需要刷新，SRAM则不需要。
3. （1）16GB；（2）214片。
4. （1）4条；（2）4片；（3）16片。
5. （1）128片；
（2）刷新信号的周期应小于或等于15.6μs；
（3）存储器刷新一遍最少要用12.8μs。
6. （1）地址译码方案如下：
将地址的高3位A15、A14、A13经3：8译码器74LS138译码后实现片选，具体连接如下：
将作为8K×8位ROM的；
将、分别作为2组8K×8位RAM的；
将3：8译码器74LS138的一个使能端与CPU发出的访存允许信号相连，其它两个使能端、置均为无效信号。
（2）主存与CPU的连接图如附图3.1所示。
附图3.1 主存与CPU的连接图
7. （1）640Mb/s；（2）1205Mb/s。
8. （1）96个时钟周期；（2）27个时钟周期。
9. h=0.96；ta=58ns；e≈0.862。
10. （1）主存地址格式为：
Cache地址格式为：
（2）主存地址格式为：
Cache地址格式为：
11. （1）和（4）。
12. 2050
13. （1）页面调度过程略。当采用FIFO替换算法时，命中率为20％；当采用LRU 替换算法时，命中率为40％。
（2）页面调度过程略。当采用FIFO替换算法时，命中率为40％；当采用LRU 替换算法时，命中率为60％。