文档库

最新最全的文档下载
当前位置:文档库 > 本科生-计算机组成原理题库-期末试卷(9)及答案

本科生-计算机组成原理题库-期末试卷(9)及答案

本科生期末试卷九

一.选择题(每小题1分,共10分)

1.A 2. B 3. D 4. C 5. B

6. B

7. B

8. B、D

9. B 10. A

1.八位微型计算机中乘除法大多数用______实现。

A 软件

B 硬件

C 固件

D 专用片子

2.在机器数______中,零的表示是唯一的。

A 原码

B 补码

C 移码

D 反码

3.某SRAM芯片,其容量为512×8位,除电源和接地端外,该芯片引出线的最小数目应是______。

A 23

B 25

C 50

D 19

4.某机字长32位,存储容量64MB,若按字编址,它的寻址范围是______。

A 8M

B 16MB

C 16M

D 8MB

5.采用虚拟存贮器的主要目的是______。

A 提高主存贮器的存取速度;

B 扩大主存贮器的存贮空间,并能进行自动管理和调度;

C 提高外存贮器的存取速度;

D 扩大外存贮器的存贮空间;

6.算术右移指令执行的操作是______。

A 符号位填0,并顺次右移1位,最低位移至进位标志位;

B 符号位不变,并顺次右移1位,最低位移至进位标志位;

C 进位标志位移至符号位,顺次右移1位,最低位移至进位标志位;

D 符号位填1,并顺次右移1位,最低位移至进位标志位;

7.微程序控制器中,机器指令与微指令的关系是______。

A 每一条机器指令由一条微指令来执行;

B 每一条机器指令由一段用微指令编成的微程序来解释执行;

C 一段机器指令组成的程序可由一条微指令来执行;

D 一条微指令由若干条机器指令组成;

8.同步传输之所以比异步传输具有较高的传输频率是因为同步传输______。

A 不需要应答信号;

B 总线长度较短;

C 用一个公共时钟信号进行同步;

D 各部件存取时间较为接近;

9.美国视频电子标准协会定义了一个VGA扩展集,将显示方式标准化,这称为著名的______显示模式。

A A VGA

B SVGA

C VESA EGA

10.CPU响应中断时,进入“中断周期”,采用硬件方法保护并更新程序计数器PC内容,而不是由软件完成,主要是为了_______。

A 能进入中断处理程序,并能正确返回源程序;

B 节省主存空间;

C 提高处理机速度;

D 易于编制中断处理程序;

二. 填空题(每小题3分,共15分)

1.A.MMX B.多媒体扩展结构 C.图象数据

2.A.定时协议 B.同步 C.异步

3.A.内存 B.CPU C.I / O

4.A.10000亿 B.神威 C.美国、日本

5.A.符号位 B.数值域 C.纯整数

1. 多媒体CPU 是带有A.______技术的处理器。它是一种B._______技术,特别适合于

C.______处理。

2.总线定时是总线系统的核心问题之一。为了同步主方、从方的操作,必须制订A.______。 通常采用B.______定时和C.______定时两种方式。

3.通道与CPU 分时使用A.______,实现了B.______内部数据处理和C.______并行工作。

4.2000年超级计算机最高运算速度达到A.______次。我国的B.______号计算机的运算速 度达到 3840亿次,使我国成为C.______之后,第三个拥有高速计算机的国家。

5.一个定点数由A.______和B.______两部分组成。根据小数点位置不同,定点数有纯小 数和C.______两种表示方法。

三. (9分)已知:x= 0.1011,y = - 0.0101,求 :[ 21x]补,[ 41 x]补,[ - x ]补,[2

1y]补,[4

1y]补,[ - y ]补 ,x + y = ?, x – y = ? 解: [ x ]补 = 0.1011 , [ y ]补 = 1.1011

[

21x ]补 = 0.01011 , [21y ]补 = 1.11011 [41

x ]补 = 0.001011 ,[41

y ]补 = 1.111011

[ - x ]补 = 1.0101 , [ - y ]补 =0.0101

[ x ]补 = 00.1011 [ x ]补 = 00.1011

+ [ - y ]补 =00.0101 + [ y ]补 = 11.1011

01.0000 00.0110

符号位相异 x – y 溢出 x+y=0.0110

四. (10分)用16K × 1位的DRAM 芯片构成64K × 8位的存储器。要求:

(1)画出该芯片组成的存储器逻辑框图。

(2)设存储器读 / 写周期均为0.5μs ,CPU 在1μs 内至少要访存一次。试问采用哪种刷

新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍,所需实际刷新时间是多少?

解:(1)根据题意,存储器总量为64KB ,故地址线总需16位。现使用16K ×1位的动态RAM

芯片,共需32片。芯片本身地址线占14位,所以采用位并联与地址串联相结合的方法来组成整个存储器,其组成逻辑框图如图B9.3,其中使用一片2 :4译码器。

(2)根据已知条件,CPU 在1μs 内至少需要访存一次,所以整个存储器的平均读/ 写周期与单个存储器片的读 / 写周期相差不多,应采用异步刷新比较合理。

对动态MOS 存储器来讲,两次刷新的最大时间间隔是2μs 。RAM 芯片读/ 写周期为0.5μs , 假设16K ×1位的RAM 芯片由128 × 128矩阵存储元构成,刷新时只对128行进行异步方式刷新,则刷新间隔为2m / 128 = 15.6μs ,可取刷新信号周期15μs 。

五. (9分)指令格式如下所示,OP 为操作码字段,试分析指令格式的特点。 15 10 7 4 3 0

解:(1)双字长二地址指令,用于访问存储器。

(2)操作码字段OP 为6位,可以指定26 = 64种操作。

(3)一个操作数在源寄存器(共16个),另一个操作数在存储器中(由基值寄存器 和位移量决定),所以是RS 型指令。

六. (9分)CPU 结构如图B9.1所示,其中有一个累加寄存器AC ,一个状态条件寄存

器,各部分之间的连线表示数据通路,箭头表示信息传送方向。

(1) 标明图中四个寄存器的名称。

(2) 简述指令从主存取到控制器的数据通路。

(3) 简述数据在运算器和主存之间进行存 / 取访问的数据通路。

本科生-计算机组成原理题库-期末试卷(9)及答案

本科生-计算机组成原理题库-期末试卷(9)及答案

图B9.1

解:

(1)a 为数据缓冲寄存器 DR ,b 为指令寄存器 IR ,c 为主存地址寄存器AR ,d 为程序计

数器PC 。

(2)主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。

OP

源寄存器 基值寄存器 位移量(16位)

(3)存储器读:M →DR →ALU →AC

存储器写:AC →DR →M

七.(9分)试推导磁盘存贮器读写一块信息所需总时间的公式。

a为数据缓冲寄存器 DR ,b为指令寄存器 IR ,c为主存地址寄存器,d为程序计数器PC。主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。

(3)存储器读:M →DR →ALU →AC

存储器写:AC →DR →M

八.(9分)如图B9.2所示的系统中断机构是采用单级优先中断结构,设备A连接于最高优先级,设备B次之,设备C又次之。要求CPU在执行完当前指令时转而对中断请求进行服务,现假设:T DC为查询链中每个设备的延迟时间,T A、T B、T C分别为设备

A、B、C的服务程序所需的执行时间,T S、T R为保存现场和恢复现场所需时间。

试问:在此环境下,此系统在什么情况下达到中断饱和?即在确保请求服务的三个设备都不会丢失信息的条件下,允许出现中断的极限频率有多高?注意,“中断允许”

机构在确认一个新中断之前,先要让即将被中断的程序的一条指令指令执行完毕。

本科生-计算机组成原理题库-期末试卷(9)及答案

图B9.2

解:

假设主存工作周期为T M,执行一条指令的时间也设为T M 。则中断处理过程和各时间段如图B9.4所示。当三个设备同时发出中断请求时,依次处理设备A、B、C的时间如下:

t A = 2T M + 3T DC + T S + T A + T R

t B = 2T M + 2T DC + T S + T B + T R

t C = 2T M + T DC + T S + T C + T R

达到中断饱和的时间为:T = t A + t B + t C中断极限频率为:f = 1 / T

本科生-计算机组成原理题库-期末试卷(9)及答案

九.(10分)

十.(10分)

本科生期末试卷九答案

一. 选择题

1.A 2. B 3. D 4. C 5. B

6. B

7. B

8. B 、D

9. B 10. A

二. 填空题

1.A.MMX B.多媒体扩展结构 C.图象数据

2.A.定时协议 B.同步 C.异步

3.A.内存 B.CPU C.I / O

4.A.10000亿 B.神威 C.美国、日本

5.A.符号位 B.数值域 C.纯整数

三. 解: [ x ]补 = 0.1011 , [ y ]补 = 1.1011

[

21x ]补 = 0.01011 , [21y ]补 = 1.11011 [41

x ]补 = 0.001011 ,[41

y ]补 = 1.111011

[ - x ]补 = 1.0101 , [ - y ]补 =0.0101

[ x ]补 = 00.1011 [ x ]补 = 00.1011

+ [ - y ]补 =00.0101 + [ y ]补 = 11.1011

01.0000 00.0110

符号位相异 x – y 溢出 x+y=0.0110

四. 解:(1)根据题意,存储器总量为64KB ,故地址线总需16位。现使用16K ×1位的动态RAM 芯片,共需32片。芯片本身地址线占14位,所以采用位并联与地址串联相结合的方法来组成整个存储器,其组成逻辑框图如图B9.3,其中使用一片2 :4译码器。

(2)根据已知条件,CPU 在1μs 内至少需要访存一次,所以整个存储器的平均读/ 写

周期与单个存储器片的读 / 写周期相差不多,应采用异步刷新比较合理。

对动态MOS 存储器来讲,两次刷新的最大时间间隔是2μs 。RAM 芯片读/ 写周期为0.5μs ,

假设16K ×1位的RAM 芯片由128 × 128矩阵存储元构成,刷新时只对128行进行异步方式刷新,则刷新间隔为2m / 128 = 15.6μs ,可取刷新信号周期15μs 。

本科生-计算机组成原理题库-期末试卷(9)及答案

图 B 9.3

五. 解:(1)双字长二地址指令,用于访问存储器。

(2)操作码字段OP为6位,可以指定26 = 64种操作。

(3)一个操作数在源寄存器(共16个),另一个操作数在存储器中(由基值寄存器

和位移量决定),所以是RS型指令。

六. 解:

(3)a为数据缓冲寄存器 DR ,b为指令寄存器 IR ,c为主存地址寄存器,d为程序计数器PC。

(4)主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。

(3)存储器读:M →DR →ALU →AC

存储器写:AC →DR →M

七. 解:设读写一块信息所需总时间为T,平均找到时间为T

,平均等待时间为T L,读写

s

一块信息的传输时间为T m,则:T=T s+T L+T m。

假设磁盘以每秒r的转速率旋转,每条磁道容量为N个字,则数据传输率=rN个字/秒。

又假设每块的字数为n,因而一旦读写头定位在该块始端,就能在T m≈(n / rN)秒的时间中传输完毕。

T L是磁盘旋转半周的时间,T L=(1/2r)秒,由此可得:

T=T s+1/2r+n/rN 秒

八. 解:

假设主存工作周期为T M,执行一条指令的时间也设为T M 。则中断处理过程和各时间段如图B9.4所示。当三个设备同时发出中断请求时,依次处理设备A、B、C的

时间如下:

t A = 2T M + 3T DC + T S + T A + T R

t B = 2T M + 2T DC + T S + T B + T R

t C = 2T M + T DC + T S + T C + T R

达到中断饱和的时间为:T = t A + t B + t C中断极限频率为:f = 1 / T

本科生-计算机组成原理题库-期末试卷(9)及答案

图 B 9.4

九.

十.