ADS PCB 板图仿真学习笔记(过孔设定,差分仿真,差分眼图仿真等)
ADS PCB 板图仿真学习笔记
方法一：
1.打开Cadence：Allegro PCB Designer 16.5，载入需要的PCB文件。
1.1File----->Change Editor，在弹出窗口选择Allegro PCB DesignXL(Legacy),选中
Analog/RF,点击确定。
1.2Setup----->Cross-section 设置叠层厚度，介电常数等信息。
1.3
1.3.1RF-PCB----->IFF Interface----->Export，在弹出窗口选择Export Selection，然
后点击PCB上需要导出仿真的线段等，点击OK.(也可以选择Export All等
其它选项，根据需要选择)。
1.3.2在弹出窗口：RF IFF Export，选择文件存放的路径，然后点击layer map。
1.3.3在出现的窗口选择转换到ADS对应的层（我习惯4层板依次放在PC1~PC4），
点击OK。
1.3.4回到RF IFF Export窗口，点击OK，生成文件。在产生的报告中，Types of vias
exported 后给出了过孔输出对应的层。
2打开ADS 2009
2.1新建一个PCB(可在Option----->Preferences 弹出窗口中选择layout units 设定
layout 单位，也可以在layout 界面单机右键，选择Preferences。另单击右键选择
Grid Spaction 可设置栅格大小；选择Measure可用来测量长度)
2.2File----->Export 在弹出的Export窗口中，File Type选择IFF;Destination file选择
刚才生成的layout.IFF文件（备注：文件夹命名不能有空格等非法字符）。
2.3Momentum----->Substrate----->open 选择刚才生成的xxxx.slm文件，载入叠层设
置。
Momentum----->Substrate----->Create/Modify 可进行叠层等相关设置。举例说明
2.3.1PC1为要仿真的线段所在层，PC2是PC1的参考地层，PC3，PC4不需要，
则在Create/Modify substrate设定中选择substrate layers 页，将其中的
SUBSTR2，SUBSTR3，最下面FreeSpace1 CUT掉；在Create/Modify
substrate 窗口的layout layers页中可见PC2~4都不见了。
2.3.2因为PC2是PC1的参考地平面，所以我CUT掉，直接在Create/Modify
substrate 窗口的substrate layers 页点击SUBSTR1，然后在右边Boundary中
选择closed，点击Create/Modify substrate 窗口的layout layers页，可见介质
SUBSTR1上面是PC1，下面是地了。
2.3.3当然，如果PC2导入了铺铜地层和过孔，也可以保留，用过孔将PC2和
SUBSTR2下的地连接(我没有使用这种方法，仿真量变大，速度慢，好像准
确也提不高)
2.3.4备注：
2.3.4.1Create/Modify substrate设定中选择substrate layers 页，介质SUBSTR1
右边Thickness厚度设定要正确；；；；permittivity （Er）选Re ，Loss
Tangent，Real=4.5 Loss Tangent=0.035；；；；Pereability选Re ，Loss
Tangent，Real=1 Loss Tangent=0。
2.3.4.2Create/Modify substrate设定中选择substrate layers 页，最上面空气层
FreaSpace permittivity （Er）选Re ，Loss Tangent，Real=1 Loss
Tangent=0；；；；Pereability选Re ，Loss Tangent，Real=1 Loss
Tangent=0。
2.3.4.3Create/Modify substrate设定中选择layout layers 页，选择PC1(走线层)：
2.3.4.3.1右边Name可选择其它相应层点strip添加次层走线。（当然，可
以删除掉PC1，用这方法添加其它层为走线层）；
2.3.4.3.2Model 选择Sheet （No Expansion），仿真时就认为铜箔没厚度
了（用这个，少出点搞不懂的错误）；；；；Thick （Expansion up）
铜箔在介质上面，有厚度了；；；；Thick （Expansion Down）铜
箔镶嵌在介质里面。
2.3.4.3.3Material 选Conductor （Sigama），Real 填写5.959E+007（参考
电导，可问厂商具体数值），Imag填写0.
2.3.4.4VIA设定
2.3.4.4.1Create/Modify substrate设定中选择layout layers 页，点击介质
层，比如PC1下面的介质SUBSTR1。在右面name选择本介质
层需要对应的过孔层（到时候在layout界面，这层画的东西，
就会对应在介质层用指定电导率的材料填充，比如铜，就成为
过孔了。可以自己加，也可以用hole或bond层），点击左下角
VIA,添加过孔。
2.3.4.4.2Model 选2D Distributed。
2.3.4.4.3Material 选Conductor （Sigama），Real 填写5.959E+007（参考
电导，可问厂商具体数值），Imag填写0。介质层用这个指定的
电导率的材料填充，铜。
2.3.4.5设定完成，回到layout界面，选择上面的菜单EMDS----->3D EM
Preview，可以查看叠层的3D视图。
2.4仿真设定
2.4.1添
加端口），一定要选对层。
2.4.2选择Momentum----->ports----->Editor后，点击先前放置的端口，可对其进行
编辑：如要设定为差分信号端口，同一端的一对端口必须严格对齐，否则设
定不会成功（这点很讨厌）。然后在编辑窗口设置：Port Type为Differential
Mode；；；；Polarity为Normal（另一个选Reversed，例如差分端口1选Normal，
差分端口2就选Reversed）；；；；在设置差分端口2时，Associate with port
number 中填写对应的差分端口号（比如port1,2是一对，就填写1）。我一般
不设定成差分端口，因为PCB仿真完成，可放到原理图中，那是可以看差
分参数。
2.4.3Momentum下，第一个选项如果是Enable RF Mode，仿真耗时长，当仿真完
成后，可以通过Momentum----->Post-Processing----->Radiation Pattern看3D
的磁场图。如果Momentum第一个选项是Disable RF Mode，仿真耗时短点，
只能通过Momentum-----> Post-Processing----->V isualization..看3D的电流图
等。
2.4.4点击Momentum----->Simulation----->S-parameters进行仿真设定：例如Sweep
Type选linear，start 0 GHz，stop 1 GHz，Frequency Step 0.1 GHz，点击Update，
然后点击Simulate。
2.4.5备注：仿真中出现过的问题：提示Cell size small with respect to pattern。原
因为Create/Modify substrate设定中选择layout layers 页，Model选成了Thick
（Expansion up），后改成了Sheet （No Expansion）解决了，具体原因没搞
懂。
2.4.6如果仿真完后，想通过Momentum-----> Post-Processing----->V isualization..去
看3D电流图，仿真前需要先设置一下端口：
2.4.6.1方法一:需要仿真的线上放置端口，设定为普通的single Mode，但将参
考地层铺铜画出，通过过孔使铺铜层和地连接。线上端口旁边放置几
个线层到铺铜层的过孔。
2.4.6.2方法二：线上端口设置为Port Type：Internal。就进铺铜层放置端口，
设定Port Type：Ground Reference；；；；Associate with port number设置
为就进测试端口的端口号。这种方法，Create/Modify substrate设定中
Substrate layers不用设置closed地层了。
2.5点击Momentum----->Component----->Create/update，弹出Create layout component
窗口，点击OK,就可以生成原理图器件，去原理图仿真了。
3进入原理图仿真
3.1差分仿真
3.1.1在Display Component library list 中，放出前面生成的差分线段（用普通端口
进行的PCB仿真，放出的差分模型就有4个端口）。
3.1.2放出差分仿真器sp_Diff（在Display Component library list 中搜索或直接从
Simulation-Instrument中拉出），设置差分阻抗，仿真。
3.2差分眼图仿真
3.2.1方法一：
3.2.1.1点击DesignGuide----->Signal/Interrity Applications。在弹出窗口选择
Linear Differential TDT，放置3LineTester，设置Bitseq0~2，写入伪随
机数。进行一些其它必要设置。
3.2.1.2放置差分线，连接，仿真。
3.2.1.3数据窗口。加入Eqn eye0=eye（Diff0,2GHz(这个填写实际频率),2）,
可以看眼图了。
3.2.1.4数据窗口点Tools----->FrontPanel----->Eye，在弹出窗口：Select Dataset
选择工程，Select Trace选择通道，可以看见眼图各种指标。
3.2.2方法二：
3.2.2.1从Sources-Time Domain中放置出VtPRBS，右端端口接差分线。
3.2.2.2在Simulation-Transient/Channelsim或Probe Component中放出两个
EyeDiff_Probe，接在差分线两边。属性Data rate设置为data_rate bps(此
为变量)。
3.2.2.3Simulation-Transient中放出Trans，属性Stop time=bits*bittime sec；；；；
Start time=0；；；；Max timestep=bittime/samplesperbit sec
3.2.2.4放置V ar。设置变量bits=200；；；；data_rate=10e9；；；；bittime=1/
data_rate；；；；samplesperbit=20.
3.2.2.5仿真看眼图。
其它两种PCB仿真方法：
1方法一
1.1打开打开Cadence：Allegro PCB Designer 16.5，载入需要的PCB文件。
1.2选择shape----->Global Dynamic Params。在弹出窗口选V oid controls页，Artwork
fomat选择Gerber RS274X.
1.3选择Manufactura----->Artwork，在弹出窗口选General Parameters页，选中Gerber
RS274X，然后生成Gerber。
1.4打开ADS2009 layout，选择File----->Import，在弹出窗口选择ADS 2006A Gerber
Viewer，点击OK。在出现的对话框选择对应的Gerber文件（可以多选），点击
OK。出现新的对话框，点击layer查看，点击Tools----->Gerber Union。在出现的
界面中设定输出EGS文件的文件名，路径，点击OK，完成转换。
1.5回到layout界面，点击File----->Import，在弹出的窗口中，选择EGS Archive
Format，选择刚才生成的EGS文件导入。
1.6后面开始设置叠层等方法同前。
2方法二
2.1打开打开Cadence：Allegro PCB Designer 16.5，载入需要的PCB文件。
2.2Allegro 菜单中应该有Export To ADS，如果没有此选单，可能有两个原因，解决
如下：
2.2.1没有安装，选择File----->Script安装，在弹出对话框选择ADS2011目录下的
ial----->scripts----->eemlocal Config.scr，还要选中左下角Change Directory，
然后点击安装（我用的ADS2009，所以Allegro PCB Designer 16.5先装的
ADS2009下的ial----->scripts----->eemlocal Config.scr，不能正常使用，有点
问题，只能从别人那考了2011的ial文件夹到2009，不影响ADS2009使用），
点击安装后，回到了先前的弹出窗口，点击replay，取消Add menu item to start
Adranced Design System前的勾，点击setup，安装完成，关闭Allegro重启。
2.2.2License 选择有问题，选择File----->Change Editor 在弹出窗口选择Allegro
PCB Design XL（Legacy），主要下面的Analog/RF一定不要选中，点击确定，
从启Allegro。
2.3选中Export To ADS----->Select Traces，在PCB中选择要仿真的目标。然后选择
signal Nets下的Add->；；；；选择Pick Nets，点击PCB的参考地层，选中此网络，
点击RF Ground Nets下的Add。切换到layer Select页，选择要汇出的层。切换到
Cookie Cutter点击Build Signal Nets，在GND Net拾取适当大小的回路（修改
Expansion distance （Mil）大小）。切换到Component Select选择哪些原件上的
PIN要放。切换到Ports，点击Auto Place。最后点击OK.
2.4点击Export to ADS-----> Export----->selected As…（汇出刚才选中的部分）
2.5打开ADS2009，点击DesignKits----->Install DesignKits（2011是UnzipDesignKit..），
选择路径ADS2009----->ial----->design_kit（要用2011的），点击
import_allegro_3.0_dk.zip(只装这次，以后就不用了)。
2.6在ADS2009中新建工程（2011要选上刚才安装的libraries：User Favorite libraries
and Paks中的IMPORT_ALLEGRO勾上；；；；2009要在Designkits----->setup Design
kits----->USER LEVES下选中，点击左下角Enable。
2.7新建PCB,点击Allegro Tools----->Import preferences，在弹出窗口Port instance
symbol size改为10mil。
2.8Allegro Tools----->Import Allegro layout导入刚才生成的文件。
2.9备注，导入PCB，如果觉得字大了，可以在Allegro Tools----->Import preferences
修改Port instance test height的大小。
2.10后面仿真同前面。
PSS仿真原理
PSS仿真的原理是什么 Q:我一直没有弄明白PSS仿真的原理是什么，只知道他叫做周期稳态仿真，貌似仿那种非线性很强的电路会遇到不收敛的问题。 很想知道这种仿真原理是什么，为什么一般是PSS加上另外一个一起仿真？？？？？ A1:我是这么理解的： PSS先假设你的信号是周期性的(1/beat frequency)，它寻找这个周期内的信号是否重复出现，如果电路非线性很强，可能导致周期性不强（两个周期内信号不完全重合），如果精度设定比较高，就会出现不收敛。一般向相位噪声，jitter 这种周期信号特有的特性，可以先做PSS找到周期信号，然后再分析每个周期内的相位差别，从而找到pnoise结果。 望高人指点。 A2:pss是针对时钟控制电路的稳定性分析，spectre使用一种overshooting 的算法持续计算n个（例如5个）时钟的电路dc工作点，然后比较，如果这n个周期算下来的结构都一致，说明电路稳定 A3:我认为PSS是一种比较精确的仿真方式。 我对他的理解是这样的： PSS,Periodic steady-state,其译名是稳态谐波仿真,就是电路以一个周期为节点，先仿第一个周期，然后第二个周期，进行比较，看电路是否进入稳态，否则，再仿真一个周期，与第二个周期作比较，看电路是否进入稳态。有点类似数值分析里面的迭代算法，看两次迭代的结果是否在误差允许范围内，通过这样的一种方式得到一个稳态的电路状态，然后进行时域到频域的变换，得到一些频域的电路状态。 A4:至于和其他的如PSP一起仿真，是因为别的仿真是基于PSS的。 至于设置问题，一般是设置它的仿真算法和误差容忍范围，即判决何时到达稳态。 A5:一般AC的是先DC找到DC工作点，再AC小信号， 同理，PSS是先找到周期性工作点，取决于大信号，然后做PAC等等是在PSS工作点上的小信号处理
PCB板设计步骤
1.5 PCB 板的设计步骤 （1 ）方案分析 决定电路原理图如何设计，同时也影响到 PCB 板如何规划。根据设计要求进行方案比较、选择，元 器件的选择等，开发项目中最重要的环节。 （2 ）电路仿真 在设计电路原理图之前，有时会会对某一部分电路设计并不十分确定，因此需要通过电路方针来验 证。还可以用于确定电路中某些重要器件参数。 （3 ）设计原理图元件 PROTEL DXP 提供了丰富的原理图元件库，但不可能包括所有元件，必要时需动手设计原理图元件，建立 自己的元件库。 （4）绘制原理图 找到所有需要的原理元件后，开始原理图绘制。根据电路复杂程度决定是否需要使用层次原理图。完成原 理图后，用ERC （电气法则检查）工具查错。找到岀错原因并修改原理图电路，重新查错到没有原则性错误为 止。 5 ）设计元件圭寸装 和原理图元件一样， PROTEL DXF 也不可能提供所有元件的封装。需要时自行设计并建立新的元件封装库。 6）设计PCB 板 确认原理图没有错误之后，开始 PCB 板的绘制。首先绘岀 PCB 板的轮廓，确定工艺要求（如使用几层板 等）。然后将原理图传输到 PCB 板中，在网络表、设计规则和原理图的引导下布局和布线。利用设计规则查 错。是电路设计的另一个关键环节，它将决定该产品的实用性能，需要考虑的因素很多，不同的电路有不同 要求 （7 ）文档整理 对原理图、PCB 图及器件清单等文件予以保存，以便以后维护和修改 DXP 的元器件库有原理图元件库、 PCB 元件库和集成元件库，扩展名分别为 DXP 仍然可以打开并使用 Protel 以往版本的元件库文件。 在创建一个新的原理图文件后 ，DXP 默认为该文件装载两个集成元器件库: Miscellaneous Connectors.IntLib 。因为这两个集成元器件库中包含有最常用的元器件。 注意： Protel DXP 中，默认的工作组的文件名后缀为 .PrjGrp ，默认的项目文件名后缀为 .PrjPCB 。如 果新建的是 FPGA 设计项目建立的项目文件称后缀为 .PrjFpg 。 也可以将某个文件夹下的所有元件库一次性都添加进来， 方法是：采用类似于 Windows 的操作，先选中该文 件夹下的第一个元件库文件后，按住 Shift 键再选中元件库里的最后一个文件，这样就能选中该文件夹下的所 有文件，最后点打开按钮，即可完成添加元件库操作。 3.1原理图的设计方法和步骤 下面就以下图 所示的简单 555定时器电路图为例，介绍电路原理图的设计方法和步骤。 3.1.1创建一个新项目 电路设计主要包括原理图设计和 PCB 设计。首先创建一个新项目，然后在项目中添加原理图文件和 PCB 文件，创建一个新项目方法： ?单击设计管理窗口底部的 File 按钮，弹岀一个面板。 ? New 子面板中单击 Blank Project （ PCB ）选项，将弹岀 Projects 工作面板。 ?建立了一个新的项目后，执行菜单命令 File/Save Project As ，将新项目重命名为 "myProject1 . PrjPCB ”保存该项目到合适位置 3.1.2创建一张新的原理图图纸 ?执行菜单命令 New / Schematic 创建一张新的原理图文件。 ?可以看到 Sheetl.SchDoc 的原理图文件，同时原理图文件夹自动添加到项目中。 ?执行菜单命令 File/Save As ，将新原理 SchLib 、PcbLib 、IntLib 。但 Miscellaneous Devices 」ntLib 禾
眼图常用知识介绍
眼图常用知识介绍 关于眼图及其测量大家已经做了较多的讨论传输指标测试大全其侧重于眼图的定义和测量光眼图分析张轩/22336著 以及色散对长距离传输后的眼图的影响 如下降时间消光比信噪比以及如何从各个方面来衡量一个眼图的优劣 现在我们公司常用的测量眼图的仪器为CSA8000 1眼图与常用指标介绍 下图为一个10G光信号的眼图右边一栏为这个光信号的一些测量值ExdB交叉点比例QF平均光 功率Rise下降时间峰值抖动 RMSJ 消光比定义为眼图中电平比电平的值传输距离又不同的要求Ｇ．９５７的建议 衡量器件是否符合要求除了满足建议要求之外 一般的对于FP/DFB直调激光器要求ＥＭＬ电吸收激光器消光比不小于10dBμ?ê??a2￠2?òa??×???1a±è
可以无限大将导致激光器的啁啾系数太大不利于长距传 输与速率的最低要求消光比大0.5~1.5dB???ùò???3??a?′ò???êy?μê?o|????1a±èì???á? μ????ó??2úéú?òí¨μà′ú??3?±ê??óD2úéú?ó??2￠?òí¨μà′ú???ú×???±êòa?ó?à′ó???éò? óéóú′?ê?1y3ì?Dμ????óê?2àμ???2?μ??à??óú·￠?í2àé?ò?±￡?¤?óê?2àμ???2?μ?±èày?ú′ó??50ê1μ??óê?2àμ?áé???è×???ò?°?·￠?í2à??2?μ?±èày?¨òé?????ú4045 Q因子综合反映眼图的质量问题表明眼图的质量越好 光功率一般来说1???????ú2??ó1a?￥??μ??é????越高越好越高越好 如果需要准确地测量光功率 信号的上升时间下降的快慢 的变化的时间下降时间不能大于信号的周期的40如9.95G信号要求其上升 峰可以定性反映信号的抖动大小这两个测量值是越小越好如Agilint 的37718 在测量抖动的时候才能保证测量值相对准确 做为一个比较参考一般在发送侧的测量值都大于30dB
眼图
眼图 一、实验目的 1、了解码间串扰对误码率的影响 2、掌握眼图在衡量基带传输系统性能方面的应用 二、实验内容 用SystemView 模拟示波器观察眼图分析码间串扰和噪声对系统性能的影响 三、实验原理 在实际系统中完全消除码间串扰是十分困难的，而码间串扰对误码率的影响目前尚无法找到数学上便于处理的统计规律还不能进行准确计算，为了衡量基带传输系统的性能优劣，在实验室中通常用示波器观察接收信号波形的方法来分析码间串扰和噪声对系统性能的影响这就是眼图分析法。 如果将输入波形输入示波器的Y 轴，并且当示波器的水平扫描周期和码元定时同步时，在示波器上显示的图形很象人的眼睛因此被称为眼图。 眼图是由各段码元波形叠加而成的，眼图中央的垂直线表示最佳抽样时刻位于两峰值，中间的水平线是判决门限电平。在无码间串扰和噪声的理想情况下，波形无失真，“眼”开启得最大。当有码间串扰时，波形失真，引起“眼”部分闭合。若再加上噪声的影响，则使眼图的线条变得模糊，“眼”开启得小了。因此“眼”张开的大小表示了失真的程度。 眼图能直观地表明码间串扰和噪声的影响，可评价一个基带传输系统性能的优劣。另外，也可以用此图形对接收滤波器的特性加以调整以减小码间串扰和改善系统的传输性能。 通常眼图可以用如图3 2 所示的图形来描述：
由此图可以看出 (1) 最佳抽样时刻应选在眼睛张开最大的时刻 (2) 眼图斜边的斜率表示系统对定时抖动或误差的灵敏度,斜边越陡系统对定时抖动越敏感 (3)眼图左右角阴影部分的水平宽度表示信号零点的变化范围称为零点失真量,许多接收设备中定时信息是由信号零点位置来提取的,对于这种设备零点失真量很重要 (4) 在抽样时刻阴影区的垂直宽度表示最大信号失真量 (5) 在抽样时刻，上下两阴影区间隔的一半是最小噪声容限，噪声瞬时值超过它就有可能发生错误判决 (6) 横轴对应判决门限电平 四、SystemView 仿真框图 仿真图如下图所示： 参数设置 系统时钟No. of Sample: 501; Sample Rate: 1000Hz; No.of System Loop: 1 器件参数 矩形脉冲0 1V; 100Hz; Offset 0; 0deg
仿真飞行驾驶模拟器体验说明
仿真飞行驾驶模拟器体验说明 仿真飞行驾驶模拟器，简而言之即能够实现模拟空中飞行，通过复杂的功能装置实现零基础上手操作的飞行模拟装置，未来几年内像私家轿车一样普遍的交通发展。 仿真飞行驾驶模拟器座舱及体验，通过简单的操作装置进行详细的驾驶说明： 幻视联创飞行模拟器包含模拟座舱、运动模拟系统、视景模拟系统、指挥台以及计算机系统。游戏能够复现飞行及空中环境的操作与模拟。 1. 首先在进入到游戏之前先将引擎降到最低,按下开始键start之时可以看到有游戏的进入界面。 2.映入眼帘的是飞机在机场向跑道上滑行，当到达跑道起始点的时候可以听到提示音:“飞机滑行到指定跑道，准备起飞。”此时把引擎拉到最高。这是正式进入游戏的界面，看到准备起飞的字样，飞行员和飞机。表明飞机就现在将要进入了飞行的状态。 3.当看到姿态仪上速度达到100节（在速度线上有一红线提示）的时，将拉杆向上推起，
让飞机成为起飞的状态。 4. 此时可以看到飞机像天空中飞行，把飞机度数控制在15度左右。（幅度不要过大）这时我们要注意飞机的状态。速度控制在300节左右，高度控制在6000 m到9000m左右。如果飞行高度超过10000米，将会看到云海，尽量使飞机的飞行不要超过13000米，否则会影响飞机的飞行安全。注意飞机（中间的黄色方格）的状态高度及速度的位置变化。 5.飞机在正常飞行时，将飞机处于配平状态，即当飞机飞到一定的高度后，我们将不再提升它的高度，而是将飞机处于配平状态。同时引擎可保持在0的位置使飞机匀速前进。飞机不可能永远的向空中飞行，在一定的高度保持稳定。姿态球保持配平的状态。目的：飞机能够平衡的飞行对于乘客来说就如同在地面上一样。对乘客的安全也有了保障。
ns-3网络仿真
NS-3网络仿真 一：实验要求 用NS-3仿真某个特定的网络环境，并输出相应的仿真参数（时延，抖动率，吞吐量，丢包率）。 二：软件介绍 NS-3 是一款全新新的网络模拟器，NS-3并不是NS-2的扩展。虽然二者都由C++编写的，但是NS-3并不支持NS-2的API。NS-2的一些模块已经被移植到了NS-3。在NS-3开发过程时，“NS-3项目”会继续维护NS-2，同时也会研究从NS-2到NS-3的过渡和整合机制。 三：实验原理及步骤 NS-3是一款离散事件网络模拟驱动器，操作者能够编辑自己所需要的网络拓扑以及网络环境，来模拟一个网络的数据传输，并输出其性能参数。 软件中包含很多模块：节点模块（创造节点），移动模块（仿真WIFI，LTE可使用），随机模块（生成随机错误模型），网络模块（不同的通信协议），应用模块（创建packet 数据包以及接受packet数据包），统计模块（输出统计数据，网络性能参数）等等； 首先假设一个简单的网络拓扑：两个节点之间使用点对点链路，使用TCP协议进行通信，假设随机错误率为0.00001，节点不可移动（因为不是无线网络），具体代码如下：
NodeContainer nodes; nodes.Create (2); 创建两个节点； PointToPointHelper pointToPoint; pointToPoint.SetDeviceAttribute ("DataRate", StringValue ("5Mbps")); pointToPoint.SetChannelAttribute ("Delay", StringValue ("2ms")); 设置链路的传输速率为5Mbps，时延为2ms； NetDeviceContainer devices; devices = pointToPoint.Install (nodes); 为每个节点添加网络设备 Ptr
pcb板电路原理图分模块解析
PCB板电路原理图分模块解析 前面介绍了电路图中的元器件的作用和符号。一张电路图通常有几十乃至几百个元器件,它们的连线纵横交叉，形式变化多端,初学者往往不知道该从什么地方开始，怎样才能读懂它。其实电子电路本身有很强的规律性，不管多复杂的电路，经过分析可以发现,它是由少数几个单元电路组成的。好象孩子们玩的积木,虽然只有十来种或二三十种块块,可是在孩子们手中却可以搭成几十乃至几百种平面图形或立体模型。同样道理，再复杂的电路,经过分析就可发现，它也是由少数几个单元电路组成的。因此初学者只要先熟悉常用的基本单元电路，再学会分析和分解电路的本领,看懂一般的电路图应该是不难的。 按单元电路的功能可以把它们分成若干类,每一类又有好多种,全部单元电路大概总有几百种。下面我们选最常用的基本单元电路来介绍。让我们从电源电路开始。 一、电源电路的功能和组成 每个电子设备都有一个供给能量的电源电路。电源电路有整流电源、逆变电源和变频器三种。常见的家用电器中多数要用到直流电源。直流电源的最简单的供电方法是用电池。但电池有成本高、体积大、需要不时更换（蓄电池则要经常充电）的缺点,因此最经济可靠而又方便的是使用整流电源。 电子电路中的电源一般是低压直流电，所以要想从２20 伏市电变换成直流电，应该先把 220 伏交流变成低压交流电，再用整流电路变成脉动的直流电，最后用滤波电路滤除脉动直流电中的交流成分后才能得到直流电。有的电子设备对电源的质量要求很高，所以有时还需要再增加一个稳压电路。因此整流电源的组成一般有四大部分,见图１。其中变压电路其实就是一个铁芯变压器，需要介绍的只是后面三种单元电路。 二、整流电路 整流电路是利用半导体二极管的单向导电性能把交流电变成单向脉动直流电的电路。 ( 1 )半波整流 半波整流电路只需一个二极管,见图 2 ( a )。在交流电正半周时 VD 导通，负半周时ＶD 截止,负载 R 上得到的是脉动的直流电
光纤通信系统测量中的眼图分析方法
实验四 光纤通信系统测量中的眼图分析方法测试实验 一、实验目的 1、了解眼图的形成过程 2、掌握光纤通信系统中眼图的测试方法 二、实验仪器 1、ZYE4301F 型光纤通信原理实验箱1台 2、20MHz 模拟双踪示波器1台 3、万用表1台 三、实验原理 眼图是衡量数字光纤通信系统数据传输特性的简单而又有效的方法。眼图可以在时域中测量，并且可以用示波器直观的显示出来。图1是测量眼图的系统框图。测量时，将“伪随机码发生器”输出的伪随机码加在被测数字光纤通信系统的输入端，该被测系统的输出端接至示波器的垂直输入，用位定时信号（由伪随机码发生器提供）作外同步，在示波器水平输入用数据频率进行触发扫描。这样，在示波器的屏幕上就可以显示出被测系统的眼图。 伪随机脉冲序列是由n 比特长，2n 种不同组合所构成的序列。例如，由n=2比特长的4种不同有 组合、n=3比特长的8种不同的组合、n=4比特长16种不同的组合组成，直到伪随机码发生器所规定的极限值为止，在产生这个极限值以后，数据序列就开始重复，但它用作为测试的数据信号，则具有随机性。如图2所示的眼图，是由3比特长8种组合码叠加而成，示波器上显示的眼图就是这种叠加的结果。 分析眼图图形，可以知道被测系统的性能，下面用图3所示的形状规则的眼图进行分析： 1、当眼开度 V V V ?-为最大时刻，则是对接收到的信号进行判决的最佳时刻，无码间干扰、信号无畸变时的眼开度为100％。 2、由于码间干扰，信号畸变使眼开度减小，眼皮厚度V V ?增加，无畸变眼图的眼皮厚度应该等于零。 图1眼图的测试系统
3、系统无畸变眼图交叉点发散角b T T ?应该等于零。 4、系统信道的任何非线性都将使眼图出现不对称，无畸变眼图的正、负极性不对称度- +-++-V V V V 应该等 于零。 5、系统的定时抖动（也称为边缘抖动或相位失真）是由光收端机的噪声和光纤中的脉冲失真产生的，如果在“可对信号进行判决的时间间隔T b ”的正中对信号进行判决，那么在阈值电平处的失真量ΔT 就表示抖动的大小。因此，系统的定时抖动用下式计算： 定时抖动＝ %100??Tb T
基于matlab的通信信道及眼图的仿真 通信原理课程设计
通信原理课程设计 基于matlab的通信信道及眼图的仿真 作者: 摘要 由于多径效应和移动台运动等影响因素，使得移动信道对传输信号在时间、频率和角度上造成了色散，即时间色散、频率色散、角度色散等等，因此多径信道的特性对通信质量有着重要的影响，而多径信道的包络统计特性则是我们研究的焦点。根据不同无线环境，接收信号包络一般服从几种典型分布，如瑞利分布、莱斯分布等。因此我们对瑞利信道、莱斯信道进行了仿真并针对服从瑞利分布的多径信道进行模拟仿真。由于眼图是实验室中常用的一种评价基带传输系统的一种定性而方便的方法，“眼睛”的张开程度可以作为基带传输系统性能的一种度量，它不但反映串扰的大小，而且也可以反映信道噪声的影响。为此，我们在matlab上进行了仿真,加深对眼图的理解。 关键词：瑞利信道莱斯信道多径效应眼图 一、瑞利信道 在移动通信系统中，发射端和接收端都可能处于不停的运动状态之中，这种相对运动将产生多普勒频移。在多径信道中，发射端发出的信号通过多条路径到达接收端，这些路径具有不同的延迟和接收强度，它们之间的相互作用就形成了衰落。MATLAB中的多径瑞利衰落信道模块可以用于上述条件下的信道仿真。 多径瑞利衰落信道模块用于多径瑞利衰落信道的基带仿真，该模块的输入信号为复信号，可以为离散信号或基于帧结构的列向量信号。无线系统中接收机与发射机之间的相对运动将引起信号频率的多普勒频移，多普勒频移值由下式决定： 其中v是发射端与接收端的相对速度，θ是相对速度与二者连线的夹角，λ是信号的波长。
Fd的值可以在该模块的多普勒平移项中设置。由于多径信道反映了信号在多条路径中的传输，传输的信号经过不同的路径到达接收端，因此产生了不同的时间延迟。当信号沿着不同路径传输并相互干扰时，就会产生多径衰落现象。在模块的参数设置表中，Delay vector（延迟向量）项中，可以为每条传输路径设置不同的延迟。如果激活模块中的Normalize gain vector to 0 dB overall gain,则表示将所有路径接收信号之和定为0分贝。信号通过的路径的数量和Delay vector（延迟向量）或Gain vector(增益向量)的长度对应。Sample time(采样时间)项为采样周期。离散的Initial seed(初始化种子)参数用于设置随机数的产生。 1.1、Multipath Rayleigh Fading Channel(多径瑞利衰落信道)模块的主要参数 参数名称参数值 Doppler frequency(Hz) 40/60/80 Sample time 1e-6 Delay vector(s) [0 1e-6] Gain vector(dB) [0 -6] Initial seed 12345 使能 Normalize gain vector to 0 dB overall gain Bernoulli Random Binary Generator(伯努利二进制随机数产生器)的主要参数 参数名称参数值 Probability of a zero0.5 Initial seed54321
仿真器的作用
仿真器的作用 问1.用虚拟软件仿真与这个有什么区别吗？我没有看到过仿真器也没有用过仿真器 答：虚拟软件仿真，不能看到驱动硬件的实际效果。 问2.仿真器接电脑，仿真器再通过仿真头接目标板，然后程序就能在线仿真？ 答：是的，连接好了以后，打开51开发软件平台KEIL，通过在KEIL中修改你的程序中不满意的部分，仿真器会在软件平台KEIL的控制下时时联 动。然后通过单步运行程序或者让程序运行到指定的程序行停止，等等调试方法调试你的程序，直到你满意为止，全部过程硬件都会和程序同步运行，所见即所得。 可以极大地提高效率，不用再反复的用编程器向51芯片中烧录程序。 问3.仿真器的本质是什么？
答：仿真器就是通过仿真头用软件来代替了在目标板上的51芯片，关键是不用反复的烧写,不满意随时可以改,可以单步运行,指定端点停止等等，调试方面极为方便。 问4.操作仿真器的软件KEIL都支持那些编程语言？ 答：同时支持汇编语言和C语言。 问5.如果我不会使用KEIL怎么办？ KEIL是德国开发的一个51单片机开发软件平台，最开始只是一个支持C语言和汇编语言的编译器软件。后来随着开发人员的不断努力以及版本的不断升 级，使它已经成为了一个重要的单片机开发平台，不过KEIL 的界面并不是非常复杂，操作也不是非常困难，很多工程师的开发的优秀程序都是在KEIL的平台 上编写出来的。可以说它是一个比较重要的软件，熟悉他的人很多很多，用户群极为庞大，要远远超过伟福等厂家软件用户群，操作有不懂的地方只要找相关的书看 看，到相关的单片机技术论坛问问，很快就可以掌握它的基本使用了。
问6.仿真器是不是适合初学者使用？ 答：仿真器适合初学者使用,这是肯定的，使用它学习单片机自然事半功倍，但是首先必须有一定理论基础。个人认为它不适合没有任何51单片机基础的初 学者，比较适合有一定理论基础和实践经验的用户，也适合渴望开发复杂程序的有经验用户。可以说如果没有单步运行调试等手段来仿真，很难开发出复杂的程序， 在早些年因为51芯片的存储器是EPROM的，反复烧写的寿命非常有限，开发程序只能靠专业的昂贵的专业仿真器来完成，排除了所有错误之后才能写入单片机 芯片中。有了内部含有闪存的单片机之后，才使反复烧写试验成为可能，但是也还是无法实现象仿真器那样的时时调试。在公司进行单片机程序开发的工程师都是使 用仿真器，对于想真真掌握单片机开发的人，最终也一定会熟练的使用仿真器。 问7.仿真器的原理是什么？ 答：仿真器内部的P口等硬件资源和51系列单片机基本是完全兼容的。仿真主控程序被存储在仿真器芯片特殊的指定
Cadence仿真简介
时序计算和Cadence仿真结果的运用 中兴通讯康讯研究所EDA设计部余昌盛刘忠亮 摘要：本文通过对源同步时序公式的推导，结合对SPECCTRAQuest时序仿真方法的分析，推导出了使用SPECCTRAQuest进行时序仿真时的计算公式，并对公式的使用进行了说明。 关键词：时序仿真源同步时序电路时序公式 一．前言 通常我们在时序仿真中，首先通过时序计算公式得到数据信号与时钟信号的理论关系，在Cadence仿真中，我们也获得了一系列的仿真结果，怎样把仿真结果正确的运用到公式中，仿真结果的具体含义是什么，是我们正确使用Cadence仿真工具的关键。下面对时序计算公式和仿真结果进行详细分析。 二．时序关系的计算 电路设计中的时序计算，就是根据信号驱动器件的输出信号与时钟的关系（Tco——时钟到数据输出有效时间）和信号与时钟在PCB上的传输时间（Tflytime）同时考虑信号驱动的负载效应、时钟的抖动（Tjitter）、共同时钟的相位偏移（Tskew）等，从而在接收端满足接收器件的建立时间（Tsetup）和保持时间（Thold）要求。通过这些参数，我们可以推导出满足建立时间和保持时间的计算公式。 时序电路根据时钟的同步方式的不同，通常分为源同步时序电路（Source-synchronous timing）和共同时钟同步电路（common-clock timing）。这两者在时序分析方法上是类似的，下面以源同步电路来说明。 源同步时序电路也就是同步时钟由发送数据或接收数据的芯片提供。图1中，时钟信号是由CPU驱动到SDRAM方向的单向时钟，数据线Data是双向的。 图1
图2是信号由CPU 向SDRAM 驱动时的时序图，也就是数据与时钟的传输方向相同时 的情况。 Tsetup ’ Thold ’ CPU CLK OUT SDRAM CLK IN CPU Signals OUT SDRAM Signals IN Tco_min Tco_max T ft_clk T ft_data T cycle SDRAM ’S inputs Setup time SDRAM ’S inputs Hold time 图2 图中参数解释如下： ■ Tft_clk ：时钟信号在PCB 板上的传输时间； ■ Tft_data ：数据信号在PCB 板上的传输时间； ■ Tcycle ：时钟周期 ■ Tsetup’：数据到达接收缓冲器端口时实际的建立时间； ■ Thold’：数据到达接收缓冲器端口时实际的保持时间； ■ Tco_max/Tco_min ：时钟到数据的输出有效时间。 由图2的时序图，我们可以推导出，为了满足接收芯片的Tsetup 和Thold 时序要求，即 Tsetup’>Tsetup 和Thold’>Thold ，所以Tft_clk 和Tft_data 应满足如下等式： Tft_data_min > Thold – Tco_min + Tft_clk （公式1） Tft_data_max < Tcycle - Tsetup – Tco_max + Tft_clk (公式2) 当信号与时钟传输方向相反时，也就是图1中数据由SDRAM 向CPU 芯片驱动时，可 以推导出类似的公式： Tft_data_min > Thold – Tco_min - Tft_clk （公式3） Tft_data_max < Tcycle - Tsetup – Tco_max - Tft_clk （公式4） 如果我们把时钟的传输延时Tft_clk 看成是一个带符号的数，当时钟的驱动方向与数据 驱动方向相同时，定义Tft_clk 为正数，当时钟驱动方向与数据驱动方向相反时，定义Tft_clk 为负数，则公式3和公式4可以统一到公式1和公式2中。 三．Cadence 的时序仿真 在上面推导出了时序的计算公式，在公式中用到了器件手册中的Tco 参数，器件手册中 Tco 参数的获得，实际上是在某一种测试条件下的测量值，而在实际使用上，驱动器的实际 负载并不是手册上给出的负载条件，因此，我们有必要使用一种工具仿真在实际负载条件下 的信号延时。Cadence 提供了这种工具，它通过仿真提供了实际负载条件下和测试负载条件 下的延时相对值。 我们先来回顾一下CADENCE 的仿真报告形式。仿真报告中涉及到三个参数：FTSmode 、
ADSPCB板图仿真学习笔记(过孔设定差分仿真差分眼图仿真等)
ADS PCB 板图仿真学习笔记 方法一： 1.打开Cadence：Allegro PCB Designer 16.5，载入需要的PCB文件。 1.1File----->Change Editor，在弹出窗口选择Allegro PCB DesignXL(Legacy),选中 Analog/RF,点击确定。 1.2Setup----->Cross-section 设置叠层厚度，介电常数等信息。 1.3 1.3.1RF-PCB----->IFF Interface----->Export，在弹出窗口选择Export Selection，然 后点击PCB上需要导出仿真的线段等，点击OK.(也可以选择Export All等 其它选项，根据需要选择)。 1.3.2在弹出窗口：RF IFF Export，选择文件存放的路径，然后点击layer map。 1.3.3在出现的窗口选择转换到ADS对应的层（我习惯4层板依次放在PC1~PC4）， 点击OK。 1.3.4回到RF IFF Export窗口，点击OK，生成文件。在产生的报告中，Types of vias exported 后给出了过孔输出对应的层。 2打开ADS 2009 2.1新建一个PCB(可在Option----->Preferences 弹出窗口中选择layout units 设定 layout 单位，也可以在layout 界面单机右键，选择Preferences。另单击右键选择 Grid Spaction 可设置栅格大小；选择Measure可用来测量长度) 2.2File----->Export 在弹出的Export窗口中，File Type选择IFF;Destination file选择 刚才生成的layout.IFF文件（备注：文件夹命名不能有空格等非法字符）。 2.3Momentum----->Substrate----->open 选择刚才生成的xxxx.slm文件，载入叠层设 置。 Momentum----->Substrate----->Create/Modify 可进行叠层等相关设置。举例说明 2.3.1PC1为要仿真的线段所在层，PC2是PC1的参考地层，PC3，PC4不需要， 则在Create/Modify substrate设定中选择substrate layers 页，将其中的 SUBSTR2，SUBSTR3，最下面FreeSpace1 CUT掉；在Create/Modify substrate 窗口的layout layers页中可见PC2~4都不见了。 2.3.2因为PC2是PC1的参考地平面，所以我CUT掉，直接在Create/Modify substrate 窗口的substrate layers 页点击SUBSTR1，然后在右边Boundary中 选择closed，点击Create/Modify substrate 窗口的layout layers页，可见介质 SUBSTR1上面是PC1，下面是地了。 2.3.3当然，如果PC2导入了铺铜地层和过孔，也可以保留，用过孔将PC2和 SUBSTR2下的地连接(我没有使用这种方法，仿真量变大，速度慢，好像准 确也提不高) 2.3.4备注： 2.3.4.1Create/Modify substrate设定中选择substrate layers 页，介质SUBSTR1 右边Thickness厚度设定要正确；；；；permittivity （Er）选Re ，Loss Tangent，Real=4.5 Loss Tangent=0.035；；；；Pereability选Re ，Loss Tangent，Real=1 Loss Tangent=0。 2.3.4.2Create/Modify substrate设定中选择substrate layers 页，最上面空气层 FreaSpace permittivity （Er）选Re ，Loss Tangent，Real=1 Loss
eNSP模拟器的仿真项目综合实验-含配置文档
综合项目实施需求分析（共计70分）//含配置文件 某公司总部设在，分别在市、市设有分支机构，根据公司业务不断发展需要，公司要进行信息化建设，完成总部与分支机构的互通互联，保证通信网络的安全可靠传输。 项目拓扑图： 项目需求如下： 1、要现总部与分公司和分公司互通互联，总部包含vlan2 和vlan 3 两个虚拟局域网，分公司包含vlan 4和vlan5两个虚拟局域网，分公司包含vlan6和vlan7两个虚拟局域网。（10分） 2、根据项目拓扑图合理规划ip地址，包括（设备的管理ip、设备 互联ip地址、vlan子网ip地址、ospf router id的规划），提交 ip地址规划文档。要求在192.168.1.0/24的这个网段上划分6 个子网，分别分配给以上6个虚拟局域网使用。。（10分） 3、总部要现双核心双链路互联（eth-trunk技术），保证链路级可
靠性和网关级可靠性（mstp+vrrp技术）。（10分） 4、总部到分支机构采用ppp链路互联，并且实现设备的认证（chap 认证技术）。（10分） 5、总部到分支机构采用FR帧中继链路互联，总部端设为DCE端， 分公司设为DTE端。（10分） 6、分支机构部互通互联，分支机构部互通互联。（10分） 7、全网使用ospf路由协议完成全网路由，其中总部划分在area 0 区域、分公司划分在area 1区域并且设置成为totally stub区域、分公司划分在area 2区域并且设置成为totally stub区域。（10 分） 二、踩坑注意点： 1、totally Stub 需要用HCNP中的OSPF特殊区域知识点； 2、帧中继默认属于非广播型网络，在配置OSPF的时候，需要配置静态映射，并广播。同时在OSPF中手动添加邻居。 三、配置文件： 《herb-AR0》 # sysname herb_AR0 # router id 3.3.3.3 # aaa
眼图分析
清风醉明月 slp_art 随笔- 42 文章- 1 评论- 20 博客园首页新随笔联系管理订阅 眼图——概念与测量（摘记） 中文名称： 眼图 英文名称： eye diagram;eye pattern 定义： 示波器屏幕上所显示的数字通信符号,由许多波形部分重叠形成，其形状类似“眼”的图形。“眼”大表示系统传输特性好；“眼”小表示系统中存在符号间干扰。 一．概述 “在实际数字互连系统中，完全消除码间串扰是十分困难的，而码间串扰对误码率的影响目前尚无法找到数学上便于处理的统计规律，还不能进行准确计算。为了衡量基带传输系统的性能优劣，在实验室中，通常用示波器观察接收信号波形的方法来分析码间串扰和噪声对系统性能的影响，这就是眼图分析法。 在无码间串扰和噪声的理想情况下，波形无失真，每个码元将重叠在一起，最终在示波器上看到的是迹线又细又清晰的“眼睛”，“眼”开启得最大。当有码间串扰时，波形失真，码元不完全重合，眼图的迹线就会不清晰，引起“眼”部分闭合。若再加上噪声的影响，则使眼图的线条变得模糊，“眼”开启得小了，因此，“眼”张开的大小表示了失真的程度，反映了码间串扰的强弱。由此可知，眼图能直观地表明码间串扰和噪声的影响，可评价一个基带传输系统性能的优劣。另外也可以用此图形对接收滤波器的特性加以调整，以减小码间串扰和改善系统的传输性能。通常眼图可以用下图所示的图形来描述，由此图可以看出：
（1）眼图张开的宽度决定了接收波形可以不受串扰影响而抽样再生的时间间隔。显然，最佳抽样时刻应选在眼睛张开最大的时刻。 （2）眼图斜边的斜率，表示系统对定时抖动（或误差）的灵敏度，斜率越大，系统对定时抖动越敏感。 （3）眼图左（右）角阴影部分的水平宽度表示信号零点的变化范围，称为零点失真量，在许多接收设备中，定时信息是由信号零点位置来提取的，对于这种设备零点失真量很重要。 (4）在抽样时刻，阴影区的垂直宽度表示最大信号失真量。 （5）在抽样时刻上、下两阴影区间隔的一半是最小噪声容限，噪声瞬时值超过它就有可能发生错误判决。 （6）横轴对应判决门限电平。” 二、眼图的一些基本概念 —“什么是眼图？” “眼图就是象眼睛一样形状的图形。 图五眼图定义” 眼图是用余辉方式累积叠加显示采集到的串行信号的比特位的结果，叠加后的图形形状看起来和眼睛很像，故名眼图。眼图上通常显示的是1.25UI的时间窗口。眼睛的形状各种各样，眼图的形状也各种各样。通过眼图的形状特点可以快速地判断信号的质量。 图六的眼图有“双眼皮”，可判断出信号可能有串扰或预（去）加重。 图六“双眼皮”眼图
基带信号眼图实验——matlab仿真
基带信号眼图实验——matlａb 仿真
————————————————————————————————作者：————————————————————————————————日期： ?
数字基带信号的眼图实验——matla ｂ仿真 一、实验目的 1、掌握无码间干扰传输的基本条件和原理，掌握基带升余弦滚降系统的实现方法； 2、通过观察眼图来分析码间干扰对系统性能的影响，并观察在输入相同码率的ＮRZ 基带信号下，不同滤波器带宽对输出信号码间干扰大小的影响程度； 3、熟悉MATL ＡB 语言编程。 二、实验预习要求 1、复习《数字通信原理》第七章７.1节——奈奎斯特第一准则内容； 2、复习《数字通信原理》第七章7．2节——数字基带信号码型内容； 3、认真阅读本实验内容,熟悉实验步骤。 三、实验原理和电路说明 １、基带传输特性 基带系统的分析模型如图3-1所示,要获得良好的基带传输系统，就应该 () n s n a t nT δ-∑() H ω() n s n a h t nT -∑基带传输抽样判决 图3-１?基带系统的分析模型 抑制码间干扰。设输入的基带信号为()n s n a t nT δ-∑，s T 为基带信号的码元周期,则经过基 带传输系统后的输出码元为 ()n s n a h t nT -∑。其中 1 ()()2j t h t H e d ωωωπ +∞ -∞ = ? ?（3-1） 理论上要达到无码间干扰,依照奈奎斯特第一准则,基带传输系统在时域应满足： 10()0,s k h kT k =?=? ? ， 为其他整数 ?? ?(３－２) 频域应满足：
乘用车起步抖动仿真建模研究
V ol 38No.4 Aug.2018 噪 声与振动控制NOISE AND VIBRATION CONTROL 第38卷第4期2018年8月 文章编号：1006-1355(2018)04-0100-06 乘用车起步抖动仿真建模研究 朱鹏，曾玉红，黄海波，丁渭平，杨明亮，姜东明 (西南交通大学机械工程学院，成都610031) 摘要：针对手动挡乘用车起步抖动问题，采用Simulink 建立一套包含动力总成系统、悬架系统及车身的当量整车动力学模型。在模型中同时考虑了离合器的摩擦特性和多级扭转非线性特性。仿真得到汽车起步过程中的整车动力学响应，对车身纵向振动加速度进行时域及频域分析，并通过多辆不同实车试验验证所建立模型的合理性。同时，采用车身纵向振动加速度幅值及标准差作为判断依据，结果表明模型仿真与实车试验误差在8%以内。另外还剖析了模型仿真与实车试验的误差成因，为进一步研究起步抖动问题奠定基础。 关键词：振动与波；起步抖动；当量整车模型；Simulink ；仿真建模中图分类号：TB533+.2文献标志码：A DOI 编码：10.3969/j.issn.1006-1355.2018.04.020 Research on Simulation Modeling of Vehicle Starting Judder ZHU Peng ,ZENG Yuhong ,HUANG Haibo , DING Weiping ,YANG Mingliang ,JIANG Dongming (College of Mechanical Engineering,Southwest Jiaotong University,Chengdu 610031,China ) Abstract :Aiming at the starting judder problem of manual vehicles,an equivalent vehicle dynamic model including powertrain,suspension system and body is established by using Simulink.In this model,the friction characteristics of the clutch and the nonlinear characteristics of the multi-stage torsion are both considered.The dynamic response of the vehicle in the starting process is simulated,and the longitudinal vibration acceleration of the vehicle body is analyzed in time domain and frequency domain.The rationality of the model is verified by different vehicle tests.Meanwhile,with the amplitude and the standard deviation of longitudinal vibration acceleration as the judgment bases,the results show that the error between the simulation results and the experimental results is within 8%.In addition,the error causes between the model simulation and the real car test are also analyzed.This study lays a foundation for further research on starting judder of vehicls Keywords :vibration and wave;judder;equivalent vehicle model;Simulink;simulation modeling 手动挡乘用车在起步过程中，车身有时会产生前后方向的抖动，称之为汽车起步抖动问题，这是一种低频抖动现象，频率大约为5Hz ～18Hz 。离合器摩擦盘间激烈地自激振动及其与动力传动系在扭矩传递突变时产生的扭振综合作用是起步抖动产生的主因[1-2]。起步抖动问题严重地降低了车辆的舒适性，同时加速了传动系统部件的疲劳失效。 现已见诸报端的针对汽车起步抖动问题的文献 收稿日期：2017-12-16基金项目：国家自然科学基金资助项目（51775451）； 中央高校基本科研业务费理工类科技创新资助项目（2682016CX032） 作者简介：朱鹏（1993-），男，成都市人，硕士研究生，主要研 究方向为汽车噪声与振动。 通信作者：丁渭平，男，陕西省咸阳市人，工学博士，教授。 E-mail:dwp@https://www.wendangku.net/doc/848577195.html, 大多集中在离合器接合过程中的动力学研究，以及基于实车试验的起步抖动主观感受研究。上官文斌等人[3]建立了离合器接合过程中的传动系动力学特性分析模型，说明离合器从动盘扭转刚度对于起步抖动的影响。陈权瑞[4-5]同时考虑离合器摩擦特性及多级扭转非线性特性建立了离合器接合过程的传动系统动力学模型，研究了离合器设计参数对汽车起步抖动的影响。袁智军等人[6]认为离合器摩擦片的摩擦因数突变会导致所传递的摩擦力矩不稳定，从而引发起步抖动。文献[7]从离合器摩擦片材料、压盘结构等全面分析了离合器部件本身对于起步抖动的相互映射关系。陈玉华、孙涛[8-9]等人通过大量实车试验结合主观评价总结出了一套起步抖动评价方法，但他们的研究仅仅局限于离合器部件本身，对于整车起步抖动的评价效果欠佳。另外，实车试验结合主观评价所涉及的试验车辆较多，试验较为费时 万方数据