基于FPGA的高性能信号源模块设计

基于ＦＰＧＡ的高性能信号源模块设计＊

梁孟享　胡　聪　盘书宝

（桂林电子科技大学电子工程与自动化学院　桂林　５４１００４

）摘　要：在深入分析直接数字合成（ＤＤＳ）原理的基础上，提出了在ＦＰＧＡ上嵌入ＤＤＳ技术实现高性能信号源模块的设计方案。该方案采用了一种基于ＦＰＧＡ的高速４８位ＤＤＳ相位累加器优化方法，利用高速ＳＲＡＭ和ＲＯＭ相结合的方式大幅度提高信号源的波形存储深度。选用超高速低失真１６位Ｄ／Ａ转换芯片ＡＤ９７２６，设计了基于椭圆函数的低通滤波器并给出其仿真结果。测试表明，该信号源模块具有高速度、高分辨率和低失真等特性。关键词：ＦＰＧＡ；ＤＤＳ

；信号源中图分类号：ＴＰ３４６ 文献标识码：

ＡＤｅｓｉｇｎ　ｏｆ　ｈｉｇｈ－ｐｅｒｆｏｒｍａｎｃｅ　ｓｉｇ

ｎａｌ　ｇｅｎｅｒａｔｏｒ　ｍｏｄｕｌｅ　ｂａｓｅｄ　ｏｎ　ＦＰＧＡＬｉａｎｇ　

Ｍｅｎｇｘｉａｎｇ　Ｈｕ　Ｃｏｎｇ　Ｐａｎ　Ｓｈｕｂａｏ（Ｓｃｈｏｏｌ　ｏｆ　Ｅｌｅｃｔｒｉｃａｌ　Ｅｎｇｉｎｅｅｒｉｎｇ　ａｎｄ　Ａｕｔｏｍａｔｉｏｎ，Ｇｕｉｌｉｎ　Ｕｎｉｖｅｒｓｉｔｙ　

ｏｆ　Ｅｌｅｃｔｒｏｎｉｃ　Ｔｅｃｈｎｏｌｏｇｙ，Ｇｕｉｌｉｎ　５４１００４，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｔｈｉｓ　ｐａｐｅｒ　ｐｒｅｓｅｎｔｓ　ａ　ｄｅｓｉｇｎ　ｏｆ　ｈｉｇｈ－ｐｅｒｆｏｒｍａｎｃｅ　ｓｉｇｎａｌ　ｇｅｎｅｒａｔｏｒ　ｍｏｄｕｌｅ　ｗｈｉｃｈ　ｅｍｂｅｄｄｅｄ　ＤＤＳ　ｔｅｃｈｎｏｌｏｇｙ　ｉｎＦＰＧＡ　ｂａｓｅ　ｏｎ　ｄｅｅｐ　

ａｎａｌｙｓｉｓ　ｏｆ　ＤＤＳ　ｐｒｉｎｃｉｐｌｅ．Ｔｈｅ　ｐｒｏｐｏｓｅｄ　ｓｃｈｅｍｅ　ａｄｏｐｔｓ　ａｎ　ｏｐｔｉｍｉｚａｔｉｏｎ　ｍｅｔｈｏｄ　ｆｏｒ　ｈｉｇｈ　ｓｐｅｅｄ　４８－ｂｉｔＤＤＳ　ｐｈａｓｅ　ａｃｃｕｍｕｌａｔｏｒ　ｉｎ　ＦＰＧＡ，ａｎｄ　ｃｏｍｂｉｎｅｓ　ｈｉｇｈ－ｓｐｅｅｄ　ＳＲＡＭ　ｗｉｔｈ　ＲＯＭ　ｔｏ　ｓｉｇｎｉｆｉｃａｎｔｌｙ　ｉｍｐｒｏｖｅ　ｔｈｅ　ｗａｖｅｆｏｒｍｓｔｏｒａｇｅ　ｄｅｐｔｈ　ｏｆ　ｔｈｅ　ｇｅｎｅｒａｔｏｒ．Ｔｈｅ　ｕｌｔｒａ　ｌｏｗ　ｄｉｓｔｏｒｔｉｏｎ　ａｎｄ　ｈｉｇｈ　ｓｐｅｅｄ　１６－ｂｉｔ　Ｄ／Ａ　ｃｏｎｖｅｒｔｏｒ　ＡＤ９７２６ｉｓ　ｕｓｅｄ．Ｔｈｅ　ｄｅｓｉｇｎａｎｄ　ｓｉｍｕｌａｔｉｏｎ　ｒｅｓｕｌｔ　ｏｆ　ａｎ　ｅｌｌｉｐｔｉｃ　ｆｕｎｃｔｉｏｎ　ｌｏｗ－ｐａｓｓ　ｆｉｌｔｅｒ　ｉｓ　ａｌｓｏ　ｐｒｅｓｅｎｔｅｄ．Ｔｅｓｔ　ｒｅｓｕｌｔｓ　ｓｈｏｗ　ｔｈａｔ　ｔｈｅ　ｐｒｏｐ

ｏｓｅｄ　ｓｉｇｎａｌｇｅｎｅｒａｔｏｒ　ｍｏｄｕｌｅ　ｆｅａｔｕｒｅｓ　ｈｉｇｈ　ｓｐｅｅｄ，ｈｉｇｈ　ｒｅｓｏｌｕｔｉｏｎ　ａｎｄ　ｌｏｗ　ｄｉｓｔｏｒｔｉｏｎ．Ｋｅｙ

ｗｏｒｄｓ：ＦＰＧＡ；ＤＤＳ；ｓｉｇｎａｌ　ｇｅｎｅｒａｔｏｒ　收稿日期：２０１２－

３　＊基金项目：

广西教育厅科研立项项目（２０１１０６ＬＸ１６３）０　引　言

随着电子科技的飞速发展，采用ＤＤＳ技术的信号源具有很高的频率分辨率、快速的频率切换速度［１］

、可编程

的相位输出等优良特性，近年来得到了快速的发展和

应用。

基于ＤＤＳ技术的信号源设计可以采用单片ＤＤＳ集成电路的方案，但是这种方案不能产生任意波形。而多数根据ＤＤＳ原理并且采用可编程逻辑器件实现波形数据的抽样输出，这种方法可以产生高速任意波形。为了保证频率的分辨率，ＤＤＳ核心部件需选用较大位宽的相位累加

器，高速相位累加器成为关键问题［

２］。本文提出了一种４８位高速相位累加器的流水线优化结构，并在ＦＰＧＡ上实现可以稳定工作于２５０ＭＨｚ的ＤＤＳ核心，采用高速ＳＲＡＭ和大容量ＲＯＭ为波形存储

器，通过外围Ｄ／Ａ转换器和调理滤波电路实现高性能信号源模块。该模块具有２５０ＭＨｚ样点输出率、１μＨｚ频率分辨率、

低谐波失真等特点。１　ＤＤＳ原理

ＤＤＳ的基本原理是利用采样定理，

通过查表法产生波形。ＤＤＳ由相位累加器、波形存储器ＲＯＭ、Ｄ／Ａ转换

器和低通滤波器等４部分组成［３］

，其基本结构如图１

所示。

图１　ＤＤＳ原理

相位累加器在时钟Ｆｃ的控制下以频率控制字Ｋ作累

加，每来一个时钟脉冲，频率控制字就累加一次。把相位累加器输出的二进制码作为波形存储器（ＲＡＭ）的地址，对波形存储器进行寻址，可把存储在波形存储器内的波形数据查找表查出，实现相位幅值转换；波形存储器输出的幅度码经Ｄ／Ａ转换器变成模拟信号，

最后经过低通滤波器平滑后就可以得到合成的信号波形。合成的信号波形取决于波形存储器中存放的波形数据，

因此只需将任意波形数据写入波形储存器，切换工作模式后就可以产生任意波形。

ＤＤＳ的输出信号的频率为：

Ｆｏ＝

Ｋ２　

Ｎ

Ｆｃ（１）式中：Ｆｏ为信号合成频率，Ｆｃ为参考时钟频率，Ｋ为频率控制字，Ｎ为相位累加器的位数。

由式（１）可知，当Ｋ＝１时，输出频率最小，即ＤＤＳ最小输出频率为：

Ｆｍｉｎ＝

１

２　ＮＦｃ（２

）当Ｋ＝２　Ｎ

－１时，

ＤＤＳ输出最大频率：Ｆｍａｘ＝

１２

Ｆｃ（３

）然而，此时每周期只采样２个点，难以保证输出的波形质量，实际上采样点一般至少取２．５～１０个点。

２　系统设计

主控制器ＦＰＧＡ采用Ａｌｔｅｒａ公司的Ｃｙ

ｃｌｏｎｅ　ＩＩＩ产品，该产品最高工作频率可以达到５００ＭＨｚ，低功耗，高性能。利用ＤＤＳ技术，在ＦＰＧＡ平台上可以开发出高性能的任意波形发生器。功能电路模块主要包括，相位累加器单元、相位幅值转换单元、高速Ｄ／Ａ转换单元、

滤波单元４个部分，其系统框图如图２所示。

图２　系统

２．１　相位累加器单元

本设计的样点率要做到２５０ＭＨｚ

，最小分辨率是１μＨｚ，相位累加器的位数为４８位［４］

。相位累加器的基本结构图如图３所示。

传统的设计思想是直接用４８位的加法器和寄存器构成累加器。但是加法器的位宽越高，则它的进位链延时就

越大，这样就限制了累法器的操作速度。因此，有必要对ＤＤＳ相位累加器进行优化。采用流水线优化方法，

即采用３个１６位累加器级联结构，每级单独采用１６位累加器实现该部分相位累加，然后再将进位值传给下一级的进位做进一步的累加。每级累加器都使用寄存器，使三级流水线的延时时间一致，

从而保证了累加数据的同步。经过３个时钟周期延时后，累加器的工作速度得到了大幅度提

高［

５］

。流水线累加器优化原理如图４所示。为了进一步优化速度，Ｑｕａｒｔｕｓ　ＩＩ综合时设置为速度优先，经寄存器性能分析可达到最高的工作频率。对累加器进行流水线优化后，

其工作速度有了明显的提高：累加器未优化时的最高工作频率１７８．５２ＭＨｚ，优化后可达３２３．００ＭＨｚ，完全可以满足２５０ＭＨｚ高采样率的要求。２．２　相位幅值转换单元

１Ｍ×１６ｂｉｔ波形存储器寻址地址为２０位，所以必须对４８位相位累加器进行相位截断。综合考虑，

波形存储器存储２１６

个量化数据，从４８位的相位累加器中截取高１６

位送到正弦查询表ＲＡＭ作为地址线。

由于大容量ＲＯＭ的读周期比较长，速度无法达到２５０ＭＨｚ的样点率。本设计采用ＲＡＭ和ＲＯＭ相结合的方案，即先将合成的多种波形样点数据固化在ＲＯＭ

中［６］

，在系统上电之后，系统将波形样点数据从ＲＯＭ里

搬移到ＲＡＭ中，搬移完成后才启动相位累加器，并对ＲＡＭ寻址，以２５０ＭＨｚ的速度读取数据送回ＦＰＧＡ，

最后数据通过ＬＶＤＳ接口传到Ｄ／Ａ芯片，完成相位幅值转换。在该系统中，ＲＡＭ选用目前读写最快的存储设备ＳＲＡＭ，ＲＯＭ选用ＦＬＡＳＨ。

２．３　高速Ｄ／Ａ转换单元

Ｄ／Ａ转换单元是将数字量形式的波形幅值转换成所

要求合成频率的模拟量形式信号［７］

。为了解决ＦＰＧＡ和

Ｄ／Ａ转换器中ＴＴＬ电平接口所带来的数据传输率不高、

功耗大、抗电磁干扰能力比较差等问题，采用带有ＬＶＤＳ

（ｌｏｗ　ｖｏｌｔａｇｅ　ｄｉｆｆｅｒｅｎｔｉａｌ　ｓｉｇｎａｌ，低电压差分信号）传输接

口的Ｄ／Ａ芯片ＡＤ９７２６。ＡＤ９７２６是ＡＤＩ公司生产的

４００Ｍｓ／ｓ、１６位高性能模数转换器，它具有出色的噪声与

杂散性能，能够以较低功耗水平工作。

２．４　滤波单元

ＤＡＣ输出的信号是模拟的阶梯信号，而且当输出频

率越接近Ｎｙｑｕｉｓｔ带宽的高端时，采样点数越少，其输出

的杂散干扰就越大，而低通滤波器则能较好的滤除杂散，

平滑信号，所以需要在ＤＡＣ后加一个低通滤波器［８］。低

通滤波器的设计非常关键，滤波特性的优劣直接影响到

ＤＤＳ通带的幅度平坦度指标。采用椭圆函数低通滤波器

设计，在其过渡区可获得极为陡峭的衰减特性曲线［９］。图

５是使用Ｆｉｌｔｅｒ　Ｓｏｌｕｔｉｏｎｓ２００９为本系统设计的９阶椭圆函

数低通滤波器电路。该电路的幅频特性采用ＡＤＳ２００８的

仿真结果如图６所示。

图５　椭圆函数低通滤波器电路

滤波器的截止频率设计为３０ＭＨｚ，从图６中可以看

出，该滤波器具有良好的幅度平坦度和快速的衰减

速率［１０］。

图６　滤波器幅频特性仿真

３　性能测试结果

系统样点输出率为２５０ＭＨｚ，相位累加器为４８位，输

出频率为３０ＭＨｚ，幅度为１．６Ｖ的正弦波。由式（１）可

知，该正弦波一个周期内大约输出８个样点。使用Ａｇｉ－

ｌｅｎｔ示波器ＭＳＯ９０６４Ａ和Ａｇｉｌｅｎｔ网络／频谱／阻抗分析

仪４３９５Ａ测试，测试输出正弦波在时域和频域的波形如

图７和图８所示。

由图７和图８可以看出，系统输出频率为３０ＭＨｚ正

弦波，谐波失真（ＳＦＤＲ　ｗｉｔｈ　Ｈａｒｍｏｎｉｃｓ）优于－６０ｄＢｃ。

相同输出参数下，该指标与国外同类仪器指标相当。因

此，采用本文介绍的设计方案能够实现高速低失真的信号

源模块。

４　结束语

本文将流水线式并行结构应用于ＤＤＳ相位累加器，设计了基于ＦＰＧＡ和ＤＤＳ技术的高性能信号源模块。该模块具有输出信号频率分辨率高、样点输出率高、谐波失真低，能产生任意波形等特点。测试结果表明该信号源模块性能稳定可靠，且模块体积小，便于集成到多通道信号源中。

参考文献

［１］　王卫华，何艳，陈国强，等．基于ＦＰＧＡ的ＤＤＳ在雷达多普勒回波模拟中的应用［Ｊ］．现代雷达，２００４，２６

（１２）：６３－６５，６８．

［２］　田书林，周鹏，刘科．基于分相存储和多ＤＡＣ伪插值的高速波形合成方法［Ｊ］．电子测量与仪器学报，

２００９，２３（４）：３８－４２．

［３］　黄熠，黄建国，阎振华．基于ＤＤＳ的水声通信信号发生器的研究［Ｊ］．测控技术，２００９，２８（Ｚ１）：９３－９６．［４］　金晖，何洁．基于ＤＤＳ技术的猝发声仪器设计［Ｊ］．仪器仪表学报，２００５，２６（８）：４２７－４３１．

［５］　ＹＵ　Ｘ　Ｆ，ＤＡＩ　Ｆ　Ｆ，ＤＡＶＩＤ　Ｉ　Ｊ，ｅｔ　ａｌ．Ａ　１２ＧＨｚ　１．９Ｗ

ｄｉｒｅｃｔ　ｄｉｇｉｔａｌ　ｓｙｎｔｈｅｓｉｚｅｒ　ＭＭＩＣ　ｉｍｐｌｅｍｅｎｔｅｄ　ｉｎ

０．１８μｍＳｉＧｅ　ＢｉＣＭＯＳ　ｔｅｃｈｎｏｌｏｇｙ［Ｊ］．ＩＥＥＥ　Ｊｏｕｒｎａｌ

ｏｆ　Ｓｏｌｉｄ－Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ，２００８，４３（６）：１３９４－１３９３．［６］　潘未庄．一种高速ＤＤＳ结构及其ＦＰＧＡ实现［Ｊ］．计算机与数字工程，２００８，３６（１２）：６７－６９．

［７］　郝小红，罗彪．基于ＦＰＧＡ的函数信号发生器［Ｊ］．电测与仪表，２００８，４５（５）：４９－５１．

［８］　邓耀华，吴黎明，张力锴，等．基于ＦＰＧＡ的双ＤＤＳ任意波发生器设计与杂散噪声抑制方法［Ｊ］．仪器仪表

学报，２００９，３０（１１）：２２５５－２２６０．

［９］　阿瑟威廉斯．电子滤波器设计手册［Ｍ］．喻春轩，译．北京：电子工业出版社，１９８６．

［１０］王田，ＣｅｌｅｓｔｉｎｏＡ．Ｃｏｒｒａｌ，杨士中．椭圆滤波器边带优化设计方法研究［Ｊ］．仪器仪表学报，２００５，２６（６）：

５６２－５６５．

作者简介

梁孟享，硕士研究生，主要研究方向为自动测试系统、虚拟仪器技术。

基于FPGA的数字时钟的设计1

基于FPGA的数字时钟的设计课题: 基于FPGA的数字时钟的设计 学院: 电气信息工程学院 专业: 测量控制与仪器 班级 : 08测控(2)班 姓名 : 潘志东 学号 : 08314239 合作者姓名: 颜志林 2010 年12 月12 日

综述 近年来随着数字技术的迅速发展,各种中、大规模集成电路在数字系统、控制系统、信号处理等方面都得到了广泛的应用。这就迫切要求理工科大学生熟悉与掌握常用中、大规模集成电路功能及其在实际中的应用方法,除通过实验教学培养数字电路的基本实验方法、分析问题与故障检查方法以及双踪示波器等常用仪器使用方法等基本电路的基本实验技能外,还必须培养大学生工程设计与组织实验能力。 本次课程设计的目的在于培养学生对基本电路的应用与掌握,使学生在实验原理的指导下,初步具备基本电路的分析与设计能力,并掌握其应用方法;自行拟定实验步骤,检查与排除故障、分析与处理实验结果及撰写实验报告的能力。综合实验的设计目的就是培养学生初步掌握小型数字系统的设计能力,包括选择设计方案,进行电路设计、安装、调试等环节,运用所学知识进行工程设计、提高实验技能的实践。数字电子钟就是一种计时装置,它具有时、分、秒计时功能与显示时间功能;具有整点报时功能。 本次设计我查阅了大量的文献资料,学到了很多关于数字电路方面的知识,并且更加巩固与掌握了课堂上所学的课本知识,使自己对数字电子技术有了更进一步的认识与了解。

1、课题要求 1、1课程设计的性质与任务 本课程就是电子与信息类专业的专业的专业基础必修课——“数字电路”的配套实验课程。目的在于培养学生的理论联系实际,分析与解决问题的能力。通过本课程设计,使学生在理论设计、计算机仿真、指标调测、故障排除等方面得到进一步的训练,加强学生的实践能力。学生通过设计、仿真、调试、撰写设计报告等过程,培养学生的动手能力与严谨的工作作风。 1、2课程设计的基本技术要求 1)根据课题要求,复习巩固数字电路有关专业基础知识; 2)掌握数字电路的设计方法,特别就是熟悉模块化的设计思想; 3) 掌握QUARTUS-2软件的使用方法; 4) 熟练掌握EDA工具的使用,特别就是原理图输入,波形仿真,能对仿真波形进行分析; 5) 具备EDA技术基础,能够熟练使用VHDL语言进行编程,掌握层次化设计方法; 6) 掌握多功能数字钟的工作原理,学会不同进制计数器及时钟控制电路的设计方法; 7) 能根据设计要求对设计电路进行仿真与测试; 8) 掌握将所设计软件下载到FPGA芯片的下载步骤等等。 9) 将硬件与软件连接起来,调试电路的功能。 1、3课程设计的功能要求 基本功能:能进行正常的时、分、秒计时功能,分别由6个数码管显示24小时,60分钟,60秒钟的计数器显示。 附加功能:1)能利用硬件部分按键实现“校时”“校分”“清零”功能; 2)能利用蜂鸣器做整点报时:当计时到达59’59’’时开始报时, 鸣叫时间1秒钟; 3)定时闹铃:本设计中设置的就是在七点时进行闹钟功能,鸣叫 过程中,能够进行中断闹铃工作。 本人工作:负责软件的编程与波形的仿真分析。 2、方案设计与分析

模块化设计方法的设计流程

BJ-EPM240T100学习板实验教程 模块化设计方法的设计流程 将这种模块化设计思路运用于FPGA/CPLD设计，将大规模复杂系统按照一定规则划分成若干模块，然后对每个模块进行设计输入、综合，并将实现结果约束在预先设置好的区域内，最后将所有模块的实现结果有机地组织起来，就能完成整个系统的设计。 （1）顶层模块的设计：项目管理者需要完成顶层模块的设计输入与综合，为进行Modular Design实现阶段的第一步—初始预算阶段（Initial Budgeting Phase）做准备。 （2）子模块的设计：每个项目成员相对独立地并行完成各自子模块的设计输入和综合，为进行Modular Design实现阶段的第二步—子模块的激活模式实现（ActiveModule Implementation）做准备。 模块化设计的实现步骤是整个模块化设计流程中最重要、最特殊的，它包含： （1）初始预算–本阶段是实现步骤的第一步，对整个Modular Design起着指导性的作用。在初始预算阶段，项目管理者需要为设计的整体进行位置布局，只有布局合理，才能够在最大程度上体现Modular Design的优势；反之，如果因布局不合理而在较后的阶段需要再次进行初始预算，则需要对整个实现步骤全面返工。 （2）子模块的激活模式实现（Active ModuleImplementation）--在该阶段，每个项目成员并行完成各自子模块的实现。 （3）模块的最后合并（Final Assembly）--在该阶段项目管理者将顶层的实现结果和所有子模块的激活模式实现结果有机地组织起来，完成整个设计的实现步骤。 模块化设计中模块划分的基本原则为： 子模块功能相对独立，模块内部联系尽量紧密，而模块间的连接尽量简单。

模块化设计方法及其在机械设计中的应用

模块化设计方法及其在机械设计中的应用 摘要：随着社会经济的发展，为了提高企业生产效率，模块化设计理念在机械设计领域日益广泛，其对于整合市场、优化结构具有重要意义。我们要树立创新意识，加强其在机械设计中的研究运用，实现模块化的转变。 关键词：模块化；设计方法；机械设计 随着技术的发展和经验的总结，在机械设计中，越来越多的设计方相继出现，并逐渐得到广泛的运用。在实际工作中传统的机械包装方法的弊端日益显现，越来越多不适应机械设计的需要，而模块化设计方法逐渐得到广泛的运用。 1 机械产品模块化涵义 模块化就是以它的观点去对产品或者系统进行策划和生产方案，在某个限度内的一样或者存在差异的功能、相异规格的产品探究讨论，区分并设计。机械产品的模块化主要可从以下几方面进行分析： （1）功能需求集，指的是市场和客户对模块化产品基本功能要求的合集。产品的功能需求是进行产品模块化的重要内容，是产品发展的重要方向。 （2）功能模块，强调的为产品里所能够充分发挥其性能因素的作用. （3）结构模块，指的是功能模块的具体结构，一般由部件或子结构模块组成。 （4）模块接口，指的是描述结构模块组合时相互间的几何、物理关系的结合面，模块接口是模块组合的重要依据。 （5）基础模块，通用型接口模块，能够满足基本功能，而得以实现的定向模块功能演进的模块形式。 2 模块化设计 2.1 模块划分标准 为了让人们对模块化设计方法在机械设计中运用有更为详细的了解，对模块化的设计进行划分，在数控立式车床设计中，运用模块化设计方法，其中最为关键的内容是进行功能与结构分析，这是决定设计效果的关键内容。因此，设计开始前，要对模块进行处理，详细划分模块。当前，还没有任何一种标准可以作为模块划分原则。这里，依据不同侧重点，对不同模块进行划分。模块具有独立性，

fpga数字钟课程设计报告

f p g a数字钟课程设计报告 Prepared on 24 November 2020

课程设计报告 设计题目：基于FPGA的数字钟设计 班级：电子信息工程1301 姓名：王一丁 指导教师：李世平 设计时间：2016年1月 摘要 EDA（Electronic Design Automation）电子设计自动化，是以大规模可编程器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，通过相关的软件，自动完成软件方式设计得电子系统到硬件系统，最终形成集成电子系统或专用集成芯片。本次课程设计利用Quartus II 为设计软件，VHDL为硬件描述语言，结合所学知识设计一个多功能时钟，具有显示年、月、日、时、分、秒显示，计时，整点报时，设定时间等功能。利用硬件描述语言VHDL 对设计系统的各个子模块进行逻辑描述，采用模块化的思想完成顶层模块的设计，通过软件编译、逻辑化简、逻辑综合优化、逻辑仿真、最终完成本次课程设计的任务。 关键词：EDA VHDL语言数字钟 目录 摘要 1 课程设计目的 2 课程设计内容及要求

设计任务 设计要求 3 VHDL程序设计 方案论证 系统结构框图 设计思路与方法 状态控制模块 时分秒模块 年月日模块 显示模块 扬声器与闹钟模块 RTL整体电路 4 系统仿真与分析 5 课程设计总结，包括.收获、体会和建议 6 参考文献 1 课程设计目的 (1)通过设计数字钟熟练掌握EDA软件(QUARTUS II)的使用方法，熟练进行设计、编译，为以后实际工程问题打下设计基础。 (2)熟悉VHDL 硬件描述语言，提升分析、寻找和排除电子设计中常见故障的能力。 (3)通过课程设计，锻炼书写有理论根据的、实事求是的、文理通顺的课程设计报告。

产品模块化设计

当今制造业企业一方面必须利用产品的批量化、标准化和通用化来缩短上市周期、降低产品成本、提高产品质量，另一方面还要不断地进行产品创新使产品越来越个性化，满足客户的定制需求。这样，如何平衡产品的标准化、通用化与定制化、柔性化之间的矛盾，成为赢得竞争的关键能力。平台化、模块化的产品设计和生产可以在保持产品较高通用性的同时提供产品的多样化配置，因此平台化、模块化的产品是解决定制化生产和批量化生产这对矛盾的一条出路。 以下总结了推行模块设计过程需要关注的要点： 1 产品模块化设计各个部门远景目标： 1）产品开发：产品开发过程分解为平台开发和产品开发过程，专门的团队进行平台的设计和优化，新产品的开发由平台通过 变量配置实现； 2）产品制造：产品制造部门按照产品平台分配产线和装配资源； 3）供应链管理：实现零库存，根据模块的要求选择能够承接模块设计和开发的供应商； 4）市场部门：实现按订单制定产品开发和制造计划。 2 模块化实施过程： 1）产品系列平台划分，采用“产品型号组方法”则是对整个目标 市场划分所进行的全部变型型号的规划和开发。新产品规划要

定义一组变型型号。配置应当与市场定位关联，其实际定义应 当与产品性能的部分关联，并体现出不同变型型号之间的差异。 2)产品模块划分，可以采用MFD方法进行模块划分，步骤包括： a 定义客户需求,利用卡诺模型区分客户需求与满意度关 系、使用QFD方法定义客户需求与产品性能的对应关系； b 选择技术方法，定义产品功能树，使用波氏方法选择 技术方法；使用DPM矩阵描述技术方法与产品性能的对 应关系； c 产生模块概念，定义模块驱动与技术解决方案的对应关 系，最理想的模块技术解决方法是可以自己组合成一个模 块，至少可以作为一个模块的基础; 不够优化的技术解决 方法应该和其他技术解决方法整合在一起组成模块。 d 评估模块概念,定义模块接口，优化模块接口。 e 模块优化，创建模块规格说明，进行模块优化，进行 经济和技术上的评价。 3）选项变量定义；在一个平台上定义许可的选项/选项集，定义选项之间的关系和约束。 3 模块化设计考核指标 1）部署通用产品结构的型号组/ 全部型号组； 2）通用模块实例/ 全部的模块实例； 3）CAD/PDM系统中零部件族的利用率；

信号发生器的基本参数和使用方法

信号发生器 本人介绍一下信号发生器的使用和操作步骤. 1、信号发生器参数性能 频率范围：0.2Hz ~2MHz 粗调、微调旋钮 正弦波, 三角波, 方波, TTL 脉波 0.5" 大型 LED 显示器 可调 DC offset 电位 输出过载保护 信号发生器/信号源的技术指标: 波形正弦波, 三角波, 方波, Ramp 与脉波输出 振幅>20Vp-p (open circuit)； >10Vp-p (加 50Ω负载) 阻抗50Ω+10% 衰减器-20dB+1.0dB (at 1kHz) DC 飘移<-10V ~ >+10V, (<-5V ~ >+5V 加 50Ω负载) 周期控制 1 : 1 to 10 : 1 continuously rating 显示幕4位LED显示幕 频率范围0.2Hz to2MHz(共 7 档) 频率控制Separate coarse and fine tuning 失真< 1% 0.2Hz ~ 20kHz , < 2% 20kHz ~ 200kHz 频率响应< 0.2dB 0.2Hz ~100kHz； < 1dB100kHz~2MHz 线性98% 0.2Hz ~100kHz； 95%100kHz~2MHz

对称性<2% 0.2Hz ~100kHz 上升/下降时间<120nS 位准4Vp-p±1Vp-p ~ 14.5Vp-p±0.5Vp-p 可调 上升/下降时间<120nS 位准>3Vpp 上升/下降时间<30nS 输入电压约 0V~10V ±1V input for 10 : 1 frequency ratio 输入阻抗10kΩ (±10%) 交流 100V/120V/220V/230V ±10%, 50/60Hz 电源线× 1, 操作手册× 1, 测试线 GTL-101 × 1 230(宽) × 95(高) × 280(长) mm,约 2.1 公斤 信号发生器是为进行电子测量提供满足一定技术要求电信号的仪器设备。这种仪器是多用途测量仪器,它除了能够输出正弦波、矩形波尖脉冲、TTL电平、单次脉冲等五种波形，还可以作频率计使用，测量外输入信号的频率 1．信号发生器面板： （1）电源开关； （2）信号输出端子； （3）输出信号波形选择；

FPGA实训报告——简易数字钟

桂林电子科技大学职业技术学院 课题：FPGA实训 专业：电子信息工程技术 学号： 姓名：

目录 关键词： (1) 引言： (1) 设计要求： (1) EDA技术介绍: (1) Verilog HDL简介： (1) 方案实现： (2) 工作原理： (2) 总结： (3) 结语： (3) 程序设计： (4)

数字钟 关键词：EDA、Verilog HDL、数字钟 引言： 硬件描述语言HDL（Hardware Des-cription Language）是一种用形式化方法来描述数字电路和系统的语言。目前，电子系统向集成化、大规模和高速等方向发展，以硬件描述语言和逻辑综合为基础的自顶向下的电路设计发放在业界得到迅猛发展，HDL在硬件设计领域的地位将与C和C++在软件设计领域的地位一样，在大规模数字系统的设计中它将逐步取代传统的逻辑状态表和逻辑电路图等硬件描述方法，而成为主要的硬件描述工具。 Verilog HDL是工业和学术界的硬件设计者所使用的两种主要的HDL之一，另外一种是VHDL。现在它们都已经成为IEEE标准。两者各有特点，但Verilog HDL拥有更悠久的历史、更广泛的设计群体，资源也远比VHDL丰富，且非常容易学习掌握。 此次以Verilog HDL语言为手段，设计了多功能数字钟，其代码具有良好的可读性和易理解性。 设计要求： 数字钟模块、动态显示模块、调时模块、到点报时模块等；必须有键防抖动功能。可自行设计8位共阴数码管显示；亦可用FPGA实验平台EDK-3SAISE上的4位数管，但必须有秒指导灯。 EDA技术介绍： 20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。 EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。 这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。 Verilog HDL简介： 硬件描述语言Verilog是Philip R.Moorby于1983年在英格兰阿克顿市的Gateway Design Automation硬件描述语言公司设计出来的，用于从开关级到算法级的多个抽象设

家具模块化设计方法实例分析

家具模块化设计方法实例分析 1前言 当前，消费者对家具的个性化需求日益凸显，如何满足这种需求已经成为越来越多家具企业发展的关键。要做到既符合现代机械化生产的发展主流，又节约成本，且能提高产品的市场竞争力。这确实为难了不少的家具企业。有一坐企业尝试通过从销售终端满足个性化，但众多形态各异、尺寸繁多的家具定单从销售端传送至生产和设计部门，却带来了新的矛盾：设计任务艰巨、生产设计难排、产品质量难以保证，甚至由于部件尺寸的相近导致出错率增加、生产效率低下。有一些敢于吃螃蟹的企业尝试从设计入手，通过标准零部件的设计、组合成新产品来满足这种“个性化”“的需求。但遗憾的是，这种做法并未带来预期的效果，单一的产品导致了销售客额和顾客满意率的下降。所以，如何实现产品的个性化？是从销售端，还是从设计与生产端着手呢？这是家具企业必须根据企业现状做出回答的问题。定制是从销售端解决问题，而模块化设计是从设计端解决问题，旨在通过设计具有标准性和通用性的功能模块，达到组合成多样化的家具的目的。毫无疑问，模块化设计在家具业具有很大的发展潜力，它既能解决个性化需求的问题，还能做到低成本与高效率。 模块化设计属于方法学的范畴，在其他工业行业中已经得到了长足的发展。由于家具消费环塘和制造环境的变化，模块化设计以其特有的优势，开始在家具行业尤其是办公家具中应用。而对于民用家具，

近年来个性化需求与家具企业的生产矛盾日益突出，有关模块化设计的探索才刚刚开始。鉴于国内尚无系统的家具模块化设计理论来指导企业的实践，本文着重以衣橱为例，详细具体地分析单个家具的非模块化设计过程，以进一步明确家具模块化设计的必要性和可操作性。 2 设计概念及设计方法 家具模块化设计指的是在对家具进行功能分析的基础上，划分并设计出一系列的家具功能模块，通过功能模块的选择与组合构成不同的家具，以满足市场多样化需求的设计方法。与传统的设计方法相比较，家具模块化设计呈现出许多新特征。首先，它是针对模块和家具产品系统的设计，既要设计模块，又要设计家具成品。其次，它以标准化、通用化的零部件快速组合成家具，能实现家具的多样化。模块化设计不同于标准化设计，标准化设计带来的是单一的产品，而模块化设计则不然，在设计之初就考虑模块可组合成产品的多样性。因此模块化设计是在标准化设计基础之上，实现产品多样化的一种方法。 根据家具模块化设计的概念，笔者提出从三个层次展开家具的模块化设计。第一层次是家具模块化总体设计。这个阶段主要是进行模块化系统的总体策划，确定模块化实施的范围。良好的模块化总体设计，是模块化设计得以实现的基础。第二层次是家具模块设计，这是模块化设计系统具体化的过程，是承上启下的环节。模块化设计的好坏，直接影响到模块化家具组合的最终效果。第三层次是家具模块化产品设计。这个阶段主要是选择模块，评价模块可能组合方式的合理

Verilog HDL数字时钟课程设计

课程设计报告 课程设计名称：EDA课程设计课程名称：数字时钟 二级学院：信息工程学院 专业：通信工程 班级：12通信1班 学号：1200304126 姓名：@#$% 成绩： 指导老师：方振汉 年月日

目录 第一部分 EDA技术的仿真 (3) 1奇偶校验器 (3) 1.1奇偶校验器的基本要求 (3) 1.2奇偶校验器的原理 (3) 1.3奇偶校验器的源代码及其仿真波形 (3) 28选1数据选择器 (4) 2.18选1数据选择器的基本要求 (4) 2.28选1数据选择器的原理 (4) 2.38选1数据选择器的源代码及其仿真波形 (5) 34位数值比较器 (6) 3.14位数值比较器的基本要求 (6) 3.24位数值比较器的原理 (6) 3.34位数值比较器的源代码及其仿真波形 (7) 第二部分 EDA技术的综合设计与仿真（数字时钟） (8) 1概述 (8) 2数字时钟的基本要求 (9) 3数字时钟的设计思路 (9) 3.1数字时钟的理论原理 (9) 3.2数字时钟的原理框图 (10) 4模块各功能的设计 (10) 4.1分频模块 (10) 4.2计数模块（分秒/小时） (11) 4.3数码管及显示模块 (13) 5系统仿真设计及波形图........................... 错误！未定义书签。5 5.1芯片引脚图.................................... 错误！未定义书签。5 5.2数字时钟仿真及验证结果 (16) 5.3数字时钟完整主程序 (17) 6课程设计小结 (23) 7心得与体会 (23) 参考文献 (24)

FPGA课程设计多功能数字钟讲解

多功能数字钟 开课学期：2014—2015 学年第二学期课程名称：FPGA课程设计 学院：信息科学与工程学院 专业：集成电路设计与集成系统班级： 学号： 姓名： 任课教师： 2015 年7 月21 日

说明 一、论文书写要求与说明 1.严格按照模板进行书写。自己可以自行修改标题的题目 2.关于字体： a)题目：三号黑体加粗。 b)正文：小四号宋体，行距为1.25倍。 3.严禁抄袭和雷同，一经发现，成绩即判定为不及格！！！ 二、设计提交说明 1.设计需要提交“电子稿”和“打印稿”； 2.“打印稿”包括封面、说明（即本页内容）、设计内容三部分；订书机左边装订。 3.“电子稿”上交：文件名为“FPGA课程设计报告-班级-学号-姓名.doc”,所有报告发送给班长，由班长统一打包后统一发送到付小倩老师。 4.“打印稿”由班长收齐后交到：12教305办公室； 5.上交截止日期：2015年7月31日17:00之前。

第一章绪论 (3) 关键词：FPGA，数字钟 (3) 第二章FPGA的相关介绍 (4) 2.1 FPGA概述 (4) 2.2 FPGA特点 (4) 2.3 FPGA设计注意 (5) 第三章Quartus II与Verilog HDL相关介绍 (7) 3.1 Quartus II (7) 3.2 Verilog HDL (7) 第四章设计方案 (8) 4.1数字钟的工作原理 (8) 4.2 按键消抖 (8) 4.3时钟复位 (8) 4.4时钟校时 (8) 4.5数码管显示模块。 (8) 第五章方案实现与验证 (9) 5.1产生秒脉冲 (9) 5.2秒个位进位 (9) 5.3按键消抖 (9) 5.4复位按键设置 (10) 5.5 数码管显示。 (10) 5.6 RTL结构总图 (11) 第六章实验总结 (14) 第七章Verilog HDL源代码附录 (15)

家具模块化设计方法实例分析(1).doc

家具模块化设计方法实例分析 1 前言 当前，消费者对家具的个性化需求日益凸显，如何满足这种需求已经成为越来越多家具企业发展的关键。要做到既符合现代机械化生产的发展主流，又节约成本，且能提高产品的市场竞争力。这确实为难了不少的家具企业。有一坐企业尝试通过从销售终端满足个性化, 但众多形态各异、尺寸繁多的家具定单从销售端传送至生产和设计部门，却带来了新的矛盾：设计任务艰巨、生产设计难排、产品质量难以保证，甚至由于部件尺寸的相近导致出错率增加、生产效率低下。 有一些敢于吃螃蟹的企业尝试从设计入手，通过标准零部件的设计、组合成新产品来满足这种个性化”的需求。但遗憾的是，这种做法并未带来预期的效果，单一的产品导致了销售客额和顾客满意率的下降。所以，如何实现产品的个性化？是从销售端，还是从设计与生产 端着手呢？这是家具企业必须根据企业现状做出回答的问题。定制是从销售端解决问题，而模块化设计是从设计端解决问题，旨在通过设计具有标准性和通用性的功能模块，达到组合成多样化的家具的目的。毫无疑问，模块化设计在家具业具有很大的发展潜力，它既能解决个性化需求的问题，还能做到低成本与高效率。 模块化设计属于方法学的范畴，在其他工业行业中已经得到了长足的发展。由于家具消费环塘和制造环境的变化，模块化设计以其特 有的优势，开始在家具行业尤其是办公家具中应用。而对于民用家具, 近年来个性化需求与家具企业的生产矛盾日益突出，有关模块化设计的探索才刚刚开始。鉴于国内尚无系统的家具模块化设计理论来指导企业的实践，本文着重以衣橱为例，详细具体地分析单个家具的非模块化设计过程，以进一步明确家具模块化设计的必要性和可操作性。 2 设计概念及设计方法 家具模块化设计指的是在对家具进行功能分析的基础上，划分并设计出一系列的家具功能模块，通过功能模块的选择与组合构成不同的家具，以满足市场多样化需求的设计方法。与传统的设计方法相比较，家具模块化设

fpga数字钟课程设计报告

课程设计报告 设计题目：基于FPGA的数字钟设计 班级：电子信息工程1301 学号：20133638 姓名：王一丁 指导教师：李世平 设计时间：2016年1月

摘要 EDA（Electronic Design Automation）电子设计自动化，是以大规模可编程器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，通过相关的软件，自动完成软件方式设计得电子系统到硬件系统，最终形成集成电子系统或专用集成芯片。本次课程设计利用Quartus II 为设计软件，VHDL为硬件描述语言，结合所学知识设计一个多功能时钟，具有显示年、月、日、时、分、秒显示，计时，整点报时，设定时间等功能。利用硬件描述语言VHDL 对设计系统的各个子模块进行逻辑描述，采用模块化的思想完成顶层模块的设计，通过软件编译、逻辑化简、逻辑综合优化、逻辑仿真、最终完成本次课程设计的任务。 关键词：EDA VHDL语言数字钟

目录 摘要 1 课程设计目的 2 课程设计内容及要求 2.1 设计任务 2.2 设计要求 3 VHDL程序设计 3.1方案论证 3.2 系统结构框图 3.3设计思路与方法 3.3.1 状态控制模块 3.3.2 时分秒模块 3.3.3 年月日模块 3.3.4 显示模块 3.3.5脉冲产生模块 3.3.6 扬声器与闹钟模块 3.4 RTL整体电路 4 系统仿真与分析 5 课程设计总结，包括.收获、体会和建议 6 参考文献

1 课程设计目的 (1)通过设计数字钟熟练掌握EDA软件(QUARTUS II)的使用方法，熟练进行设计、编译，为以后实际工程问题打下设计基础。 (2)熟悉VHDL 硬件描述语言，提升分析、寻找和排除电子设计中常见故障的能力。 (3)通过课程设计，锻炼书写有理论根据的、实事求是的、文理通顺的课程设计报告。 2 课程设计内容及要求 2.1 设计任务 (1)6个数字显示器显示时分秒，setpin按键产生一个脉冲，显示切换为年月日。 (2)第二个脉冲可预置年份，第三个脉冲可以预置月份，依次第四、 五、六、七个脉冲到来时分别可以预置时期、时、分、秒，第八个脉冲到来后预置结束正常从左显示时分秒。 (3)up为高时，upclk有脉冲到达时，预置位加一，否则减一。 2.2 设计要求 (1)在基本功能的基础上，闹钟在整点进行报时，产生一定时长的高电平。 (2)实现闹钟功能,可对闹钟时间进行预置，当达到预置时间时进行报时。

模块化产品设计的一些思考和体会-王志华

模块化产品设计的一些思考和体会 一、产品开发工作的挑战 在剧烈变动的3C时代(客户Customer、竞争Compete和变化Change)，要想赢得竞争的胜利，企业必须通过优化整个产品开发来缩短产品上市时间、提高产品质量、降低成本，同时还要不断通过研发创新来满足客户的变化需求。技术的飞速进步，引起产品越来越复杂，随着客户对教学产品个性化需求程度的增加，也导致产品定制化趋势越来越明显，企业必须创建数量庞大的产品系列来满足学校不断变化的需求。随着现代科技的发展，模块化已成为工程产品的主要发展趋势之一，作为标准化的新形式，模块化被视为实现产品多样化的主要途径。 二、模块化产品设计概念 1、模块的历史来源 模块并不是一个新的概念，早在20世纪初期的建筑行业中，将建筑按照功能分成可以自由组合的建筑单元的概念就已经存在，这时的建筑模块强调在几何尺寸上可以实现连接和互换。然后，模块被引入机械制造业，人们进一步将模块与物理产品的功能联系到了一起，模块具有了明确的功能定义特征、几何连接接口，以及功能输入、输出接口特征。 2、现代模块化的诞生 模块的演变过程是从单纯的几何结构单元，发展到集成功能单元，又演变成为非物理实体的载体，如知识和软件等。 1965年之前，计算机都是整机制造的，当时的设计是相互依赖的，之所以这样是因为计算机系统太复杂了。在这种复杂性灾难之下，不可能像现在这样按照某种标准，遵照通用化原则，设计具有兼容性的可以实现工业化大生产的产品，使得计算机在当时非常昂贵。 比如1944年在美国国防部的资助下，由J.Presper Eckert Jr 和W.Mauchly领导的小组在宾夕法尼亚大学建造了一台名为ENIAC（电子数字积分计算机Electronic Numerical Integrator And Calculator）的计算机。生产完全是在试错过程中进行，应用完全是实验性的。 1945年当ENIACt投入使用之后，设计者累积的知识使他们明白了如何建造一台性能更好的机器。他们把想象中的机器命名为ENVAC，并把计算机系统界定为一种“组合式”制品。标明其关键组成部分是基本存储器、控制单元、运算“器官”、输入/输出和辅助存储器（IBM360电脑）。 随着计算机软件技术的发展，模块的概念又被用到了非物理产品领域，在软件行业模块的概念被广泛的实践着，大型的软件系统（比如PTC公司的Windchill系统）的模块化趋势越来越明显。 3、模块设计的案例 平台化、模块化的产品战略已经有很多成功的案例在世界很多的著名公司中应用。日本索尼公司在20世纪80年代仅利用4个基础平台的Walkman产品，生产出250余种录音机随身听。这250种随身听无论在价位、功能和款式上都有很大的区别，可以满足用户的各种不同需求，但是这4个基础平台却存在着大量的重用模块。 “平台”概念最早由大众集团提出并实践，并在PQ34平台上获得了巨大的成功。PQ24，PQ25，PQ34，PQ35，PQ46，PL45，PQ2，PQ3。 P*4等。大众现在基本上已经逐渐放弃平台的概念，而采取更抽象的“模

基于FPGA的数字时钟的设计1

基于FPGA 的数字时钟的设计 课 题： 基于FPGA 的数字时钟的设计 学 院： 电气信息工程学院 专 业 ： 测量控制与仪器 班 级 ： 08测控（2）班 姓 名 ： 潘 志 东 学 号 ： 08314239 合作者姓名： 颜志林 2010 年 12 月 12 日

综述 近年来随着数字技术的迅速发展，各种中、大规模集成电路在数字系统、控制系统、信号处理等方面都得到了广泛的应用。这就迫切要求理工科大学生熟悉和掌握常用中、大规模集成电路功能及其在实际中的应用方法，除通过实验教学培养数字电路的基本实验方法、分析问题和故障检查方法以及双踪示波器等常用仪器使用方法等基本电路的基本实验技能外，还必须培养大学生工程设计和组织实验能力。 本次课程设计的目的在于培养学生对基本电路的应用和掌握，使学生在实验原理的指导下，初步具备基本电路的分析和设计能力，并掌握其应用方法；自行拟定实验步骤，检查和排除故障、分析和处理实验结果及撰写实验报告的能力。综合实验的设计目的是培养学生初步掌握小型数字系统的设计能力，包括选择设计方案，进行电路设计、安装、调试等环节，运用所学知识进行工程设计、提高实验技能的实践。数字电子钟是一种计时装置，它具有时、分、秒计时功能和显示时间功能；具有整点报时功能。 本次设计我查阅了大量的文献资料，学到了很多关于数字电路方面的知识，并且更加巩固和掌握了课堂上所学的课本知识，使自己对数字电子技术有了更进一步的认识和了解。

1、课题要求 1.1课程设计的性质与任务 本课程是电子与信息类专业的专业的专业基础必修课——“数字电路”的配套实验课程。目的在于培养学生的理论联系实际，分析和解决问题的能力。通过本课程设计，使学生在理论设计、计算机仿真、指标调测、故障排除等方面得到进一步的训练，加强学生的实践能力。学生通过设计、仿真、调试、撰写设计报告等过程，培养学生的动手能力和严谨的工作作风。 1.2课程设计的基本技术要求 1）根据课题要求，复习巩固数字电路有关专业基础知识； 2）掌握数字电路的设计方法，特别是熟悉模块化的设计思想； 3) 掌握QUARTUS-2软件的使用方法; 4) 熟练掌握EDA工具的使用，特别是原理图输入，波形仿真，能对仿真波形进行分析； 5) 具备EDA技术基础，能够熟练使用VHDL语言进行编程，掌握层次化设计方法; 6) 掌握多功能数字钟的工作原理，学会不同进制计数器及时钟控制电路的设计方法; 7) 能根据设计要求对设计电路进行仿真和测试; 8) 掌握将所设计软件下载到FPGA芯片的下载步骤等等。 9) 将硬件与软件连接起来，调试电路的功能。 1.3课程设计的功能要求 基本功能：能进行正常的时、分、秒计时功能，分别由6个数码管显示24小时，60分钟，60秒钟的计数器显示。 附加功能：1）能利用硬件部分按键实现“校时”“校分”“清零”功能； 2）能利用蜂鸣器做整点报时：当计时到达59’59’’时开始报时，鸣叫时间1秒钟； 3）定时闹铃：本设计中设置的是在七点时进行闹钟功能，鸣叫过程中，能够进行中断闹铃工作。 本人工作：负责软件的编程与波形的仿真分析。 2、方案设计与分析

家具模块化设计

技术：家具模块化设计方法实例分析 1前言 当前，消费者对家具的个性化需求日益凸显，如何满足这种需求已经成为越来越多家具企业发展的关键。要做到既符合现代机械化生产的发展主流，又节约成本，且能提高产品的市场竞争力。这确实为难了不少的家具企业。有一坐企业尝试通过从销售终端满足个性化，但众多形态各异、尺寸繁多的家具定单从销售端传送至生产和设计部门，却带来了新的矛盾：设计任务艰巨、生产设计难排、产品质量难以保证，甚至由于部件尺寸的相近导致出错率增加、生产效率低下。有一些敢于吃螃蟹的企业尝试从设计入手，通过标准零部件的设计、组合成新产品来满足这种“个性化”“的需求。但遗憾的是，这种做法并未带来预期的效果，单一的产品导致了销售客额和顾客满意率的下降。所以，如何实现产品的个性化？是从销售端，还是从设计与生产端着手呢？这是家具企业必须根据企业现状做出回答的问题。定制是从销售端解决问题，而模块化设计是从设计端解决问题，旨在通过设计具有标准性和通用性的功能模块，达到组合成多样化的家具的目的。毫无疑问，模块化设计在家具业具有很大的发展潜力，它既能解决个性化需求的问题，还能做到低成本与高效率。 模块化设计属于方法学的范畴，在其他工业行业中已经得到了长足的发展。由于家具消费环塘和制造环境的变化，模块化设计以其特有的优势，开始在家具行业尤其是办公家具中应用。而对于民用家具，近年来个性化需求与家具企业的生产矛盾日益突出，有关模块化设计的探索才刚刚开始。鉴于国内尚无系统的家具模块化设计理论来指导企业的实践，本文着重以衣橱为例，详细具体地分析单个家具的非模块化设计过程，以进一步明确家具模块化设计的必要性和可操作性。 2设计概念及设计方法 家具模块化设计指的是在对家具进行功能分析的基础上，划分并设计出一系列的家具功能模块，通过功能模块的选择与组合构成不同的家具，以满足市场多样化需求的设计方法。与传统的设计方法相比较，家具模块化设计呈现出许多新特征。首先，它是针对模块和家具产品系统的设计，既要设计模块，又要设计家具成品。其次，它以标准化、通用化的零部件快速组合成家具，能实现家具的多样化。模块化设计不同于标准化设计，标准化设计带来的是单一的产品，而模块化设计则不然，在设计之初就考虑模块可组合成产品的多样性。因此模块化设计是在标准化设计基础之上，实现产品多样化的一种方法。 根据家具模块化设计的概念，笔者提出从三个层次展开家具的模块化设计。第一层次是家具模块化总体设计。这个阶段主要是进行模块化系统的总体策划，确定模块化实施的范围。良好的模块化总体设计，是模块化设计得以实现的基础。第二层次是家具模块设计，这是模块化设计系统具体化的过程，是承上启下的环节。模块化设计的好坏，直接影响到模块化家具组合的最终效果。第三层次是家具模块化产品设计。这个阶段主要是选择模块，评价模块可能组合方式的合理性，然后根据消费者的需求组合成家具。从这三个层次可看出，家具模块化设计自上而下，从总到细，各个层次的设计环环相扣。 3设计实例

基于FPGA的多功能数字钟课程设计

F P G A课程设计报告 （实现多功能数字钟）

一、标题:设计多功能数字钟控制电路 二、任务书:用MAX+PLU SⅡ软件及Verilog HDL语言设计 一个多功能的数字钟，包括有时、分、秒的计 时，以及校时（对小时、分钟和秒能手动调整 以校准时间）、正点报时（每逢整点，产生“嘀 嘀嘀嘀-嘟”，4短一长的报时音）等附加功能。 三、关键词：24进制、60进制、正点报时、校时、数字钟 四、总体方案：多功能数字钟控制电路框图是由三部分组成 的，即秒分时控制电路、整点报时控制电路、 时段控制电路。用Verilog HDL硬件描述语 言完成编译和仿真。 五、原理框图如下： ↓ ↓ ↓ 六、Verilog HDL硬件描述语言编写的功能模块: /*秒计数器m60*/

module m60(M,CP60M,CPM,RD); output [7:0]M; output CP60M; input CPM; input RD; reg [7:0]M; wire CP60M; always@(negedge RD or posedge CPM) begin if(!RD) begin M[7:0]<=0; end else begin if((M[7:4]==5)&&(M[3:0]==9)) begin M[7:0]<=0; end else begin if(M[3:0]==9) begin M[3:0]<=0; if(M[7:4]==5) begin M[7:4]<=0;end else M[7:4]<=M[7:4]+1; end else M[3:0]<=M[3:0]+1; end end

模块化产品开发的基本思路

●模块化产品开发的基本思路 ▲把产品族分解为模块，建立模块体系。不同模块组合构成柔性的、可变的、多样化的产品。 ▲实现“以不变（模块系列）应多变（用户需求）的产品开发模式。 ●系统分解为模块的基本原则 ▲以功能为核心、结合组装结构进行分解。 ▲系统通用要素的提取和分离，相似要素的简化、归并、统一，经典型化处理，形成模块。 ▲分解点的选择：高内聚，低耦合。 ?模块化产品开发模式 ●模块化设计的基本方法 ▲模块组合法： 新产品＝不变部分（通用模块）＋准通用部分（改型模块） ＋专用部分（新功能模块） ▲基本型派生法：研制一种基本型，通过变型（某些零部件的附加、替换、再加工），构成派生型产品，以满足不同需求。 ▲组合法＋基本型派生法 ?标准化、模块化对企业的价值 ●现代模块化设计方法——“设计规则” ▲“设计规则”包含模块的三要素。 ——模块“结构规则”：又称“划分规则”。确定构成系统的模块的轮廓（界线），即系统是由哪些模块组成的，它们是怎样发挥作用的。这实际上就是，系统分解（为模块）的规则、或系统要素组合（为模块）的规则。 ——模块间“接口规则”：规定模块如何相互作用，模块间的位置安排、联系，如何交换信息。通过“接口规则”，固化模块间接口特征。 ——模块“评定规则”：即系统集成与检测的规则。它是模块接口的检验、测定“标准”，以保证系统集成质量。 ▲设计规则的价值：把“由上而下”的设计原则，具体化为确立设计规则。即系统设计之前需首先确定设计规则；突出了“接口”（界面）在模块体系建设中的作用。 ?模块化产品开发模式 ●模块化设计特点：与整体式设计方法有原则上的区别 ▲面向产品族：一种模块能通用于多种产品。 ——传统设计：面向某一具体产品； ——模块化设计：是面向整个产品族系统。 ▲三个设计层次： ——模块化系统总体设计。 ——模块系统设计。 ——模块化产品设计。 ▲由上而下设计： ——传统设计：由下而上着眼于功能设计、详细设计。 ——模块化设计：首先着眼于产品族系统分解，由上而下建立通用模块体系，最后由模块组合构成的产品。

基于FPGA的数字钟的设计

数字钟的设计 学生姓名：XXX 学生学号：20XX 院（系）：电气信息工程学院 年级专业：20XX级电子信息工程班小组：XXXX 指导教师：XXXX 二零XX年X月XX日

摘要 本设计为一个多功能的数字钟，具有时、分、秒计数显示功能，以24小时循环计数；具有校对功能。 本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在QUARTUSII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。 系统由时钟模块、控制模块、计时模块、数据译码模块、显示以及组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成时、分、秒的分别显示，由按键输入进行数字钟的清零、启停功能。 关键词数字钟,硬件描述语言,VHDL,FPGA

Abstract The design for a multi-functional digital clock, with hours, minutes and seconds count display to a 24-hour cycle count; have proof functions function. The use of EDA design technology, hardware-description language VHDL description logic means for the system design documents, in QUAETUSII tools environment, a top-down design, by the various modules together build a FPGA-based digital clock. The main system make up of the clock module, control module, time module, data decoding module, display and broadcast module. After compiling the design and simulation procedures, the programmable logic device to download verification, the system can complete the hours, minutes and seconds respectively, using keys to cleared , start and stop the digital clock. Keywords digital clock,hardware description language,VHDL,FPGA