最新存储器习题及参考答案

习题四参考答案

1. 某机主存储器有16位地址，字长为8位。

(1)如果用1k X 4位的RAM芯片构成该存储器，需要多少片芯片?

(2)该存储器能存放多少字节的信息？

(3)片选逻辑需要多少位地址？

解：需要存储器总容量为：16K X 8位，故，

(1)需要1k X 4位的RAMI芯片位32片。

(2)该存储器存放16K字节的信息。

(3)片选逻辑需要4位地址。

2. 用8k X 8位的静态RAMI芯片构成64kB的存储器，要求：

(1) 计算所需芯片数。

(2 )画出该存储器组成逻辑框图。

解：(1 )所需芯片8片。

(2) 逻辑图为：

3. 用64k X 1位的DRAM芯片构成256k X 8位存储器，要求：

(1)画出该存储器的逻辑框图。

(2)计算所需芯片数。

(3)采用分散刷新方式，如每单元刷新间隔不超过2ms则刷新信号周期是多少？如采用

集中刷新方式，存储器刷新一遍最少用多少读/写周期？解: (1)

DO D7

(2)所需芯片为32片。

(3) 设读写周期为0.5微妙，则采用分散式刷新方式的刷新信号周期为

X 1的存储矩阵是由四个 128X 128的矩阵构成，刷新时 4个存储矩阵同时对

128个元素操 作，一次刷新就可完成 512个元素，整个芯片只有128次刷新操作就可全部完成。 所以存储 器刷新一遍最少用128个读/写周期。

4. 用8k X 8位的EPROMS 片组成32k X 16位的只读存储器，试问: (1) 数据寄存器多少位？ (2) 地址寄存器多少位？ (3) 共需多少个 EPROMS 片？ (4) 画出该只读存储器的逻辑框图？

解：因为只读存储器的容量为： 32k X 16,所以： (1) 数据寄存器16位。 (2) 地址寄存器15位。 (3) 共需8个EPROMS 片？ (4) 逻辑框图为：

A17 A16

C U

A15

A7

CS

A7

CS

CS

CS WE

AO A7

A7

AO AO ?CAS 斗RAS

WE

CAS CAS T

RAS RAS

WE

64K X 1

WE

AO RAS

64K X 1

WE

1微妙。因为64K

AO

DRAMC

64K X 1

64K X 1

CAS

5. 某机器中，已经配有OOOOH- 3FFFH的ROM区域，现在再用8k X 8位的RAM芯片形成32k X 8位的存储区域，CPU地址总线为A0?A15,数据总线为DO?D7,控制信号为R/W(读/写)、

MRE Q访存)，要求：

(1)画出地址译码方案。

(2)将ROM与RAM同CPU连接。

解：依题意假设存储器ROM和RAM的信息分布为:

ROM的地址为：0000H-3FFFH。RAM由8KB的四个RAM芯片组成，其

地址分别为：第一片：4000H-5FFFH,第二片：6000H-7FFFH

第三片：8000H-9FFFH第四片：A000H-BFFFH由以上分析可得其连接图

为：

6.对于单管动态存储电路， 如果其电容C=5pF,通过晶体管的漏电流为 2nA 。当电容C 被充 满电荷时， 两端电压为4.5V 。在此电压降到3V 之前，必须被刷新，请算出最小的刷新周期。 解：因为： . du "亠 1 = C ，其中，c=5pF,i=2 nA,du=4.5-3=1.5V

dt 所以，dt=3.75ms 。即最小的刷新周期为 3.75ms 。

7. 某计算机主存8MB 分成4096页，CACHED 64KB,和主存分成同样大小的页， 地址映映采用直接映像方式。

（1） CACHE!多少页？

（2） CACHE 勺页内地址为多少位？

（3） CACHE 勺页面地址为多少位？

（4） 设CACHED 主存标记如图3.1所示，当CPU 送出的地址为 6807FFH 时，能否

在CACHED 访问到该单元？若送出的地址为

2D07FFH 时，能否在CACHED 访问该

单元？若送出的地址为 751057H 时，能否在 CACHE 中访问到该单元？若送出的地址

为 000000H 时，能否在CACHED 访问到该单元?

解：（1 ）主存每一页的大小为： 8M/4096=2KB 。 CACHE 勺页数为：64KB/2KB=32 （页）。 （3） CACHE 勺页内地址为 5位。

（4） 因为主存共有8MB 容量，所以主存地址共有 23位。格式为

:

当CPU 送出的地址为：6807FFH 时，转为二进制格式： 1101000, 00000 11111111111 以中间五位为页号查表， 得到标记为1101000,与地址中的标记进行比较，

相同，所以命中。

同样的道理，可知地址为 2D07FFH 7F1057时，也是命中。地址为 0000000H 没命中。 8. 一个组相联高速缓存由 64页（每页256字）组成，分为8组，主存有4096页。

（2）因为CACHE 勺一页大小为 2KB,所以CACHE 勺页内地址为 11位。

寄存器和存储器的区别

https://www.wendangku.net/doc/8b8505999.html,/p-20032411.html

寄存器和存储器的区别

如果仅是讨论CPU的范畴 寄存器在cpu的内部，容量小，速度快 存储器一般都在cpu外部，容量大，速度慢 回答者：athlongyj - 高级经理六级6-1 08:52 从根本上讲，寄存器与RAM的物理结构不一样。 一般寄存器是指由基本的RS触发器结构衍生出来的D触发， 就是一些与非门构成的结构，这个在数电里面大家都看过； 而RAM则有自己的工艺，一般1Bit由六MOS管构成。所以， 这两者的物理结构不一样也导致了两者的性能不同。寄存器 访问速度快，但是所占面积大。而RAM相反，所占面积小， 功率低，可以做成大容量存储器，但访问速度相对慢一点。 1、 寄存器存在于CPU中，速度很快，数目有限； 存储器就是内存，速度稍慢，但数量很大； 计算机做运算时，必须将数据读入寄存器才能运算。 2、 存储器包括寄存器, 存储器有ROM和RAM 寄存器只是用来暂时存储,是临时分配出来的,断电,后,里面的内容就没了`````

寄存器跟存储器有什么区别？ 一般数据在内存里面，要处理（或运算）的时候， 独到寄存器里面。 然后CPU到寄存器里面拿值，拿到运算核内部， 算好了在送到寄存器里面 再到内存 寄存器跟存储器有什么区别？ 寄存器跟存储器有什么区别？ 寄存器上：“一个操作码+一个操作数”等于一条微指令吗？一条微指令是完成一条机器指令的一个步骤对吗？cpu是直接跟寄存器打交道的对吗？也就是说寄存器是运算器、控制器的组成部分对不？ 设计一条指令就是说把几条微指令组合起来对吗？ 刚开始学硬件相关知识，学的晕头转向的！！ 存储器与寄存器区别 2009-06-09 12:27 寄存器是CPU内部存储单元，数量有限，一般在128bit内，但是速度快，CPU访问几乎没有任何延迟。分为通用寄存器和特殊功能寄存器。 通常说的存储器是独立于cpu之外的，比如内存，硬盘，光盘等。 所有数据必须从存储器传入寄存器后，cpu才能使用。

第四章存储器管理23答案)

第四章存储器管理23答案） 第四章存储器管理 学号姓名 一、单项选择题 存储管理的目的是（方便用户和提高内存利用率）。 外存（如磁盘）上存放的程序和数据（必须在CPU访问之前移入内存）。 当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（目标程序） 4、可由CPU调用执行的程序所对应的地址空间为（物理地址空间）。 5、经过（动态重定位），目标程序可以不经过任何改动而装入物理内存单元。 6、若处理器有32位地址，则它的虚拟地址空间为（4GB ）字节。 7、分区管理要求对每一个作业都分配（地址连续）的内存单元。 8、（对换技术）是指将作业不需要或暂时不需要的部分移到外存，让岀内存空间以调入其他所需数据。 9、虚拟存储技术是（补充相对地址空间的技术）。 10、虚拟存储技术与（分区管理）不能配合使用。 11、以下存储管理技术中，支持虚拟存储器的技术是（对换技术）。 12、在请求页式存储管理中，若所需页面不在内存中，则会引起（缺页中断）。 13、在分段管理中，（以段为单位分配，每段是一个连续存储区）。 14、段页式存储管理汲取了页式管理和段式管理的长处，其实现原理结合了页式和段式管理的基本思想，即（用分段方法来分配 和管理用户地址空间，用分页方法来管理物理存储空间）。 15、段页式管理每取一次数据，要访问（3）次内存。 16、碎片现象的存在使得（内存空间利用率降低）。 下列（段页式管理）存储管理方式能使存储碎片尽可能少，而且使内存利用率较高。系统抖动是指（刚被调岀的页面又立刻被调入所形成的频繁调入调岀现象）。 在请求分页系统中，LRU算法是指（近期最长时间以来没被访问的页先淘汰）。 为了实现存储保护，对共享区域中的信息（只可读，不可修改）。 21、单一连续存储管理时，若作业地址空间大于用户空间，可用（覆盖技术）把不同时工作的段轮流装入主存区执行。 动态重定位是在作业的（执行过程）中进行的。

静态存储器扩展实验报告

静态存储器扩展实验报告告圳大学实验报深

微机原理与接口技术 课程名称： 静态存储器扩展实验实验项目名称： 信息工程学院学院： 专业：电子信息工程

指导教师：周建华 32012130334 学号：班级：电子洪燕报告人：班 2014/5/21 实验时间： 实验报告提交时间：2014/5/26 教务部制． 一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读/写。 2. 掌握CPU对16位存储器的访问方法。

二．实验设备 PC机一台，TD-PITE实验装置或TD-PITC实验装置一套，示波器一台。 三．实验原理VCC28A141WE27A122A1326A73A8254A6存储器是用来存储信息的A924A55A1123A46OE22A3762256A10218A2CS209A1部件，是计算机的重要组成部D719A010D618D011D517D112D416D213D315GND14管组成的是由MOS分，静态RAM触发器电路，每个触发器可以存放1位

信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM工作稳定，不要外加刷新电路，使用方便。 但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM 芯片的集成度不会太高，目前较常用的有6116（2K×8位），图4.1 62256引脚图6268位）622532位。本验平台上选． 用的是62256，两片组成32K×16位的形式，共64K字节。 62256的外部引脚图如图4.1所示。 本系统采用准32位CPU，具有16位外部

数据总线，即D0、D1、…、D15，地址总线为BHE＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BHE＃和BLE＃选通。 存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE＃和BLE＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要

存储器知识点小结知识讲解

CPU工作的实质即为不断从内存中取指令并执行指令的过程。 一、8086CPU构成 CPU的工作：取指令和执行指令 1．CPU内部两大功能部件：总线接口部件BIU和执行部件EU（2部件并行工作提高了CPU的工作效率） 重点：理解2个独立功能部件的分工和协同配合关系。 理解BIU内地址加法器的作用，理解指令队列的作用。 2．掌握CPU内部寄存器的作用 包括：通用寄存器AX，BX，CX，DX，BP，SP，SI，DI 段寄存器CS，DS，SS，ES 指令指针寄存器IP 标志寄存器FLAG 二、存储器的基础知识 1．物理地址 8086的存储器是以字节(即每个单元存放8位二进制数）为单位组织的。8086CPU具有20条地址总线，所以可访问的存储器地址空间容量为220即１Ｍ字节（表示为1MB）。每个单元对应一个唯一的20位地址，对于1MB存储器，其地址范围用16进制表示为00000H～0FFFFFH，如图1所示。 地址低端 地址高端 图1 1MB存储器地址表示 物理地址：存储器的每个单元都有一个唯一的20位地址，将其称为物理地址。 2．字节地址与字地址 存储器内两个连续的字节，定义为一个字，一个字中的每个字节，都有一个字节地址，每个字的低字节（低8位）存放在低地址中，高字节（高8位）存放在高地址中。字的地址指低字节的地址。各位的编号方法是最低位为位0，一个字节中，最高位编号为位7；一个字中最高位的编号为位15。 字数据在存储器中存放的格式如图2所示。

地址低端 地址高端 图2 字数据在存储器中的存放 3．单元地址与内容 内容 单元地址 图3 如图3，地址是00100H 的字节单元的内容为27H，表示为（00100H）= 27H。 图3中字数据3427H存放在地址是00100H和00101H的两个字节单元中，其中低字节27H在低地址的字节单元00100H中，高字节34H在高地址的字节单元00101H中，字数据3427H的地址是低地址00100H。地址是00100H的字单元的内容为3427H，表示为（00100H）= 3427H 可见一个地址既可作字节单元的地址，又可作字单元的地址，视使用情况而定。 总结： 字节单元：（00100H）=27H 字单元：（00100H）=3427H 设寄存器DS=0000H， 用MOV指令访问字节单元：MOV AL，[0100H] 用MOV指令访问字单元：MOV AX，[0100H] 三、存储器的分段 1．为什么要分段

存储器作业参考答案

第四章存储器作业 一、选择题 1、与外存相比,内存的特点就是( ) A、容量小、速度快、成本高 B、容量小、速度快、成本低 C、容量大、速度快、成本高 D、容量大、速度快、成本低 2、某EPROM芯片上有19条地址线A0~A18,它的容量为( )。 A.128K B.256K C.512K D.1024K 3、下面列出的四种存储器中,易失性存储器就是( ) A.RAM B.ROM C.PROM D.CD-ROM 4、主存储器的性能指标主要有主存容量、存取速度、可靠性与( ) A、存储器存取时间 B、存储周期时间 C、存储器产品质量 D、性能/价格比 5、用一片EPROM芯片构成系统内存,其地址范围为F0000H～F0FFFH,无地址重叠,该内存的存储容量为( ) A.2KB B.4KB C.8KB D.16KB 6、计算机中地址的概念就是内存储器各存储单元的编号,现有一个32KB的存储器,用十六进制对它的地址进行编码,则编号可从0000H到( )H。 A.32767 B.7FFF C.8000 D.8EEE 7、若存储器中有1K个存储单元,采用单译码方式时需要译码输出线数为( ) A.1024 B.10 C.32 D.64 8、内存储器与中央处理器( ) A.可以直接交换信息 B.不可以直接交换信息 C.不可以交换信息 D.可以间接交换信息 9、某存储器容量为32K×16位,则( ) A.地址线为16根,数据线为32根 B.地址线为32根,数据线为16根 C.地址线为15根,数据线为16根 D.地址线为15根,数据线为32根 10、下列存储器中哪一种存取速度最快( ) A.SRAM B.DRAM C.EPROM D.磁盘

实验十四 存储器扩展机读写实验

实验十四存储器扩展机读写实验 一、实验目的 （1）通过阅读并测试示例程序，完成程序设计题，熟悉静态RAM的扩展方法。 （2）了解8086/8088与存储器的连接，掌握扩展存储器的读写方法。 二、实验内容 1.实验原理（62256RAM介绍） 62256是32*8的静态存储器，管脚如图所示。其中：A0~A14为地址线，DB0~DB7为数据线，/cs为存储器的片选，/OE为存储器数据输出选通信号，/WE为数据写入存储器信号。62256工作方式如下图。 /CS /WE /OE 方式DB-~DB7 H X X 未选中高阻 L H H 读写禁止高阻 L L H 写IN L H L 读OUT 2.实验内容 设计扩展存储电器的硬件连接图并编制程序，讲字符A~Z循环存入62256扩展RAM 中，让后再检查扩展存储器中的内容。 三、程序设计 编写升序，将4KB扩展存储器交替写入55H和0AAH。 程序如下： RAMADDR EQU 0000H RAMOFF EQU 9000H COUNT EQU 800H CODE SEGMENT ASSUME CS:CODE START: PROC NEAR MOV AX,RAMADDR MOV DS,AX MOV BX,RAMOFF MOV CX,COUNT MOV DL,55h MOV AX ,0AAH REP: MOV [BX],DL INC BX MOV [BX],AX INC BX LOOP REP JMP $ CODE ENDS END START 四、实验结果 通过在软件上调试，运行时能够看到内存地址的改变，证明此扩展的程序成功实现了。 五、实验心得

实验一扩展存储器读写实验

实验一：扩展存储器读写实验 一.实验要求 编制简单程序，对实验板上提供的外部存贮器（62256）进行读写操作。 二.实验目的 1．学习片外存储器扩展方法。 2．学习数据存储器不同的读写方法。 三.实验电路及连线 将P1.0接至L1。CS256连GND孔。 四.实验说明 1．单片机系统中，对片外存贮器的读写操作是最基本的操作。用户藉此来熟悉MCS51单片机编程的基本规则、基本指令的使用和使用本仿真实验系统调试程序的方法。 用户编程可以参考示例程序和流程框图。本示例程序中对片外存贮器中一固定地址单元进行读写操作，并比较读写结果是否一致。不一致则说明读写操作不可靠或该存储器单元不可靠，程序转入出错处理代码段（本示例程序通过熄灭一个发光二极管来表示出错）。读写数据的选用，本例采用的是55（0101，0101）与AA（1010，1010）。一般采用这两个数据的读写操作就可查出数据总线的短路、断路等，在实际调试用户电路时非常有效。 用户调试该程序时，可以灵活使用单步、断点和变量观察等方法，来观察程序执行的流程和各中间变量的值。 2．在I状态下执行MEM1程序，对实验机数据进行读写，若L1灯亮说明RAM读

写正常。 3．也可进入LCA51的调试工具菜单中的对话窗口，用监控命令方式读写RAM，在I状态执行SX0000↓ 55，SPACE，屏幕上应显示55，再键入AA，SPACE，屏幕上也应显示AA，以上过程执行效果与编程执行效果完全相同。 注：SX是实验机对外部数据空间读写命令。 4．本例中，62256片选接地时，存储器空间为0000~7FFFH。 五.实验程序框图 实验示例程序流程框图如下： 六.实验源程序： ORG 0000H LJMP START ORG 0040H START:

分存储器管理

实验7分页存储器管理 实验性质：验证＋设计 建议学时：2学时 一、实验目的 ??学习i386处理器的二级页表硬件机制，理解分页存储器管理原理。 ??查看EOS应用程序进程和系统进程的二级页表映射信息，理解页目录和页表的管理方式。 ??编程修改页目录和页表的映射关系，理解分页地址变换原理。 二、预备知识 阅读本书第6章。了解i386处理器的二级页表硬件机制，EOS操作系统的分页存储器管理方式，以及进程地址空间的内存分布。 三、实验内容 3.1 准备实验 按照下面的步骤准备本次实验： 1. 启动OS Lab。 2. 新建一个EOS应用程序项目。 3.2 查看EOS应用程序进程的页目录和页表 使用OS Lab打开本实验文件夹中的memory.c和getcr3.asm文件（将文件拖动到OS Lab窗口中释放即可打开）。仔细阅读这两个文件中的源代码和注释，main函数的流程图可以参见图16-1。 按照下面的步骤查看EOS应用程序进程的页目录和页表： 1. 使用memory.c文件中的源代码替换之前创建的EOS应用程序项目中 EOSApp.c文件中的源代码。

2. 右键点击“项目管理器”窗口中的“源文件”文件夹节点，在弹出 的快捷菜单中选择“添加”中的“添加新文件”。 3. 在弹出的“添加新文件”对话框中选择“asm 源文件”模板。 4. 在“名称”中输入文件名称“func”。 5. 点击“添加”按钮添加并自动打开文件func.asm。 6. 将getcr3.asm文件中的源代码复制到func.asm文件中。 7. 按F7生成修改后的EOS应用程序项目。 8. 按F5启动调试。 9. 应用程序执行的过程中，会将该进程的二级页表映射信息输出到虚 拟机窗口和OS Lab“输出”窗口中，输出内容如图16-2（a）。 10. 将“输出”窗口中的内容复制到一个文本文件中。 图16-2：（a）EOS应用程序进程的二级页表映射信息（b）有应用程序进程时，系统进程的二级页表映射信息图16-2（a）中第一行是CR3寄存器的值，也就是页目录所在的页框号。第一列是页目录中有效的PDE，第二列是PDE映射的页表中有效的PTE（详细的格式可以参考源代码中的注释）。注意，在标号为0x200的PDE对应的页表中，所有的1024个PTE都是有效的，所以在图中省略了一部分。 根据图16-2（a）回答下面的问题： ??应用程序进程的页目录和页表一共占用了几个物理页？页框号分别是 多少？ ??映射用户地址空间（低2G）的页表的页框号是多少？该页表有几个有效的PTE，或者说有几个物理页用来装载应用程序的代码、数据和堆栈？页框号分别是多少？ 3.3 查看应用程序进程和系统进程并发时的页目录和页表 需要对EOS应用程序进行一些修改： 1. 结束之前的调试。

第4章存储器管理练习答案

第四章存储器管理 一、单项选择题 1、存储管理的目的是（C ）。 A.方便用户 B.提高内存利用率 C.方便用户和提高内存利用率 D.增加内存实际容量 2、在（ A）中，不可能产生系统抖动的现象。 A.固定分区管理 B.请求页式管理 C.段式管理 D.机器中不存在病毒时 3、当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（B ）。 A.源程序 B.目标程序 C.可执行程序 D.非执行程序 4、可由CPU调用执行的程序所对应的地址空间为（D ）。 A.符号名空间 B.虚拟地址空间 C.相对地址空间 D.物理地址空间 5、存储分配解决多道作业[1C]划分问题。为了实现静态和动态存储分配，需采用地址重定位，即把[2C]变成[3D]，静态重定位由[4D]实现，动态重定位由[5A]实现。 供选择的答案： [1]：A 地址空间 B 符号名空间 C 主存空间 D 虚存空间 [2]、[3]： A 页面地址 B 段地址 C 逻辑地址 D 物理地址 E 外存地址 F 设备地址 [4]、[5]： A 硬件地址变换机构 B 执行程序 C 汇编程序 D 连接装入程序 E 调试程序 F 编译程序 G 解释程序 6、分区管理要求对每一个作业都分配（A ）的内存单元。 A.地址连续 B.若干地址不连续 C.若干连续的帧 D.若干不连续的帧 7、（C ）存储管理支持多道程序设计，算法简单，但存储碎片多。 A.段式 B.页式 C.固定分区 D.段页式 8、处理器有32位地址，则它的虚拟地址空间为（ B）字节。 A.2GB B.4GB C.100KB D.640KB 9、虚拟存储技术是（ A）。 A.补充内存物理空间的技术 B.补充相对地址空间的技术 C.扩充外存空间的技术 D.扩充输入输出缓冲区的技术 10、虚拟内存的容量只受（ D）的限制。 A.物理内存的大小 B.磁盘空间的大小 C.数据存放的实际地址 D.计算机地址字长 11、虚拟存储技术与（A ）不能配合使用。 A.分区管理 B.动态分页管理 C.段式管理 D.段页式管理

程序存储器 指令寄存器 程序计数器(PC,IP) 地址寄存器的区别与联系

先明白定义再说区别和原理： 1、程序存储器(program storage) 在计算机的主存储器中专门用来存放程序、子程序的一个区域。 2、指令寄存器（IR ）：用来保存当前正在执行的一条指令。当执行一条指令时，先把它从内存取到数据寄存器（DR）中，然后再传送至IR。指令划分为操作码和地址码字段，由二进制数字组成。为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作。指令译码器就是做这项工作的。指令寄存器中操作码字段的输出就是指令译码器的输入。操作码一经译码后，即可向操作控制器发出具体操作的特定信号。 3、程序计数器（PC）：为了保证程序(在操作系统中理解为进程)能够连续地执行下去，CPU必须具有某些手段来确定下一条指令的地址。而程序计数器正是起到这种作用，所以通常又称为指令计数器。在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入PC，因此程序计数器

（PC）的内容即是从内存提取的第一条指令的地址。当执行指令时，CPU将自动修改PC的内容，即每执行一条指令PC增加一个量，这个量等于指令所含的字节数，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单的对PC加1。 当程序转移时，转移指令执行的最终结果就是要改变PC的值，此PC值就是转去的地址，以此实现转移。有些机器中也称PC为指令指针IP（Instruction Pointer） 4、地址寄存器：用来保存当前CPU所访问的内存单元的地址。由于在内存和CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止。 当CPU和内存进行信息交换，即CPU向内存存/ 取数据时，或者CPU从内存中读出指令时，都要使用地址寄存器和数据缓冲寄存器。同样，如果我们把外围设备的设备地址作为像内存的地址单元那样来看待，那么，当CPU和外围设备交换信息时，我们同样使用地址寄存器和数据缓冲寄存器。

存储器和IO扩展实验,计算机组成原理

科技学院 课程设计实验报告 ( 2014--2015年度第一学期) 名称：计算机组成原理综合实验题目：存储器和I/O扩展实验 院系：信息工程系 班级： 学号： 学生姓名： 指导教师：李梅王晓霞 设计周数：一周 成绩： 日期：2015 年1 月

一、目的与要求 1. 内存储器部件实验 （1）熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处；学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。 （2）理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案； （3）了解静态存储器系统使用的各种控制信号之间正常的时序关系； （4）了解如何通过读、写存储器的指令实现对58C65 ROM芯片的读、写操作； （5）加深理解存储器部件在计算机整机系统中的作用。 2. I/O口扩展实验 学习串行口的正确设置和使用。 二、实验正文 1．主存储器实验内容 1．1实验的教学计算机的存储器部件设计（说明只读存储器的容量、随机读写器的容量，各选用了什么型号及规格的芯片、以及地址空间的分布） 在教学计算机存储器部件设计中，出于简化和容易实现的目的，选用静态存储器芯片实现内存储器的存储体，包括唯读存储区（ROM，存放监控程序等） 和随读写存储区（RAM）两部分，ROM存储区选用4片长度8位、容量8KB 的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片 实现，每2个8位的芯片合成一组用于组成16位长度的内存字，6个芯片被分 成3组，其地址空间分配关系是：0-1777h用于第一组ROM，固化监控程序， 2000-2777h用于RAM，保存用户程序和用户数据，其高端的一些单元作为监 控程序的数据区，第二组ROM的地址范围可以由用户选择，主要用于完成扩 展内存容量（存储器的字、位扩展）的教学实验。 1．2扩展8K字的存储空间，需要多少片58C65芯片，58C65芯片进行读写时的特殊要求 要扩展8K字的存储空间，需要使用2片（每一片有8KB容量，即芯片内由8192个单元、每个单元由8个二进制位组成）存储器芯片实现。对 58C65 ROM芯片执行读操作时，需要保证正确的片选信号（/CE）为低点平， 使能控制信号（/OE）为低电平，读写命令信号（/WE）为高电平，读58C65 ROM 芯片的读出时间与读RAM芯片的读出时间相同，无特殊要求；对58C65 ROM 芯片执行写操作时，需要保证正确的片选信号（/CE）为低电平，使能控制信 号（/OE）为高电平，读写命令信号（/WE）为低电平，写58C65 ROM芯片的 维持时间要比写RAM芯片的操作时间长得多。为了防止对58C65 ROM芯片执 行误写操作，可通过把芯片的使能控制引脚（/OE）接地来保证，或者确保读 写命令信号（/WE）恒为高电平。 1．3在实验中思考为何能用E命令直接写58C65芯片的存储单元，而A命令则有时不正确；

第3章存储器作业(答案)

第3章存储器作业 一、用全译码法设计一个12KB的主存储器系统。其低8KB为EPROM芯片，选用2片4K×8的2732A 芯片。高4KB为SRAM芯片，选用2片2K×8位的6116芯片。主存储器系统的地址范围为0000H~2FFFH。①给出4个芯片各自的地址范围；②画出CPU与存储芯片的连接图。 主存储器系统低8KB用2片4K×8的2732A芯片 第1片地址范围为：0000H~0FFFH（4KB)。第2片地址范围为：1000H~1FFFH（4KB)。 主存储器系统高4KB用2片2K×8位的6116芯片。 第1片地址范围为：2000H~27FFH（2KB)。第2片地址范围为：2800H~2FFFH（2KB)。二、设在直接映像的Cache中，主存地址的区号5位，块号3位，CPU访存过程中，依次访问主存单元 高8位地址为：00010110，00011010，00010110，00011010，00010000，00000011，00010000，00010010。 要求写出每次访问后Cache中的内容。

三、某计算机中，已知配有一个地址空间为0000H~3FFFH的ROM区域采用16K×8的EPROM。再 用一种SRAM芯片(8K×8)形成32K×16的RAM区域，起始地址为8000H。假设RAM芯片有 片选CS和WE信号控制，CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/W(读/写)等，要求： (1)画出地址译码方案； (2)将ROM与RAM同CPU连接。 解：ROM区地址范围0000—3FFFH 片内地址需要14根地址线. A0~A13 构成ROM需要的EPROM= （16K/16K ）×（16/8）=1（组字扩展）×2（片字扩展） 构成RAM需要的SRAM=(32K/8K) ×(16/16)=5(组字扩展) ×1(片位扩展) 片内地址需要A0~A12 13根地址线 将CPU的A0~A12并接到每个芯片的片内地址A0~A12，用CPU的高3位地址A13~A15进行地址译码作为每个存储芯片的片选，由于A13是ROM的地址重复参加译码产生Y0，Y1两个译码输出，故用一与门，这样无论A13=0还是A13=1，都会选中同一片ROM。整个地址分配如下：

存储管理习题和答案作业

第5章 一．选择题（40题） 1.主存用来存放__D_。 A.程序 B.数据 C.微程序 D.程序和数据 2.下列存储器中，速度最慢的是_C__。 A.半导体存储器 B.光盘存储器 C.磁带存储器 D.硬盘存储器 3.某一SRAM芯片，容量为16KB×1位，则其地址线有__A__。 A.14根 B.16K根 C.16根 D.32根 4.下列部件中，存取速度最慢的是_B__。 A.光盘存储器 B.CPU存储器 C.软盘存储器 D.硬盘存储器 5.在主存和CPU之间增加Cache的目的是_C__。 A.扩大主存的容量 B.增加CPU中通用寄存器的数量 C.解决CPU和主存之间的速度匹配 D.代替CPU中的寄存器工作 6.计算机的存储器采用分级存储体系的目的是__D_。 A.便于读／写数据 B.减小机箱的体积 C.便于系统升级 D.解决存储容量、价格与存取速度间的矛盾 7.某SRAM芯片，其容量为1KB×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为__A__。 A.23 B.25 C.50 D.20 8.在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一块的位置上，则这种方法称为__A__。 A.全相联映射 B.直接映射 C.组相联映射 D.混合映射 9.处理机有32位地址，则它的虚拟地址空间为_B__字节。 A.2GB B.4GB C.100KB D.640KB 10.虚拟内存的容量只受__D_的限制。 A.物理内存的大小 B.磁盘空间的大小 C.数据存放的实际地址 D.计算机地址字长

11.以下_B__不是段式存储管理系统的优点。 A.方便编程 B.方便内存管理 C.方便程序共享 D.方便对程序保护 12.在可变分区分配方案中，最佳适应法是将空闲块按_C__次序排序。 A.地址递增 B.地址递减 C.大小递增 D.大小递减 13.在分区存储管理方式中，如果在按地址生序排列的未分配分区表中顺序登记了下列未分配分区：1-起始地址17KB，分区长度为9KB；2-起始地址54KB，分区长度为13KB；现有一个分区被释放，其起始地址为39KB，分区长度为 15KB，则系统要_C__。 A.合并第一个未分配分区 B.合并第一个及第二个未分配分区 C. 合并第二个未分配分区 D.不合并任何分区 14.某系统采用基址、限长寄存器的方法来保护进程的存储信息，判断是否越界的公式为__A__。 A.0﹤﹦被访问的逻辑地址﹤限长寄存器的内容 B. 0﹤﹦被访问的逻辑地址﹤﹦限长寄存器的内容 C. 0﹤﹦被访问的物理地址﹤限长寄存器的内容 D. 0﹤﹦被访问的物理地址﹤﹦限长寄存器的内容 15.在段式存储管理系统中，若程序的逻辑地址用24位表示，其中8位表示段号，则每个段的最大长度是_B__。 A.2 8 B.216 C.2 24 D.232 16.把程序地址空间中的逻辑地址转换为内存的物理地址称_B__。 A.加载 B.重定位 C.物理化 D.链接 17.在可变分区系统中，当一个进程撤销后，系统回收其占用的内存空间，回收后造成空闲分区的个数减1的情况是__D_。 A.回收区与空闲区无邻接 B.回收区与上面的空闲区邻接 C.回收区与下面的空闲区邻接 D.回收区与上下两个空闲区邻接 18.动态重定位技术依赖于__D_。 A.装入程序 B.地址变换机制 C.目标程序 D.重定位寄存器 19. 有利于动态链接的内存管理方法是_B__。 A.可变分区管理 B.段式管理 C. 固定分区管理 D.页式管理

第4章-存储器管理练习答案

第4章-存储器管理练习答案

第四章存储器管理 一、单项选择题 1、存储管理的目的是（C ）。 A.方便用户 B.提高内存利用率 C.方便用户和提高内存利用率 D.增加内存实际容量 2、在（ A）中，不可能产生系统抖动的现象。 A.固定分区管理 B.请求页式管理 C.段式管理 D.机器中不存在病毒时 3、当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（B ）。 A.源程序 B.目标程序 C.可执行程序 D.非执行程序 4、可由CPU调用执行的程序所对应的地址空间为（D ）。 A.符号名空间 B.虚拟地址空间 C.相对地址空间 D.物理地址空间 5、存储分配解决多道作业[1C]划分问题。为了实现静态和动态存储分配，需采用地址重定位，即把[2C]变成[3D]，静态重定位由[4D]实现，动态重定位由[5A]实现。 供选择的答案：

[1]：A 地址空间 B 符号名空间 C 主存空间 D 虚存空间 [2]、[3]： A 页面地址 B 段地址 C 逻辑地址 D 物理地址 E 外存地址 F 设备地址 [4]、[5]： A 硬件地址变换机构 B 执行程序 C 汇编程序 D 连接装入程序 E 调试程序 F 编译程序 G 解释程序 6、分区管理要求对每一个作业都分配（A ）的内存单元。 A.地址连续 B.若干地址不连续 C.若干连续的帧 D.若干不连续的帧 7、（C ）存储管理支持多道程序设计，算法简单，但存储碎片多。 A.段式 B.页式 C.固定分区 D.段页式 8、处理器有32位地址，则它的虚拟地址空间为（ B）字节。 A.2GB B.4GB C.100KB D.640KB 9、虚拟存储技术是（ A）。 A.补充内存物理空间的技术 B.补充相对地址空间的技术

微机原理实验---存储器的扩展实验

深圳大学实验报告 课程名称：_____________ 微机计算机设计__________________ 实验项目名称：静态存储器扩展实验______________ 学院：_________________ 信息工程学院____________________ 专业：_________________ 电子信息工程____________________ 指导教师：____________________________________________ 报告人：________ 学号：2009100000班级：＜1＞班 实验时间：_______ 2011.05. 05 实验报告提交时间：2011. 05. 31 教务处制 一、实验目的 1. 了解存储器扩展的方法和存储器的读/ 写。 2. 掌握CPU寸16位存储器的访问方法。 二、实验要求

编写实验程序，将OOOOH H OOOFH共16个数写入SRAM的从0000H起始的一段空间中，然后通过系统命令查看该存储空间，检测写入数据是否正确。 三、实验设备 PC 机一台，TD-PITE 实验装置或TD-PITC 实验装置一套。 四、实验原理 1、存储器是用来存储信息的部件，是计算机的重要组成部分，静态RAM是由MOS 管组成的触发器电路，每个触发器可以存放1 位信息。只要不掉电，所储存的信息就不会丢失。此，静态RAM工作稳定，不要外加刷新电路，使用方便。 2、本实验使用两片的62256芯片，共64K字节。本系统采用准32位CPU具有16 位外部数据总线，即D0 D1、…、D15,地址总线为BHE^(#表示该信号低电平有效)、BLE#、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BH四和BLE#选通。存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BH即和BLE #同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要两个时钟周期，第一个时钟周期BH即有效，访问奇字节；第二个时钟周期BLE#有效，访问偶字节。处理器访问字节只需要一个时钟周期，视其存放单元为奇或偶，而BH四或BLE#有效，从而选通奇体或偶体。 五、实验过程 1、按图接线好电路。 2. 编写实验程序，经编译、链接无误后装入系统。 实验部分代码如下： STACK SEGMENT STACK DW 32 DUP(?) STACK ENDS CODE SEGMENT START PROC FAR ASSUME CS:CODE MOV AX, 8OOOH ; MOV DS, AX AAO: MOV SI, OOOOH ; MOV CX, OO1OH MOV AX, OOOOH AA1: MOV [SI], AX

存储器知识点小结

CPU工作的实质即为不断从存中取指令并执行指令的过程。 一、8086CPU构成 CPU的工作：取指令和执行指令 1．C PU部两大功能部件：总线接口部件BIU和执行部件EU（2部件并行工作提高了CPU的工作效率） 重点：理解2个独立功能部件的分工和协同配合关系。 理解BIU地址加法器的作用，理解指令队列的作用。 2．掌握CPU部寄存器的作用 包括：通用寄存器AX，BX，CX，DX，BP，SP，SI，DI 段寄存器CS，DS，SS，ES 指令指针寄存器IP 标志寄存器FLAG 二、存储器的基础知识 1．物理地址 8086的存储器是以字节(即每个单元存放8位二进制数）为单位组织的。8086CPU具有20条地址总线，所以可访问的存储器地址空间容量为220即１Ｍ字节（表示为1MB）。每个单元对应一个唯一的20位地址，对于1MB存储器，其地址围用16进制表示为00000H～0FFFFFH，如图1所示。

地址低端 地址高端 图1 1MB存储器地址表示 物理地址：存储器的每个单元都有一个唯一的20位地址，将其称为物理地址。 2．字节地址与字地址 存储器两个连续的字节，定义为一个字，一个字中的每个字节，都有一个字节地址，每个字的低字节（低8位）存放在低地址中，高字节（高8位）存放在高地址中。字的地址指低字节的地址。各位的编号方法是最低位为位0，一个字节中，最高位编号为位7；一个字中最高位的编号为位15。 字数据在存储器中存放的格式如图2所示。 地址低端 地址高端 图2 字数据在存储器中的存放

3．单元地址与容 内容 单元地址 图3 如图3，地址是00100H的字节单元的容为27H，表示为（00100H）= 27H。 图3中字数据3427H存放在地址是00100H和00101H的两个字节单元中，其中低字节27H在低地址的字节单元00100H中，高字节34H在高地址的字节单元00101H中，字数据3427H的地址是低地址00100H。地址是00100H的字单元的容为3427H，表示为（00100H）= 3427H 可见一个地址既可作字节单元的地址，又可作字单元的地址，视使用情况而定。 总结： 字节单元：（00100H）=27H 字单元：（00100H）=3427H 设寄存器DS=0000H， 用MOV指令访问字节单元：MOV AL，[0100H] 用MOV指令访问字单元：MOV AX，[0100H] 三、存储器的分段 1．为什么要分段

存储器管理练习及参考答案

存储器管理练习及参考答案 一、单项选择题： 1、存储管理的目的是（ C ）。 A.方便用户 B.提高主存空间的利用率 C.方便用户和提高主存空间的利用率 D.增加主存实际容量 2、（ A ）存储管理不适合多道程序设计。 A.单一连续分区 B.固定分区存储管理 C.可变分区存储管理 D.页式存储管理 3、静态重定位是在作业的（B ）进行的，动态重定位是在作业的（ D ）进行的。 A.编译过程中 B.装入过程中 C.修改过程中 D.执行过程中 4、提高主存利用率主要是通过（ A ）实现的。 A.内存分配 B.内存保护 C.地址映射 D.内存扩充 5、多道程序环境中，使每道程序能在不受干扰的环境下运行，主要是通过（C ）功能实现的。 A.内存分配 B.地址映射 C.内存保护 D.内存扩充 6、最佳适应分配算法的空闲区是（B ）。 A.按大小递减顺序排序 B.按大小递增顺序排序 C.按地址由小到大排列 D.按地址由大到小排列 7、地址重定位的对象是（B ）。 A.源程序 B.目标程序 C.编译程序 D.汇编程序 8、采用可变分区存储管理方式管理主存时，使用移动技术可以（B ）。 A.加快作业执行速度 B.集中分散的空闲区 C.扩大主存容量 D.加快地址转换 9、如下存储管理方式中，（A ）一般采用静态重定位方式进行逻辑地址到物理地址的转换。 A.固定分区存储管理方式 B.段式存储管理方式 C.可变分区存储管理方式 D.页式存储管理方式 10、很好地解决了内存零头问题的存储管理方法是（ A ）。 A.页式存储管理 B.段式存储管理 C.多重分区管理 D.可变式分区管理 11、设基址寄存器的内容为1000，在采用动态重定位的系统中，当执行指令“Load A,2000”时，操作数的实际地址是（ C ）。 A.1000 B.2000 C.3000 D.4000 12、对主存的研究可归纳为：主存的分配与回收、地址重定位、存储空间的共享与保护、（ B ）。 A.地址映射 B.虚拟存储 C.分区管理 D.物理存储器的扩充 13、地址转换或叫重定位的工作是将（ C ） A.绝对地址转换为逻辑地址 B.逻辑地址转换为浮动地址 C.逻辑地址转换为绝对地址 D.绝对地址转换为浮动地址 14、段式存储管理中，用于记录作业每个分段在主存中的起始地址和长度的是（B ）。 A. 基址寄存器和限长寄存器 B.段表 C. 界限寄存器 D.上、下限寄存器

静态存储器扩展实验报告

静态存储器扩展实验报告

深圳大学实验报告 实验报告提交时间：2014/5/26 教务部制

一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读 / 写 2. 掌握 CPU 对 16 位存储器的访问方法。 二．实验设备 PC 机一台， TD-PITE 实验装置或 TD-PITC 实验 装置 一套，示波器一台。 触发器电路，每个触发器可以存放 1 位信息 只要不掉电， 所储存的信息就不会丢失。 因此， 静态 RAM 工作稳定，不要外加刷新电路，使用 方便 但一般 SRAM 的 每一个触发器是由 6 个晶体管 组成， SRAM 芯片的集成度不会太高， 目前较常用的有 6116 （2K ×8 位）， 图 4.1 62256 引脚图 6264（8K ×8 位）和 62256（32K ×8 位）。本实 验平台上选 用的是 62256，两片组成 32K ×16 位的形式， 共 64K 字节。 62256 的外部引脚图如图 4.1 所示。 三．实验原理 存储器是用来存储信息的 部件，是计算机的重要组成部 分，静态 RAM 是由 MOS 管组成的 A14 A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1 28 2 27 3 26 4 2 5 5 24 6 23 78 62256 2221 9 20 10 19 11 18 12 17 13 16 14 15 VCC WE A13 A8 A9 A11 OE A10 CS D7 D6 D5 D4 D3

DATA D15:D0

CS# WR# DATA D15:D8 D7:D0 DATA D15:D8 D7:D0 写规则字（左）和非规则字（右）简图4.2 单时序图

ch4作业答案

第4章作业 一、选择题 1．cache存储器的内容应与主存储器的相应单元的内容（A） A．保持一致B．可以不一致 C．无关 2．cache存储器的速度应比从主存储器取数据速度（A） A．快B．稍快 C．相等D．慢 3．虚拟存储器的逻辑地址位数比物理地址(A) A．多B．相等 C．少 4．EPROM是指(D) A.读写存储器 B.只读存储器 C.可编程的只读存储器 D.可擦除可编程的只读存储器5．存储器是计算机系统的记忆设备，主要用于(D)。 A.存放程序 B.存放软件 C.存放微程序 D.存放程序和数据 6.在主存和CPU之间增加cache存储器的目的是（C）。 A.增加内存容量 B.提高内存可靠性 C.解决CPU和主存之间的速度匹配 D.增加内存容量，同时加快存取速度7．外存储器与内存储器相比，外存储器（B）。 A.速度快，容量大，成本高 B.速度慢，容量大，成本低 C.速度快，容量小，成本高 D.速度慢，容量大，成本高 8．动态RAM的基本存储器件是（A）。 A.电容 B.触发器 C.字节 D.扇区 9．使用Cache的主要依据是（B）。 A.Cache容量大 B.存储器访问的局部性 C.内存容量不足 D.Cache速度慢

10．对于磁盘存储器来说，如下说法错误的是：（D） A．存储的数据分布在盘片的同心圆上，这些同心圆被称为磁道； B．从磁盘的圆心到磁盘的边缘，磁道上数据的密度逐渐降低； C．对于同一个磁盘，每个磁道上可存储的数据量是相同的； D．磁盘上的任何信息对用户来说都是可以访问的。 11．半导体静态存储器SRAM的存储原理是（A）。 A．依靠双稳态电路B．依靠定时刷新 C．依靠读后再生D．信息不再变化 12．某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为（D）。 A．8，512 B．512，8 C．18，8 D．19，8 13．主存与辅存的区别不包括(A)。 A.是否按字节或字编址 B.能否长期保存信息 C.能否运行程序 D.能否由CPU直接访问 14．某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（C）。A．1MB B．512KB C．256K D．256KB 15．Cache是（C）。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度 D.辅助存储器的一部分 16．某存储器芯片的存储容量为8K×8位，则它的地址线和数据线引脚相加的和为（C） A.12 B.13 C.21 D.22 17．存储周期是指（C）。 A．存储器的读出时间B．存储器的写入时间 C．存储器进行连续读和写操作所允许的最短时间间隔 D．存储器进行连续写操作所允许的最短时间间隔