当前位置：文档库 › 游戏机EDA课程设计报告

游戏机EDA课程设计报告

燕山大学

课程设计说明书题目：游戏机

学院（系）：

年级专业：

学号：

学生姓名：

指导教师：

教师职称：

燕山大学课程设计（论文）任务书

院（系）：电气工程学院基层教学单位：电子实验中心

说明：此表一式四份，学生、指导教师、基层教学单位、系部各一份。

2012年12月20 日

第1章摘要 (4)

第2章引言 (4)

第3章设计说明 (5)

3.1 设计思路、模块介绍 (5)

3.2 真值表 (5)

第4章基本原理图及波形仿真图 (6)

4.1 原理图 (6)

4.2 波形仿真图 (9)

第5章管脚锁定及硬件连接 (11)

心得体会 (12)

参考文献 (13)

第1章摘要

EDA技术,就是指以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑

描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关的开发软件,自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。

利用EDA技术进行电子系统的设计，具有以下几个特点：①用软件的方式设计硬件；

②用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的；③设计过程中可用有关软件进行各种仿真；④系统可现场编程在线升级；⑤整个系统可集成在一个芯片上,体积小、功耗低、可靠性高。因此,EDA技术是现代电子设计的发展趋势。

第2章引言

数字电路主要是基于两个信号(我们可以简单的说是有电压和无电压),用数字信号完成对数字量进行算术运算和逻辑运算的电路我们称之为数字电路,它具有逻辑运算和逻辑处理等功能,数字电路可分为组合逻辑电路和时序逻辑电路。

设计过程采用科学系统的设计方法,先认真阅读任务书,明确任务要求,确定主要元件,然后进行功能描述,列出真值表,再确定总体设计思路,划分各部分功能模块,然后进行具体设计,决定各个功能模块中的内部电路,按功能要求对个功能模块进行连接,然后通过MAX+plusⅡ对数字电路实现同步模拟分析,得到波形仿真图验证功能,如果所得波形与真值表一致,证明电路能实现要求的功能，基本上符合实验要求，最后进行管脚锁定和硬件连接，上箱测试并调试。

第3章设计说明

3.1 设计思路，模块介绍

该设计的技术参数为：

（1）三个数码管循环显示0-9

（2）按下按钮，数码管按照不同的速率显示，松开按钮，显示停止，当三个数相同时表示游戏获胜

（3）用指示灯和蜂鸣器表示输赢情况：指示灯亮表明获胜，三个数不同时蜂鸣器蜂鸣3秒钟

（4）复位按钮使显示回到初始状态

因此，根据技术参数，将整个系统分为四个模块：分频部分、计数部分、比较部分、显示部分。

分频部分由一个74161计数器构成，利用74161的分频功能，将输入频率分为该频率的1/2、1/4、1/8，把这三个不同频率的脉冲分别作为三个计数器的脉冲信号。

计数部分分别由一个74160计数器构成，输出端经由静态数码管译码输出三个十进制数。由于分频部分给出三个不同的频率信号，所以三个数码管循环速率不一致。当一次计数结束，应用74160计数器的清零端实现清零功能。

比较部分由三输入与非门、反逻辑三输入与非门和双输入或门各4个和一个四输入与非门组成的门电路构成。对输出的3个4位二进制数进行比较，如果数码管循环停止时三个数字相同，则输出高电平；若不同，则输出低电平。

显示部分由LED灯和蜂鸣器构成。如果游戏获胜，比较部分输出高电平驱动LED灯亮。如果游戏失败，比较部分输出低电平，通过反相器输出高电平驱动蜂鸣器蜂鸣三秒。

3.2 真值表

（1）四位二进制同步计数器74161真值表

（2）十进制同步计数器74160真值表

第4章基本原理图及波形仿真图4.1原理图

（1）分频部分原理图

（2）计数部分原理图

（3）比较部分原理图

（4）显示部分原理图

（5）游戏机原理图

（1）分频部分波形仿真图

（2）计数部分波形仿真图

（3）比较部分波形仿真图

（4）显示部分波形仿真图

（5）游戏机波形仿真图

第5章管脚锁定及硬件连接

输入管脚锁定：

clk1----PIN189 1Hz----PIN192

kaishi----PIN39 fuwei----PIN40

输出管脚锁定：

1D0----PIN127 1D1----PIN128 1D2----PIN131 1D3----PIN132 1D4----PIN133 1D5----PIN134 1D6----PIN135 1D7----PIN136 2D0----PIN139 2D1----PIN140 2D2----PIN141 2D3----PIN142 led----PIN12 fmq----PIN38

IODS1---- PIN94 IODS2---- PIN95 IODS3---- PIN96

硬件连接：

PIN192与频率21连接

PIN189与频率7连接

心得体会

我是怀着很忐忑的心理开始这次EDA课程设计的，虽然我的数字电子技术学的并不是很好，理论基础很差，但是当真正接触到EDA技术之后，我发现它变得没那么神秘了，反而变得很有趣。EDA课程设计可以说是对知识的一种梳理，把数电教材和EDA指导书中的知识联系起来，形成一个知识系统。这次EDA课程设计直接帮助我提高了对数字电子技术这门课的理解，通过它我可以更深入的探究某个元器件的工作原理和作用，尝试不同器件组合后可以实现的功能。

我这次的EDA课题是《游戏机》刚拿到这个课题时觉得真是眼前一抹黑，但仔细研究之后，我发现这和老师上课时给我们讲过的老虎机的原理是一样的。因此，最初我理所当然的的选择了74161计数器、74160计数器和7485比较器，但是在随后的设计中，我一直没有实现用7485构成比较部分的功能，最后只能退而求其次，用门电路设计了比较部分。EDA课程设计真的是讲究慢工出细活，从元器件的选择到每一个模块的组合调试都是绝对是急不来的，这很锻炼我们的毅力，我想这也是搞研究的人必备的素质吧。

我们平时学习，大部分时间都是用在理论上的，这导致我们的动手能力和实践能力不是太强，这次课程设计给了我们一个把理论与实践结合的机会，让我们用一种立体的思维去学习数字电子技术。同时，这也将为我们以后学习其他的专业知识提供有力的帮助。

在这次EDA课程设计进行波形模拟时，我发现我的波形与设计不符，经过老师的热心指导和指正，我找出并改正了其中的错误。真的非常感谢两位实验老师对我们的指导和督促，让我们这次EDA课程设计能够及时、有效地进行。我十分珍惜这次的EDA课程设计，我感觉收获良多。

参考文献

1 《数字电子技术基础》常丹华主编，电子工业出版社，2011年

2 《EDA课程设计B指导书》周莲莲郑兆兆陈白，2012年

燕山大学课程设计评审意见表

eda课程设计报告多功能数字钟设计大学论文

湖北大学物电学院EDA课程设计报告（论文）题目：多功能数字钟设计专业班级: 14微电子科学与工程姓名：黄山时间：2016年12月20日指导教师：万美琳卢仕完成日期：2015年12月20日

多功能数字钟设计任务书 1．设计目的与要求了解多功能数字钟的工作原理，加深利用EDA技术实现数字系统的理解 2．设计内容 1，能正常走时，时分秒各占2个数码管，时分秒之间用小时个位和分钟个位所在数码管的小数点隔开； 2，能用按键调时调分； 3，能整点报时，到达整点时，蜂鸣器响一秒； 4，拓展功能：秒表，闹钟，闹钟可调 3．编写设计报告写出设计的全过程，附上有关资料和图纸，有心得体会。 4．答辩在规定时间内，完成叙述并回答问题。

目录（四号仿宋_GB2312加粗居中）（空一行） 1 引言 (1) 2 总体设计方案 (1) 2.1 设计思路 (1) 2.2总体设计框图 (2) 3设计原理分析 (3) 3.1分频器 (4) 3.2计时器和时间调节 (4) 3.3秒表模块 (5) 3.4状态机模块 (6) 3.5数码管显示模块 (7) 3.6顶层模块 (8) 3.7管脚绑定和顶层原理图 (9) 4 总结与体会 (11)

多功能电子表摘要:本EDA课程主要利用QuartusII软件Verilog语言的基本运用设计一个多功能数字钟，进行试验设计和软件仿真调试，分别实现时分秒计时，闹钟闹铃，时分手动较时，时分秒清零，时间保持和整点报时等多种基本功能关键词:Verilog语言，多功能数字钟，数码管显示； 1 引言 QuartusII是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL 以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程，解决了传统硬件电路连线麻烦，出错率高且不易修改，很难控制成本的缺点。利用软件电路设计连线方便，修改容易；电路结构清楚，功能一目了然 2 总体设计方案 2.1 设计思路根据系统设计的要求，系统设计采用自顶层向下的设计方法，由时钟分频部分，计时部分，按键调时部分，数码管显示部分，蜂鸣器四部分组成。这些模块在顶层原理图中相互连接作用 3 设计原理分析 3.1 分频器分频模块：将20Mhz晶振分频为1hz，100hz,1000hz分别用于计数模块，秒表模块，状态机模块 module oclk(CLK,oclk,rst,clk_10,clk_100); input CLK,rst; output oclk,clk_10,clk_100;

EDA课程设计报告资料

课程设计设计题目：学生姓名：学号：专业班级：指导教师： 2015年月日

设计题目成绩课程设计主要内容指导教师评语签名：20 年月日

设计题目：测量放大器电路原理图和PCB板设计一、实验目的 1.了解学习Protel 99SE的目的与意义； 2.掌握Protel 99SE绘制电路原理图方法与技巧； 3.掌握PCB设计方法与技巧。二、实验要求 1.利用Protel 99SE绘制一张电路图; 2.对绘制好的电路图进行ERC检查; 3.生成网络表; 4.生成元件列表; 5.利用Protel 99SE完成对应的双面印刷电路板设计。三、功率放大器设计实验原理图如下图所示：图1

四、protel制图 4.1设计电路原理图 1.电路原理图电路原理图的设计是整个电路设计的基础，因此电路原理图要设计好，以免影响后面的设计工作。电路原理图的设计一般有如下步骤： (1)设置原理图设计环境； (2)放置元件； (3)原理图布线； (4)编辑和调整； (5)检查原理图； (6)生成网络表。 2.设计印刷电路板印刷电路板设计是从电路原理图变成一个具体产品的必经之路,因此,印刷电路板设计是电路设计中最重要、最关键的一步。通常，印刷电路板设计的具体步骤如下： (1)规划电路板； (2)设置参数； (3)装入网络表； (4)元器件布局； (5)自动布线； (6)手工调整。 4.2 绘制测量放大器电路原理图原理图设计最基本的要求是正确性，其次是布局合理，最后是在正确性和布局合理的前提下力求美观。根据以上所述的电路原理图设计步骤，两级放大器电路原理图设计过程如下： 1.启动原理图设计服务器进入Protel 99 SE，创建一个数据库，执行菜单File/New命令，从框中选择原理图服务器（Schematic Document）图标，双击该图标，建立原理图设计文档。双击文档图标，进入原理图设计服务器界面。如图2

EDA课程设计报告

湖北职业技术学院《EDA技术》课程设计报告题目动态输出4位十进制频率计的设计所在学院电子信息工程学院专业班级电信08304 学生姓名马强学号08024839 指导教师王芳完成日期2010年11月18 日

目录一、概述 (3) 二、设计正文 (4) （一）设计目的 (4) （二）设计实现 (4) 1、端口说明 (4) 2、Cnt10模块说明 (5) 3、Tctl模块说明 (6) 4、锁存器reg16模块说明 (8) 5、Scan_led模块说明 (9) 6、顶层文件仿真 (10) 7、硬件下载 (11) 三、总结 (13) 四、感言 (14) 五、参考文献 (15)

概述此次设计的主要目的是学习掌握频率计的设计方法；掌握动态扫描输出电路的实现方法；学习较复杂的数字系统设计方法。通过单位时间（1秒）内频率的计数来实现频率计的设计。此设计主要用四位十进制计数器，所以频率计数范围为100～9999Hz。然后锁存防止闪烁显示，最后由译码扫描显示电路输出到数码管进行显示输出。并且下载后会有一秒钟的延时后才会显示输出所计频率输出。设计下载后能够进行仿真频率的计数和静态显示，但是分频的设计程序有所缺陷导致长时间显示后会有1Hz的抖动。通过这次的设计能够更清楚的理解VHDL程序的描述语言，进行简单程序的编写和仿真。

动态输出4位十进制频率计的设计一、目的 1.学习掌握频率计的设计方法。 2.掌握动态扫描输出电路的实现方法。 3.学习较复杂的数字系统设计方法二、设计实现 4位十进制频率计外部接口如图1所示，顶层文件如图2所示，包含4中模块；Tctl、reg16、scan_led和4个cnt10。（1）端口说明 F1Hz：给Tctl模块提供1Hz的频率输入。 Fin：被测频率输入。 scan_led：给scan_led模块提供扫描输入频率输入。 bt[1..0]：片选信号输出。 sg[6..0]:译码信号输出。 cout：进位输出。

EDA课程设计报告8线-3线优先编码器

Xxxxx学院《EDA技术》课程报告设计题目：8线-3线优先编码器班级：应用电子1101班姓名：学号：指导老师：日期：

目录一、8-3优先编码器设计原理分析 (3) 二、8-3优先编码器模块的源程序 (3) 三、8-3优先编码器仿真结果 (4) 四、设计总结和心得体会 (5) 五、参考资料 (5)

一、8-3优先编码器设计原理分析 8-3优先编码器输入信号为din0，d in1，din2，din3，din4，din5，din6和din7，输出信号为out2、out1、out0。输入信号中din7的优先级别最低，依次类推，din0的优先级别最高。也就是说若din0输入为1（即为高电平）则无论后续的输入信号怎么样，对应的这种状态一样，如若din0输入为0（即为低电平）则看优先级仅次于din0的din1状态决定，依次类推。因为din0到din7共8中状态，可以用3位二进制编码来表示。8-3优先编码器真值表如下表所示。表1 8-3优先编码器真值表二、8-3优先编码器模块的源程序 8-3优先编码器由VHDL程序来实现，VHDL语言描述如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY coder IS PORT ( din : IN STD_LOGIC_VECTOR(0 TO 7);output : OUT STD_LOGIC_VECTOR(0 TO 2);EANABLE: in std_logic ); END coder; ARCHITECTURE behav OF coder IS SIGNAL SINT : STD_LOGIC_VECTOR(4 DOWNTO 0); BEGIN PROCESS (din) BEGIN IF (EANABLE='0') THEN IF (din(0)='1') THEN output <= "000" ; ELSIF (din(1)='1') THEN output <= "100" ;

EDA课程设计实验报告

课程设计报告课程名称数字系统与逻辑设计课题名称16*16点阵显示专业通信工程班级1181 学号 2 姓名肖浪

指导教师乔汇东吴德建 2013年7月2日湖南工程学院课程设计任务书课程名称数字系统与逻辑设计课题16*16点阵显示专业班级通信工程1181 学生姓名肖浪学号 2 指导老师乔汇东吴德建

任务书下达日期2013 年6月23日任务完成日期2013 年7月2日《数字系统与逻辑设计》课程设计任务书一、设计目的全面熟悉、掌握VHDL语言基本知识，掌握利用VHDL语言对常用的的组合逻辑电路和时序逻辑电路编程，把编程和实际结合起来，熟悉编制和调试程序的技巧，掌握分析结果的若干有效方法，进一步提高上机动手能力，培养使用设计综合电路的能力，养成提供文档资料的习惯和规范编程的思想。二、设计要求 1、设计正确，方案合理。 2、程序精炼，结构清晰。 3、设计报告5000字以上，含程序设计说明，用户使用说明，源程序清单及程序框图。 4、上机演示。 5、有详细的文档。文档中包括设计思路、设计仿真程序、仿真结果及相应的分析与结论。三、进度安排第十八周星期一：课题讲解，查阅资料星期二：总体设计，详细设计星期三：编程，上机调试、修改程序星期四：上机调试、完善程序星期五：答辩星期六-星期天：撰写课程设计报告附：

课程设计报告装订顺序：封面、任务书、目录、正文、评分、附件（A4大小的图纸及程序清单）。正文的格式:一级标题用3号黑体,二级标题用四号宋体加粗,正文用小四号宋体;行距为22。正文的内容:一、课题的主要功能；二、课题的功能模块的划分（要求画出模块图）；三、主要功能的实现；四、系统调试与仿真；五、总结与体会；六、附件（所有程序的原代码，要求对程序写出必要的注释）；七、评分表。

EDA课程设计报告-北京科技大学分析

EDA课程设计报告题目彩灯循环闪烁电路的仿真学院自动化专业班级自姓名学号成绩 2014年12月

1、设计目的 (3) 2、设计原理 (3) (3) 3、单元电路的设计与仿真 (3) 3.1时钟脉冲产生电路 (3) 3.2计数器电路的设计与仿真 (5) 3.3译码和显示电路的设计 (6) 4、总体电路仿真 (7) 5、总结与收获 (9)

1、设计目的 1）彩灯能够自动循环闪烁 2）彩灯循环显示且频率快慢可调。 3）该控制电路具有8路输出。 2、设计原理彩灯循环闪烁电路的工作原理采用555定时器连接成多谐振荡器产生频率产生连续可调的时钟脉冲信号，然后将时钟信号输出通过计数器接受。然后，经过八进制加法计数器的计数实现循环功能。最后，通过译码器译码实现循环灯亮。该电路主要分为三个模块，多谢振荡器模块、八进制加法计数器电路模块、译码器与彩灯电路模块。其结构框图如图1所示。图1 彩灯循环闪烁电路的设计框图 3、单元电路的设计与仿真 3.1时钟脉冲产生电路时钟脉冲产生电路由555定时器和外接元件R1、R2、R3、C1和C2构成多谐振荡器。管脚THR与管脚TRI直接相连。图2为，产生电路模块。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号。利用电源通过R1、R2向C1充电，以及C1通过R2、R3向放电端DIS放电，使电路产生震荡。输出矩形波，为计数器提供脉冲源。其管脚2的电容充放电波形（黄色线条）和管脚3时钟脉冲输出波形（红色线条）如图3所示。

图2 时钟脉冲产生电路的仿真图图3 管脚2、3的输出波形

3.2计数器电路的设计与仿真本文的彩灯电路选用74LS160N-集成10进制同步加法计数器。74LS160N具有异步清零和同步置数的功能。为了实现8盏灯循环闪烁，电路采用异步反馈清零法获得8进制计数器。如图4所示，当Q D Q C Q B Q A输出1000时，U4A输出一个低电平到CLR，将计数器清零，回到0000状态。图4 8进制计数器仿真图确认电路连接无误后，单击RUN，开始仿真。结果如图4，通过7段数码管看到有0-7共8个有效状态。图5即计数过程。

广东工业大学eda课程设计报告

课程设计报告课程名称 EDA课程设计学院信息工程学院年级班别学号学生姓名指导老师罗思杰 2017年12月09日

目录一、设计目的和要求： (3) 二、EDA设计： (3) 三、硬件测试： (15) 四、设计和调试过程中遇到的问题及解决方法.. 15 五、完成课程设计后的收获或体会： (15) 六、设计参考文献： (15)

一、设计目的和要求： 1、设计目的：通过对FPGA（现场可编程门阵列）芯片的设计实践，使学生掌握一般的PLD （可编程逻辑器件）的设计过程、设计要求、设计内容、设计方法，能根据要求及工艺需要进行电子芯片设计并制定有关技术文件。培养学生综合运用已学知识解决实际工程技术问题的能力、查阅图书资料和各种工具书的能力、撰写技术报告和编制技术资料的能力，接受一次电子设计自动化方面的基本训练。培养学生利用EDA技术知识，解决电子设计自动化中常见实际问题的能力，使学生积累实际EDA编程经验。通过本课程设计的学习，学生将复习所学的专业知识，使课堂学习的理论知识应用于实践，通过本课程设计的实践使学生具有一定的实践操作能力。 2、设计要求：（1）以EDA技术的基本理论为指导，将设计实验分为基本功能电路和较复杂的电子系统两个层次，要求利用数字电路或者EDA方法去设计并完成特定功能的电子电路的仿真、软硬件调试；（2）熟悉掌握常用仿真开发软件，比如： Quartus II或Xilinx ISE的使用方法。（3）能熟练运用上述开发软件设计并仿真电路并下载到FPGA中进行调试；（4）学会用EDA技术实现数字电子器件组成复杂系统的方法；学习电子系统电路的安装调试技术。二、EDA设计：（1）方案比较： 1、数字电子钟设计设计一个时钟电路，包括时钟、分钟、秒钟的显示。要求可对时钟、分钟进行预置和修改操作；可设置3组闹铃时间，时间到时给出10秒的报警声或音乐并给出灯光提示。具体输入/输出要求如下： ① 4位LED数码显示器，分别显示“小时：分钟”或“分钟：秒”时钟；根据需要选择几个LED发光二极管。 ②3个按键，具体功能描述如下：

EDA技术课程设计报告

贵州大学 EDA技术课程设计报告题目：BCD码加法器院系计算机科学与技术学院专业计科121 学号1208060061、1208060058、1208060065 学生姓名张飞宇、王红强、匡金军指导教师夏玉勤

设计BCD码加法器一、设计任务及要求（1）课程设计意义：对BCD码加法有了进一步了解；学习了quartus II设计软件，初步了解了FPGA；（2）设计要求：利用Verilog HDL语言，编写一个4位BCD码加法器程序，输入用八个开关分别表示两个BCD码，输出结果用数码管显示。主要芯片：2个全加器（4008BD）、开关、数码管（2个），其他元件、门电路任选（3）主要功能：输入两个4位BCD码，相加结果显示在数码管上。我组在要求的功能上添加了一些代码，使输入结果也能在数码管上显示。（4）设计思路：图1 简易结构图如图1所示：A，B分别是2个输入数字，S0-S1为输出，经过BCD 加法器的运算，能实现BCD码加法功能。（1）T=A+B，若T>10，则Z赋值为10，同时进位（2）C=1，和值低位（3）S0=T-Z，和值高位（4）S1=C。二、基于Verilog语言的电路设计、仿真、综合硬件及软件电路设计及描述

图2 顶层模块图图3 RTL （1）数据的产生与输入通过J1~J8八个单刀双掷开关在+5V和GND之间的切换来产生两个4位8421BCD码作为输入的数据，当开关打到+5V时输入数据1，打到GND时输入数据0。其中J1~J4分别为数据A3~A0,J5~J8分别为数据B3~B0,且A3~A0、B3~B0 的位权依次降低（8421）。（2）加法电路把上面得到的两个四位8421BCD码分别输入4008BD全加器的输入端A3~A0、B3~B0，同时CIN输入端接低电平。则S3~S0输出计算结果，COUT为

eda拔河游戏机课程设计报告

报告书写要求 1、报告的撰写要求条理清晰、语言准确、表述简明。报告中段首空两个字符，中文字体为宋体五号，数字、字符、字母为Times New Roman五号，且单倍行距。 2、报告中插图应与文字紧密配合，文图相符，技术内容正确。每个图都应配有图题（由图号和图名组成）。图题（宋体小五号）置于图下居中，其中图号按顺序编排，图名在图号之后空一格排写。图中若有分图时，分图号用(a)、(b)等置于分图之下。注：框图、流程图（矢量图）用专业画图软件。 3、报告中插表应与文字紧密配合，文表相符，技术内容正确。表格不加左、右边线，上、下线需加粗（1.5磅），每个表应配有表题（由表号和表名组成）。表题（宋体小五号）置于表上居中，其中表号按顺序编排，表名在表号之后空一格排写。 4、报告中公式原则上居中书写。注：公式编辑器编写。 5、设计报告应按如下内容和顺序A4纸打印、左侧装订成册。

一、设计目的 1．掌握数字系统的设计方法； 2．掌握硬件描述语言——Verilog HDL； 3．掌握模块化设计方法； 4．掌握开发软件的使用方法。二、设计要求（1）设计拔河游戏电路，用按键与LED表示输入与输出。（2）初始时，16个LED中间的两个点亮，然后游戏双方不停按动按键，点亮的两个LED 向按动按键慢的一方移动；（3）每按动一下按键，LED向对方移动一格；（4）只要LED移动到头，游戏结束；（5）由裁判下达比赛开始命令后，甲乙双方才能输入信号，否则，输入信号无效。用数码管显示获胜者的盘数，每次比赛结束自动给获胜方加分。（6）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。（7）三、设计环境计算机、QuatusII开发软件四、设计内容（设计原理和方案、程序设计、仿真分析和适配） 4.1设计原理和方案电子拔河游戏机是一种能容纳甲乙双方参赛或甲乙双方加裁判的三人游戏电路。由一排16个LED发光二极管表示拔河的“电子绳”。由甲乙双方通过按钮开关使发光的LED管向自己一方的终点延伸，当延伸到某方的最后一LED管时，则该方失败，对方获胜，并对获胜次数进行计数，连续比赛多局以定胜负。比赛开始，由裁判下达比赛命令后，甲乙双方才能输入信号，否则，输入信号无效。裁判信号由键盘空格键来控制。“电子绳”由16个LED管构成，裁判下达“开始比赛”的命令后，摁一下空格键，位于“电子绳”中点的LED发亮。甲乙双方通过按键输入信号，使发亮的LED管向自己一方移动，并阻止其向对方延伸，谁摁得快就向这一方移动。当从中点至自己一方的最后一个LED管发亮时，表示比赛结束，这时，电路自锁，保持当前状态不变，除非由裁判使电路复位，并对获胜的一方计数器自动加一。记分电路用两位七段数码管分别对双方得分进行累计，在每次比赛结束时电路自动加分。当比赛结束时，计分器清零，为下一次比赛做好准备。

EDA课程设计报告

EDA课程设计报告学校：大学课程题目：密码锁的设计学院：信息科学技术学院专业及班级：通信工程（3）班：江虹学号：20101613310068 其他组员：羊精月、林芳梅指导老师：文进

目录一、设计思路…………………………………………………………………… 2 二、硬件电路的实现 (2) （一）、独立键盘输入电路 (2) （二）、控制输入电路 (5) （三）、移位电路 (6) （四）、比较电路 (8) （五）、存储器模块 (12) （六）、译码模块 (14) （七）、密码锁的总体电路 (16) 三、密码锁的功能及分析 (17) 四、方案的优点及不足 (20) 五、心得体会 (21)

六、总结 (21) 七、参考文献 (22) 一、设计思路 1、设计一个电子密码锁，在锁开的状态下输入密码，密码共4位 2、设计一个初始密码 3、用数据开关K1 K10分别代表数字1、2、…、9、0 4、输入的密码用数码管显示，最后输入的密码显示在最右边的数码管上，即每输入一位数，密码在数码管上的显示右移一位。可删除输入的数字，删除的是最后输入的数字，每删除一位，密码在数码管的显示左移一位，并在右边空出的位上补充 “0”。 5、密码锁的控制功能有清零、修改、锁定、解锁，删除，确认。 6、因为密码一般不想被人看到，所以在显示时在按键按下灯亮时显示正确字符，在按键按下灯灭时显示特殊字符，由于数码管

显示译码时没有“*”，所以特殊字符选择“E”。 7、用一位输出电平的状态代表锁的开闭状态。 8、为保证密码锁主人能打开密码锁，设置一个万能密码，在主人忘记密码时使用。二、硬件电路的实现（一）、独立键盘输入电路由于EDA实验箱有独立式键盘输入和矩阵式键盘输入电路，本实验就选择独立式键盘输入，本实验的密码是4位，实现在按键按下去灯亮时有一位数据输入，在按键按下去灯灭时没有有数据输入。 1、实现键盘输入的VHDL设计 USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY JPSR IS PORT ( KEY_IN1:IN STD_LOGIC_VECTOR(9 DOWNTO 0); DATA_N: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END JPSR; ARCHITECTURE behav OF JPSR IS BEGIN P_REG: PROCESS(KEY_IN1) BEGIN CASE KEY_IN1 IS WHEN "0000000001"=>DATA_N<="0000"; WHEN "0000000010"=>DATA_N<="0001"; WHEN "0000000100"=>DATA_N<="0010"; WHEN "0000001000"=>DATA_N<="0011"; WHEN "0000010000"=>DATA_N<="0100"; WHEN "0000100000"=>DATA_N<="0101"; WHEN "0001000000"=>DATA_N<="0110"; WHEN "0010000000"=>DATA_N<="0111"; WHEN "010*******"=>DATA_N<="1000"; WHEN "1000000000"=>DATA_N<="1001"; WHEN OTHERS=>DATA_N<="1010"; END CASE; END PROCESS P_REG ; END behav; 2、异或电路的VHDL设计

EDA课程设计报告

北华航天工业学院《EDA技术综合设计》课程设计报告报告题目：16X16点阵显示综合实验作者所在系部：电子工程系作者所在专业：自动化专业作者所在班级：作者姓名：指导教师：完成时间：2012年12月26日

容摘要在本次课设中，设计一个共阴16X16点阵控制接口，要求：在时钟信号的控制下，使点阵动态点亮。显示花样共有三种：①6*16点阵的16列同时从上往下依次点亮，全亮后16列又同时从下往上依次熄灭；②显示单字“飞”；③依次循环显示“航”，“天”，“学”，“院”四个字。为使点阵显示器能够动态显示，列选信号为16-4编码器编码输出。控制器各引脚功能为：DIN[3..0]为显示花样模式选择，高电平有效；CLK 为时钟输入端；DOTOUT[15..0]为行驱动信号输出；SELOUT[3..0]为列选信号输出，为16-4编码信号。列选信号采用与7段数码管的位选信号一样的处理方法，即列扫描信号频率大于24HZ。关键词: VHDL，16*16点阵，QuartusII，时序仿真图。

目录一、实验目的 (1) 二、硬件要求 (1) 三、方案论证 (1) 四、模块说明 (1) 1.整体程序 (1) 2.花样一（动画） (6) 3.花样二（“飞”字） (6) 4.花样三（四字循环显示） (7) 五、整体连接图 (7) 六、实验步骤 (7) 七、实验结果 (7) 八、实验总结 (7) 九、参考文献 (8)

课程设计任务书

一、实验目的（1）了解16*16LED的工作原理。（2）了解点阵字符的产生和显示原理。二、硬件要求（1）主芯片EPF10K10LC84-4。（2）16*16点阵。（3）可变时钟源。（4）四个拨码开关（显示花样的选择）。三、方案论证引脚整体可分为四个部分：clk(时钟信号)、din[3…0]（花样选择控制）、dotout[15…0]（行驱动信号输出）、selout[3…0]（列选信号输出）。其中有一个分频器的设计，可用一个16位的计数器实现：信号q从00000到11111循环变换，将q的低四位赋给列选信号selout,当q=11111时又可驱动另一计数器工作，实现分频。第一个花样的设计：用q驱动一个5位计数器zhen从00000到11111循环变换，当Zhen=”00000”时，dotout=”00000” Zhen=”00001”时，dotout=”00001” …… …… Zhen=”10000”时，dotout=”1” …… …… Zhen=”11110”时，dotout=”00011” Zhen=”11111”时，dotout=”00001”。第二个花样的设计：可参考第三个花样的设计。第三个花样的设计：当zhen1(功能同zhen)=”00”时，显示第一个字“航”，当selout=”0000”时，dotout为“航”字的最后一列代码；当selout=”0001”时，dotout为“航”字的倒数第二列代码，依次类推。其他三个字的设计同“航”字。四、模块说明 16*16点阵综合显示实验是用一个整体的程序编写的，所以不可分成模块，但可以分成三个部分：16*16点阵的16列同时从上往下依次点亮，全亮后16列又同时从下往上依次熄灭；显示“飞”字；依次循环显示“航”、“天”、“学”、“院”。下面的程序分析中将讨论三个部分的设计。 1.整体程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity dots_test is port(clk:in std_logic; - -硬件接口

EDA课程设计报告DOC

天津工业大学毕业实践实习报告N沟道MOS管工艺模拟与器件模拟班级：电科1103 学号：1110940316 姓名：汪兆明成绩：

2015年4月1日一、实践目的熟练氧化、离子注入与扩散工艺，使用Silvaco软件进行模拟，掌握CMOS 工艺流程。学会用Silvaco软件提取MOS晶体管的各种参数，掌握用SILVACO 工具对MOS晶体管进行器件模拟二、实践要求 1、用Anthena构建一个NMOS管，要求沟道长度不小于0.8微米，阈值电压在 -0.5v 至 1V之间。 2、工艺模拟过程要求提取S/D结结深、阈值电压、沟道表面掺杂浓度、S/D 区薄层电阻等参数。 3、进行器件模拟，要求得到NMOS输出特性曲线族以及特定漏极电压下的转移特性曲线，并从中提取MOS管的阈值电压和β值。 4、分析各关键工艺步骤对器件性能的影响。三、操作步骤 1、启动silvaco软件。 2、创建一个网格并定义衬底的参数。 3、由于本实验运用了cmos工艺，所以先在衬底上做一个p阱，严格定义p阱的浓度，注入能量，以及阱区的推进。 4、生长栅氧化层，严格控制各参数。 diffus time=10 temp=950 dryo2 press=1.00 hcl.pc=3 5、淀积多晶硅，其厚度为0.2um。 6、刻蚀掉x=0.35左面的多晶硅，然后低剂量注入磷离子，形成轻掺杂层，剂量为3e13，能量为20kev。 7、淀积氧化层，然后再进行刻蚀，以进行下一步的源漏区注入。 8、进行源漏砷离子的注入，剂量为4e15，能量为40kev。 9、淀积铝，形成S/D金属接触。 10、进行向右镜像操作，形成完整的nmos结构并定义电极。 11、抽取源漏结深，阈值电压，n+区薄层电阻，沟道表面掺杂浓度，轻掺杂源漏区的薄层电阻等参数。 12、描述输出特性曲线并绘出。 13、描述转移特性曲线并绘出，同时从中提取MOS管的阈值电压和β值。四．测试结果 4.1 测试结果分析 4.1.1.工艺图

EDA课程设计实验报告

《EDA课程设计》报告学号：姓名：班级： ` 指导教师： 2013年6 月24日- 2013年7 月5日、

目录 1.引言 (1) 。 2.原理图的设计 (1) 文件的新建 (1) 原理图文件XX .Sch的建立 (2) 元件库的导入 (2) 原理图中各元件的布局和连线 (3) 3.原理图新元件的设计 (4) 元件库XX .Lib文件的建立 (4) 原理图元件的画法 (4) ! 注意事项 (4) 4. PCB的设计 (5) 文件XX .PCB的建立 (5) PCB元件库的导入......................................................................... (5) 的生成及布局 (6) 各PCB元件之间的连线及注意事项 (8) 5. PCB新元件的设计............................................. . (10) 元件库XX .LIB文件的建立 (10) ; PCB元件的画法 (10) 注意事项 (11) 自动布局、布线 (12) 7.结束语 (13) 8.附录 (14)

1.引言《EDA课程设计》是一门综合性和实用性都很强的实践性课程，通过本次课程设计学会EDA软件的使用及设计应用，掌握原理图和印制板图设计的初步技能。本次课程设计的任务是实现MCU开发板的设计，要求设计基于单片机的应用开发板电路及元件选型，并且要设计出此电路的PCB元件及PCB。主要要求有：（1）单片机选择STC12C5A60S2 （2）具有人机交互功能，即要有输入单元（键盘）和输出单元（数码管、LCD显示，二者选一或二者都选）（3）有系统单元（4）有I2C总线接口设计（5）有SPI总线接口设计（6）有串行接口设计 2.原理图的设计原理图设计是完成PCB的关键。文件的新建打开protel软件，打开左上角菜单栏中的file,然后点击new，出现一个对话框，点击右下角的Browse出现一个save as 的对话框，如下图2.1.1所示。在保存在的地方选择保存目录，在文件名处输入文件名，然后点击保存，然后点击OK就完成了。

EDA课设报告

沈阳理工大学EDA技术课程设计报告尾灯控制器 1 设计目的（1）学会在QuartusⅡ环境中运用VHDL语言设计方法来构建具有一定逻辑功能的模块，并能运用原理图设计方法完成顶层设计。掌握所学的课程知识和基本单元电路的综合设计应用。（2）通过对实用汽车尾灯控制器的设计，巩固和综合运用所学知识，提高设计能力,并掌握汽车尾灯控制在FPGA中实现的方法。 1.调试底层模块,并时序仿真。 2.设计顶层模块,并时序仿真。 3.撰写课程设计报告。 2 设计要求和任务假设汽车尾部左右侧各有3盏指示灯，其控制功能应包括：（1）汽车正常行驶时指示灯都不亮（2）汽车右转弯时，右侧的一盏指示灯亮（3）汽车左转弯时，左侧的一盏指示灯亮（4）汽车刹车时，左右侧的指示灯同时亮（5）汽车在夜间行驶时，左右侧的指示灯同时一直亮，供照明使用顶层设计采用原理图设计方案，它由时钟分频模块，汽车尾灯主控模块，左边灯控制模块和右边灯控制模块四部分组成。 3 总体设计思路及原理描述汽车尾灯控制器就是一个状态机的实例。当汽车正常行驶时所有指示灯都不亮；当汽车向右转弯时，汽车右侧的指示灯ldright亮；当汽车向左侧转弯时，汽车左侧的指示灯ldleft亮；当汽车刹车时，汽车右侧的指示灯ldbrake1和汽车左侧的指示灯ldbrake2同时亮；当汽车在夜间行驶时，汽车右侧的指示灯ldnight1和汽车左侧的指示灯ldnight2同时一直亮。通过设置系统的输入信号：系统时钟信号clk，汽车左转弯控制信号left，汽车右转弯控制信号right，刹车信号brake，夜间行驶信号night和系统的输出信号：汽车左侧3盏指示灯ldleft，dbrake1，dnight1和汽车右侧3盏指示灯ldright，ldbrake2，ldnight2实现以上功能。系统的整体组装设计原理如图所示：

EDA课程设计报告

学号 EDA课程设计课程名称 EDA技术题目名称简易逻辑分析仪学生学院信息工程学院 _ 专业班级学号学生姓名 2012年 1 月 1 日

简易逻辑分析仪的设计 1. 设计的任务与要求设计并制作一个8 路数字信号发生器与简易逻辑分析仪，其结构框图如图1 所示：图12.1. 简易逻辑分析仪系统结构框图 1.1设计基本要求基本要求：（1）制作数字信号发生器能产生8路可预置的循环移位逻辑信号序列，输出信号为TTL 电平，序列时钟频率为100Hz，并能够重复输出。逻辑信号序列示例如图2所示。（2）制作简易逻辑分析仪 a．具有采集8路逻辑信号的功能，并可设置单级触发字。信号采集的触发条件为各路被测信号电平与触发字所设定的逻辑状态相同。在满足触发条件时，能对被测信号进行一次采集、存储。 b ．能利用模拟示波器清晰稳定地显示所采集到的8路信号波形，并显示触发点位置。 c．8位输入电路的输入阻抗大于50k Ω，其逻辑信号门限电压可在0.25~4V范围内按16级变化，以适应各种输入信号的逻辑电平。 d．每通道的存储深度为20bit。

图12.2 重复输出循环移位逻辑序列00000101 1.2 设计发挥部分（1）能在示波器上显示可移动的时间标志线，并采用LED或其它方式显示时间标志线所对应时刻的8路输入信号逻辑状态。（2）简易逻辑分析仪应具备3级逻辑状态分析触发功能，即当连续依次捕捉到设定的3 个触发字时，开始对被测信号进行一次采集、存储与显示，并显示触发点位置。3级触发字可任意设定（例如：在8路信号中指定连续依次捕捉到两路信号11、01、00作为三级触发状态字）。（3）触发位置可调（即可选择显示触发前、后所保存的逻辑状态字数）。（4）其它（如增加存储深度后分页显示等）。 2. 方案论证与选择 2.1 数字信号发生器方案 ?利用单片机内的定时器，产生计数溢出中断，从而实现信号频率要达到100Hz的要求。 ?当改变拨段开关的预设值后，按下数字开关，单片机会重新读入8位数据，并对改变后的数据进行读取和输出。 ?在中断程序中对信号实现循环右移和输出，每次中断到来的时候，单片机便对输出端口输送一组信号。

EDA乐曲播放电路课程设计报告

目录一.课程设计概述 (1) 1.设计的题目 (2) 2.设计要求 (2) 3.设计构思 (2) 二.总体框图 (4) 三.具体各功能模块（模块图像，程序，波形图像，波形分析） (2) 1.计数器模块 (2) 2.选择器模块 (4) 3.数据翻译模块 (6) 4.数控分频模块 (7) 5.乐曲ROM的三个模块 (10) 6.顶层文件的设计 (12) 四.总体电路图（RLT电路图） (14) 五.课程设计总结 (15)

一.课程设计概述 1.设计的题目乐曲播放电路 2.设计要求：学习利用数控分频器设计硬件乐曲演奏电路，在实验四的基础上，改建电路的设计，增加功能自动选择曲目，可选的歌曲不少于3首。 3.设计构思（1）音乐硬件演奏电路基本原理硬件电路的发声原理，声音的频谱范围约在几十到几千赫兹，若能利用程序来控制FPGA芯片某个引脚输出一定频率的矩形波，接上扬声器就能发出相应频率的声音。乐曲中的每一音符对应着一个确定的频率，要想FPGA发出不同音符的音调，实际上只要控制它输出相应音符的频率即可。乐曲都是由一连串的音符组成，因此按照乐曲的乐谱依次输出这些音符所对应的频，就可以在扬声器上连续地发出各个音符的音调。而要准确地演奏出一首乐曲，仅仅让扬声器能够发生是不够的，还必须准确地控制乐曲的节奏，即乐曲中每个音符的发生频率及其持续时间是乐曲能够连续演奏的两个关键因素。（2）音符频率的获得多个不同频率的信号可通过对某个基准频率进行分频器获得。由于各个音符的频率多为非整数，而分频系数又不能为小数，故必须将计算机得到的分频系数四舍五入取整。若基准频率过低，则分频系数过小，四舍五入取整后的误差较大。若基准频率过高，虽然可以减少频率的相对误差，但分频结构将变大。

EDA课程设计报告书

第一部分：EDA 阶段（题目：显示英文字母）设计报告一、题目分析与总体设计思路用数码管自动一次显示出字母L、P、H、F、E、D、C、B、A、A、B、C、D、E、F、H、P、L；然后再从头循环，电路上电从L开始显示按字母显示顺序共有0-18个状态，用组合逻辑电路设计，需要五个输入端A、B、C、D、E，，利用显示字母数码管a ,b,c,d,e,f,g对应的真值表，写出逻辑表达式，对表达式进行化简，画出电路图，利用74160设计十八进制计数器，用74161设计1/4096分频器，设计各模块电路，进行编译，最后连接总电路，编译，试验箱下载。二、各单元（模块）电路设计与仿真（1）模块一：十八进制计数器计数器从0-17共十八计数，五个输出Y a、Yb、Yc、Yd、Y e，从高

位到底位。CLK输入脉冲信号仿真波形（2）模块二：连接数码管电路 A、B、C、D、E五个输入端连接计数器五个输出端， Y a、Yb、Yc、Yd、Y e、Yf、Yg七个输出端连接数码管，每次显示一个英文字母

仿真波形（3）模块三：分频器电路图仿真波形

三、系统总电路设计结果及仿真分析仿真波形电路图

四、试验箱调试现象描述接好电路，接通电源，数码管自动一次显示出字母L、P、H、F、E、D、C、B、A、A、B、C、D、E、F、H、P、L；然后再从头循环，电路上电从L开始显示,可以手动对电路进行复位，从L重新开始显示。

五、设计、仿真、调试过程中出现的问题及解决办法设计过程中由于对所用软件不是太熟悉，所以开始进行的比较慢，连接电路过程中经常出现连接错线的问题，由于对各器件摆放不是很完美，优势看上去显得很乱，需要讲过多次摆放才能放的比较好。编译过程中有时候忘记设置为顶层文件，导致编译无法通过，有时候引文电路中有多余的线，编译也无法通过。仿真过程中由于保存的仿真向量文件的名称与工程名不同时仿真无法通过，对出现的问题与同组同雪不断商量，解决不了便向老师请教，最终解决为止。六、改进方案与同组同学进行交流，对所设计的电路进行分析，改进不好的地方，并与做同一个设计题目的同学所做的结果进行比较，查找自己设计电路的不足，学习其他同学的长处，将自己的设计不断完善。

EDA课程设计报告书

《电子设计自动化EDA》课程设计报告书学号： 08057102 班级：自动化081 姓名：陈婷指导教师：刘伟

目录一、设计思想 ..................................................... 错误!未定义书签。二、设计步骤 (3) 三、调试过程 (8) 四、结果分析 (10) 五、心得体会 (11) 六、参考文献 (11)

一、设计思想（一）、设计要求 1、具有以24小时制时、分、秒记时、显示功能。 2、具有整点报时功能，整点报时的同时LED花样显示。 3、具有消零，调节小时，分钟功能。 4、设计精度要求为1s。 (二)、系统功能描述 1.、系统输入：调时、调分，清零信号，分别用按键开关SETHOUR、SETMIN、RESET控制；计数时钟信号CLK采用2HZ时钟源，扫描时钟信号CLKDSP采用32HZ时钟源或更高； 2、系统输出： 8位八段共阴极数码管显示输出；LED花样显示输出； 3、系统功能详细描述：计时：正常工作状态下，每日按24小时计时制，蜂鸣器无声，逢整点报时。显示：要求采用扫描显示方式驱动8位8段数码管显示。整点报时：蜂鸣器在“51”、“53”、“55”、“57”、“59”秒发音，结束时为整点；

校时：在计时状态下，按下按键SETMIN设定分钟，按下按键SETHOUR设定小时。（三）设计思路 1、分别写出六进制、十进制、二十四进制、清零、设置时分、LED译码部分，在主体部分用元件例化语句计时，清零设置时分、LED译码，再加上扫描模块 2、将六进制、十进制、二十四进制、清零、设置时分、LED译码、扫描模块分模块写在一个主中（四）系统电路结构框图

EDA课程设计报告(DOC)

EDA课程设计报告 —VGA显示器彩色信号发生器电路班级：11电子班姓名：学号： 1115102015 指导老师：凌朝东

摘要：VGA(Video Graphic Array)接口是与显示器进行通信的唯一接口。通过FPGA器件控制RGB信号、行同步信号、场同步信号等信号，并参照有关标准，最后可以实现对VGA显示器的控制。本设计与传统的图像显示方法不同，为节省储存空间在设计中采用R、G、B三种基色利用FPGA芯片和EDA设计方法，可以显示8种颜色，设计出针对性强的VGA显示控制器，而且不需要依靠计算机，既能够大大降低成本，又可以满足生产实践中不断变化的需要，同时产品的升级换代也方便迅速。本设计采用Altera公司的EDA软件0uartus II，并以Cylone 系列FPGA器件为硬件平台进行系统设计。

目录 1、系统设计 (4) 2、单元电路设计 (6) 3、软件设计 (8) 4、系统测试 (12) 5、结论 (14) 6、参考文献 (14) 7、附录 (15) 8、设计说明书 (16)

一、系统设计 1、设计要求：VGA显示器彩色信号发生器电路，能在VGA显示器上显示8种颜色的图形（条型、方块型）。 2、系统设计方案：方案一：采用传统的图像显示方法，将图像数据传回电脑在传输过程中通过CPU对图像数据信号进行控制，通过显示器显示出来。方案二：采用FPGA和EDA的设计方法，通过FPGA器件控制RGB信号、行同步信号、场同步信号等信号，并参照有关标准，最终可以实现对VGA 的控制。方案一为传统的图像显示方法，在传输过程中需要CPU不断对图像数据信号进行控制，这样就造成了CPU的浪费，同时系统还需要依赖电脑，降低了系统的灵活性。方案二是利用可编程器件FPGA和EDA的设计方法，可以根据设计的需要设计出针对性比较强的VGA显示器，而且不需要依靠计算机，大大降低了成本提高了系统的灵活性。综合上诉分析本设计中采用方案二。 3、系统的工作原理：计算机显示器的显示有许多接口标准，常见的有VGA、SVGA等。VGA接口，也叫D-Sub接口，是15针的梯形插头，分成3排，每排5个，传输模拟信号。VGA接口采用非对称分布的 15针连接方式，其工作原理是：将显存内以数字格式存储的图像(帧)信号在RAMDAC里经过模拟调制成模拟高