数字电子技术模拟试题16

泰山学院物理与电子工程学院 《数字电子技术》试卷16

题号 一

二

三

四

五

总分

统分人

复核人

得分

一、选择题（每小题 2分，共 20分。请将答案填在下面的表格内）

1、引起组合电路中竞争与冒险的原因是（ ）。

A. 逻辑关系错

B. 电路延时

C. 干扰信号

D.电源不稳定 2、余3码01101001对应的8421BCD 码为（ ）。

A 、00110110

B 、00111001

C 、01100110

D 、10011100 3、组合逻辑电路通常由（ ）组合而成。

A. 门电路

B. 触发器

C. 计数器

D. 寄存器 4、时序逻辑电路中一定是含（ ）。

A. 触发器

B. 组合逻辑电路

C. 移位寄存器

D. 译码器 5、指出下列各式中哪个是四变量A 、B 、C 、D 的最小项（ ）。 A 、ABC ； B 、A ＋B ＋C ＋D ； C 、ABCD ； D 、A ＋B ＋D

6．能实现分时传送数据逻辑功能的是（ ）。

A 、TTL 与非门

B 、三态逻辑门

C 、集电极开路门

D 、CMOS 逻辑门 7．由555定时器构成的单稳态触发器，其输出脉冲宽度取决于（ ）。 A 、电源电压 B 、触发信号幅度 C 、触发信号宽度 D 、外接R 、C 的数值

得分 阅卷人 题号 1 2 3 4 5 6 7 8 9 10 答案

8．为了将正弦信号转换成与之频率相同的脉冲信号，可采用（）。

A、多谐振荡器；

B、施密特触发器；

C、移位寄存器；

D、单稳态触发器。

9、下列电路属于时序逻辑电路的有（）

A、全加器

B、译码器

C、计数器

D、比较器

10、多谐振荡器可产生（）。

A.正弦波

B.矩形脉冲

C.三角波

D.锯齿波

二、填空题（每空1分，共 20分）

1、二进制码11101101表示的十进制为，相应的8421BCD码为。

2、数制转换： (8F)

16 = (_______)

10

= (________________)

2

= (_______)

8

。

3、若各门电路的输入均为A和B，且A=0，B=1；则与门的输出为_________,或门的输出为__ _____,异或门的输出为___ __。

4、一个三态门如图2.4，

当E′=__________时,Y=)

('

AB。

图2.4

5、一个数字信号只有种取值，分别表示为和。

6、若C

B

A

F?

+'

=)

(，则它的对偶式_______ _______；反演式_______ _______。

7、用n位移位寄存器构成环形计数器，可得到最大计数长度是________。

8、构造一个模6计数器需要___________个状态，____________个触发器。

9、ROM的结构一般由_______________、______________和输出缓冲器组成。

10、D/A转换器位数越多，其分辨率越 _________ 。

得分阅卷人

三、化简题（每题 5分，共10分）

1、用代数法化简：B A C B AC F '+'+=

2、用卡诺图化简下列函数

Y （A 、B 、C 、D ）=∑m（0、13、14、15）+Σd（1、2、3、9、10、11）

四、分析题（第1、2、3题每题10分，第4题5分，共35分）

1、已知74HC138输出表达式如下，分析图4-1所示电路的逻辑功能。要求： （1）写出输出表达式；（2）列出真值表；（3）判断逻辑功能。

图4-1

得分 阅卷人

)(012

0''''='A A A Y )(0121'''='A A A Y )(0122'''='A A A Y )(012

3''='A A A Y )(0124'''='A A A Y )(0125'

'='A A A Y )(0126''='A A A Y )(0127'

='A A A Y

2、已知电路图如图4-2.1，时钟CP波形如图4-2.2所示,要求：各触发器的驱动方程和状态方程，并在图4-2.2中画出各触发器Q端的波形,设各输出端Q 的初始状态Q=0 。

图4-2.1

图4-2.2

3、分析电路4-3所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，判断电路能否自启动，并说明电路实现的功能。

图4-3

4、试判断图4.4中的555定时器构成何种应用

电路？若V

CC =12V, 求V

T+

、V

T-

及△V

T

的值。

图4.4

五、设计题（第1题8分，第2题7分，共15分）

1、设计用3个开关A、B、C控制一个电灯Y的逻辑电路,要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮。要求（1）列出真值表；（2）写出表达式；（3）用四选一数据选择器实现（在图5-1中直接画出）。

得分阅卷人

图5-1

2、用4位同步二进制计数器74LS161及适当的与非门，设计一个十二进制计数器，已知74LS160功能表如表5-2，要求用置数法实现（置入0000），(1)画出状态转换图；（2）在下图中画出电路图。

表

5-2

CLK D

R ' D L ' EP ET 逻辑功能 ↑ 1 0 × × 置数 × 0 × × × 清零 ↑ 1 1 1 1 计数 × 1 1 × 0

保持(co=0)

×

1

1

0 × 保持

《数字电路》期末模拟试题及答案

. 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1= 2Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 B 2 B V CC Y 1

数字电子技术模拟试题4

泰山学院课程考试专用 《数字电子技术》模拟试题 4 （试卷共8页，答题时间120分钟） 一、填空题（每空 1分，共 20 分。） 1、(33)10=( )16=( )2 2、若各门电路的输入均为A 和B ，且A=0，B=1；则与非门的输出为_________,或非门的输出为___ ___,同或门的输出为__ __。 3、一个数字信号只有 种取值，分别表示为 和 。 4、一个三态门如图1.4， 当E ′=__________时,Y=)('AB 。 5、某EPROM 有8位数据线、13位地址线，则其存储容量为 位。 6、若要构成七进制计数器，最少用 个触发器，它有 个无效状态。 7、多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 8、A/D 转换的一般步骤包括 、 、 和 。 9、欲将触发器置为“1”态，应使D R '= , D S '= 。 二、选择题（每题 2分，共 20 分。请将答案填在下面的表格内）1、在不影响逻辑功能的情况下,CMOS 与非门的多余输入端可_______。 A.接高电平 B.接低电平 C.悬空 D.通过大电阻接地 2、下图中,满足Q ＊ =1 的触发器是_____________。

3、由四个触发器构成十进制计数器,其无效状态有__________。 A.四个 B.五个 C.六个 D.十个 4、以下电路中,欲获得一个数字系统的时钟脉冲源,应采用____________。 A ．D 触发器 B.多谐振荡器 C.单稳态触发器 D.施密特触发器 5、逻辑代数中有3种基本运算： 、 和 。 A. 或非，与或，与或非 B. 与非，或非，与或非 C. 与非，或，与或 D. 与，或，非 6、用555定时器构成的施密特触发器的回差电压可表示为 。 A. cc V 3 1 https://www.wendangku.net/doc/8e14274011.html, V 3 2 C. V cc D. cc V 4 3 7、在下列门电路中，输出端不可以并联使用的是 。 A. 三态门 B.集电极开路门（OC 门） C.具有推挽输出结构的TTL 门电路 D.CMOS 传输门 8、某A/D 转换器有8路模拟信号输入，若8路正弦输入信号的频率分别为1KHz ,…,8KHz ，则该A/D 转换器的采样频率f s 的取值应为 。 A. f s ≤1KHz B. f s =8KHz C. f s ≥16KHz D. f s ≥2KHz 9、四位环形计数器的有效状态有 个。 A. 2 B. 4 C. 6 D. 8 10、下列电路中不属于时序逻辑电路的是 。 A.计数器 B. 全加器 C.寄存器 D.分频器 1、Y 1=A )('BC +AB C ' 2、Y 2（A ，B ，C ，D ）=∑m （1,3,5,7,8,9）+∑d(11,12,13,15)四、1、电路如图4.1(a)所示,各电路的CP 、A 、B 、C 波形如图（b ）所示。

数字电子技术模拟试题及答案

《数字电子技术》模拟试题 20分）一、填空题（每题2分，共 1511、十六进制数97 。，对应的十进制数为 0 时，输出为2”描述的是与运算的规则。、“至少有一个输入为 0 变量逻辑函数有16个最小项。、 4 3 运算。非和 4、基本逻辑运算有: 与、或 加器。半 5、两二进制数相加时，不考虑低位的进位信号是 电平。高 6、TTL器件输入脚悬空相当于输入 线、地址线和控制线。数据 7、RAM的三组信号线包括：位。最高8、 采用四位比较器对两个四位数比较时，先比较 15分）二、单项选择题（每个3分，共的国标逻辑符号中是异或门。B 1、图1 图1 C 。2、下列逻辑函数表达式中可能存在竞争冒险的是 B)(B?(A?C)F? B A )B?C)(?(A?BFF?(A?B)(B?C)F?(A?B)(B?C) D C 3、下面逻辑式中，不正确的是_ A___。 ABC?A?B?C B. A. A??ABA D. C. AA??B)A(BAAB?4、时序逻辑电路中必须 有___B___。 A. 输入逻辑变量 B. 时钟信号 C. 计数器 D. 编码器 5、有S1，S2两个状态，条件 B 可以确定S1和S2不等价。 A. 输出相同次态不同D. 次态相同C. 输出不同 B. 10分）三、简答题（共A??B左边＝（A?）（A?B）（?1A?A?B）?解：分） 1、（证明：

4B?BA?A?A12、某逻辑函数的真值表如表所示，画出卡诺图。（6分）某逻辑函数的真值表 1 表 F B A C 0 0 0 0 1 1 0 0 1 0 1 0 X 1 1 0 X 0 0 1 0 0 1 1 1 1 0 1 X 1 1 1 分）四、分析题（20 Z 图2 分析图2所示电路的逻辑功能。 1）列出其时钟方程：（2分） CP1＝CP↑；CP0＝CP↑。 2）列出其驱动方程：（4分） Q1；K0＝＝1 ；J0。Q0J1＝；K1＝1?Q?Q1或XX3）列出其输出方程：（1分）Z＝XQ1Q0 n?1n?1?QQ1Q0Q?Q1?Q0?XQ1或Q1?Q0?XQ1Q04）求次态方程：4（分）；10分）9）作状态表及状态图（5．

数字电子技术模拟试题及答案

数字电子技术模拟试题及 答案 Prepared on 24 November 2020

《数字电子技术》模拟试题 一、填空题（每题2分，共20分） 1、十六进制数97，对应的十进制数为 （1） 。 2、“至少有一个输入为0时，输出为 （2） ”描述的是与运算的规则。 3、 （3） 变量逻辑函数有16个最小项。 4、基本逻辑运算有: （4） 、 （5） 和 （6） 运算。 5、两二进制数相加时，不考虑低位的进位信号是 （7） 加器。 6、TTL 器件输入脚悬空相当于输入 （8） 电平。 7、RAM 的三组信号线包括： （9） 线、地址线和控制线。 8、采用四位比较器对两个四位数比较时，先比较 （10） 位。 二、单项选择题（每个3分，共15分） 1、图1的国标逻辑符号中 （11） 是异或门。 图1 2、下列逻辑函数表达式中可能存在竞争冒险的是 （12） 。 A ))((C B B A F ++= B ))((C B B A F ++= C ))((C B B A F ++= D ))((C B B A F ++= 3、下面逻辑式中，不正确的是_ （13）____。 A.C B A ABC ??= B. A AB A += C. ()A A B A += D. AB BA = 4、时序逻辑电路中必须有___（14）___。 A. 输入逻辑变量 B. 时钟信号 C. 计数器 D. 编码 器

5、有S1，S2两个状态，条件（15）可以确定S1和S2不等价。 A. 输出相同 B. 输出不同 C. 次态相同 D. 次态不同 三、简答题（共10分） 1、证明：B A+ = +（4分） A A B 2、某逻辑函数的真值表如表1所示，画出卡诺图。（6分） 表1 某逻辑函数的真值表 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 X 1 0 0 X 1 0 1 0 1 1 0 1 1 1 1 X 四、分析题（20分） Z 图2 分析图2所示电路的逻辑功能。 1）列出其时钟方程：（2分） CP1＝；CP0＝。 2）列出其驱动方程：（4分） J1＝；K1＝；J0＝；K0＝。 3）列出其输出方程：（1分） Z＝

数字电路模拟题

题型分布：填空题2*9=18、选择题3*4=12、逻辑函数化简6+7+7=20、画波形10、分析与设计15+25=40 一、填空题 1、与非门的逻辑功能为。 2、数字信号的特点是在上和上都是断续变化的，其高电平和低电平常用 和来表示。 3、三态门的“三态”指，和。 4、逻辑代数的三个重要规则是、、。 5、为了实现高的频率稳定度，常采用振荡器；单稳态触发器 受到外触发时进入态 6、计数器按增减趋势分有、和计数器。 7、一个触发器可以存放位二进制数。 8、优先编码器的编码输出为码，如编码输出A 2A 1 A =011，可知对输入的进 行编码。 9、逻辑函数的四种表示方法是、、、。 10、移位寄存器的移位方式有，和。 11、同步RS触发器中，R，S为电平有效，基本RS触发器中R，S为 电平有效。 12、常见的脉冲产生电路有 13、触发器有个稳态，存储8位二进制信息要个触发器。 14、常见的脉冲产生电路有，常见的脉冲整形电路 有、。 15、数字电路按照是否有记忆功能通常可分为两 类：、。 16、寄存器按照功能不同可分为两类：寄存器和寄 存器。 17、逻辑函数F== 18、触发器有两个互补的输出端Q、，定义触发器的1状态 为，0状态为，可见触发器的状态指的是端的状态。 19、一个触发器可以记忆位二进制代码，四个触发器可以记忆位二进 制代码。 20、主从JK触发器的特性方程。 21、时序逻辑电路按照其触发器是否有统一的时钟控制分为时 序电路和时序电路。 22、为了实现高的频率稳定度，常采用振荡器；单稳态触 发器受到外触发时进入态。 23、触发器有个稳态，存储8位二进制信息要个触发器。 24、逻辑函数的化简有，两种方法。 25、组合逻辑电路没有功能。 26、主从JK触发器的特性方程，D触发器的特性方

数字电子技术模拟试题4套

模拟试题一 一、选择填空(每空1分，共20分) 1．纯净的半导体叫（）。掺入3价杂质元素形成的半导体叫（），它主要靠导电（）。 A．空穴B．本征半导体C．P型半导体D．自由电子 2．PN结正偏时，多子的（）运动较强，PN结变薄，结电阻较（）。 A．扩散B．漂移C．小D．大 3．三极管有（）和（）两种载流子参与导电，故称作（）极型晶体管；而场效应管称作（）极型晶体管。 A．双极B．空穴C．单极D．自由电子 4．负反馈放大电路的含义是（）。 A．输出与输入之间有信号通路 B．电路中存在反向传输的信号通路 C．除放大电路之外还有信号通路 D．电路中存在使输入信号削弱的反向传输信号 5．一个放大电路的对数频率特性的水平部分为40dB，当信号频率恰好是上限频率时，实际电压增益为（）。 A．43dB B．40dB C．37dB D．3dB 6．通常在下面基本组态放大电路中，输入电阻最大的是（）；输出电阻最小的是（）；高频特性最好的电路是（）。 A．共射电路B．共集电路C．共基电路D．共源电路 7．集成放大电路采用直接耦合方式的原因是（）。 A．便于设计B．放大交流信号C．不易制作大容量电容 8．功率放大电路互补输出级采用共集形式是为了使（）。 A．电压放大倍数大B．不失真输出电压大C．带负载能力强 9．欲得到电流－电压转换电路，应在放大电路中引入（）；欲将电压信号转换成与之成比例的电流信号，应在放大电路中引入（）。A．电压串联负反馈B．电压并联负反馈C．电流串联负反馈D．电流并联负反馈 10．为了避免50Hz电网电压的干扰进入放大器，应选用（）滤波电路。 A．带阻B．带通C．低通D．有源 11．直流稳压电源的基本组成有变压器、整流、（）、稳压。 A．比较B．滤波C．调整 二、判断正误(每题2分，共10分) 1．因为N型半导体的多子是自由电子，所以它带负电。（） 2．电路只要满足，就一定会产生正弦波振荡。（） 3．放大电路必须加上合适的直流电源才能正常工作。（） 4．若放大电路的放大倍数为负，则引入的反馈一定是负反馈。（） 5．功率放大电路的最大输出功率是指在基本不失真情况下，负载上可能获得的最大交流功率。（） 三、简答题 1．设图3-1中二极管、为理想二极管，判断它们是导通还是截止？输出电压= ？（4分） 2．测得放大电路中晶体管的直流电位如图3-2所示。在圆圈中画出管子，并说明是硅管还是锗管。 四、（6分）根据图4某共射单放电路中三极管的输出特性曲线及交、直流负载线，试求：（1）静态Q点；（2）三极管电流放大系数β；（3）集电极电阻；（4）最大不失真输出电压幅度。

数字电子技术模拟试题15答案

泰山学院物理与电子工程学院 《数字电子技术》试卷15参考答案与评分标准 一、选择题（每小题 2 分，共 20 分） 二、填空题（每空1分，共 20 分） 1、262.54 B2.B 2、二进制 八进制 十六进制 3、与 或 非 4、)(D C B A '+' 5、2 1 0 6、1 0 0 7、数值比较器 8、1 0 9、6 3 三、化简题（每题 5 分，共 10分） 1、1=+'+'+'+=B A C B A F ……………………………………………（5分） 2、AC AD B A Y ++''= …………………………………………（5分）

四、分析题（第1题5分，后3题每题10分，共35分） 1、 ………………（5分） 2、 …………………………（5分） …………………………（5分） 3、 K=1………………………………………………………（2分） ………………………………………………………………（2分） …………………………………（2分） ……………………………………………（2分） ……………………………………（2分） 4、 AC BC AB BA C BA AC B D A A D A A D A A D A A F ++=+'+'=+'+'+''= 3 0120110100122Q J '=1Q D =)(1211 *1↓''='+'=CLK Q Q Q K Q J Q )(1* 2↑=CLK Q Q

五、设计题（第1题7分，第2题8分，共15分） 1、A 、B 、C 代表三个裁判，通过用1表示，不通过用0表示…………（1分） 1表示成绩有效，0表示成绩无效…………………………………………（1分） 逻辑式F=A+BC ……………………………………………………………（2分） 真值表 ………………………………………………………………（2分） 逻辑图： ………………………………（1分） 2、状态转换图 ……………………………（3分） 电路图 A B C F 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 1 1 0 0 1 0 1 0 0 0 0 1 0 0 0 0 0

数字电子技术模拟试题1

西南交通大学数字电子技术学期考试试题一 一. 简答填空题（共20分，第6小题每空2分，其它每空1分） 1． 某数字信号的逻辑值为0111010，设高电平电压为5V ，低电平电压为0V 。试绘出该信号的数字波形。 波形： 2． 已知某时序电路的状态转换表如下，如果初态为S 0，输入序列为X=110101101时，则输出序列为 。 3． 写出下图所示各门电路的输出状态（0或1）。已知V IH =3.6V ，V IL =0.4V ，图（a ）、（b ）是TTL 门，图（c ）、（d ）是CMOS 门。 4． 一个存储容量为256K ×8的存储器，地址线有 条，数据线有 条。 5． 如要将一个最大幅度为5.1V 的模拟信号转换为数字信号，要求输入每变化20mv ，输出信号的最低位(LSB)发生变化，应选用 位A/D 转换器，其分辨率为 %。 次态/输出

6． 四个电路输入V I 、输出V O 的波形如图所示，试简答分别实现下列功能的最简电路类型（不必画出电路）。 7． 写出下图所示PLD 的输出F 1、F 2逻辑表达式。 二. 逻辑代数和组合逻辑 1. 公式法化简下列函数为最简与或式。（4分） BD C D A B A C B A D C B A F ++++=),,,( （a ） F 1= F 2=

2. 分析以下组合电路的功能，要求写出图示电路的逻辑表达式（3分），列出其真值表（2分），并说明电路的逻辑功能（2分）。 三. 用或非门设计一个组合电路。其输入为8421BCD码，输出L当输入数能被4整除时为1，其他情况为0。（0可以被任何整数整除，要求有设计过程，给出电路图） （1）建立真值表（3分） （2）写出函数的最小项表达式（3分） （3）化简函数表达式（4分） （4）用或非门实现。（4分） 四. 已知时序电路如图所示。 1．请写出各触发器的驱动方程和次态方程。（5分） 2．画出电路的状态（Q1Q0）转换图。（5分） CP

(完整版)数字电子技术基础模拟试题及答案完整

74LS191功能表 LD CT D U / CP D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3 0 × × × d 0d 1 d 2 d 3 1 0 0 ↑ ×××× 1 0 1 ↑ ×d 0 d 1 d 2 d 3 加法计数 减法计数 命 题 人 ： 审 题 人 ： 命 题 时 间 ： 系名 专业 年级、班 学号 姓名 题号 一 二 三 四 五 六 七 八 九 十 总分 得分 （请将答案写在答题纸上，答在试卷上不给分） 一． 选择题（16分） 1．已知A B A B B A Y +++=，下列结果正确的是（ ） a ． Y =A b ．Y=B c ．A B Y += d ．Y=1 2．已知A=（10．44）10（下标表示进制），下列结果正确的是（ ） a ． A=（1010．1）2 b ．A=（0A ．8）16 c ． A=（12．4）8 d ．A=（20．21）5 3．下列说法不正确的是（ ） a ．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．OC 门输出端直接连接可以实现正逻辑的线与运算 d ．集电极开路的门称为OC 门 4．以下错误的是（ ） a ．数字比较器可以比较数字大小 b ． 半加器可实现两个一位二进制数相加 c ．编码器可分为普通全加器和优先编码器 d ．上面描述至少有一个不正确 5．下列描述不正确的是（ ） a ．触发器具有两种状态，当Q=1时触发器处于1态 b ．时序电路必然存在状态循环 c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．主从JK 触发器具有一次变化现象 6．电路如下图（图中为上升沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“100”，请问在时钟作用下，触发器下一状态（Q 3 Q 2 Q 1）为（ ） a ．“101” b ．“100” c ．“011” d ．“000” 7．电路如下图，已知电路的当前状态Q 3 Q 2 Q 1 Q 0为“1100”，74LS191具有异步置数的逻辑功能，请问在时钟作用下，电路的下一状态（Q 3 Q 2 Q 1 Q 0）为（ ） a ．“1100” b ．“1011” c ．“1101” d ．“0000” 8．下列描述不正确的是（ ） a ．EEPROM 具有数据长期保存的功能且比EPROM 在数据改写上更方便 b ．DAC 的含义是数-模转换、ADC 的含义是模数转换 c ．积分型单稳触发器电路只有一个状态 d ．上面描述至少有一个不正确 二．判断题（9分） 1．TTL 输出端为低电平时带拉电流的能力为5mA （ ） 2．TTL 、CMOS 门中未使用的输入端均可悬空（ ） 3．当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与运算。（） 4．将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作的电路称为译码器。（） 5．设计一个3进制计数器可用2个触发器实现（ ） 6．移位寄存器除了可以用来存入数码外，还可以利用它的移存规律在一定的范围内构成任意模值n 的计数器。所以又称为移存型计数器（ ） 7． 判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现（ ） 8． 施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（ ） 9． DRAM 需要定期刷新，因此，在微型计算机中不如SRAM 应用广泛（ ） 三．计算题（8分） 1、在如图所示电路中，U cc =5V ，U BB =9V ，R 1=5.1kΩ， R 2=15kΩ，R c =1kΩ，β=40，请计算U I 分别为5V ，0.3V 时输出U O 的大小？。 密 线 封 A B

数字电子技术模拟试题答案

《数字电子技术》模拟试题9 答案 一、 填空题（每空 1 分，共15 分） 1、6 3 2、8 256 8 3、4 4、5 5、25＝32 1 6、218 001000011000 7、n 1n D Q =+ n n 1n Q K Q J Q +=+ 8、精确 长 二、 选择题（每题2分，共20分，多选、少选、错选均不得分） 1、A 2、C 3、B 4、C 5、A 6、B 7、B 8、A 9、B 10、D 三、判断题（每小题 2 分，共 10 分） 1、F 2、F 3、T 4、T 5、F 四、化简题（共15分） 1、F=()()AB BC BC AB +++ ()()()() ()()()()分） （＝分） （分）（分1 1B A 1 ) 2(C B C B C B A B A C B C B B A C B C B AB B A C B C B AB B A C B C B AB F +=++++=???=+?+=+++= 2、C A D Y += （正确划出卡诺图并填入方格2 分，正确画圈1分，写出化 简式2分）

3、Y=ABCD AB AD ABCD ABC ++++ ()∑= 14,13,12,11,10,9,8m ＝D A C A B A ++ （正确划出卡诺图并填入方格2分，正确画圈1分，写出化简式2分） AB AB 1 00CD 00 11 1110 0110 01 1 111 1 1 五. 作图题（共10分，每题5分） 1、 Q Q 2、

五、分析题（共 16分） 1、 驱动方程 ?? ?=⊕=1010K Q X J n ???=⊕=11 1K Q X J n （2分） 状态方程 ()()n n n n n n n n n n n n n n Q XQ Q Q X Q Q X Q Q Q X Q Q X Q Q X Q 0 1 1 1 1 010110 11+=⊕=+=⊕=++（2分） 输出方程 ()01Q Q X Z ⊕= （2分） 2、 状态转换表，如表所示。（3分） 3、 状态转换图，略。 （3分） 4、 这是一个3进制加减计数器，当X=0时为加计数器，计满后通过Z 向高位进位；X=1时为减计数器，计满后通过Z 向高位借位；能自启动。（4分） 五、设计题（共18分） 解：74LS160具有同步置数功能，可以利用如下的循环，计数到7后利用同步置数作用使得计数器回到0，完成一个8进制的计数器， 则须令 12Q Q Q LD ??=

《数字电子技术》模拟试题及答案

《数字电子技术》模拟试题 一、填空题（每题2分，共20分） 1、十六进制数97，对应的十进制数为 （1） 。 2、“至少有一个输入为0时，输出为 （2） ”描述的是与运算的规则。 3、 （3） 变量逻辑函数有16个最小项。 4、基本逻辑运算有: （4） 、 （5） 和 （6） 运算。 5、两二进制数相加时，不考虑低位的进位信号是 （7） 加器。 6、TTL 器件输入脚悬空相当于输入 （8） 电平。 7、RAM 的三组信号线包括： （9） 线、地址线和控制线。 8、采用四位比较器对两个四位数比较时，先比较 （10） 位。 二、单项选择题（每个3分，共15分） 1、图1的国标逻辑符号中 （11） 是异或门。 图1 2、下列逻辑函数表达式中可能存在竞争冒险的是 （12） 。 A ))((C B B A F ++= B ))((C B B A F ++= C ))((C B B A F ++= D ))((C B B A F ++= 3、下面逻辑式中，不正确的是_ （13）____。 A.C B A ABC ??= B. A AB A += C. ()A A B A += D. AB BA = 4、时序逻辑电路中必须有___（14）___。 A. 输入逻辑变量 B. 时钟信号 C. 计数器 D. 编码器 5、有S1，S2两个状态，条件 （15） 可以确定S1和S2不等价。 A. 输出相同 B. 输出不同 C. 次态相同 D. 次态不同

三、简答题（共10分） 1、证明：B A B A A +=+（4分） 2、某逻辑函数的真值表如表1所示，画出卡诺图。（6分） 表1 某逻辑函数的真值表 四、分析题（20分） 图2 分析图2所示电路的逻辑功能。 1）列出其时钟方程：（2分） CP1＝ ；CP0＝ 。 2）列出其驱动方程：（4分） J1＝ ；K1＝ ；J0＝ ；K0＝ 。 3）列出其输出方程：（1分） Z ＝ 4）求次态方程：（4分） =+11n Q ；=+10n Q 5）作状态表及状态图（9分） Z

数字电子技术基础模拟试题A_及答案

数字电子试卷含答案 数字电子技术 74LS191功能表 LD CT D U / CP D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3 0 × × × d 0d 1 d 2 d 3 1 0 0 ↑ ×××× 1 0 1 ↑ ×d 0 d 1 d 2 d 3 加法计数 减法计数 命 题 人 ： 审 题 人 ： 命 题 时 间 ： 系名 专业 年级、班 学号 姓名 数字电子技术 课程试题（ 卷） 题号 一 二 三 四 五 六 七 八 九 十 总分 得分 （请将答案写在答题纸上，答在试卷上不给分） 一．选择题（16分） 1．已知A B A B B A Y +++=，下列结果正确的是（ ） a ． Y =A b ．Y=B c ．A B Y += d ．Y=1 2．已知A=（10．44）10（下标表示进制），下列结果正确的是（ ） a ． A=（1010．1）2 b ．A=（0A ．8）16 c ． A=（12．4）8 d ．A=（20．21）5 3．下列说法不正确的是（ ） a ．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．OC 门输出端直接连接可以实现正逻辑的线与运算 d ．集电极开路的门称为OC 门 4．以下错误的是（ ） a ．数字比较器可以比较数字大小 b ． 半加器可实现两个一位二进制数相加 c ．编码器可分为普通全加器和优先编码器 d ．上面描述至少有一个不正确 5．下列描述不正确的是（ ） a ．触发器具有两种状态，当Q=1时触发器处于1态 b ．时序电路必然存在状态循环 c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．主从JK 触发器具有一次变化现象 6．电路如下图（图中为上升沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“100”，请问在时钟作用下，触发器下一状态（Q 3 Q 2 Q 1）为（ ） a ．“101” b ．“100” c ．“011” d ．“000” 7．电路如下图，已知电路的当前状态Q 3 Q 2 Q 1 Q 0为“1100”，74LS191具有异步置数的逻辑功能，请问在时钟作用下，电路的下一状态（Q 3 Q 2 Q 1 Q 0）为（ ） a ．“1100” b ．“1011” c ．“1101” d ．“0000” 8．下列描述不正确的是（ ） a ．EEPROM 具有数据长期保存的功能且比EPROM 在数据改写上更方便 b ．DAC 的含义是数-模转换、ADC 的含义是模数转换 c ．积分型单稳触发器电路只有一个状态 d ．上面描述至少有一个不正确 二．判断题（9分） 1．TTL 输出端为低电平时带拉电流的能力为5mA （ ） 2．TTL 、CMOS 门中未使用的输入端均可悬空（ ） 3．当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与运算。（） 4．将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作的电路称为译码器。（） 5．设计一个3进制计数器可用2个触发器实现（ ） 6．移位寄存器除了可以用来存入数码外，还可以利用它的移存规律在一定的范围内构成任意模值n 的计数器。所以又称为移存型计数器（ ） 7． 判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现（ ） 8． 施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（ ） 9． DRAM 需要定期刷新，因此，在微型计算机中不如SRAM 应用广泛（ ） 三．计算题（8分） 1、在如图所示电路中，U cc =5V ，U BB =9V ，R 1=5.1kΩ， R 2=15kΩ，R c =1kΩ，β=40，请计算U I 分别为5V ，0.3V 时输出U O 的大小？。 密 线 封 A B

数字电路模拟试题 ()

《数字逻辑分析与设计》模拟试题 一、 单项选择题 1. 只有在时钟的下降沿时刻，输入信号才能被接收，该种触发器是（ ）。 A. 高电平触发器 B.下降沿触发器 C. 低电平触发器 D. 上升沿触发器 2. 下列电路中，属于时序逻辑电路的是( ) A. 编码器 B. 译码器 C. 数值比较器 D. 计数器 3. 若将一个TTL 与非门（设输入端为A 、B ）当作反相器使用，则A 、B 端应如何连接（ ） A. A 、B 两端并联使用 B. A 或B 中有一个接低电平0 C. 不能实现 4. 在二进制译码器中，若输入有5位二进制代码，则输出有（ ）个信号。 A. 32 B. 16 C. 8 D. 4 5. 同步RS 触发器的“同步”时指( ) A. RS 两个信号同步 B. Qn+1与S 同步 C. Qn+1与R 同步 D. Qn+1与CP 同步 6. 不是最小项ABCD 逻辑相邻的最小项是( ) A. A BCD B. A B CD C. A B C D D. AB C D 7. 与A B C ++相等的为（ ） A. A B C ?? B. A B C ?? C. A B C ++ 8. 测得某逻辑门输入A 、B 和输出F 的波形如图1所示，则F(A ，B)的表达式是（ ） A. F=AB B. F=A+B C.B A F ⊕= D.B A F = 图1

9. 某逻辑函数的真值表见表1，则F 的逻辑表达式是（ ）。 A. AC AB F += B. C B AB F += C. AC B A F += D. AC B A F += 10. 要实现n n Q Q =+1，JK 触发器的J 、K 取值应为（ ）。 A J=K=0 B J=K=1 C J=0 K=1 11. 可以用来实现并/串转换和串/并转换的器件是( ) A. 计数器 B. 全加器 C. 移位寄存器 D. 存储器 12. 下列触发器中没有计数功能的是（ ） A. RS 触发器 B. T 触发器 C. JK 触发器 D. Tˊ触发器 13. 某逻辑电路输入A 、B 和输出Y 的波形如图2所示，则此电路实现的逻辑功能是（ ） A. 与非 B. 或非 C. 异或 D. 异或非 图2 14. 若两个逻辑函数相等，则它们必然相同的是（ ） A. 真值表 B. 逻辑表达式 C. 逻辑图 D. 电路图 15. 能将输入信号转变成二进制代码的电路称为（ ） A. 译码器 B. 编码器 C. 数据选择器 D. 数据分配器 二、 填空题

(完整版)《数字电路》期末模拟试题及答案

- 1 - 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1= 2Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 B 2 B V CC Y 1

数字电子技术模拟试题

西南交通大学数字电子技术学期考试试题一 一. 简答填空题（共20分，第6小题每空2分，其它每空1分） 1．某数字信号的逻辑值为0111010，设高电平电压为5V，低电平电压为0V。试绘出该信号的数字波形。 波形： 2．已知某时序电路的状态转换表如下，如果初态为S0，输入序列为X=110101101时，则输出序列为。 输入 原态 X 01 S0S3/1S1/0 S1S3/1S2/0 S2S3/1S0/0 S3S1/1S2/0 3．写出下图所示各门电路的输出状态（0或1）。已知V IH=3.6V，V IL=0.4V，图（a）、（b）是TTL门，图（c）、（d）是CMOS门。 4．一个存储容量为256K×8的存储器，地址线有条，数据线有条。 次态/输出

5． 如要将一个最大幅度为5.1V 的模拟信号转换为数字信号，要求输入每变化20mv ，输出信号的最低位(LSB)发生变化，应选用 位A/D 转换器，其分辨率为 %。 6． 四个电路输入V I 、输出V O 的波形如图所示，试简答分别实现下列功能的最简电路类型（不必画出电路）。 7． 写出下图所示 PLD 的输出F 1、F 2逻辑表达式。 二. 逻辑代数和组合逻辑 （a ） （b ） （c ） （d ） F 1= F 2= & & & & A B =1 =1 ≥1 ≥1 1

1.公式法化简下列函数为最简与或式。（4分） BD C D A B A C B A D C B A F+ + + + = ) , , , ( 2. 分析以下组合电路的功能，要求写出图示电路的逻辑表达式（3分），列出其真值表（2分），并说明电路的逻辑功能（2分）。 三. 用或非门设计一个组合电路。其输入为8421BCD码，输出L当输入数能被4整除时为1，其他情况为0。（0可以被任何整数整除，要求有设计过程，给出电路图） （1）建立真值表（3分） （2）写出函数的最小项表达式（3分） （3）化简函数表达式（4分） （4）用或非门实现。（4分） 四. 已知时序电路如图所示。 1．请写出各触发器的驱动方程和次态方程。（5分） 2．画出电路的状态（Q1Q0）转换图。（5分） J0 Q0 CP J1 Q1 CP CP Q0Q1 1

数字电子技术_期末考试试题

期末考试试题 课程名称 《数字电子技术》 适用专业自动化、测控 考试时间 （ 120 ）分钟 一、 填空题（22分每空2分） 1、=⊕0A A , =⊕1A A 。 2、JK 触发器的特性方程为： n n n Q K Q J Q +=+1 。 3、单稳态触发器中,两个状态一个为 稳态 态，另一个为 暂稳态 态.多谐振荡器两个状态都为 暂稳态 态， 施密特触发器两个状态都为 稳态 态. 4、组合逻辑电路的输出仅仅只与该时刻的 输入 有关， 而与 电路原先状态 无关。 5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为 0.1V 。 6、一个四选一数据选择器，其地址输入端有 两 个。 二、 化简题（15分 每小题5分） 用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈 1） Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15）=BD A + 2）∑∑+=) 11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L A C A D B A d m D C B A L ++=+=∑∑)11,10,9,3,2,1()15,14,13,0(),,,( 利用代数法化简逻辑函数，必须写出化简过程 3)________________________________________ __________)(),,(B A B A ABC B A C B A F +++= 3)0 ) (),,(______ ________________ __________________________________________________ __________=+++=++++=+++=A BC B A B A AB BC B A B A B A ABC B A C B A F 三、 画图题(10分 每题5分)

数字电子技术基础试题模拟题及答案 (2)

数字电子技术基础试题（二） 一、填空题 : (每空1分，共10分) 1．八进制数 (34.2 ) 8 的等值二进制数为（11100.01 ） 2 ；十进制数 98 的8421BCD 码为（10011000 ） 8421BCD 。 2 . TTL 与非门的多余输入端悬空时，相当于输入高电平。 3 .下图所示电路中的最简逻辑表达式为。AB 4. 一个 JK 触发器有两个稳态，它可存储一位二进制数。 5. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。 6. 常用逻辑门电路的真值表如表1所示，则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门。 表 1 A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 F 1 同或；F 2 与非门；F 3 或门。 二、选择题： (选择一个正确答案填入括号内，每题3分，共30分 ) 1、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D ） A、m 1与m 3 B、m 4与m6 C、m 5 与m 13 D、m 2 与m 8

2、 L=AB+C 的对偶式为：（B ） A 、 A+BC ； B 、（ A+B ） C ； C 、 A+B+C ； D 、 ABC ； 3、半加器和的输出端与输入端的逻辑关系是（D ） A、与非 B、或非 C、与或非 D、异或 4、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若 输入为 A 2 A 1 A 0 =101 时，输出：为（B ）。 A . 00100000 B. 11011111 C.11110111 D. 00000100 5、属于组合逻辑电路的部件是（A ）。 A、编码器 B、寄存器 C、触发器 D、计数器 6．存储容量为8K×8位的ROM存储器，其地址线为（C ）条。 A、8 B、12 C、13 D、14 7、一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（C ）V。 A、1.28 B、1.54 C、1.45 D、1.56 8、T触发器中，当T=1时，触发器实现（C ）功能。 A、置1 B、置0 C、计数 D、保持 9、指出下列电路中能够把串行数据变成并行数据的电路应该是（C ）。 A、JK触发器 B、3/8线译码器 C、移位寄存器 D、十进制计数器 10、只能按地址读出信息，而不能写入信息的存储器为（B ）。 A、 RAM B、ROM C、 PROM D、EPROM 三、将下列函数化简为最简与或表达式（本题 10分） 1. （代数法）

数字电子技术模拟试题答案

《数字电子技术》模拟试题8 答案 一、选择题（每题3分，共30分，多选、少选、错选均不得分） 1、C 2、A 3、C 4、A 5、B 6、C 7、A 8、C 9、C 10、B 二、化简题（将下列函数化简成与或式，每题6分，共18分，第1题用公式法，第2、3题用卡诺图法） 1、Z 1=(A⊕C)B+AB C +A BC 2、B A Z +=2 3、D A B A C A AD Z +++=3 三. 作图题（共18分） 1、 2、 五、分析题（共 16分） 1、 驱动方程 ?? ?=⊕=1010K Q X J n ???=⊕=1 10 1K Q X J n （2分） 状态方程 ()()n n n n n n n n n n n n n n Q XQ Q Q X Q Q X Q Q Q X Q Q X Q Q X Q 0 1 1 1 1 010110 11+=⊕=+=⊕=++（2分） 输出方程 ()01Q Q X Z ⊕= （2分） 2、 状态转换表，如表所示。（3分） 3、 状态转换图，略。 （3分） 4、 这是一个3进制加减计数器，当X=0时为加计数器，计满后通过Z 向高位进位；X=1时为减计数器，计满后通过Z 向高位借位；能自启动。（4分） 五、设计题（共18分） 解：74LS160具有同步置数功能，可以利用如下的循环，计数到7后利用同步置数作用使得计数器回到0，完成一个8进制的计数器， 则须令 12Q Q Q LD ??=

接法如下 （设计思路8分，要求简要说明，由于设计方法不唯一，此答案仅作参考；连线图10分，要求与设计思路相一致，其中EP 、ET 和Rd 的电位2分， 门电路3分，D3~D0输入2分，置数端设置3分）