当前位置：文档库 › Geo-Studio TEMPW的应用

Geo-Studio TEMPW的应用

GeoStudio之TEMP/W的简单应用一、问题描述

二、稳态初始条件分析

1.建模

2.计算

3.后处理

1.初始状态的温度场

三、冻结时温度分析

1.建模

2.计算

1.1day时的温度场

2.4days时的温度场

3.14days时的温度场

4.58days时的温度场

5.240days时的温度场

四、计算书输出

见附件：

附件：计算书tempw-steady state initial conditions

附件：计算书tempw-freezing

姚文杰11212397

IBIS模型详解中文版

目录 §1 绪论 (1) 1.1 IBIS模型的介绍 (1) 1.2 IBIS的创建 (3) §2 IBIS模型的创建 (3) 2.1 准备工作 (3) 2.1.1 基本的概念 (3) 2.1.2 数据列表的信息 (4) 2.2 数据的提取 (4) 2.2.1 利用Spice模型 (4) 2.2.2 确定I/V数据 (4) 2.2.3 边缘速率或者是V/T波形的数据的测量 (7) 2.2.4 试验测量获取I/V和转换信息的数据 (7) 2.3 数据的写入 (8) 2.3.1 IBS文件的头I信息 (8) 2.3.2 器件和管脚的信息 (8) 2.3.3 关键词Model的使用 (9) §3 用IBIS模型数据验证模型 (10) 3.1 常见的错误 (10) 3.2 IBIS模型的数据验证 (12) 3.2.1 Pullup、Pulldown特性 (12) 3.2.2 上升和下降的速度（Ramp rate） (12) 3.2.3 上下拉特性和Ramp rate的关系 (12)

3.3 用IBIS模型数据验证模型参数的实例 (12)

§1 绪论 1.1 IBIS模型的介绍 IBIS（Input/Output Buffer Informational Specifation）是用来描述IC器件的输入、输出和I/OBuffer行为特性的文件，并且用来模拟Buffer和板上电路系统的相互作用。在IBIS模型里核心的内容就是Buffer的模型，因为这些Buffer产生一些模拟的波形，从而仿真器利用这些波形，仿真传输线的影响和一些高速现象（如串扰，EMI等。）。具体而言IBIS描述了一个Buffer的输入和输出阻抗（通过I/V曲线的形式）、上升和下降时间以及对于不同情况下的上拉和下拉，那么工程人员可以利用这个模型对PCB板上的电路系统进行SI、串扰、EMC以及时序的分析。 IBIS模型中包含的是一些可读的ASCII格式的列表数据。IBIS有特定的语法和书写格式。IBIS模型中还包括一些电气说明如V、V、V以及管脚的寄生参数（如管脚的引线R、L、C）等。有一点需要注意的是IBIS模型并不提供IC器件：功能信息、逻辑信息、输入到输出的时间延迟等。也就是说，IBIS模型只是提供了器件的输入、输出以及I/O Buffer的行为特性，而不是在IC器件给定不同的输入，测量对应不同的输出波形；而是在描述器件有一个输入时，我们看不同情况下输出的特性（具体的说我们可以在输出端接一个电压源，这样我们在确保器件输出高电平或者是低电平时，调整电压源的数值，可以测出不同的电流，这样我们就可以在确保输出管脚输出某一个状态时得出一些I/V的数值，至于电压源具体的变化范围后面的内容会涉及到）。所以对于器件商家而言IBIS模型不会泄漏器件的内部逻辑电路的结构。要实现上面提到的对系统的SI和时序的仿真，那么需要的基本的信息就是Buffer的I/V曲线和转换特性。IBIS模型中Buffer的数据信息可以通过测量器件得出也可以通过器件的SPICE 模型转换得到。IBIS是一个简单的模型，当做简单的带负载仿真时，比相应的全Spice三极管级模型仿真要节省10～15倍的计算量。IBIS模型是基于器件的。也就是说一个IBIS模型是对于整个器件的管脚而言的，而不是几个特殊的输入、输出或者是I/O管脚的Buffer。因此，IBIS模型中除了一些器件Buffer的电气特性，还包括pin-buffer的映射关系（除了电源、地和没有连接的管脚外，每个管脚都有一个特定的Buffer），以及器件的封装参数。IBIS提供两条完整的V－I曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换的曲线。V－I曲线的作用在于为IBIS提供保护二极管、TTL推拉驱动源和射极跟随输出等非线性效应的建模能力。一般而言，IC器件的输入、输出和I/O管脚的Buffer的行为特性是通过一定的形式描述的。下面分别对于输入、输出和I/O管脚Buffer的表述形式作一个介绍。对于一个输出或者是I/O管脚的Buffer需要下列的相关数据： ●在输出为逻辑低时，输出管脚Buffer的I/V特性 ●在输出为逻辑高时，输出管脚Buffer的I/V特性 ●在输出的电平强制在V以上和GND以下时，输出管脚Buffer 的I/V特性 ●Buffer由一个状态转换为另一个状态的转换时间 ●Buffer的输出电容对于一个输入管脚的Buffer需要以下的数据： ●输入Buffer的I/V曲线（包括电平高于V或者是低于GND） ●Buffer的输入电容一般情况，IBIS模型包含以下一些信息，IBIS模型的结构如下图1.1所示。 1.关于文件本身和器件名字的信息。这些信息用以下的关键词描述：[IBIS Ver] IBIS的版本号, [File Name] 文件的名称, [File Rev] 文件的版本号, [Component] 器件的名称和[Manufacturer]. 器件的制造商。 2.关于器件的封装电气特性和管脚与Buffer模型的映射关系。可以使用关键词[Package] 和[Pin] 描述。

走进IBIS模型

AN-715 应用笔记 One Technology Way ? P.O. Box 9106 ? Norwood, MA 02062-9106 ? Tel: 781/329-4700 ? Fax: 781/326-8703 ? https://www.wendangku.net/doc/8118191936.html, 走近IBIS 模型：什么是IBIS 模型？它们是如何生成的？作者：Mercedes Casamayor 简介在进行系统设计时节省时间和降低成本是很关键的。在原型制作之前，系统设计人员可以用模型来进行设计仿真。在高速系统设计中正是如此，进行信号完整性仿真来分析不同条件下传输线中的电路行为，在设计初期就能预防并检测出典型的问题，例如过冲、欠冲、阻抗不匹配等。然而，可用的数字IC 模型非常少。当半导体厂商被索要SPICE 模型时，他们并不愿意提供，因为这些模型会包含有专有工艺和电路信息。这个问题已经通过采用IBIS 模型来 (输入/输出缓冲器信息规范)解决，IBIS 也被称为ANSI/EIA-656，这是一个建模的新标准，在系统设计人员中越来越流行。什么是IBIS ？ IBIS 是一个行为模型，通过V/I 和V/T 数据描述器件数字输入和输出的电气特性，不会透露任何专有信息。IBIS 模型与系统设计人员对传统模型的理解不同，例如其它模型中的原理图符号或多项式表达式。IBIS 模型包括由输出和输入引脚中的电流和电压值以及输出引脚在上升或下降的转换条件下电压与时间的关系形成的表格数据。这些汇总的数据代表了器件的行为。 IBIS 模型用于系统板上的信号完整性分析。这些模型使系统设计人员能够仿真并预见到连接不同器件的传输线路中基本的信号完整性问题。潜在的问题可以通过仿真进行分析，潜在的问题包括由传输线上阻抗不匹配导致的到达接收器的波形反射到驱动器的能量；串扰；接地和电源反弹；过冲；欠冲；以及传输线路端接分析等等。 Rev. 0 | Page 1 of 8 IBIS 是一种精确的模型，因为它考虑了I/O 结构的非线性，ESD 结构和封装寄生效应。它相对于其它传统模型(例如SPICE )有几项优势。例如，仿真时间最多可缩短25倍，IBIS 没有SPICE 的不收敛的问题。此外，IBIS 可以在任何行业平台运行，因为大多数电子设计自动化(EDA)供应商都支持IBIS 规范。 IBIS 的历史 IBIS 由Intel?公司在90年代初开发。IBIS 1.0版本于1993年6月发布，IBIS 开放式论坛也在那时成立。 IBIS 开放式论坛包括EDA 厂商、计算机制造商、半导体厂商、大学和终端用户。它负责提议进行更新和评审、修订标准，组织会议。它促进IBIS 模型的发展，在IBIS 网站上提供有用的文档和工具。1995年，IBIS 开放式论坛与电子工业联盟(EIA)合作。已经发布了几个IBIS 版本。第一个版本描述了CMOS 电路和TTL I/O 缓冲器。每个版本都增加并支持新的功能、技术和器件种类。所有版本都互相兼容。IBIS 4.0版本由IBIS 开放式论坛在2002年7月批准，但它还不是ANSI/EIA 标准。如何生成IBIS 模型可以通过仿真过程中或基准测量中收集的数据来获得IBIS 模型。如果选择前一种方法，可以使用SPICE 进行仿真，收集每个输出/输出缓冲器的V/I 和V/T 数据。这样可以在模型中包含过程转折数据。然后，使用IBIS 网站上的SPICE 至IBIS 转换程序可以由SPICE 生成IBIS 模型。

IBIS模型学习笔记

4. [Date] 编写时间：[Date] 1/22/2013 5. [Source]，[Disclaimer]，[Copyright]，[Component] 来源，免责声明，版权，组成的一些说明 [Source] Sigrity SpeedPKG Suite XtractIM 4.0.4.09231 [Disclaimer] The model given below represents a 73-pin package. [Copyright] [Component] ddr_ctrl 6. [Package] 包含在封装厂提取的IBIS文件中。 [Package] | variable typ min max R_pkg 0.76859 0.48527 0.95543 L_pkg 3.608e-9 2.259e-9 4.39e-9 C_pkg 1.088e-12 9.004e-13 1.741e-12 7. [Pin] 定义各个Pin的RLC，模型类型。例如DDR部分pin，[Pin]定义pin脚名称，Signal_name定义pin脚对应的网络名称，model_name定义pin脚所对应的模型。 [Pin] Signal_name model_name R_pin L_pin C_pin C8 A0 DDRIO 0.68982 3.37e-9 1.059e-12 E13 A1 DDRIO 0.74574 3.549e-9 1.095e-12 B13 A2 DDRIO 0.69867 3.392e-9 9.785e-13 C13 A3 DDRIO 0.61485 3.102e-9 9.88e-13 B9 A4 DDRIO 0.66266 3.285e-9 1.001e-12 C10 A5 DDRIO 0.53032 2.407e-9 1.06e-12 A9 A6 DDRIO 0.7457 3.571e-9 1.044e-12 B10 A7 DDRIO 0.63557 3.174e-9 1.002e-12 E12 A8 DDRIO 0.63692 3.085e-9 1.17e-12 A10 A9 DDRIO 0.77584 3.802e-9 9.004e-13 C17 A10 DDRIO 0.66777 2.996e-9 1.303e-12 A13 A11 DDRIO 0.78207 3.963e-9 9.209e-13 A12 A12 DDRIO 0.78921 3.9e-9 9.229e-13 B12 A13 DDRIO 0.69073 3.368e-9 9.85e-13 C12 A14 DDRIO 0.60718 3.087e-9 1.019e-12

IBIS模型及其应用

1990年初，INTEL公司为了满足PCI总线驱动的严格要求，在内部草拟了一种列表式的模型，数据的准备和模型的可行性是主要问题，因此邀请了一些EDA供应商参与通用模型格式的确定。这样，IBIS1.0在1993年6月诞生。1993年8月更新为IBIS1.1版本，并被广泛接受。此时，旨在与技术发展要求同步和改善IBIS 模型可行性的IBIS论坛成立，更多的EDA供应商、半导体商和用户加入IBIS论坛。1995年2月IBIS论坛正式并入美国电子工业协会 EIA(ElectronicIndustriesAssociation)。1995年12月，IBIS2.1版成为美国工业标准ANSI/EIA-656。1997年6月发布的IBIS3.0版成为IEC62012-1标准。1999年9月通过的IBIS3.2版为美国工业标准ANSI/EIA-656-A。目前大量在使用中的模型为IBIS2.1、IBIS3.2版本。二、IBIS模型 IBIS模型是一种基于全电路仿真或者测试获得V/I曲线而建立的快速、准确的行为化的电路仿真模型。它的仿真速度是SPICE模型仿真速度的25倍以上。人们可以根据标准化的模型格式建立这种模拟IC电气特性的模型，并可以通过模型验证程序型验模型格式的正确性。IBIS模型能被几乎所有的模拟仿真器和EDA工具接受。由于来自测量或仿真数据，IBIS模型较容易获得，IBIS模型不涉及芯片的电路设计和制造工艺，芯片供应商也愿意为用户提供器件的IBIS模型。所以IBIS模型被广泛应用于系统的信号完整性分析。 IBIS模型是以I/O缓冲器结构为基础的。I/O缓冲器行为模块包括：封装RLC参数，电平箝位、缓冲器特征（门槛电压、上升沿、下降沿、高电平和低电平状态）。图1为IBIS模型结构。图1：IBIS模型结构说明虚线的左边为输入的模型结构，右边为输出的模型结构

IBIS模型详解中文版

§ 绪论 (1) 1.1 IBIS模型的介绍 (1) 1.2 IBIS的创建 (3) § IBIS模型的创建 (3) 2.1 准备工作 (3) 2.1.1 基本的概念 (3) 2.1.2 数据列表的信息 (4) 2.2数据的提取 (4) 2.2.1 利用Spice模型 (4) 2.2.2 确定I/V数据 (4) 2.2.3边缘速率或者是V/T波形的数据的测量 (7) 2.2.4试验测量获取I/V和转换信息的数据 (7) 2.3数据的写入 (8) 2.3.1 IBS文件的头I信息 (8) 2.3.2器件和管脚的信息 (8) 2.3.3 关键词Model的使用 (9) §3 用IBIS 模型数据验证模型 (10) 3.1 常见的错误 (10) 3.2 IBIS模型的数据验证 (12) 3.2.1 Pullup、Pulldown 特性 (12) 3.2.2 上升和下降的速度(Ramp rate) (12)

3.2.3 上下拉特性和Ramp rate的关系 (12)

3.3用IBIS模型数据验证模型参数的实例 (12)

§ 绪论 1.1 IBIS模型的介绍 IBIS （Input/Output Buffer Informational Specifation ）是用来描述IC 器件的输入、输出和l/OBuffer 行为特性的文件，并且用来模拟Buffer和板上电路系统的相互作用。在IBIS模型里核心的容就是Buffer的模型，因为这些Buffer产生一些模拟的波形，从而仿真器利用这些波形，仿真传输线的影响和一些高速现象（如串扰，EMI等。）。具体而言IBIS描述了一个Buffer的输入和输出阻抗（通过I/V曲线的形式）、上升和下降时间以及对于不同情况下的上拉和下拉，那么工程人员可以利用这个模型对PCB板上的电路系统进行SI、串扰、EMC以及时序的分析。 IBIS模型中包含的是一些可读的ASCII格式的列表数据。IBIS有特定的语法和书写格式。IBIS模型中还包括一些电气说明如V、V、V以及管脚的寄生参数（如管脚的引线R、L、C）等。有一点需要注意的是IBIS模型并不提供IC器件：功能信息、逻辑信息、输入到输岀的时间延迟等。也就是说，IBIS模型只是提供了器件的输入、输出以及I/O Buffer的行为特性，而不是在IC器件给定不同的输入，测量对应不同的输出波形；而是在描述器件有一个输入时，我们看不同情况下输出的特性（具体的说我们可以在输出端接一个电压源，这样我们在确保器件输岀高电平或者是低电平时，调整电压源的数值，可以测岀不同的电流，这样我们就可以在确保输岀管脚输岀某一个状态时得岀一些I/V的数值，至于电压源具体的变化围后面的容会涉及到）。所以对于器件商家而言IBIS模型不会泄漏器件的部逻辑电路的结构。要实现上面提到的对系统的SI和时序的仿真，那么需要的基本的信息就是Buffer的I/V曲线和转换特性。IBIS模型中Buffer的数据信息可以通过测量器件得出也可以通过器件的SPICE模型转换得到。IBIS是一个简单的模型，当做简单的带负载仿真时，比相应的全Spice三极管级模型仿真要节省10?15倍的计算量。IBIS模型是基于器件的。也就是说一个IBIS模型是对于整个器件的管脚而言的，而不是几个特殊的输入、输出或者是I/O管脚的Buffer。因此，IBIS模型中除了一些器件Buffer的电气特性，还包括pin-buffer的映射关系（除了电源、地和没有连接的管脚外，每个管脚都有一个特定的Buffer），以及器件的封装参数。IBIS提供两条完整的V —I曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换的曲线。V —I曲线的作用在于为IBIS提供保护二极管、TTL推拉驱动源和射极跟随输出等非线性效应的建模能力。一般而言，IC器件的输入、输出和I/O管脚的Buffer的行为特性是通过一定的形式描述的。下面分别对于输入、输出和I/O管脚Buffer的表述形式作一个介绍。对于一个输出或者是I/O管脚的Buffer需要下列的相关数据：在输岀为逻辑低时，输岀管脚Buffer的I/V特性在输出为逻辑高时，输出管脚Buffer的I/V特性在输出的电平强制在V以上和GND以下时，输出管脚Buffer的I/V特性Buffer由一个状态转换为另一个状态的转换时间 Buffer的输出电容一般情况，IBIS模型包含以下一些信息，IBIS模型的结构如下图1.1所示。 1. 关于文件本身和器件名字的信息。这些信息用以下的关键词描述：[IBIS Ver] IBIS的版本号， [File Name]文件的名称,[File Rev] 文件的版本号,[Component]器件的名称和[Manufacturer]. 器件的制造商。 2. 关于器件的封装电气特性和管脚与Buffer模型的映射关系。可以使用关键词[Package]和[Pin] 描述。

什么是IBIS模型

什么是IBIS模型 IBIS(Input/Output Buffer Information Specification)模型是一种基于V/I曲线对I/O BUFFER快速准确建模方法，是反映芯片驱动和接收电气特性一种国际标准，它提供一种标准文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应计算与仿真。 IBIS规范最初由一个被称为IBIS开放论坛工业组织编写，这个组织是由一些EDA厂商、计算机制造商、半导体厂商和大学组成。IBIS版本发布情况为：1993年4月第一次推出Version1.0版，同年6月经修改后发布了Version1.1版，1994年6月在San Diego 通过了Version2.0 版，同年12 月升级为Version2.1 版，1995 年12 月其Version2.1 版成为ANSI/EIA-656 标准，1997年6月发布了Version3.0 版，同年9月被接纳为IEC 62012-1标准，1998 年升级为Version3.1版，1999年1月推出了当前最新版本Version3.2版。 IBIS本身只是一种文件格式，它说明在一标准IBIS文件中如何记录一个芯片驱动器和接收器不同参数，但并不说明这些被记录参数如何使用，这些参数需要由使用IBIS模型仿真工具来读取。欲使用IBIS进行实际仿真，需要先完成以下四件工作： (1)获取有关芯片驱动器和接收器原始信息源； (2)获取一种将原始数据转换为IBIS格式方法； (3)提供用于仿真可被计算机识别布局布线信息； (4)提供一种能够读取IBIS和布局布线格式并能够进行分析计算软件工具。 IBIS是一种简单直观文件格式，很适合用于类似于Spice(但不是Spice，因为IBIS文件格式不能直接被Spice工具读取)电路仿真工具。它提供驱动器和接收器行为描述，但不泄漏电路内部构造知识产权细节。换句话说，销售商可以用IBIS模型来说明它们最新门级设计工作，而不会给其竞争对手透露过多产品信息。并且，因为IBIS是一个简单模型，当做简单带负载仿真时，比相应全Spice三极管级模型仿真要节省10～15倍计算量。 IBIS提供两条完整V－I曲线分别代表驱动器为高电平和低电平状态，以及在确定转换速度下状态转换曲线。V－I曲线作用在于为IBIS提供保护二极管、TTL图腾柱驱动源和射极跟随输出等非线性效应建模能力。 IBIS模型优点由上可知，IBIS模型优点可以概括为： 1、在I/O非线性方面能够提供准确模型，同时考虑了封装寄生参数与ESD结构； 2、提供比结构化方法更快仿真速度； 3、可用于系统板级或多板信号完整性分析仿真。可用IBIS模型分析信号完整性问题包括：串扰、反射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS尤其能够对高速振荡和串扰进行准确精细仿真，它可用于检测最坏情况上升时间条件下信号行为及一些用物理测试无法解决情况； 4、模型可以免费从半导体厂商处获取，用户无需对模型付额外开销； 5、兼容工业界广泛仿真平台。

IBIS模型及其应用讲解

IBIS模型及其应用 CDMA事业部眭诗菊摘要：本文介绍了用于高速系统信号完整性分析的IBIS模型的历史背景、IBIS模型的结构、IBIS模型的建模过程、IBIS模型的参数、语法格式，以及在使用IBIS模型时常遇到的问题和解决方法。关键词：IBIS模型、EDA、信号完整性、缓冲器、单调性、收敛高时钟频率下运行的并行处理系统或其它功能更加复杂的高性能系统，对电路板的设计提出了极其严格的要求。按集总系统的方法来设计这些系统的线路板已不可想象。许多EDA （电子设计自动化）供应商都提供能进行信号完整性分析和EMC分析的PCB设计工具。这些工具需要描述线路板上元器件的电气模型。IBIS（I/O Buffer Information Specification）模型是EDA供应商、半导体器件供应商和系统设计师广泛接受的器件仿真模型。一、IBIS的背景及其发展在IBIS出现之前，人们用晶体管级的SPICE模型进行系统的仿真，这种方法有以下三个方面的问题：第一，结构化的SPICE模型只适用于器件和网络较少的小规模系统仿真，借助这种方法设定系统的设计规则或对一条实际的网络进行最坏情况分析。第二，得到器件结构化的SPICE模型较困难，器件生产厂不愿意提供包含其电路设计、制造工艺等信息的SPICE模型。第三，各个商业版的SPICE软件彼此不兼容，一个供应商提供的SPICE模型可能在其它的SPICE仿真器上不能运行。因此，人们需要一种被业界普遍接受的、不涉及器件设计制造专有技术的、并能准确描述器件电气特性的行为化的、“黑盒”式的仿真模型。 1990年初，INTEL公司为了满足PCI总线驱动的严格要求，在内部草拟了一种列表式的模型，数据的准备和模型的可行性是主要问题，因此邀请了一些EDA供应商参与通用模型格式的确定。这样，IBIS 1.0 在1993年6月诞生。1993年8月更新为IBIS 1.1版本，并被广泛接受。此时，旨在与技术发展要求同步和改善IBIS模型可行性的IBIS论坛成立，更多的EDA供应商、半导体商和用户加入IBIS论坛。1995年2月IBIS论坛正式并入美国电子工业协会EIA (Electronic Industries Association)。1995年12月，IBIS 2.1 版成为美国工业标准ANSI/EIA-656。1997年6月发布的IBIS 3.0版成为IEC 62012-1标准。1999年9月通过的IBIS 3.2版为美国工业标准ANSI/EIA-656-A。目前大量在使用中的模型为IBIS 2.1、IBIS 3.2 版本。二、IBIS模型 IBIS模型是一种基于全电路仿真或者测试获得V/I曲线而建立的快速、准确的行为化的电路仿真模型。它的仿真速度是SPICE模型仿真速度的25倍以上。人们可以根据标准化的模型格式建立这种模拟IC电气特性的模型，并可以通过模型验证程序型验模型格式的正确性。IBIS模型能被几乎所有的模拟仿真器和EDA工具接受。由于来自测量或仿真数据，IBIS模型较容易获得，IBIS模型不涉及芯片的电路设计和制造工艺，芯片供应商也愿意为用户提供器件的IBIS模型。所以IBIS模型被广泛应用于系统的信号完整性分析。

IBIS模型语法

Appendix A: IBIS Model Syntax 3/29/13 Roy Leventhal Reference IBIS 3.2

Contents Table 1: General Rules (9) Format (9) File Names (9) Reserved Words (9) POWER (9) GND (9) NC (9) NA (9) Line Length (9) Comments (9) Keywords (9) Allowed Scaling Factor Prefixes (9) Tab characters (9) Temperature (9) Currents (9) Table 2: General Properties (10) [IBIS Ver] (10) [Comment Char] (10) [File Name] (10) [File Rev] (10) [Date] (10) [Source] (10) [Notes] (10) [Copyright] (10) [Disclaimer] (10) Table 3: Component Properties (12) [Component] (12) Si_location (12) Timing_location (12) [Manufacturer] (12) [Voltage Range] (12) [Temperature Range] (12) [END] (12) Table 4: Package and Pin Properties (13) [Package] (13) R_pkg (13) L_pkg (13) C_pkg (13) [Pin] (13) signal_name (13) model_name (13) R_pin (13)

IBIS模型详解中文版

目录 §1绪论 (1) 1.1IBIS模型的介绍 (1) 1.2IBIS的创建 (3) §2IBIS模型的创建 (3) 2.1准备工作 (3) 2.1.1基本的概念 (3) 2.1.2数据列表的信息 (4) 2.2数据的提取 (4) 2.2.1利用Spice模型 (4) 2.2.2确定I/V数据 (4) 2.2.3 边缘速率或者是V/T波形的数据的测量 (7) 2.2.4试验测量获取I/V和转换信息的数据 (7) 2.3数据的写入 (8) 2.3.1IBS文件的头I信息 (8) 2.3.2器件和管脚的信息 (8) 2.3.3关键词Model的使用 (9) §3用IBIS模型数据验证模型 (10) 3.1常见的错误 (10) 3.2IBIS模型的数据验证 (12) 3.2.1Pullup、Pulldown特性 (12) 3.2.2上升和下降的速度（Ramp rate） (12) 3.2.3上下拉特性和Ramp rate的关系 (12)

3.3用IBIS模型数据验证模型参数的实例 (12)

§1 绪论 1.1 IBIS模型的介绍 IBIS（Input/Output Buffer Informational Specifation）是用来描述IC器件的输入、输出和I/OBuffer 行为特性的文件，并且用来模拟Buffer和板上电路系统的相互作用。在IBIS模型里核心的内容就是Buffer 的模型，因为这些Buffer产生一些模拟的波形，从而仿真器利用这些波形，仿真传输线的影响和一些高速现象（如串扰，EMI等。）。具体而言IBIS描述了一个Buffer的输入和输出阻抗（通过I/V曲线的形式）、上升和下降时间以及对于不同情况下的上拉和下拉，那么工程人员可以利用这个模型对PCB板上的电路系统进行SI、串扰、EMC以及时序的分析。 IBIS模型中包含的是一些可读的ASCII格式的列表数据。IBIS有特定的语法和书写格式。IBIS模型中还包括一些电气说明如V、V、V以及管脚的寄生参数（如管脚的引线R、L、C）等。有一点需要注意的是IBIS模型并不提供IC器件：功能信息、逻辑信息、输入到输出的时间延迟等。也就是说，IBIS模型只是提供了器件的输入、输出以及I/O Buffer的行为特性，而不是在IC器件给定不同的输入，测量对应不同的输出波形；而是在描述器件有一个输入时，我们看不同情况下输出的特性（具体的说我们可以在输出端接一个电压源，这样我们在确保器件输出高电平或者是低电平时，调整电压源的数值，可以测出不同的电流，这样我们就可以在确保输出管脚输出某一个状态时得出一些I/V的数值，至于电压源具体的变化范围后面的内容会涉及到）。所以对于器件商家而言IBIS模型不会泄漏器件的内部逻辑电路的结构。要实现上面提到的对系统的SI和时序的仿真，那么需要的基本的信息就是Buffer的I/V曲线和转换特性。IBIS模型中Buffer的数据信息可以通过测量器件得出也可以通过器件的SPICE 模型转换得到。IBIS是一个简单的模型，当做简单的带负载仿真时，比相应的全Spice三极管级模型仿真要节省10～15倍的计算量。 IBIS模型是基于器件的。也就是说一个IBIS模型是对于整个器件的管脚而言的，而不是几个特殊的输入、输出或者是I/O管脚的Buffer。因此，IBIS模型中除了一些器件Buffer的电气特性，还包括pin-buffer 的映射关系（除了电源、地和没有连接的管脚外，每个管脚都有一个特定的Buffer），以及器件的封装参数。 IBIS提供两条完整的V－I曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换的曲线。V－I曲线的作用在于为IBIS提供保护二极管、TTL推拉驱动源和射极跟随输出等非线性效应的建模能力。一般而言，IC器件的输入、输出和I/O管脚的Buffer的行为特性是通过一定的形式描述的。下面分别对于输入、输出和I/O管脚Buffer的表述形式作一个介绍。对于一个输出或者是I/O管脚的Buffer需要下列的相关数据： ●在输出为逻辑低时，输出管脚Buffer的I/V特性 ●在输出为逻辑高时，输出管脚Buffer的I/V特性 ●在输出的电平强制在V以上和GND以下时，输出管脚Buffer 的I/V特性 ●Buffer由一个状态转换为另一个状态的转换时间 ●Buffer的输出电容对于一个输入管脚的Buffer需要以下的数据： ●输入Buffer的I/V曲线（包括电平高于V或者是低于GND） ●Buffer的输入电容一般情况，IBIS模型包含以下一些信息，IBIS模型的结构如下图1.1所示。

IBIS模型及其应用讲解

CDMA事业部眭诗菊摘要：本文介绍了用于高速系统信号完整性分析的IBIS模型的历史背景、IBIS模型的结构、IBIS模型的建模过程、IBIS模型的参数、语法格式，以及在使用IBIS模型时常遇到的问题和解决方法。关键词：IBIS模型、EDA、信号完整性、缓冲器、单调性、收敛高时钟频率下运行的并行处理系统或其它功能更加复杂的高性能系统，对电路板的设计提出了极其严格的要求。按集总系统的方法来设计这些系统的线路板已不可想象。许多EDA （电子设计自动化）供应商都提供能进行信号完整性分析和EMC分析的PCB设计工具。这些工具需要描述线路板上元器件的电气模型。IBIS（I/O Buffer Information Specification）模型是EDA供应商、半导体器件供应商和系统设计师广泛接受的器件仿真模型。一、 IBIS的背景及其发展在IBIS出现之前，人们用晶体管级的SPICE模型进行系统的仿真，这种方法有以下三个方面的问题：第一，结构化的SPICE模型只适用于器件和网络较少的小规模系统仿真，借助这种方法设定系统的设计规则或对一条实际的网络进行最坏情况分析。第二，得到器件结构化的SPICE模型较困难，器件生产厂不愿意提供包含其电路设计、制造工艺等信息的SPICE模型。第三，各个商业版的SPICE软件彼此不兼容，一个供应商提供的SPICE模型可能在其它的SPICE仿真器上不能运行。因此，人们需要一种被业界普遍接受的、不涉及器件设计制造专有技术的、并能准确描述器件电气特性的行为化的、“黑盒”式的仿真模型。 1990年初，INTEL公司为了满足PCI总线驱动的严格要求，在内部草拟了一种列表式的模型，数据的准备和模型的可行性是主要问题，因此邀请了一些EDA供应商参与通用模型格式的确定。这样，IBIS 在1993年6月诞生。1993年8月更新为IBIS 版本，并被广泛接受。此时，旨在与技术发展要求同步和改善IBIS模型可行性的IBIS论坛成立，更多的EDA供应商、半导体商和用户加入IBIS论坛。1995年2月IBIS论坛正式并入美国电子工业协会EIA (Electronic Industries Association)。1995年12月，IBIS 版成为美国工业标准 ANSI/EIA-656。1997年6月发布的IBIS 版成为IEC 62012-1标准。 1999年9月通过的IBIS 版为美国工业标准 ANSI/EIA-656-A。目前大量在使用中的模型为IBIS 、IBIS 版本。二、IBIS模型 IBIS模型是一种基于全电路仿真或者测试获得V/I曲线而建立的快速、准确的行为化的电路仿真模型。它的仿真速度是SPICE模型仿真速度的25倍以上。人们可以根据标准化的模型格式建立这种模拟IC电气特性的模型，并可以通过模型验证程序型验模型格式的正确性。IBIS模型能被几乎所有的模拟仿真器和EDA工具接受。由于来自测量或仿真数据，IBIS模型较容易获得，IBIS模型不涉及芯片的电路设计和制造工艺，芯片供应商也愿意为用户提供器件的IBIS模型。所以IBIS模型被广泛应用于系统的信号完整性分析。 IBIS模型是以I/O缓冲器结构为基础的。I/O缓冲器行为模块包括：封装RLC参数，电平箝位、缓冲器特征（门槛电压、上升沿、下降沿、高电平和低电平状态）。图1为IBIS 模型结构。

IBIS模型解说

IBIS模型解说 1.IBIS模型的一些基本概念 IBIS这个词是Input/Output buffer information specification 的缩写。在业界经常会把spice 模型描述为transistor model，是因为spice描述了电路内部的细节问题。而把IBIS模型描述为behavioral model，是因为IBIS 只是描述了电路的外在表现，它像个黑匣子一样，根据输入得到输出结果，而不需要了解电路的内部细节。IBIS模型的仿真精度依赖于模型的准确度以及考虑的worse case。 2.IBIS模型的构成从上图可以看出，IBIS模型包括如下的一些信息（部分model有一些信息会省略掉）： VI 曲线: Pullup，Pulldown，POWER clamp，GND clamp VT曲线: Rise waveform, Fall waveform 还有一些其它比较重要的信息比如Die capacitance（C_comp）以及package parameter（RLC）。 3.IBIS的应用场合任何电路都可以用下面的模型来描述： Driver ---interconnect---Receiver IBIS模型描述的是Driver/Receiver的行为特性，而不是它们的电路特性，因此模型内部的逻辑延时是没有考虑的（这正是区分Tco的原因），通过使用IBIS模型，可以得出interconnect对于电路的影响。

由于IBIS支持的buffer type很多，每个类型都会有对应的格式以及需要包含的信息，常用有output, input以及IO 模型。 4.IBIS模型的VI/VT曲线 Pull down曲线由来（此曲线需要考虑与clamp 曲线重复的部分）： Ground clamp 曲线由来： Pull up 曲线由来（此曲线需要考虑与clamp 曲线重复的部分）： Power clamp 曲线由来：注意：IBIS里面定义电流流入方向为正；在此图中pull up 以及power clamp 曲线都没经过转化。传说中的vcc relative没出现，使用Vcc relative的解释模型可以应用在模式，比如：电压兼容模型可以在2.5V 或3.3V 条件下工作，而无需建立两模型。

IBIS模型与Spice模型

1、IBIS模型随着数字系统性能的不断提升，信号输出的转换速度也越来越快，在信号完整性分析中，不能简单的认为这些高速转换的信号是纯粹的数字信号，还必须考虑到它们的模拟行为。为了在PCB进行生产前进行精确的信号完整性仿真并解决设计中存在的问题，要求建立能描述器件I/O特性的模型。这样，Intel最初提出了IBIS的概念，IBIS就是I/O BufferInformation Specification的缩写。为了制定统一的IBIS格式，EDA公司、IC供应商和最终用户成立了一个IBIS格式制定委员会，IBIS公开论坛也随之诞生。在1993年，格式制定委员会推出了IBIS的第一个标准Version 1.0，以后不断对其进行修订，现在的版本是1999年公布的Version 3.2，这一标准已经得到了EIA的认可，被定义为ANSI/EIA-656-A标准。每一个新的版本都会加入一些新的内容，但这些新内容都只是一个IBIS模型文件中的可选项目而不是必须项目，这就保证了IBIS模型的向后兼容性能。现在，已经有几十个EDA公司成为IBIS公开论坛的成员，支持IBIS的EDA公司提供不同器件的IBIS模型以及软件仿真工具。有越来越多的半导体厂商开始提供自己产品的IBIS模型。 2、IBIS与SPICE的比较 SPICE作为一种通用的电路模拟语言，最早由加州大学伯克利分校发明SPICE模型目前有两个主要的版本：HSPICE和PSPICE，HSPICE主要应用于集成电路设计，而PSPICE主要应用于PCB板和系统级的设计。采用SPICE模型在PCB板级进行SI分析时，需要集成电路设计者和制造商提供能详细准确的描述集成电路I/O单元子电路的SPICE模型和半导体特性的制造参数。由于这些资料通常都属于设计者和制造商的知识产权和机密，所以只有较少的半导体制造商会在提供芯片产品的同时提供相应的SPICE模型。SPICE模型的分析精度主要取决于模型参数的来源(即数据的精确性)，以及模型方程式的适用范围。而模型方程式与各种不同的数字仿真器相结合时也可能会影响分析的精度。有的半导体生产者在向外界提供SPICE模型时，常常会对一些涉及到知识产权的部分进行‘清理’，这样也会导致仿真结果的不准确。 IBIS模型不对电路的具体结构进行描述，而只是采用I/V和V/t表的形式来描述数字集成电路I/O单元和引脚的特性。半导体厂商很容易在不透露自己的知识产权的同时为客户提供这种模型。 IBIS模型的分析精度主要取决于I/V和V/T表的数据点数和数据的精确度。由于基于IBIS 模型的PCB板级仿真采用查表计算，因而计算量较小，通常只有相应的SPICE模型的1/10到1/100。用它进行仿真的速度要比用SPICE模型快很多。随着电路板的设计越来越复杂，使用SPICE模型仿真会花去很长的时间，而使用IBIS模型使得对整个电路板上的系统进行仿真成为可能。虽然IBIS模型没有SPECE模型那么精确，但对于系统级分析而言已经是完全足够了。使用IBIS模型的另外一个优点就是，很多的IBIS模型都是由实际的器件得到，这样，一旦有了完全的IBIS数据，那么仿真得到的数据就与实际的器件有了直接的关系。总之，由于IBIS模型的方便，快捷，以及具有必要的精确度，越来越多的半导体厂商都愿意向客户免费提供自己产品的IBIS模型。由于目前还没有一种统一的模型来完成所有的PCB板级信号完整性分析，因此在高速数字PCB板设计中，需要混合各种模型来最大程度地建立关键信号和敏感信号的传输模型。对于分立的无源器件，可以寻求厂家提供的SPICE模型，或者通过实验测量直接建立并使用简化的SPICE模型。对于关键的数字集成电路，则必须寻求厂家提供的IBIS模型。目前大多数集成电路设计和制造商都能够通过web网站或其它方式在提供芯片的同时提供所需的IBIS模型。对于非关键的集成电路，若无法得到厂家的IBIS模型，还可以依据芯片引脚的