接口与汇编—存储器清零实验报告

大连理工大学软件学院

《接口与汇编》实验报告

姓名：学号：班级：

姓名：学号：班级：

组号： 5 实验箱编号：

实验时间：2012年3月7日实验室：嵌入式实验室实验台：Embest Edukit-III平台_ 指导教师：侯刚成绩：

实验一：存储块清零

一、实验目的和要求

实验目的

1．握存储器读写方法

2．解存储器的块操作方法

实验要求

1. 指定存储器中某块的起始地址和长度，要求能将其内容清零。

2. 在RAM存储区内，由00H~FFH分别赋给连续的256个地址单元

3. 将RAM存储区30H和31H的内容赋给外部存储区1000H和1001H

二、实验原理和内容

1.将存储器中起始地址为4000H和长度为256H的存储块内容清零

通过MOVX指令和DPTR将00H赋值于地址为4000H的外部存储单元，R0赋值00H，通过R0自减控制循环256次，始长度为256的存储块内容清零。

2.在RAM存储区内，由00H~FFH分别赋给连续的256个地址单元

用三个寄存器A，R0，R1。A用于从00H开始累加，将累加结果依次赋值于从R1（=00H）开始的存储区域，R0用于计数，由00H开始累减至00H，循环达到256个字节。

3.将RAM存储区30H和31H的内容赋给外部存储区1000H和1001H

通过MOV间接寻址，将内存30H和31H的内容依次赋予累加器A，通过MOVX指令和DPTR将累加器A的内容赋值于地址为1000H和1001H的外部存储单元。

三、主要仪器设备及软件编程环境

主要仪器：计算机编程软件

编程环境：uVision2

四、实验步骤与编程

实验步骤：编写代码，编译，调试，完成实验。

编程：

1. ORG 0000H

2. ORG 0000H

MOV DPTR,#4000H MIAN: MOV A,#00H

MOV A,#0FFH MOV R0,#10H

MOV R0,#00H MOV R1,#0FFH LOOP: MOVX @DPTR,A LOOP: MOV @R0,A INC DPTR INC R0

DJNZ R0,LOOP INC A

END DJNZ R1,LOOP

END

3. ORG 0000H

MOV DPTR,#1000H

MOV 30H,#0FFH

MOV 31H,#0EEH

MOV A,30H

MOVX @DPTR,A

INC DPTR

MOV A,31H

MOVX @DPTR,A

END

五、实验数据与结果分析

1.

2.

3.

六、讨论、建议

1.存在问题是一开始不知道怎么访问外部存储器，后来通过查资料知道通过DPTR访问外部存储器。

2.一开始随意设初始地址为40H开始赋值，但是存在问题是不能累加到FFH，后来了解到存储器有大小限制，从40H开始赋值加256则超出存储范围。

3.也是访问外部存储器的问题，中间因为外部存储器没有直接寻址赋值，所以需要通过“中间变量”将30H与31H的值给外部存储器。

单片机实验报告

单片机实验报告 实验一：存储器块清零或赋值 一、实验目的 1 熟悉存储器的读写方法，熟悉51汇编语言结构。 2 熟悉循环结构程序的编写。 3 熟悉编程环境和程序的调试。 二、实验内容 指定存储器中某块的起始地址和长度，要求将其内容清零或赋值。例如将4000H开始的10个字节内容清零或全部赋值为33H。 注意： 1 文件不要用中文名称保存时不要用中文路径（目录），不要放在“桌面”上，源文件和工程要放在同一个文件夹下，文件名称和路径名称不要太长。 2 查看存储器菜单使用：窗口---数据窗口---XDATA 观察存储器内容 3 查看SFR:窗口---CPU窗口查看CPU寄存器SFR 4 单步执行：执行---单步执行(F8)，每执行一步，查看每条语句涉及到的寄存器和存储器内容的变化结果，是否是指令所要得到的结果，如不是，检查错误原因，修改。 5利用多种执行方法和观察各种窗口调试程序，直至程序满意为止。 三、实验仪器 微机、VW,WA VE6000编程环境软件，（单片机实验箱） Lab6000/Lab6000通用微控制器MCS51实验 四、实验步骤 1、新建工程文件。（注意：文件不要用中文名称保存时不要用中文路径）

2、编写程序。 3、运行和调试过程。 外部数据存储器（4000H为首地址的10个字节）中初始状态（随便赋值FFH）： 单步执行程序，观察SFR中外部地址指针的变化； 全速执行程序，可以看到外部数据存储器已赋值33H：

五、实验结果 可以看到外部数据存储器已赋值33H： 六、问题讨论 本次实验能够清楚地了解存储器中数据的移动和赋值过程，通过单步执行，对于每一步的指令操作过程能够了解如何执行，查看每条语句涉及到的寄存器和存储器内容的变化结果。同时，学习掌握汇编程序的编写和调试过程。 实验二：存储块移动 一、实验目的 1 熟悉51汇编语言程序结构。 2 熟悉循环结构程序的编写，进一步熟悉指令系统。 3 熟悉编程环境和程序的调试。 二、实验内容 将指定源地址（3000H）和长度（10字节）的存储块移动到目的地址（3050H）。 注意：在编程环境中，可以通过软件仿真，观察程单片机运行情况。 由于源地址和目的地址的内容都一样（FF），调试时看不到内容的变化，所以需要给源地址内容赋值。有多种赋值方式（比如在搬移循环体内，赋值一个搬移一个，请在空白处添

静态存储器扩展实验报告

静态存储器扩展实验报告告圳大学实验报深

微机原理与接口技术 课程名称： 静态存储器扩展实验实验项目名称： 信息工程学院学院： 专业：电子信息工程

指导教师：周建华 32012130334 学号：班级：电子洪燕报告人：班 2014/5/21 实验时间： 实验报告提交时间：2014/5/26 教务部制． 一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读/写。 2. 掌握CPU对16位存储器的访问方法。

二．实验设备 PC机一台，TD-PITE实验装置或TD-PITC实验装置一套，示波器一台。 三．实验原理VCC28A141WE27A122A1326A73A8254A6存储器是用来存储信息的A924A55A1123A46OE22A3762256A10218A2CS209A1部件，是计算机的重要组成部D719A010D618D011D517D112D416D213D315GND14管组成的是由MOS分，静态RAM触发器电路，每个触发器可以存放1位

信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM工作稳定，不要外加刷新电路，使用方便。 但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM 芯片的集成度不会太高，目前较常用的有6116（2K×8位），图4.1 62256引脚图6268位）622532位。本验平台上选． 用的是62256，两片组成32K×16位的形式，共64K字节。 62256的外部引脚图如图4.1所示。 本系统采用准32位CPU，具有16位外部

数据总线，即D0、D1、…、D15，地址总线为BHE＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BHE＃和BLE＃选通。 存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE＃和BLE＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要

静态存储器-实验报告

计算机科学与技术系 实验报告 专业名称计算机科学与技术 课程名称计算机组成与结构 项目名称静态随机存储器实验 班级 学号 姓名 同组人员无 实验日期 2015-10-24

一、实验目的与要求 掌握静态随机存储器RAM 工作特性及数据的读写方法 二、实验逻辑原理图与分析 2.1 实验逻辑原理图及分析 实验所用的静态存储器由一片6116(2K ×8bit)构成(位于MEM 单元)，如下 图所示。6116有三个控制线：CS(片选线)、OE(读线)、WE(写线)，当片选有效(CS=0)时，OE=0时进行读操作，WE=0时进行写操作，本实验将CS 常接地线。 由于存储器(MEM)最终是要挂接到CPU 上，所以其还需要一个读写控制逻辑，使得CPU 能控制MEM 的读写，实验中的读写控制逻辑如下图所示，由于T3的参与，可以保证MEM 的写脉宽与T3一致，T3由时序单元的TS3给出。IOM 用来选择是对I/O 还是对MEM 进行读写操作，RD=1时为读，WR=1时为写。 XMRD XIOR XIOW XMWR RD IOM WE T3 读写控制逻辑 实验原理图如下如所示，存储器数据线接至数据总线，数据总线上接有8 个LED 灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED 灯显示A7…A0的内容，地址由地址锁存器(74LS273,位于PC&AR 单元)给出。数据开关(位于IN 单元)经一个三态门(74LS245)连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。

湘潭大学计算机原理实验二ROM存储器与RAM存储器实验报告

计算机原理与设计 实验报告 实验二存储器实验 ：XXX 学号：2013551728

班级：13级软件工程2班 实验日期：2014年10 月29 日 1.FPGA中ROM定制与读出实验 一．实验目的 1、掌握FPGA中ROM的设置，作为只读存储器ROM的工作特性和配置方法。 2、用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于ROM中； 3、在初始化存储器编辑窗口编辑mif文件配置ROM； 4、验证FPGA中ROM的功能。 二．实验原理 ALTERA的FPGA中有许多可调用的模块库，可构成如rom、ram、fifo等存储器结构。CPU 中的重要部件，如RAM、ROM可直接调用他们构成，因此在FPGA中利用嵌入式阵列块EAB 可以构成各种结构的存储器，ROM是其中的一种。ROM有5组信号：地址信号address[ ]、数据信号q[ ]、时钟信号inclock、outclock、允许信号memenable，其参数都是可以设定的。由于ROM是只读存储器，所以它的数据口是单向的输出端口，ROM中的数据是在对FPGA 现场配置时，通过配置文件一起写入存储单元的。图2-1-1中的ROM有3组信号：inclk——输入时钟脉冲；instruction[31..0]——lpm_ROM的32位数据输出端；a[4..0]——lpm_ROM的5位读出地址。 实验中主要应掌握以下三方面的内容： （1）ROM的参数设置； （2）ROM中数据的写入，即FILE初始化文件的编写；

（3）ROM的实际应用，在GW48_CP+实验台上的调试方法。 三．实验步骤 （1）新建工程。工程名是scinstmem.qpf。 （2）用初始化存储器编辑窗口编辑ROM配置文件（文件名.mif）。这里预先给出后面将要用到的指令存储器初始化文件：scinstmem.mif 。如下图，scinstmem.mif中的数据是机器指令代码。 scinstmem.mif中的数据 （3）模块设计。用图形编辑，使用工具Mega Wizard Plug-In Manager，定制指令存储器rom 宏功能块。设置地址总线宽度address[]和数据总线宽度q[]，分别为5位和32位,并添加输入输出引脚，如图设置和连接。 ROM的结构图 在设置rom数据参数选择项file的对应窗口中（下图），用键盘输入ROM配置文件的路径（scinstmem.mif），然后设置在系统ROM/RAM读写允许，以便能对FPGA中的ROM在系统读写。

实验1存储器块清零

实验一存储器块清零 软件操作过程：新建文件→保存文件（汇编语言后缀.ASM、C语言后缀.C）→新建项目（出现3个对话框）→对话框1：加入模块文件（选择要加的文件）→对话框2：加入包含文件（头文件之类的，没有可以点取消）→对话框3：保存项目（输入项目名称，注意项目和加入的文件必须在同一个文件夹中）→打开相应的模块文件，输入程序→点击绿色“开始”按钮，运行检查错误修改，直到没有错误为止。 窗口：CPU窗口——特殊功能寄存器窗口、工作寄存器窗口 数据窗口——DATA片内数据存储器 XDAT片外数据存储器 CODE程序存储器 BIT 位存储区 仿真器设置：点仿真器→仿真器设置→选择仿真（Lab2000p仿真）→选择仿真头（MCS51实验）→选择CPU（8031/8032）→选择是否使用软件模拟器→点击好 请编写程序，将片内RAM 30H-4FH单元中的内容清零。 MOV R0,#30H MOV R1,#32 L0:MOV @R0,#00H INC R0 DJNZ R1,L0 SJMP $ 请编写程序，将片内RAM 60H-7FH单元中的内容置为FEH。 MOV R0,#60H MOV R1,#32 L0:MOV @R0,#0FEH INC R0 DJNZ R1,L0 SJMP $

1、片外ram50h—7fh内容置为：feh MOV DPTR,#50H MOV R1,#48 MOV A,#0feH L0:MOVX @DPTR,A INC DPTR DJNZ R1,L0 SJMP $ 2、片内RAM 20H-4FH中内容置为（20h）=00h,(21h)=01h,(22h)=02h, ,(4fh)=2fh MOV A,#00H MOV R1,#20H MOV R0,#48 MOV @R1,A LOOP: INC A INC R1 MOV @R1,A DJNZ R0,LOOP END

计算机组成原理存储器读写和总线控制实验实验报告

信息与管理科学学院计算机科学与技术 实验报告 课程名称：计算机组成原理 实验名称：存储器读写和总线控制实验 姓名：班级：指导教师：学号： 实验室：组成原理实验室 日期： 2013-11-22

一、实验目的 1、掌握半导体静态随机存储器RAM的特性和使用方法。 2、掌握地址和数据在计算机总线的传送关系。 3、了解运算器和存储器如何协同工作。 二、实验环境 EL-JY-II型计算机组成原理实验系统一套，排线若干。 三、实验内容 学习静态RAM的存储方式，往RAM的任意地址里存放数据，然后读出并检查结果是否正确。 四、实验操作过程 开关控制操作方式实验 注：为了避免总线冲突，首先将控制开关电路的所有开关拨到输出高电平“1”状态，所有对应的指示灯亮。 本实验中所有控制开关拨动，相应指示灯亮代表高电平“1”，指示灯灭代表低电平“0”。连线时应注意：对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。 1、按图3－1接线图接线： 2、拨动清零开关CLR，使其指示灯显示状态为亮—灭—亮。 3、往存储器写数据：

以往存储器的（FF ） 地址单元写入数据“AABB ”为例，操作过程如下： 4、按上述步骤按表3－2所列地址写入相应的数据 表3－2 5、从存储器里读数据： 以从存储器的（FF ） 地址单元读出数据“AABB ”为例，操作过程如下： (操作) (显示) (操作) (显示) (操作) (显6、按上述步骤读出表3－2数据，验证其正确性。 五、实验结果及结论 通过按照实验的要求以及具体步骤，对数据进行了严格的检验，结果是正确的，具体数据如图所示：

存储器管理实验报告.docx

操作系统实验报告 存储器管理 学院电信学院 专业计算机科学与技术 班级 14级计科一班 实验题目动态分区分配 实验组别第三组 指导老师曹华

一、实验目的 了解动态分区分配方式中使用的数据结构和分配算法，并进一步加深对动态分区存储管理方式及其实现过程的理解。 二、实验内容 用Ｃ语言分别实现采用首次适应算法和最佳适应算法的动态分区分配过程alloc()和回收过程free()。其中，空闲分区通过分区链来管理，在进行内存分配时，系统优先使用空闲区低端的空间。 请分别用首次适应算法和最佳适应算法进行内存块的分配和回收，要求每次分配和回收后显示出空闲内存分区链的情况。 三、实验主要仪器设备 软件环境：ＶＣ＋＋６编程环境 四、实验原理及设计方案 1.实验原理： 可变分区调度算法有：最先适应分配算法，循环首次适应算法，最佳适应算法，最坏适应算法。 首次适应算法（First-fit）：当要分配内存空间时，就查表，在各空闲区中查找满足大小要求的可用块。只要找到第一个足以满足要求的空闲块就停止查找，并把它分配出去； 如果该空闲空间与所需空间大小一样，则从空闲表中取消该项；如果还有剩余，则余下的部分仍留在空闲表中，但应修改区分大小和分区始址。 用户提出内存空间的申请：系统根据申请者的要求，按照一定的分配策略分析内存空间的使用情况，找出能满足请求的空闲区，分给申请者；当程序执行完毕或主动归还内存资源时，系统要收回它所占用的内存空间或它归还的部分内存空间。 最佳适应算法（Best-fit）：当要分配内存空间时，就查找空闲表中满足要求的空闲块，并使得剩余块是最小的。然后把它分配出去，若大小恰好合适，则直按分配；若有剩余块，则仍保留该余下的空闲分区，并修改分区大小的起始地址。 内存回收：将释放作业所在内存块的状态改为空闲状态，删除其作业名，设置为空，并判断该空闲块是否与其他空闲块相连，若释放的内存空间与空闲块相连时，则合并为同一个空闲块，同时修改分区大小及起始地址。 每当一个进程被创建时，内存分配程序首先要查找空闲内存分区链，从中寻找一个合适的空闲块进行划分，并修改空闲内存分区链，系统根据回收区的首址，从空闲区链中找到相应的插入点，此时出现如下四种情况： (１)回收区与插入点的前一个空闲区Ｆ１相邻接，此时可将回收区直接与Ｆ１合并，并修改Ｆ１的大小； (２)回收区与插入点的后一个空闲分区Ｆ２相邻接，此时可将回收区直接与Ｆ２合并，并用回收区的首址作为新空闲区的首址，大小为二者之和； (３)回收区同时与插入点的前后两个空闲分区邻接，此时需将三者合并； (４)回收区不与任何一个空闲区邻接，此时应建一新的表项 2.主要数据结构的说明 定义一个空闲区说明表结构

微机原理实验报告软件实验1-4

微机原理实验报告 学院：算机科学与软件教育学院 1. 掌握存储器读写方法 2. 了解存储器的块操作方法 二、实验原理 存储器读写和块操作 三、实验设备仪器及材料 计算机，WA VE 6000软件 四、实验过程 S1.asm 代码流程图 data segment Block db 256 dup(55h) data ends code segment assume cs:code, ds:data start proc near mov ax, data mov ds, ax mov bx, offset Block ; 起始地址 mov cx, 256 ; 清256 字节Again: mov [bx], byte ptr 0 inc bx ; 地址+1 Loop Again ; 记数减一jmp $ ；死循环code ends end start

五、实验步骤 (1) 进入Wave6000，输入程序并检查，保存程序。 (2) “编译”程序。 (3) “全速执行”程序。 (4) “暂停”程序运行，在“数据窗口（MEMOREY）”查看0400H起始的单元内容，并记录。 (5) 在指令“jmp $”处设断点。“全速执行”程序。 (6) 在“数据窗口（MEMOREY）”查看0400H起始的单元内容，记录并分析实验结果。 六、实验结果及总结 运行前：运行后： 2、调试：如何将存储器块的内容置成某固定值(例全填充为0FFH)？ 总结：通过本实验，我了解到单片机读写存储器的读写方法，同时也了解到单片机编程，调试方法。学会内存的移动方法，也加深对存储器读写的认识。

微机原理实验报告 学院：算机科学与软件教育学院 实验 课程 名 微机原理实验成绩实验 项目名称实验二、二进制到BCD码转换 指导老 师 1. 了解BCD值和ASCII值的区别。 2. 了解如何将BCD值转换成ASCII值。 3. 了解如何查表进行数值转换及快速计算。 二、实验原理 ASCII码表 三、实验设备仪器及材料 计算机，WA VE 6000软件 data segment Result db 3 dup(?) data ends code segment assume cs:code, ds:data start proc near mov ax, data mov ds, ax mov ax, 123 mov cl, 100 div cl mov Result, al ; 除以 100, 得百位数 mov al, ah mov ah, 0 mov cl, 10 div cl mov Result+1, al ; 余数除以 10, 得十位数 mov Result+2, ah ; 余数为个位 数 jmp $ code ends end start 代码流程图

实习五虚拟存储器实验报告

实习五虚拟存储器 一、实习内容 模拟分页式虚拟存储管理中硬件的地址转换和缺页中断，以及选择页面调度算法处理缺页中断。 二、实习目的 在计算机系统中，为了提高主存利用率，往往把辅助存储器（如磁盘）作为主存储器的扩充，使多道运行的作业的全部逻辑地址空间总和可以超出主存的绝对地址空间。用这种办法扩充的主存储器称为虚拟存储器。通过本实习帮助同学理解在分页式存储管理中怎样实现虚拟存储器。 三、实习题目 本实习有三个题，其中第一题必做，第二、第三题中可任选一个。 第一题：模拟分页式存储管理中硬件的地址转换和产生缺页中断。 [提示]： (1) 分页式虚拟存储系统是把作业信息的副本存放在磁盘上，当作业被选中时，可把作业的开始几页先装入主存且启动执行。为此，在为作业建立页表时，应说明哪些页已在主存，哪些页尚未装入主存，页表的格式为： 其中，标志——用来表示对应页是否已经装入主存，标志位=1，则表示该页已经在主存，标志位=0，则表示该页尚未装入主存。 主存块号——用来表示已经装入主存的页所占的块号。 在磁盘上的位置——用来指出作业副本的每一页被存放在磁盘上的位置。 (2) 作业执行时，指令中的逻辑地址指出了参加运算的操作数存放的页号和单元号，硬件的地址转换机构按页号查页表，若该页对应标志为“1”，则表示该页已在主存，这时根据关系式： 绝对地址=块号 块长+单元号 计算出欲访问的主存单元地址。如果块长为2的幂次，则可把块号作为高地址部分，把单元号作为低地址部分，两者拼接而成绝对地址。按计算出的绝对地址可以取到操作数，完成一条指令的执行。若访问的页对应标志为“0”，则表示该页不在主存，这时硬件发“缺页中断”信号，由操作系统按该页在磁盘上的位置，把该页信息从磁盘读出装入主存后再重新执行这条指令。 (3) 设计一个“地址转换”程序来模拟硬件的地址转换工作。当访问的页在主存时，则形成绝对地址，但不去模拟指令的执行，而用输出转换后的地址来代替一条指令的执行。当访问的页不在主存时，则输出“*该页页号”，表示产生了一次缺页中断。该模拟程序的算法如图5-1。 (4) 假定主存的每块长度为128个字节；现有一个共七页的作业，其中第0页至第3

实验五存储器读写实验报告

实验五存储器读写实验报告 实验报告 课程名：《计算机组成原理》题目：实验五存储器读写班级：计算机+ 自动化0901班姓名：张哲玮，郑俊飞 《计算机组成原理》实验报告- 1 - 实验五、存储器读写实验 一、目的与要求 (1)掌握存储器的工作特性 (2)熟悉静态存储器的操作过程，验证存储器的读写方法 二、实验原理及原理图 (1)?静态存储器芯片6116的逻辑功能 6116是一种数据宽度为8位(8个二进制位)，容量为2048字节的静态存储器芯片，封在24引脚的封装中，封装型式如图2-7所示。6116芯片有8根双向三态数据线D7-D0,所谓三态是指输入状态，输出状态和高阻状态，高阻状态数据线处于一种特殊的“断开”状态；11根地址线A10-A0,指示芯片内部2048个存储单元号;3根控制线CS片选控制信号，低电平时，芯片可进行读写操作，高电平时，芯片保存信息不能进行读写;WE 为写入控制信号，低电平时，把数据线上的信息存入地址线A10-A0指示的存储单元中;0E为输出使能控制信号，低电平时，把地址线A10-A0指示的存储单元中的数据读出送到数据线上。

6116芯片控制信号逻辑功能表 (2).存储器实验单元电路 因为在计算机组成原理实验中仅用了256个存储单元，所以6116芯片的3根地址线A11-A8接地也没有多片联用问题，片选信号CS接地使芯片总是处于被选中状态。芯片的WE和0E信号分别连接实验台的存储器写信号M-W和存储器读信号M-Ro这种简化了控制过程的实验电路可方便实验进行。 存储器部件电路图 (3)?存储器实验电路 存储器读\写实验需三部分电路共同完成:存储器单元(MEM UNIT),地址寄存器单元(ADDRESS UNIT)和输入，输出单元(INPUT/OUTPIT UNIT).存储器单元6116芯片为中心构成，地址寄存器单元主要由一片74LS273组成，控制信号B-AR的作用是把总线上的数据送入地址寄存器，向存储器单元电路提供地址信息，输入，输出单元作用与以前相同。

实验1 存储器块清零程序

实验1 存储器块清零程序 一、实验要求 指定存储器中某块的起始地址和长度，将其内容清零。 二、实验目的 1、学习使用模拟软件，编辑简单程序； 2、掌握存储器的读写方法； 3、了解存储器块操作块操作方法 三、实验内容 1、实验步骤 启动PC机，打开uVision2软件。 创建工程Project文件，然后创建main.c源程序，。实现对数据块Da[10]的清零函数ClearDataZone： void ClearDataZone(unsigned char* Data,int n) {

} int main() { unsigned char Da[10]={0,1,2,3,4,5,6,7,8,9}; ClearDataZone(Da,10); while(1); } 2、对代码进行编译，编译无误后，进入Debug运行程序，打开数据窗口(DATA)，点击暂停按钮，观察要清零的数据区是否被清零。同时打开反汇编代码窗口，找出这段C代码用到的汇编指令有哪些？并对反汇编代码截图。

指令： MOV SJMP LJMP ORL CLR JNZ JZ LCALL DEC

3、针对2中你看到的每一句汇编代码写出相应的含义，并标出。 C:0x011B 7808 MOV R0,#0x08 含义：将0x08这个数据传送到R0寄存器中 C:0x0138 12013D LCALL ClearDataZone(C:013D) 含义：长调用指令，调用ClearDataZone函数 C:0x013B 80FE SJMP C:013B 含义：短转移指令 C:0x0144 1D DEC R5 含义:减1指令。将R5寄存器中的数据减一 C:0x0145 7001 JNZ C:0148 含义：若不为0就跳转 C:0x014A 6010 JZ C:015C 含义：若为0就跳转 C:0x0149 4C ORL A,R4 含义：逻辑或指令。将A和R4寄存器中的数据做或运算，所得结果放在R4中。C:0x0156 E4 CLR A 含义：清0指令 四、实验总结 懂得了实验里边一些汇编代码所包含的意思。

虚拟存储器管理实验报告

淮海工学院计算机科学系实验报告书 课程名：《操作系统》 题目：虚拟存储器管理 页面置换算法模拟实验 班级： 学号： 姓名：

一、实验目的与要求 1.目的： 请求页式虚存管理是常用的虚拟存储管理方案之一。通过请求页式虚存管理中对页面置换算法的模拟，有助于理解虚拟存储技术的特点，并加深对请求页式虚存管理的页面调度算法的理解。 2.要求： 本实验要求使用C语言编程模拟一个拥有若干个虚页的进程在给定的若干个实页中运行、并在缺页中断发生时分别使用FIFO和LRU算法进行页面置换的情形。其中虚页的个数可以事先给定（例如10个），对这些虚页访问的页地址流（其长度可以事先给定，例如20次虚页访问）可以由程序随机产生，也可以事先保存在文件中。要求程序运行时屏幕能显示出置换过程中的状态信息并输出访问结束时的页面命中率。程序应允许通过为该进程分配不同的实页数，来比较两种置换算法的稳定性。 二、实验说明 1．设计中虚页和实页的表示 本设计利用C语言的结构体来描述虚页和实页的结构。 在虚页结构中，pn代表虚页号，因为共10个虚页，所以pn的取值范围是0—9。pfn代表实页号，当一虚页未装入实页时，此项值为-1；当该虚页已装入某一实页时，此项值为所装入的实页的实页号pfn。time项在FIFO算法中不使用，在LRU中用来存放对该虚页的最近访问时间。 在实页结构中中，pn代表虚页号，表示pn所代表的虚页目前正放在此实页中。pfn代表实页号，取值范围（0—n-1）由动态指派的实页数n所决定。next是一个指向实页结构体的指针，用于多个实页以链表形式组织起来，关于实页链表的组织详见下面第4点。 2．关于缺页次数的统计 为计算命中率，需要统计在20次的虚页访问中命中的次数。为此，程序应设置一个计数器count，来统计虚页命中发生的次数。每当所访问的虚页的pfn项值不为-1，表示此虚页已被装入某实页内， 此虚页被命中，count加1。最终命中率=count/20*100%。 3．LRU算法中“最近最久未用”页面的确定 为了能找到“最近最久未用”的虚页面，程序中可引入一个时间计数器countime，每当要访问 一个虚页面时，countime的值加1，然后将所要访问的虚页的time项值设置为增值后的当前

计算机组成原理实验五存储器读写实验

实验五 存储器读写实验实验目的 1. 掌握存储器的工作特性。 2. 熟悉静态存储器的操作过程，验证存储器的读写方法。 二、实验原理 表芯片控制信号逻辑功能表

2. 存储器实验单元电路 芯片状态 控制信号状态 DO-D7 数据状态 M-R M -W 保持 1 1 高阻抗 读出 0 1 6116-^总钱 写人 1 0 总线-*6116 无效 报警 ^2-10 D7—DO A7—A0

團2-8存储器实验电路逻辑图 三、实验过程 1. 连线 1） 连接实验一（输入、输出实验）的全部连线。 2） 按逻辑原理图连接M-W M-R 两根信号低电平有效信号线 3） 连接A7-A0 8根地址线。 4） 连接B-AR 正脉冲有效信号 2. 顺序写入存储器单元实验操作过程 1） 把有B-AR 控制开关全部拨到0,把有其他开关全部拨到1,使全部信号都处 于无效 状态。 2） 在输入数据开关拨一个实验数据，如“ 00000001”即16进制的01耳 把IO-R 控制开关拨下，把地址数据送到总线。 3） 拨动一下B-AR 开关，即实现“1-0-1 ”产生一个正脉冲，把地址数据送地 址寄存器保存。 4） 在输入数据开关拨一个实验数据，如“ 10000000',即16进制的80耳 把IO-R 控 制开关拨下，把实验数据送到总线。 3. 存储器实验电路 0 O O 0 0 olo O O O O 0 00 OUTPUT L/O :W 8-AR ￡ ■」2 ■七 ol^Fgr' L P O 74LS273 A7- AO vz 0 o|o 0 r 6116 A7 INPUT D7-O0 [olololololololol T2

数据库存储器与触发器实验报告

南昌航空大学实验报 二0 一七年5月3日 课程名称：数据库概论实验名称：存储器与触发器 班级： XX X 姓名：XXX 同组人： 指导教师评定：________________________________________ 签名：__________________ 一、实验环境 1. Windows2000或以上版本； 2. SQLServer2000 或2005。 二、实验目的 1. 掌握存储过程的创建，修改，使用，删除; 2. 掌握触发器的创建，修改，使用，删除。 三、实验步骤及参考源代码 1.创建过程代码： CREATEPROCEDURI_P_Proc( @ccna varchar (10), @cnochar (4) OUTPU,T@cna varchar (10) OUTPU,T@pnavarchar (20) OUTPU,T@numint OUTPUT

AS SELECT@cna=cna, @cno=cp. cno, @pna=pna, @num=num FROMcp , customer , paper WHEREcustomer . cno=cp. cno ANDpaper . pno=cp. pno ANDcna =@ccna; 6.执行存储过程C_P_Pro,实现对李涛，钱金浩等不同顾客的订阅信息查询 execute C_P_Proc @nam=e' 李涛' execute C_P_Proc @nam=e' 钱金浩' 7，删除存储过程C_P_Prcc DROPPROCEDURCE_P_PROC （4）在DingBao数据库中针对PAPER创建插入触发器TR_PAPER_I删除触发器TR_PAPER_D修改触发器TR_PAPER_J具体要求如下。 <1>对PAPER的插入触发器：插入报纸记录，单价为负值或为空时，设定为10 元。 CREATE TRIGGER TR_PAPER_I ON paper FOR INSERT AS DECLARE @ippr FLOAT; declare @ipno int;

微机实验报告

成绩：实验报告 课程名称：微机原理及应用 实验项目：存储器块清零实验 姓名：李顺源 专业：机械电子工程 班级：机电09-3班 学号：0901040320 计算机科学与技术学院 实验教学中心 2011年11月12日

软件实验一存储器块清零实验 一、实验目的： 1、掌握存储器读写方法; 2、了解存储器的块操作方法。 二、实验内容： 指定存储器中某块的起始地址和长度，要求能将其内容清零。 具体要求：将数据段中以BLOCK地址（0400H）开始的256个内存单元清零。 三、实验用设备仪器及材料： 计算机，伟福Lab2000P仿真实验箱。 四、实验方法及步骤： 1.打开试验箱电源。 2.在windows桌面上双击WAVE图标。 3.建立与伟福实验箱的通信仿真器的选择：Lad2000P仿真实验系统 仿真头：8088／86实验 端口选择：COMI 4.编写实验程序。 5.编译：项目＼编译，编译的过程同时也是将程序下传到实验台。 6.程序执行前：检查数据段中以BLOCK地址开始的256哥单元的内容。 7.运行（全速执行，单步，跟踪）。 8.程序执行后：检查数据段中以BLOCK地址开始的256个单元的内容。 9.关实验箱电源，关主机。

五、实验程序流程图： 设置块起始地址 设置块长度 当前地址内容清零地址加1 否 是否清除完 是 结束 六、发挥部分 编写程序 1.实现将存储器0400H—04FFH的4个单元改为0—FH。data segment Block db256 dup(55h) data ends Code segment Assume cs:code,ds:data Start proc near Mov ax , data Mov ds ,ax Mov bx ,off set Block Mov cx ,4 Mov dx,OH Again mov[bx],dx

实验五_存储器设计

计算机组成原理 实验五《存储器设计》 实验报告 姓名：吴速碘黄紫微 学号：13052053 13052067 班级：计算机二班 日期2015、5、25

实验五存储器设计 一、实验目的 1、掌握RAM和ROM的Verilog语言描述方法； 2、学习用宏模块的方法定制RAM和ROM。 二、实验任务 1、设计并实现一个128*16 的单端口的RAM； 2、设计并实现一个128*16的ROM； 3、设计并实现一个双端口的128*16的RAM 4、设计并实现一个16*32的FIFO。 5、设计并实现正弦信号发生器，见“正弦信号发生器实验指南”。 三、实验步骤 1 编写Verilog代码（见附页） 2功能仿真 进行分析与综合，排除语法上的错误 建立波形仿真文件，输入激励 生成功能仿真网表 进行功能仿真，观察输出结果 3选择器件 DE2_70开发板的使用者请选择EP2C70F896C6 4绑定管脚 5 下载验证 DE2_70开发板的下载:使用USB-Blaster进行下载 四、实验内容 五、实验思考题 1、分析存储器采用三态输出的原因是什么？ 存储器的输出端是连接在数据总线上的。数据总线相当于一条车流频繁的大马路，必须在绿灯条件下，车辆才能进入这条大马路，否则要撞车发生交通事故。同 理，存储器中的数据是不能随意传送到数据总线上的。例如，若数据总线上的数 据是“1”(高电平5V)，存储器中的数据是“0”(低电平0V)，两种数据若碰到一 起就会发生短路而损坏单片机。因此，存储器输出端口不仅能呈现“l”和“0”两 种状态，还应具有第三种状态“高阻"态。呈“高阻"态时，输出端口相当于断开，对数据总线不起作用，此时数据总线可被其他器件占用。当其他器件呈“高阻”态 时，存储器在片选允许和输出允许的条件下，才能将自己的数据输出到数据总线 上。 2、单端口和双端口的区别是什么？ 单端口ram是ram的读写只有一个端口，同时只能读或者只能写。 双端口ram是ram读端口和写端口分开，一个端口能读，另一个端口可以同时写。 3、什么情况下考虑采用双端口存储器？

实验一 存储器实验

实验一存储器实验 1.FPGA中LPM_ROM定制与读出实验 一.实验目的 1、掌握FPGA中lpm_ROM的设置,作为只读存储器ROM的工作特性与配置方法。 2、用文本编辑器编辑mif文件配置ROM,学习将程序代码以mif格式文件加载于 lpm_ROM中; 3、在初始化存储器编辑窗口编辑mif文件配置ROM; 4、验证FPGA中mega_lpm_ROM的功能。 二.实验原理 ALTERA的FPGA中有许多可调用的LPM (Library Parameterized Modules)参数化的模块库,可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。CPU 中的重要部件,如RAM、ROM可直接调用她们构成,因此在FPGA中利用嵌入式阵列块EAB 可以构成各种结构的存储器,lpm_ROM就是其中的一种。lpm_ROM有5组信号:地址信号address[ ]、数据信号q[ ]、时钟信号inclock、outclock、允许信号memenable,其参数都就是可以设定的。由于ROM就是只读存储器,所以它的数据口就是单向的输出端口,ROM中的数据就是在对FPGA现场配置时,通过配置文件一起写入存储单元的。图3-1-1中的lpm_ROM有3组信号:inclk——输入时钟脉冲;q[23、、0]——lpm_ROM的24位数据输出端;a[5、、0]——lpm_ROM的6位读出地址。 实验中主要应掌握以下三方面的内容: ⑴ lpm_ROM的参数设置; ⑵ lpm_ROM中数据的写入,即LPM_FILE初始化文件的编写; ⑶lpm_ROM的实际应用,在GW48_CP+实验台上的调试方法。 三.实验步骤 (1)用图形编辑,进入mega_lpm元件库,调用lpm_rom元件,设置地址总线宽度address[] 与数据总线宽度q[],分别为6位与24位,并添加输入输出引脚,如图3-1-1设置与连接。 (2)设置图3-1-1为工程。 (3)在设置lpm_rom数据参数选择项lpm_file的对应窗口中(图3-1-2),用键盘输入 lpm_ROM配置文件的路径(rom_a、mif),然后设置在系统ROM/RAM读写允许,以便能

计算机组成原理存储器实验报告

福建农林大学计算机与信息学院信息工程类实验报告系：计算机系专业：计算机科学与技术年级： 2007级姓名：学号：实验课程：计算机组成原理 实验室号：__ 实验设备号： 1 实验时间： 2009年5月11日 指导教师签字：成绩： 实验二存储器实验 1．实验目的和要求 1.掌握静态随机存储器RAM工作特性。 2.掌握静态随机存储器RAM的数据读写方法。 2．实验原理 实验所用的半导体双端口静态存储器电路原理如图2-1所示，实验中的双端口静态存储器的左端口和右端口，它们分别具有各自独立的地址线（A0-A9）、数据线（I/O0-I/O7）和控制线（R/W,CE,OE,BUSY）。它的结构参考附录1中的7130结构图。在实验系统的大多数实验中，该芯片仅使用了右端口的数据线、地址线、控制线，使用方法与通用的单端口静态存储器相同；在做与流水相关的实验中同时用到了它的左、右端口。本节实验中左、右端口数据线接至数据总线，左、右端口地址由地址锁存器（74LS273）给出。地址灯LI01—LI08与地址总线相连，显示地址内容。输入单元的数据开关经一三态门（74LS245）连至数据总线，分别给出地址和数据。 图2-1 存储器实验原理

地址总线为8位，接入IDT7130的地址AL7—AL0与AR0—AR7，将IDT7130的高两位AR8－AR9接地，所以其实际容量为256字节。IDT7130两个端口分别有三个独立的控制线，如右边有：CER（右端口片选线）、OER（右端口读线）、R/WR（右端口写线）。本实验中将左、右端口的读线OER常接地，在此情况下，当CER=0、R/WR=0时进行右端口写操作，CER=0、R/WR=1时进行右端口读操作，其写时间与T3脉冲宽度一致。原理图中右端口的地址线AR8—AR9接地，其访问实际容量为256字节。同时由于左端口的写信号R/WL常接地=高电平，所以左端口的写功能被封锁了，故实验时输入数据从右端口写入，从左端口读出。实验时，将T3脉冲接至实验板上时序电路模块的TS3相应插针中，其它电平控制信号由开关单元的二进制开关给出，其中SW_G为低电平有效，LDAR为高电平有效。 3．主要仪器设备（实验用的软硬件环境） ZY15Comp12BB计算机组成原理教学实验箱一台，排线若干。 4．操作方法与实验步骤 1．形成时钟脉冲信号T3，具体接线方法和操作步骤如下： ①将S信号单元中的TS3和T3用排线相连。 ②将控制台单元中的两个二进制开关“SP03”设置为“STEP”状态、“SP04”设置为“RUN”状态（当“SP03”开关设置为“RUN”状态、“SP04”开关设置为“RUN”状态时，每按动一次触动开关START，则T3的输出为连续的方波信号。当“SP03”开关设置为“STEP”状态、“SP04”开关设置为“RUN”状态时，每按动一次触动开关START，则T3输出一个单脉冲，其脉冲宽度与连续方式相同。） 2．按图3-2连接实验线路，仔细检查无误后接通电源。（图中箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）

计算机组成原理实验五存储器读写实验

实验五 存储器读写实验 一、实验目的 1.掌握存储器的工作特性。 2.熟悉静态存储器的操作过程，验证存储器的读写方法。 二、实验原理 1.静态存储器芯片的6116的逻辑功能

2.存储器实验单元电路

3.存储器实验电路 三、实验过程 1.连线 1)连接实验一（输入、输出实验）的全部连线。 2)按逻辑原理图连接M-W、 M-R 两根信号低电平有效信号线。 3)连接A7-A0 8根地址线。 4)连接B-AR正脉冲有效信号 2.顺序写入存储器单元实验操作过程 1)把有B-AR控制开关全部拨到0，把有其他开关全部拨到1，使全部信号都处 于无效状态。 2)在输入数据开关拨一个实验数据，如“00000001”，即16进制的01H。 把IO-R控制开关拨下，把地址数据送到总线。 3)拨动一下B-AR开关，即实现“1-0-1”，产生一个正脉冲，把地址数据送地 址寄存器保存。 4)在输入数据开关拨一个实验数据，如“10000000”，即16进制的80H。 把IO-R控制开关拨下，把实验数据送到总线。

5)拨动M—W控制开关，即实现“1—0—1”，产生一个负脉冲，把实验数据存 入存储器的01H号单元。 6)按表2-11所示的地址数据和实验数据，重复上面（1）、（2）、（3）、（4）4 个步骤，顺序在存储器单元中存放不同的实验数据。 表2-11 推荐的典型实验数 3.顺序读出存储器单元实验操作过程 （1）在输入数据开关上拨一个地址（如00000001，即16进制数01H），拨下IO —R开关把地址数据送人总线。 （2）拨动一下B—AR开关，即实现“0—1—0”，产生一个正脉冲，把地址数据送地址寄存器（AR）保存。 （3）把IO—R开关拨上，切断输入开关与总线的联系。 （4）拨下M—R控制开关，把实验数据从存储器的01H号单元赌场送总线，验证实验数据是否与表2-11中的内容相符合。 （5）拨动IO—R开关，即实现“1—0—1”，产生一个负脉冲，把从存储器读出的实验数据从总线送输出显示电路L7—L0。 （6）拨上M—R控制开关，使存储器处于保持状态。 （7）重复上面的（1）—（6）6个步骤，按顺序从地址01H—05H的存储器单元中读出实验数据送输出显示电路L7—L0，验证读出数据与表2-11中的内容是否相符。

微机原理实验报告软件实验1

一、实验目的 1.掌握存储器读写方法 2.了解存储器的块操作方法 、实验原理 存储器读写和块操作 三、实验设备仪器及材料 计算机，WAVE 6000软件

data ends code segme nt assume cs:code, ds:data start proc n ear mov ax, data mov ds, ax mov bx, offset Block ;起始地址 mov cx, 256 ; 清256字节 Agai n mov [bx], byte ptr 0 inc bx ;地址+1 Loop Agai n ;记数减一 jmp $ ； 死循环 code ends end start 四、实验过程 Sl.asm data segme nt Block db 256 dup(55h) 代码流程图

(1)进入Wave6000,输入程序并检查，保存程序。 ⑵“编译”程序。 (3) “全速执行”程序。 ⑷“暂停”程序运行，在“数据窗口( MEMOREY )”查看0400H 起始的单元 内容，并记录。 (5)在指令“jmp $”处设断点。“全速执行”程序。 ⑹ 在“数据窗口( MEMOREY )”查看0400H 起始的单元内容，记录并分析实 验结果。 六、实验结果及总结 1、在“数据窗口( MEMOREY )”查看0400H 起始的单元内容 运行前: 2、调试：如何将存储器块的内容置成某固定值(例全填充为0FFH) ？ 总结：通过本实验，我了解到单片机读写存储器的读写方法， 同时也了解到单片 机编程，调试方法。学会内存的移动方法，也加深对存储器读写的认识。 实验步骤 运行后: 511H C \UB200Qf \E X&6ASM \S1. ASM (0400 00 0G 00 00 (I) 00 00 CO 00 00 0410 00 00 00 OG oo 10420 00 □0 00 oo □0 關 皿 00 GO oo □ 0 0440 oa 00 00 oo oo 00 □0 co oo oo 0400 00 00 DC oo □ .1JJ 00 00 0D □0 00 oo_ tJ D 00 oa tK 00 ao on XJ 00 (K 0D oo 00 00 co 00 00 oo 00 00 co (K ) 00 oo C - \LAB2000F\EXS6kSM \51. ASM 地址： 0400)( oa 00 W W 00 OO^d r.