ALLEGRO生成钻孔文件的方法

ALLEGRO生成钻孔文件的方法

生成钻孔文件的步骤：

ALLEGRO TO NC DRILL

1. Manufacture -> NC -> Drill Customization…

出现：

单击重新生成钻孔标记，然后显示：

单击：

然后在单击OK对出该对话框，并选择YES更新设计文件。

2. Manufacture -> NC -> Drill Legend…

3. Manufacture -> NC ->NC parameters…

4. Manufacture -> NC -> NC Drill…

点击生产化钻孔文件。

单击退出。

这样生成的钻孔文件包含信息比较完全，可以在各种CAM软件中打开而不会警告缺这个缺那个的.

明白了吧。

Allegro等长线Xnet约束设置

Allegro等长线Xnet约束设置 2010-11-11 11:31:00| 分类：cadence,orcad,al | 标签：|字号大中小订阅 Allegro中等长约束： 1排阻等设置为Xnet：Analyze->SI/EMI Sim->Model YES 2, 直接在DevType Value/Refdes中选择要设定Model 的器件或直接在板子上点选要设置Model的器件; 3, 点选Create Model,建立该零件的Model,(如果已经有该零件的Model,并在前面定义,然后 Find Model即可,这里主要介绍没有的情况) 在出现对话框中选择Create ESpiceDevice model,点击OK ModelName: 输入产生Model的名字 Circuit type: 选择Type, 电阻,电感或电容 Value: 值 Single Pin: 各Pin的连接顺序, 中间为空格, 这里要注意要看零件的pin的排列, 1 2 3 4 5 6 7 8,就是: 1和2是一个电阻,其它同理 所以如果就是普通电阻电容那就更简单了. Common Pin: 这里不用管它,空着就可以. 上面都输入好了就点击OK,完成Model的建立. 点击OK退出就可以发现连接该排阻的两边的Net都有了个Xnet属性: 这样就可以搞定Xnet,很简单吧! 下面就开始等长设置吧! 第二部分针对Xnet部分的等长设置 设置好了Xnet后就可以在Allegro中设置该Xnet的等长了,有两种方法可以设置Xnet的等 长. 第一种, 使用Edit>Properties定义 注意必须使用Pin Pair 才能定义Xnet等长 RELATIVE_ PROPAGATION_DELAY= GroupX : G : U1.5 : U2.4 : 0 : 20 在没有定义Xnet之前这样定义时会提示错误的 其它的和前面的等长设置方法都一样. 第二种, Constraint Manager 设置 1, 开启Constraint Manager, 点选菜单Setup>Electrical Constraint Spreadsheet或直接点击工具栏 出现Constraint Manager 窗体:

用AD6、AD9画完PCB生成gerber文件详细说明

用AD6、AD9画完PCB生成gerber文件详细说明 (2012-03-14 22:30:32) 转载▼ 什么是gerber文件不再说明。很多工程师将完成的PCB图直 接交由制板厂制作，但是有时候制板厂转换出来的gerber文件 不是我们想要的。例如我们用的AD作出的图，但是有的厂只 用protel，那转换出来的带有汉字的gerber文件可能就会有错误，或者我们在设计的时候将元件的参数都定义在了PCB文件中，但是我们不想让这些参数都出现在PCB成品上，如果不加说明，有的制板厂可能会将这些参数留在了PCB成品上，为避免这些不必要的麻烦，我们将PCB直接转换成gerber文件交给制板 厂就解决了。 下面以AD9.4为例，AD6.9一样，其他AD版本未测试： 一、1、画好PCB文件，在PCB文件环境中，点击左上角文件(Files)->制造输出(Fabrication Outputs)->Gerber Files,进入Gerber设置界面。

如上图，在第一常规/概要中，单位选择英寸，格式为2:5。(2:5精度较高) 2、设置“层”：如下图

在“层”选项中，将“包括未连接的中间层焊盘”打√。在“画线层”下拉选项中选择“所有使用的”，这时我们在作图时使用的图层都会被打√。在“映射层”下拉选项中选择"All Off",右边的机械层都不要选。 3、设置“光圈”和“高级”。“光圈”中将“嵌入的光圈(RS274X)”打上√即可。在“高级”里面，选中“Suppress leading zeroes(抑制前导零字符)”，其他设置不变。点击“确定”，第一次输出，至此第一大步完成。(第一步生成的.cam可不用保存)

Allegro Skill中数据的输入输出控制

SKILL中数据的输出控制 1.数据的输出可以使用以下函数 print、println、printf print和println对不同数据类型采用默认显示格式。print和println采用以下格式显示数据： print与println的区别 print直接在之前的数据后面输出，而println在每次输出的最后会加一个换行符。请看下面例子： for( i 1 3 print( "hello" )) ;Prints hello three times. "hello""hello""hello" for( i 1 3 println( "hello" )) ;Prints hello three times. "hello" "hello" "hello" printf 函数 printf函数采用格式输出。其格式一般为： printf(格式控制，输出表列) 比如： printf("\n%-15s %-15s %-10d %-10d %-10d %-10d" layerName purpose rectCount labelCount lineCount miscCount ) 上面例子中，printf括号中包含两个部分： 第一个部分为格式控制，是用双引号括起来的字符串。其中包含有各个格式说明，由格式说明符号”%”和格式字符组成。比如上例中的”%d”、”%s”。一般”%”后面为格式字符。格式控制中还可包含普通的字符，普通字符不会转换，直接输出。 第二部分为输出表列，输出表列为输出的各个数据，也可以是表达式。 比如下面例子： printf(“a=%d b=%d a+b=%d” a b a+b) 当a=2 b=3时，以上printf函数输出为 “a= 2 b=3 a+b=5” 以下为一些常见的转义字符： %d 整数（十进制） %f 浮点型 %s 字符串或symbol %c 字符输出，只输出一个字符 %n 数值 %L List %P 坐标点

allegro等长设置总结.doc

对于专业的PCB layout人员，等长的 置自然如 家常小菜般常见 而对于一些硬 程师，由于不 常lay比较复杂PCB般，通常又要忙些其他的事情，在 一块儿就涉及的比较少了，不熟悉等长的 置就显得一点儿也不奇怪了 而有时，衡 性 比 ，硬 程师感觉没必要把一些简单的高速 外包，就亲自操刀， 时就会遇到各种他们感觉很奇怪的问题 曾 过几个客户，他们都向 请教过 一个问题 allegro怎 置等长 当时向他们讲解如何操作，根据 来 馈的结果，貌似效果不好 于是就准备亲自动手整理一篇相对比较全的等长 置文档，希望 次碰到客户需求时， 篇文档能搞定等长 置的问题 开始之前，先说一 什 置等长 方面的理论， 并没有深入地探究过，只知其然 数 逻辑中，数据的传输是按规定的时序进行的，信号在传输线 有自己的延时，如果信号线长度差别较大，对应的延时就会有较大的差别， 时信号间时序可能会紊乱，导 芯 不能 常收发数据 简单的说，信号线间的等长控制，就是 了时序的 配 在 计中，比较常见的就是信号线和时钟之间的误差 关于误差值， 再探讨一 接 来进入 题 需要控制等长的信号线，绝不是一根， 样 们可 根据情况进行分类处理 里 DDR2 例，介绍如何通过BUS来 置等长 束 打开CM，进行电气规 置，如 图 想必 个 计者，哪些信号应 分在一组，自己应 心里很清楚 在 们打开CM的电气规 ，先进行分组，如 的案子，有两 DDR2，就把数据线 8根分一组，然 在加 组信号的数据锁 信号和掩码信号 关于BUS的 置操作，如 图

简单说一 骤 选中信号---右键选择create---接着选择 菜单中的BUS 接 来会弹 一个对话框，如 图 在BUS栏中填 合适的 称，点 OK就完 了BUS的 建 如果 建BUS ，发现某一个信号或者几个信号漏选了， 时再把它们添加进 才的BUS就可 了 如 图 样会弹 对话框，如 如 就完 了BUS的 建 个人认 在 里对信号 建BUS进行 分，显得更加有条理

岩土工程勘察图例图示

关于岩土工程勘察图例图示的规定 2004年9月20日稿

目录 1、总则 (1) 2、岩土工程勘察图例 (1) 2.1地质年代 (1) 2.2土的图例 (3) 2.3 岩石的图例及符号 (5) 2.4、第四系分层及成因符号 (7) 2.5 地层代号 (8) 2.6 勘察工作图例 (8) 2.7 地质图例 (11) 2.8 常用地形图图例（1:500、1:1000、1:2000） (13) 2.9 工程建（构）筑物及常用建筑总图图例 (15) 3、岩土工程勘察图示 (16) 3.1 一般规定 (16) 3.2 图例图示 (18) 3.3 平面图图示 (18) 3.4工程地质剖面图图示 (21) 3.5、柱状图图示 (24) 3.6动力触探成果图表图示 (25) 3.7 钻孔抽、提水试验成果图表图示 (26) 3.8钻孔压水试验成果图表图示 (26) 3.9 勘探点数据一览表 (26) 3.10 线路工程平面图、剖面图、柱状图 (26) 附录： A 勘探点平面布置图 B 工程地质剖面图 C钻孔柱状图 D探井展示图 E动力触探成果图表 F抽水试验成果图表 G压水试验成果图表 H 线路工程纵断面图 I 桥工程地质纵断面图 J 隧道工程地质纵断面图

1、总则 1.0.1 为保证岩土工程勘察文件编制质量，统一岩土工程勘察图例图示，制定本规定。 1.0.2 本规定适用于重庆市建筑工程和市政工程岩土工程勘察计算机制图，其它工程勘察可参考使用。 1.0.3 本规定适用于绘制岩土工程勘察平面图、剖面图、柱状图以及其它岩土工程勘察成果图表。 1.0.4岩土工程勘察图例图示除应符合本规定以外，还应符合国家现行有关标准的规定。 1.0.5 本规定以外的图例图示可在相关的技术标准及手册中查找采用。 2、岩土工程勘察图例 2.1地质年代 2.1.1 在岩土工程勘察图件中地质年代应表示到组或段，系的第一个字母使用正体大写，其下标数字表示统，其后小写斜体字母表示组，组后的数字上标表示段，如：J2s（侏罗系中统沙溪庙组）、J2s1（侏罗系中统沙溪庙组第一段） 2.1.2

PADS生成GERBER文件步骤及CAM350的简单使用

PADS生成GERBER文件步骤及CAM350的简单使用 PCB画好后,我们需要输出光绘文件交给制版厂家.由此,输出光绘文件的重要性就显出来了. 首先来看一下每个powerpcb 文件应输出多少张gerber文件。输出的总数为n+8 张。其中n 为板子的层数(例如4 层板，那么 n=4)，这n张图为板子每层的连线图；另外8张包括2张丝印图（silkscreen top/bottom）,2张阻焊图（solder mask top/bottom），2张助焊图(paste mask top/bottom)，2 张钻孔图(drill/Nc drill)。 先复习一下介绍各层的定义吧,哈哈 (1)顶层(Top Layer),也称元件层,主要用来放置元器件,对于比层板和多层板可以用来布线. (2)中间层(Mid Layer),最多可有30层,在多层板中用于布信号线. (3)底层(Bootom Layer),也称焊接层,主要用于布线及焊接,有时也可放置元器件. (4)顶部丝印层(Top Overlayer),用于标注元器件的投影轮廓、元器件的标号、标称值或型号及各种 注释字符。 (5)底部丝印层(Bottom Overlayer)，与顶部丝印层作用相同，如果各种标注在顶部丝印层都含有， 那么在底部丝印层就不需要了。 (6)内部电源接地层(Internal Planes) (7)阻焊层(Solder Mask-焊接面)，有顶部阻焊层(Top solder Mask)和底部阻焊层(Bottom Solder mask)两层，是Protel PCB对应于电路板文件中的焊盘和过孔数据自动生成的板层，主要用于铺设阻焊漆．本板层采用负片输出，所以板层上显示的焊盘和过孔部分代表电路板上不铺阻焊漆的区域，也就是可以进行焊接的部分．（所谓阻焊顾名思义就是不让上锡，阻焊漆就是绿油啦）(8)防锡膏层(Past Mask-面焊面)，有顶部防锡膏层(Top Past Mask)和底部防锡膏层(Bottom Past mask)两层，它是过焊炉时用来对应ＳＭＤ元件焊点的，也是负片形式输出．板层上显示的焊盘和过孔部分代表钢板上挖空的部分，对应电路板上要刷锡膏的地方，也就是进行焊接的部分。 (9)Drill (10)N C Drill (11)机械层(Mechanical Layers), (12)禁止布线层(Keep Ou Layer) (11)多层(MultiLayer) (13)(Connect)(DRC Errors)(Pad holes)(Via Holes)(Visible Grid1)(visible Grid2) 我们要考虑的就是1-10这几个.值得一提的是solder表示是否阻焊,就是PCB板上是否露铜;paste 是开钢网用的,是否开钢网孔.所以画板子时两层都要画,solder是为了PCB板上没有绿油覆盖(露铜),paste上是为了钢网开孔,可以刷上锡膏. 再来讲讲各显示项目. Board outline(板框),在设置每层的Layer时，将Board Outline选上. Pads(焊盘).Connections(鼠线).Vias(导通孔).Parts-Top(顶层元器件).Tracks(电气走线)Parts-Botm(底层元器件)Copper(导体铜箔)Part Refs(元器件排序标注)Lines(二维线)Part Type(元器件型号标注)Text(字符)Outlines(外框线) 准备工作： 1、重新设定外形左下角为原点 在 Setup 菜单中选择 Set Origin，输入板框外形左下角坐标，重新设定原点，并将外形尺寸（长宽）设为整数，单位mm ，特殊情况可设到小数点后一位。 2、检查字符丝印是否上焊盘、字体太小或太大、字符反字符等现象，如果有上述的现象，可先在PCB 中对字符进行移动、放大或缩小、镜像或旋转、字符线宽等操作。

Allegro如何生成光绘文件

主题：Allegro如何生成光绘文件 Allegro如何生成光绘文件: PCB 检查没有错误后,在 Allegro 的主菜单 Manufacture 下生成光绘文件(如下图): 光绘文件包括下面的文件: 1.光圈表及光绘格式文件 art_aper.txt Aperture and artwork format 2.光绘参数文件 art_param.txt Aperture parameter text 3.元件面布线层 Gerber 文件 top.art Top(comp.)side artwork 4.内部层布线层 Gerber 文件 inner.art Inner layer artwork 5.内部电源层 Gerber 文件 vcc.art Vcc layer artwork 6.内部地层 Gerber 文件 gnd.art Gnd layer artwork 7.阻焊面布线层 Gerber 文件 bot.art Bottom(solder) side artwork 8.元件面丝印层 Gerber 文件 topsilk.art Top(comp.)side silkscreen artwork 9.阻焊面丝印层 Gerber文件 botsilk.art Bottom(solder) side silkscreen artwork 10.元件面阻焊层 Gerber 文件 topsold.art Top(comp.) side solder mask artwork 11.阻焊面阻焊层 Gerber 文件 botsold.art Bottom(solder) side solder mask artwork 12..钻孔和尺寸标注文件 drill.art 13.钻带文件 ncdrill1.tap 注意： 有的公司还选了下面的两层，但我们公司不选： （表面贴）元件面焊接层 Gerber 文件 toppast.art Top(comp.) side paste mask artwork (表面贴) 阻焊面焊接层 Gerber 文件 botpast.art Bottom side paste mask artwork Allegro如何在 ARTWORK中加入所需的层 下面举例讲述如何在光绘文件中加入 SILK-TOP 层.

allegro skill选择和获取函数

allegro skill选择和获取函数 对Allegro中的对象进行操作，比如移动、删除，都需要先选择和获取该对象的dbid。选择操作包含一些选择设置比如是只选择Symbol还是Symbol和Via都可以选等等，然后通过axlSelect 相关函数来选择具体的对象，然后是axlGetSelSet函数来得到那些被选择的dbid。 AXL-Skill函数支持多种选择的方式，比如单选择一个对象，或者是框选多个对象，又或者说是使用Temp Group的方式来选择多个对象，不过通常对象只有在当前可见(Visible)的情况下才可 以被选择上(除非设置了invisible选项)。 选择设置和被选择了对象的有效性会一直持续到用户使用其它的系统命令，比如allegro的Add Cline命令，因为allegro的命令将会改变一些系统的dbid，所以的Skill之前获取的bdid都 会变成无效的(removed)。 通常的选择和获取操作如下， 设置Find Filter来控制将要被选则的对象类型； 选择对象的三种模式：单选，多选或通过名字来选择； 从被选择的对象中添加和移除对象 3.1 Find Filter设置函数 函数定义axlSetFindFilter(?enabled lt_enabled ?onButtons lt_filterOn) 功能：该函数最直观的理解是，它可以设置allegro的Find Filter。 参数：lt_enabled，该参数将决定哪些Find Filter中的元素可以被选择； lt_filterOn，该参数将决定可以被选择的元素中，哪些已经被选中了。 参数支持的类型如下："PINS"，"VIAS"，"CLINES"，"CLINESEGS"，"LINES"，"LINESEGS"，"DRCS"，"TEXT"，"SHAPES"，"SHAPESEGS"，"BOUNDARY_SHAPES"，"VOIDS" ，"VOIDSEGS"，"SYMBOLS"，"FIGURES"，"COMPONENTS"，"FUNCTIONS"，"NETS"，"INVISIBLE"， "NAMEFORM"，"ALLTYPES"，"ALL"， "DYNTHEMALS"，"GROUPS"，"GROUPMEMBERS" 用法示例：axlSetFindFilter( ?enabled list( "vias" "pins" "nets") ?onButtons list( "vias" "pins")) => 设置Find Filter中的vias，pins，nets为可以被选择的，而其它的选项将被设置成不可操作的，默认选择了vias和pins。 3.2 点选函数 axlSingleSelectPoint() => 运行该命令之后，allegro将提示你点选一个design中 的对象。 axlAddSelectPoint() axlSubSelectPoint() 3.3 框选函数 axlSingleSelectBox() => 在allegro中框选 axlAddSelectBox()

Allegro16.6约束规则设置详解_SCC

Allegro16.6约束规则设置详解 前言：本文主要讲解Allegro16.6约束管理器的使用，从基本约束规则到高级约束规则的设置。 目录： 一、基本约束规则设置 1、线间距设置 2、线宽设置 3、设置过孔 4、区域约束规则设置 5、设置阻抗 6、设置走线的长度范围 7、设置等长 7.1、不过电阻的NET等长 7.2、过电阻的XNET等长 7.3、T型等长 8、设置通用属性 9、差分规则设置 9.1、创建差分对 9.2、设置差分约束 10、Pin Delay

二、高级约束规则设置 11、单个网络长度约束 12、a+b类长度约束 13、a+b-c类长度约束 14、a+b-c在最大和最小传播延迟中的应用

1、线间距设置 （1）、设置默认间距规则 点击CM图标，如下图所示，打开约束管理器。 单击Spacing，再点击All Layers，如下图所示。右边有一个DEFAULT就是默认规则，我们可以修改其值。

按住Shift键，点击第一个和最后一个即可选中所示，然后输入一个值，这样就都修改了，如下图所示 （2）、定义特殊的间距约束 点选Default按鼠标右键，执行Create-Spacing CSet

加入新规则。取一个有意义点的名字，如下图所示，单击OK。 其值是从默认规则拷贝的，先修改其值。 按住Shift键选中所有，输入12，回车。 然后为所需要设置的网络分配规则 单击左边的Net-All Layers，在右边工作簿中，为GND网络设置12MIL_SPACE规则，在Referenced Spacing CSet下选中12MIL_SPACE，如下图所示

Allegro16.6光绘生成步骤

一、PCB后处理 修改丝印 Ref丝印线宽为0，而且丝印位置需要手动调整。首先根据PCB板大小，统一修改丝印尺寸和线宽，然后调整Ref位置，不要压到焊盘、过孔和其他丝印。 导入制版说明 首先再器件库Format文件夹中打开Manufacture.drc制版说明格式元件，根据PCB加工要求及阻抗要求，修改各项参数。打开PCB，单击Place Manual，如下图 然后选择Format symbol，将Manufacture格式元件添加到PCB中（制版说明文档再Board Geometry>Dimension层）。 尺寸标注 菜单栏Manufacture>DimensionEnvironment，右键弹出菜单，选择Parameters,在弹出的dimensioning parameters对话框中设置好各个参数要求(见书P226),然后右键选择标注命令。

二、光绘生成 底片参数设置 线宽为0的线在Undefined line width中可以统一定义线宽（设置为0.127即可）,若是负片则按上图选Negative，Format设置为5：5（底片精度要大于当前设计文件精度，否则在加工的时候读取会精度缺失而报错），其余按上图设置。关闭后，自动在工作目录生成art_param.txt 光绘参数文件。

底片控制文件 除了TOP、Internal、BOT层默认存在，其他层都可以在Color dialog对话框中先关闭所有层，再添加以下必须层，然后新建底片，就可以直接将所需层添加到底片中。 TOP层底片 Board Geometry/OutLine VIA Class/TOP PIN/TOP ETCH/TOP Internal Board Geometry/OutLine VIA Class/Internal PIN/Internal ETCH/Internal Bottom Board Geometry/OutLine VIA Class/Bottom PIN/Bottom ETCH/Bottom SolderMask TOP Board Geometry/OutLine Board Geometry/SolderMask_TOP（ZTE板子代码） //Board Geometry/阻焊开窗层（如ZTE屏蔽筋、标识，可不用） Package Geometry/SolderMask_TOP（ZTE0.15mm焊接对齐用开窗线或热焊盘等） PIN/SolderMask_TOP VIA CLASS/SolderMask_TOP SolderMask Bottom Board Geometry/OutLine Board Geometry/SolderMask_Bottom //Board Geometry/阻焊开窗层 Package Geometry/SolderMask_Bottom PIN/SolderMask_Bottom VIA CLASS/SolderMask_Bottom PasteMask TOP Board Geometry/OutLine Package Geometry/PasteMask_TOP PIN/PasteMask_TOP //Board Geometry/屏蔽筋开窗层 PasteMask Bottom Board Geometry/OutLine Package Geometry/PasteMask_Bottom PIN/PasteMask_Bottom //Board Geometry/屏蔽筋开窗层 SilkScreen TOP

Cadence_Skill_语法详解(中文)要点

常量、变量 常量是它的值等于自身的表达式，如123，”abc”…变量是保存了其它值的表达式，如x=3, x即变量。算术与逻辑操作符 函数名语法对应操作符 Data Access arrayref a[index] [ ] setarray a[index] = expr bitfield1 x <> setqbitfield1 x=expr setqbitfield x=expr quote 'expr ' getqq g.s . getq g->s -> putpropqq g.s=expr, g->s=expr putpropq d~>s, d~>s =expr ~> Unary preincrement ++s ++ postincrement s++ ++ predecrement --s -- postdecrement s-- -- minus -n -

not !expr ！bnot ~x ~ Binary expt n1 ** n2 ** times n1 * n2 * quotient n1 / n2 / plus n1 + n2 + difference n1 - n2 - leftshift x1 << x2 << rightshift x1 >> x2 >> lessp n1n2 > leqp n1<=n2 <= geqp n1>=n2 >= equal g1 == g2 == nequal g1 != g2 != band x1 & x2 & bnand x1 ~& x2 ~& bxor x1 ^ x2 ^ bxnor x1 ~^ x2 ~^ bor x1 | x2 | bnor x1 ~| x2 ~|

Allegro如何生成光绘文件

Allegro如何生成光绘文件 Allegro如何生成光绘文件: PCB 检查没有错误后,在Allegro 的主菜单Manufacture 下生成光绘文件(如下图): 光绘文件包括下面的文件: 1.光圈表及光绘格式文件art_aper.txt Aperture and artwork format 2.光绘参数文件art_param.txt Aperture parameter text 3.元件面布线层Gerber 文件top.art Top(comp.)side artwork 4.内部层布线层Gerber 文件inner.art Inner layer artwork 5.内部电源层Gerber 文件vcc.art Vcc layer artwork 6.内部地层Gerber 文件gnd.art Gnd layer artwork 7.阻焊面布线层Gerber 文件bot.art Bottom(solder) side artwork 8.元件面丝印层Gerber 文件topsilk.art Top(comp.)side silkscreen artwork 9.阻焊面丝印层Gerber文件botsilk.art Bottom(solder) side silkscreen artwork 10.元件面阻焊层Gerber 文件topsold.art Top(comp.) side solder mask artwork 11.阻焊面阻焊层Gerber 文件botsold.art Bottom(solder) side solder mask artwork 12..钻孔和尺寸标注文件drill.art 13.钻带文件ncdrill1.tap 注意： 有的公司还选了下面的两层，但我们公司不选：

Protel99se如何生成gerber文件

这几天工作中遇到制作gerber的问题，确实让我郁闷了一番，为了方便大家，不要再受其苦，特将这一过程写成文档供有这方面需要的同仁们参考. 1protel99se打开要生成gerber的pcb设计文档，在file->CAM Manager然后出现Output Wizard点击next 2按照下图选择gerber，然后点击next

3直至出现下图，分别选中单位millimeter和比例4:4再次点击next（其实，选择单位是无所谓的，但要与NC drill的一致才行。4：4表示小数点前面四位有效数字，小数点后4位有效数字） 在下图中选择要输出的gerber层，一路点击next

5点击tools菜单的proference出现下图，在export cam outputs栏选择要输出gerber文件的路径。然后ok 6点击tools菜单generrate CAM Files,生成gerber文件。 7生成后的gerber文件可以用CAM350软件打开。

到此，先别得意…….哈哈。。。做完以上步骤，其实漏掉了一个最重要的东西，那就是钻孔层，那么下面介绍如何产生钻孔层文件。如下图右击鼠标，选中Insert NC Drill…然后回车 8在下图中选择Units单位为milmeter，Format（格式）为4：4，然后点击ok （其实，选择单位是无所谓的，但要与NC drill的一致才行。4：4表示小数点前面四位有效数字，小数点后4位有效数字）。

10在导入的gerber文件中添加钻孔属性表，在protel的plce-〉String，此时按tab键，在出现的text文本框中点击下拉箭头，在出现的序列中选择.Legend.点击OK，将其放在pcb板框边就可以了。 9直接F9或者在tools菜单下选择Generate CAM file就会在指定的目录中加入钻孔文件。如下图。

Allegro-Skill-axl函数简介

Allegro Skill axl函数简介 allegro skill简介 1. AXL-SKILL 专用于allegro的skill被称为AXL-SKILL，只有使用这些专用的函数才可以直接访问allegro 的database。结合skill语法和这些专用函数可以编写出实现各种功能的命令。专用于allegro 的skill都是以axl开头，比如axlClearSelSet()。 2. 运行AXL-SKILL 在allegro中输入skill就得到了AXL-SKILL的运行环境，在这样的环境中可以直接调用AXL-SKILL命令/函数，另外输入set telskill可以得到一个尺寸大小可调的skill开发窗口。（万一没有弹出窗口，尝试在allegro菜单里面，选择setup->user prference->skill->telskill----OK） 3. AXL-SKILL Database allegro中的每个对象object(比如IC元件，net)都有一个对应的dbid(database identifiers)，AXL-SKILL操作allegro的也正是这些dbid。 dbid对象：在不同的级别上的dbid是不一样的，比如在Design以及包含的database对象有Property Dictionary，Lines，Text，Polygons，Shapes，Property Definitions，DRCs，Vias that are Padstack object types，Symbols that are Symdef object types，Components，Nets；而在Symbol级别上则是PPins that are Padstack object types，Vias that are Padstack object types，Lines，Arcs，Text，Polygons，Shapes。

Allegro PCB Editor如何绕等长

Allegro PCB Editor如何绕等长 在高速PCB设计中，解决信号完整性中相对传输延迟最通常的做法就是对关键信号进行绕等长处理！该解决方案就是来看怎么在PCB Editor中实现绕等长布线。 关键字： cadence、cadence PCB SI、相对传输延迟、等长 ◆上海库源电气科技有限公司 ◆PSpice技术支持中心: https://www.wendangku.net/doc/9e1888877.html, ◆技术支持热线：4006-535-525 ◆Mail: support@https://www.wendangku.net/doc/9e1888877.html, ◆Web：https://www.wendangku.net/doc/9e1888877.html, 2012-6-18

Allegro PCB Editor绕等长布线 所需软件：Cadence PCB Editor 在开始真正绕等长的步骤之前需要我们解答两个问题： 1、需不需要绕等长？ 只有高速信号才会产生信号匹配的问题，才需要绕等长，一般界定速度超过100M或者信号上升时间小于50ps的为高速信号。 2、为什么要绕等长？ 由上面简图可以看到，由于信号速度很快，如果同组信号（比如地址线）之间传输延迟相差太大，发送端的信号传送到接收端时就会产生bit位错误或者在接收端无法达到足够的建立保持时间而导致接收端无法正确接收发送端的信号，对同组线要约束其相对传输延迟，所以才要绕等长使同组线间传输延迟在一定的范围内，保证信号正确传输。 步骤： 1、使用PCB Editor打开工程文件。 2、打开约束管理器，在相应网络上右击，选择“SigXplorer”提取需要设置等长的拓扑结 构

3、提取拓扑结构，在“SigXplorer”中设置约束并返回到PCB中， 红框中是设置约束规则的快捷键，为返回约束的快捷键。 图中最大红框的位置是设置拓扑约束的对话框。在“Pins/Tees”中选择需要设置等长约束的起始Pin和终止Pin，因为本例中提取拓扑结构时是一束总线，所以本例中“From”处选择“ALL DRVRS”，“TO”处选择“ALL RCVRS”，意为对提取的这束线的所有发送端到接收端设置约束，在“Delta Type”中选择约束用的单位（时间，或者长度）。然后在Delta中输入本束线中所有线之间的误差值，在“Tol Type”中输入基于这个“Delta”值的误差值的单位。“Tolerance”是在“Delta”基础上的误差值。

地质符号(简体)

地质像素符号常有助于钻探数据的记录与解读，本规范「工程地质像素符号」主要是用在钻孔柱状图上，以「目视判别」的结果为主。目前国内各相关单位现行所使用之「工程地质像素符号」并不一致，为建立一致之共识，并争取广泛的支持，本规范「工程地质像素符号」乃依据我国中央标准局所制订之国家标准「CNS6589」、「CNS6590」、「CNS 6591」等编订之。本次工程地质像素符号之修订工作，期配合行政院公共工程委员会之制图手册加以整合(如对照表备注所列)，而使「国土信息系统自然环境基本数据库分组—工程地质探勘数据库」更能得到政府机关及工程实务界之支持与使用。 本规范将地质像素分为「土壤或沉积物」、「沉积岩」、「变质岩」及「火成岩」等四大类，再将每一类像素区分为「基本型」及「混合衍生与变异型」两个类别，并将其分别表列。对于某些业务，如果「基本型」之地质像素符号即已够用，那么「混合衍生与变异型」之像素符号，即可将其视为「备而不用」，如此将可有助于相关作业的简化。 为了方便用户选用像素符号，我们也配合设计了分类代码表。「0」代表粗分类，如果相关数据只需记录其为岩石或土壤，则可采用此粗分类记录方式。「奇数前缀」的代码，代表「基本型像素」，「偶数前缀」的代码为「混合衍生及变异型像素」。因此，本规范「工程地质像素符号」共可分为以下九大类: 0、粗分类(基本型) 1、土壤或沉积物类(基本型) 2、土壤或沉积物类(混合衍生与变异型) 3、沉积岩类(基本型) 4、沉积岩类(混合衍生与变异型)

5、变质岩类(基本型) 6、变质岩类(混合衍生与变异型) 7、火成岩类(基本型) 8、火成岩类(混合衍生与变异型)

Protel DXP2004生成Gerber文件和钻孔文件的一般步骤

Protel DXP2004生成Gerber文件和钻孔文件的一般步骤 这里针对的是一般情况下、没有盲孔的板子。 1、首先是生成Gerber Files： 打开PCB文件，在DXP2004中选择菜单File-Fabrication Outputs-Gerber Files，进入生成Gerber 文件的设置对话框。 ·单位选择? 英寸，格式选择2:5 这样可以支持的精度会高一些（这些也可以先跟制板厂联系一下确认）·在Layers中，选中“include unconnected mid-layer pads”，同时Plot Layers选择All Used Mirror Layers全都不选，然后在右侧选中相关的机械层。 ·Drill Drawing中什么都不选，保持默认即可。 ·在Apertures中，选择Embedded apertures(RS274X) ·Advanced中其余项都保持默认，主要是选择“Suppress leading zeroes”（此项也可与制板厂联系确认） ·点击确认，会自动生成Gerber文件，此时生成一个cam文件，此文件可以不保存， 因为我们要交制板厂的文件已经在项目的目录里面建了个子目录叫作“Project Outputs for xxx”， 各个层的gerber都存在里面了。 2、然后是生成NC Drill Files： ·同样，在DXP2004中选择菜单File-Fabrication Outputs-NC Drill Files，进入生成NC Drill 文件的设置对话框． 此处的选择要跟前面Gerber文件中的保持一致：英寸-2:5-Suppress leading zeroes 其它选项保持默认，点击OK 确认一下随后弹出的钻孔数据对话框，然后就会自动生成NC Drill Files了， 同样的，生成的文件会在那个子目录里，而CAM文件可以不用保存 3、将含有以上生成的文件的那个子目录“Project Outputs for xxx”，打个包，就可以发给制板厂了，呵呵。 1）前提是PCB已经画好，进入导Gerber文件的菜单：File-Fabrication Outputs-Gerber Files ）单位和精度设置：* E! c! L ^: d 8 ~$ W$ X. S, L' n3 v5 n0 d& A0 s 2 ，格“英寸”选择“一般”里面，“单位”在当然，式选择2:5 ,这个尺寸精

allegro 使用技巧

allegro 使用技巧 1. 鼠标设定: 在ALLEGRO视窗 LAYOUT时,每执行一个指令例：Add connect, Show element等鼠标会跳到Option窗口,这样对layout造成不便. 1) 控制面版＞滑鼠之移动选项中,指到预设按钮（或智慧型移动）：取消“在对话方块将滑鼠指标移到预设按钮”设置 2. Text path设置: 在ALLEGRO视窗LAYOUT时,不能执行一些指令：Show element, Tools>report… 1) 应急办法：蒐寻一个相应的log文档copy到档案同一路径即可. 2) Setup>User Preference之Design_Paths>textpath项设為： C:\cadance\PSD_14.1\share\pcb/text/views即可. 3. 不能编辑Net Logic. 1) Setup>User Perference之项选择logic_edit_enabled,点选為允许编辑Net Logic, 默认為不能编辑Net Logic. 4. 转gerber前需update DRC,应尽量将DRC排除,有些可忽略的DRC如何消除? 1) logo中文字所產生的K/L error,可另外增加一个subclass,这样该文字不用写在ETCH层,可消除K/L error. 2) 有些可忽略的P/P,P/L 的error,可给那些pin增加一个property---NO_DRC, 操 作:Edit/Properties,选择需要的pin,选NO_DRC, Apply, OK 5. 对某些PIN添加了”NO DRC”的属性可ERRO并不能消除﹐这是為什么? 1) “NO DRC”属性只争对不同的网络﹐对相同的网络要清除ERRO,可设定Same net DRC 為off. 6. 如何Add new subclass: 1) Setup>Subclass之Define Subclass窗口选Class,点add”New subclass” 通常用到的new subclass有：Geometry\Board Geometry\之Top_notes, Bottom_notes, Gnd_notes, Vcc_notes等。其作用為gerber中Log之Title/Page name所放层面。 7. 对differential pair nets 之”net space type”properties应怎样设定？ 1) 先设定对net 设定一differential pair property, 2) 再在constraints system 控制面板中选择spacing rule nets 栏的attach property nets,并在allegro 窗口control panel的find by name 下选择property, 3) 选取相应property, 4) 再对其套用spacing rule 即可. 8. Hilight时的两种不同的显示方式（实线和虚线） 1) 在setup>user preferences>display中,勾上display_nohilitefont,则以实线显示,不勾则虚线显示,实线比较容易看清 9. 怎样更新Allegro layout窗口下的tool bar和display option设定

出光绘文件

Allegro如何生成光绘文件: PCB 检查没有错误后,在Allegro 的主菜单Manufacture 下生成光绘文件(如下图): 光绘文件包括下面的文件: 1.光圈表及光绘格式文件art_aper.txt Aperture and artwork format 2.光绘参数文件art_param.txt Aperture parameter text 3.元件面布线层Gerber 文件top.art Top(comp.)side artwork 4.内部层布线层Gerber 文件inner.art Inner layer artwork 5.内部电源层Gerber 文件vcc.art Vcc layer artwork 6.内部地层Gerber 文件gnd.art Gnd layer artwork 7.阻焊面布线层Gerber 文件bot.art Bottom(solder) side artwork 8.元件面丝印层Gerber 文件topsilk.art Top(comp.)side silkscreen artwork 9.阻焊面丝印层Gerber文件botsilk.art Bottom(solder) side silkscreen artwork 10.元件面阻焊层Gerber 文件topsold.art Top(comp.) side solder mask artwork 11.阻焊面阻焊层Gerber 文件botsold.art Bottom(solder) side solder mask artwork 12..钻孔和尺寸标注文件drill.art 13.钻带文件ncdrill1.tap 注意： 有的公司还选了下面的两层，但我们公司不选： （表面贴）元件面焊接层Gerber 文件toppast.art Top(comp.) side paste mask artwork (表面贴) 阻焊面焊接层Gerber 文件botpast.art Bottom side paste mask artwork Allegro如何在ARTWORK中加入所需的层 下面举例讲述如何在光绘文件中加入SILK-TOP 层. 1. 在ALLEGRO 中,选取MANUFACTURE-ARTWORK 命令:将光标移到展开窗口右边的”+”号,按右键,如图: