计算机组成原理习题集范文
《计算机组成原理》练习题
适用于计算机专业本科生
第一章概论
一、选择题
01. 电子计算机主存内的ROM是指 D 。
A.不能改变其内的数据
B.只能读出数据，不能写入数据
C.通常用来存储系统程序
D.以上都是
02. 有些计算机将一部分软件永恒地存于只读存储器中，称之为 C 。
A.硬件
B.软件
C. 固件
D.辅助存储
03. 如果要处理速度、温度、电压等连续性数据可以使用 B 。
A.数字计算机
B.模拟计算机
C.混合计算机
D.特殊用途计算机
04. 邮局把信件进行自动分拣，使用的计算机技术是 C 。
A.机器翻译
B.自然语言理解
C.模式识别
D.过程控制
05. 冯.诺伊曼机工作方式的基本特点是 B 。
A.多指令流单数据流
B.按地址访问并顺序执行指令
C.堆栈操作
D.存储器按内容选择地址。
06. 某寄存器中的值可能是操作数，也可能是地址，只有计算机的 C 才能识别它。
A.译码器
B.判断程序
C.指令
D.时序信号。
07. 80年代以来，许多国家开始研究第五代计算机，这种计算机系统是 B 。
A.超高速巨型计算机系统
B.知识信息处理系统
C.大型分布式计算机系统
D.超级微型计算机群组成的计算机网。
08. 计算机的算逻单元的控制单元合称为 C 。
A.ALU
B.UP
C.CPU
D.CAD
09. 磁盘驱动器读写数据的基本存取单位为 D 。
A.比特
B.字节
C.磁道
D.扇区
二、填空题
01. 计算机硬件是指计算机系统中实际物理装置的总称，软件是指控制整个计算
机硬件系统工作的程序集合，固件是指具有某软件功能的硬件，一般用ROM
实现。
02. 数控机床是计算机在过程控制方面的应用。
03. 人工智能研究用计算机模拟人类智力活动的有关理论与技术，模式识别研究
用计算机对物体、图像、语言、文字等信息进行自动识别。
04. 数字计算机用来处理离散的数据，而模拟计算机用来处理连续性的数据。
05．存储器可分为主存和辅存，程序必须存于主存内，CPU才能执行其中的指令。
第二章计算机中的信息编码
一、选择题
01. 对真值0表示形式唯一的机器数是 B 。
A.原码
B.补码和移码
C.补码
D.反码
02. 在整数定点机中，下述第 B 说法正确。
A.原码和反码不能表示-1，补码可以表示-1。
B.三种机器数均可表示-1
C.三种机器数均可表示-1，且三种机器数的表示范围相同。
D.以上说法均不对。
03. 在小数定点机中，下述第 A 说法正确。
A.只有补码能表示-1
B.只有原码能表示-1
C.三种机器数均不能表示-1
D.以上说法均不对
04. 32位字长的浮点数，其中阶符1位,阶码7位，数符1位，尾数23，若机器数
采用原码表示，则其对应的最大正数为 A ，最小负数为 B ，最小的绝对
值为 F ；若机器数采用补码表示，且尾数为规格化形式，则对应的最大正数
为 A ，最小正数为 C ，最小负数为 D 。
A.2127(1-2-23)
B.-2127(1-2-23)
C.2-129
D.-2+127
E.2-127×2-23
F. 2-127×2-23
05. 汉明码具有以下第 C 种能力。
A.使代码在形成过程中不易出错；
B.在代码出错时，只能发现错误；
C.在代码出错时，不但能发现错误，还能纠正错误。
06．设X为整数，[X]补=1,x1x2x3x4x5 ，若要X<-16，x1~x5 应满足 C 条件。
A.x1~x5至少有一个为1
B.x1必须为0，x1~x5至少有一个为1
C.x1必须为0，x2~x5任意。
1成立。
07．设X为小数，[X]原=1.x1x2x3x4 ，当满足下列 B 时，X>-
2
A.x1必须为0，x2~x4至少有一个为1
B.x1必为0，x2~x4任意
C.x1必为1，x2~x4任意
08．设X为真值，X*为其绝对值，则等式[-X*]补=[-X]补 B 。
A.成立
B.不成立
09．设X为真值，X*为其绝对值，满足[-X*]补=[-X]补的条件是 D 。
A.X任意
B.X为正数
C.X为负数
D.X为非负数
10．BCD码数1可转换成十进制的 D 。
A.701
B.839
C.683
D.有错误发生
11．以BCD码表示十进制数000~999之间的每一组码，其末端包含一个奇校验位，检测下面每一组码，其中第 B 组码有一个错误发生。
A.00
B.00
C.11
D.01
12．以BCD码表示十进制数000~999之间的每一组码，其末端包含一个奇校验位，检测下面每一组码，其中第 C 组码有两个错误发生。
A.00
B.00
C.11
D.01
13．设寄存器内容为，若它等于-0，则为 C
A.原码
B.补码
C.反码
D.移码
1，应该满足 C 条件。
14．若[X]补=1.x1x2…x6 ，其中X i取0 或1，若要X>-
2
A.x1为0，其他各位任意 A.x1为1，其他各位任意
C.x1必为1，x2…x6中至少有一位为1
二、填空题
01．采用浮点表示时，若尾数为规格化形式，则浮点数的表示范围取决于阶码的位数，精度取决于尾数的位数，数符确定浮点数的正负。
02．一个浮点数，当其尾数右移时，欲使其值不变，阶码必须增加。尾数右移1 位，阶码加1 。
03．一个浮点数，阶码的大小确定了小数点的位置，当其尾数左移时，欲使其值不变，必须使阶码减少。
04．移码常用来表示浮点数的阶码部分，移码和补码除符号位不同外，其他各位相同。
05．设浮点数字长为24位，欲表示±6万间的十进制数，在保证数的最大精度条件下，除阶符、数符各取1 位外，阶码应取 5 位，尾数应取 17位。按这样分配，
这24位浮点数的溢出条件是阶码大于+31 。
06．已知16位长的浮点数，欲表示±3万间的十进制数，在保证数的最大精度条件下，除阶符、数符各取1 位外，阶码应取 4 位，尾数应取 10位。这种格式的
浮点数（补码形式），当阶码小于-16 时，按机器零处理。
07．当0>x>-1时，满足[x]原=[x]补的x值是–0.5 ，当0>x>-27时，满足[x]原=[x]补的x值是 -64 。
08．已知十进制数x=-5.5，分别写出其8位字长定点小数（含1位符号位）和浮点数（其中阶符1位，阶码2位，数符1位，尾数4位）的各种机器数，要求定
点数比例因子选取2-4，浮点数为规格化数，则定点表示法对应的[x]原为1. ，
[x]补为 1. ，[x]反为 1. ，浮点表示法对应的[x]原为 0,11;1.1011 ，[x]补为
0,11;1.0101，[x]反为 0,11;1.0100 。
09．设浮点数字长为16位（其中阶符1位，阶码5位，数符1位，尾数9
位），对应十进制数-95的浮点规格化补码形式为 0,00111;1. ，若阶码采用移
码，尾数采用补码，则机器数形式为 1,00111;1. 。
10．按配偶原则，二进制代码1100的汉明码为。
11．按配奇原则，二进制代码1100的汉明码为。
12．将一个24位的二进制代码配置成汉明码需增添 5位检测位，检测位的位置需设在第 1，2，4，8，16 位上。
13．一个16位二进制代码的汉明码为 21 位，检测位的位是需设在第 1，2，4，8，
16 位上。
14．在浮点表示时，若用全0表示机器零（尾数为0，阶码最小），则阶码应采用移码机器数形式。在小数定点表示时，若要求数值0在计算机中唯一地表示为
全“0”，则应采补码机器形式。
三、问答题
01．已知机器[y]补=y0.y1y2...y n,求[-y]补。
02．给定下列十六进制数，若将此数分别视为无符号数、原码、补码、反码和移码表示的有符号数（其符号位占一位），写出其对应的十进制数。
7FH，FFH，55H，ABH
03．若[x]补>[y]补，是否有x>y？
04．如何判断一个七位二进制整数A=a1a2a3a4a5a6a7是否是4的倍数？
第三章运算方法
一、选择题
01．原码加减法是指 C 。
A.操作数用原码表示，连同符号位直接相加减。
B.操作数用原码表示，尾数直接相加减，符号位单独处理。
C.操作数用原码表示，根据两数符号决定实际操作，符号位单独处理。
D.操作数取绝对值，直接相加减，符号位单独处理。
02．补码加减法是指 C 。
A.操作数用补码表示，两尾数相加减，符号位单独处理，减法用加法代替。
B.操作数用补码表示，符号位和尾数一起参加运算，结果的符号与加减相同。
C.操作数用补码表示，连同符号位直接相加减，减某数用加负某数的补码代替，
结果的符号在运算中形成。
D.操作数用补码表示，由数符决定两尾数的操作，符号位单独处理。
03．两补码相加，采用一位符号位，则当 D 时，表示结果溢出
A.最高位有进位
B.最高位进位和次高位进位异或结果为0
C.最高位为1
D.最高位进位和次高位进位异或结果为1
04．在浮点机中，下列 C 是正确的。
A.尾数的第一数位为1时，即为规格化形式
B.尾数的第一数位与数符不同时，即为规格化形式
C.不同的机器数有不同的规格化形式
D.尾数的第一数位为0时，即为规格化形式
05．在浮点机中，判断原码规格化形式的原则是 B 。
A.尾数的符号位与第一数位不同
B.尾数的第一数位为1，数符任意
C.尾数的符号位与第一数位相同
D.阶符与数符不同
06．在浮点机中,判断补码规格化形式的原则是 C 。
A.尾数的第一数位为1，数符任意
B.尾数的符号位与第一数位相同
C.尾数的符号位与第一数位不同
D.阶符与数符不同
二、填空题
01．正数原码算术移位时，符号位不变，空位补 0 。负数原码算术移位时符号位不变，空位补 0 。
02．正数补码算术移位时，符号位不变，空位补 0 。负数补码算术左移时，符号位不变，低位补 0 。负数补码算术右移时，符号位不变，高位补 1 。
03．正数原码左移时，符号位不变，高位丢1，结果出错，右移时低位丢 1，结果引起误差。负数原码左移时，符号位不变，高位丢1，结果出错，右移时
低位丢 0 ，结果正确。
04．正数补码左移时，符号位不变，高位丢1，结果出错，右移时低位丢 1 ，结果引起误差。负数补码左移时，符号位不变，高位丢 1 ，结果正确，右移时低位丢 1 ，结果引起误差。
05．两个n+1位（含1位符号位）的原码在机器中作一位乘运算，共需要作 n 次加操作和 n 次右移操作，才能得到最后的乘积，乘积的符号位需通过两数的
符号位异或运算得到。
06．在补码一位乘法中，设[x]补为被乘数，[y]补为乘数，若y n y n=1(y n=1为低位)=00，应执行右移一次操作，若y n y n=1=01，应执行 +[X]补，右移一位操作，若y n y n=1=10，
应执行+[-X]补，右移一位操作，若y n y n=1=11，应执行右移一次操作。若机器数
字长为16位（不包括符号位），则补码乘法需作 16 次移位操作，最多需作 17
次加法操作。
07．在浮点补码二进制加减运算中，当尾数部分出现 01.XX…X 和 10.XX…X形式时，需进行右规，此时尾数右移一位，阶码加1 。
08．在浮点补码二进制加减运算中，当尾数部分出现00.0XX…X和11.1XX…X形式时，需进行左规，此时尾数左移一位，阶码减 1 ，直到尾数部分出现
00.1XX…X或11.0XX…X为止。
09．在浮点加减运算中，对阶时需小阶向大阶看齐，即小阶的尾数向右移位，每移一位，阶码加1 ，直到两数的阶码相等为止。
三、问答题
01．简述算术移位和逻辑移位的区别，举例说明。
02．在定点机中采用单符号位，如何判断补码加减运算是否溢出？有几种方案？
03．设S A和S B是参与运算的两个操作数的数符，S f为结果的数符，试列出一位符号位的补码加减运算“不溢出”的逻辑式。
答案：“不溢出”=S A S B+S A S B+ S A S B S f+S A S B S f
04．你知道有几种方法判断补码定点加减运算的溢出？
05．设机器内设有“按位加”（异或）指令，而没有“取反码”指令，如何得到一个数的反码？
06．从下列叙述中选出正确的句子：
（1）定点补码一位乘法中，被乘数也要右移。
（2）n位小数参加补码一位乘（Booth算法）时，共作n+1次运算，第n+1次不移位。√
（3）浮点运算可由阶码运算和尾数运算两个部分联合实现。√
（4）浮点数的阶码部分只进行阶码的加、减操作。√
（5）浮点数的尾数部分只进行乘法和除法运算。
（6）浮点数的正负符号由阶码的正负符号决定。
更正上述叙述中错误的句子：
（1）定点补码一位乘法中，被乘数不需右移，部分积需右移。
（5）浮点数的尾数部分可作、减、乘、除运算。
（10）浮点数的正负符号由尾数的符号决定。
07．计算机中如何判断原码、补码和反码的规格化形式？
四、计算题
01．已知定点数 X=0.，Y=0.，试用它们的补码进行计算求X+Y
并指出结果是否溢出。
02．已知：x=-0.1101，y=0.1011，用原码一位乘法求[x×y]原
03．已知：[x]补=1.0101，[y]补=1.0011，用补码一位乘法求[x×y]补
第四章存贮系统
一、选择题
01．存贮时间是指 C 。
A.存贮器的读出时间
B.存贮器的写入时间
C.存贮器进行连续读和写操作所允许的最短时间间隔
D.存贮器进行连续写操作所允许的最短时间间隔
02．某一RAM 芯片，其容量为512K ×8位，除电源端和接地端，该芯片引出线的最小
数目应为 D 。
A.23
B.25
C.50
D.29
03．活动头磁盘存贮器的平均存取时间是指 B 。
A.最大找道时间加上最小找道时间
B.平均找道时间加上平均等待时间
C.平均找道时间
D.平均等待时间
04．活动头磁盘存贮器的找道时间是指 C 。
A.最大找道时间
B.最小找道时间
C.最大找道时间与最小找道时间的平均值
D.最大找道时间与最小找道时间之和
05．磁盘存贮器的等待时间通常时间是指 B 。
A.磁盘旋转一周所需的时间
B.磁盘旋转半周所需的时间
C.磁盘旋转31周所需的时间
D.磁盘旋转3
2周所需的时间 06．与活动头磁盘存贮器相比，固定头磁盘存贮器的特点是 A 。
A.不需要找道，速度快，所用磁头多
B.需要找道，速度慢，所用磁头少
C.不需要找道，速度快，所用磁头少
D.需要找道，速度慢，所用磁头多
07．交叉存贮器实质上是一种 存贮器，它能 执行 独立的读写操作
A.模块式，并行，多个
B.模块式，串行，多个
C.整体式，并行，一个
D.整体式，串行，多个
08．主存贮器和CPU 之间增加高速缓冲存贮器的目的是 A 。
A.解决CPU 和主存之间的速度匹配问题
B.扩大主存贮器的容量
C.扩大CPU 中通用寄存器的数量
D.既扩大主存容量又扩大CPU 通用寄存器数量
09．常用的虚拟存贮系统由 A 两级存贮器组成。
A.主存—辅存
B.快存—主存
C.快存—辅存 C.通用寄存器—主存
三、问答题
01．试比较内存、外存、缓存、控存、虚存。
02．解释下列概念：存储周期，存取时间、存储容量。
03．解释下列名词：存储元、存储单元、存储单元地址、存储字、存储字长 04．内存和外存的速度指标有何不同？为什么会有这些不同？
05．外存的技术指标一般包括哪些？
06．什么是存储密度？什么是数据传输率？
07．存储器主要功能是什么？如何衡量存储器的性能？为什么要把存储系统分成若
干个层次？主要有哪些层次？
08．什么是刷新？刷新有几种方式？简要说明之。
09．存储芯片内的地址译码有几种方式？试分析它们各自的特点及应用场合。
10．为什么多体交叉存储器可以提高存储器的速度？
11．提高存储器速度可采用哪些措施？简要说明之。
12．什么是快速缓冲存储器，它与主存有什么关系？
13．什么是“程序访问的局部性”原理？存储系统中哪一级采用了程序访问的局部
性原理?
14．试比较Cache 管理中各种地址映象的方法？
15．在Cache 管理中，当新的主存页需要调入Cache 时，各有何特点？哪种算法的命中率较高？
四、计算题
01．一个双面5英寸软盘片，每面40磁道，每磁道8个扇区，每扇区512个字节， 试问盘片容量为多少？若该盘驱动器转速为600转/分，则平均等待时间为多
少？最大数据传输率为多少？ 解答：软盘总容量=面数×每面磁道数×每磁道扇区数×每扇区字节数
=2×40×8×512=320KB
平均等待时间为磁盘旋转一圈所需时间的一半，即： 2
1×（60秒/600）=0.05s=50ms 因盘每秒转10圈，每转一圈读一个磁道，每一磁道的容量为512×8字
节即4096字节，故最大数据传输率为4096字节×10(/s)=40KB/s
02．设有16个固定磁头的硬盘，每磁道存储容量为62500字节，盘驱动器转速为2400 转/分，试求最大数据传输率。
解答：磁盘转速为2400转/分=40转/秒。16个固定磁头，每次读出16位，即2 个字节，故每转一圈读出62500×2字节，所以最大数据传输率为： 62500×2×40=字节/秒。
03．磁盘组有6片磁盘，每片有两个记录面，存储区域内径22厘米，外径33厘米， 道密度为40/厘米，内层密度为400位/厘米，转速为2400转/分，问：
（1）共有多少个存储面可用？
（2）共有多少柱面？
（3）该磁盘组总存储容量是多少？
（4）该磁盘的最大数据传输率是多少？
解答：（1）共有10 个存储面，最上、下两个面不用。
（2）有效存储区域为一圆环，其径长为(33-22)/2=5.5。
因为道密度=40道/cm,所以共有40×5.5=220道，即共有220个柱面。
（3）内层磁道周长为2πR=3.14×22=69.08cm 。
每道信息量=400位/cm ×69.08cm=27632位。
每面的信息量=27632道/位×220道=位。
故该磁盘组的总容量=×10=位。
（4）磁盘最大数据传输率P=N ×r 位/秒。（注：不考虑磁头径向移动所需 时间）
其中：N 为每磁道的容量=27632位
r 为磁盘转速=2400转/分=40转/秒
所以该磁盘总容量P=N ×r=27632×40=位/秒
04．某磁盘存储器转速为3000转/分，共有4 个记录盘面。每毫米5道，每道记录 信息12288字节，最小磁道直径为230mm ，共275道，求：
（1）该磁盘存储器的存储容量。
（2）最高位密度（最小磁道的位密度）和最低位密度；
（3）该磁盘的最大数据传输率；
（4）平均等待时间。
解答：（1）因每道记录信息=12288字节，
故每个记录面的信息容量=12288×275字节
该磁盘存储器的存储容量=4个记录面的信息容量=4×12288×275 =（字节）
（2）最高位密度D 1应按最小磁道（其半径为R 1=230mm/2=115mm ）计算。 故最高位密度D 1=每磁道记录的信息/最小磁道的周长
=12288字节/(2πR 1)=12288/(3.14×230)=17字节/mm 最高位密度D 1应按最大磁道计算。
因共有275个磁道，且每毫米5道，故：
最大磁道的半径R 2= R 1+（275/5）=115+55=170mm
故最低位密度D 2=每磁道记录的信息/最大磁道的周长
=12288字节/(2πR 2)=12288/(2×3.14×170)=11.5字节/mm
（3）磁盘最大数据传输率P=N ×r 位/秒。（注：不考虑磁头径向移动所需 时间）
其中：N 为每磁道的容量=12288字节
r 为磁盘转速=3000转/分=50转/秒
所以该磁盘最大数据传输率P=N ×r=12288×50=位/秒
（4）平均等待时间=磁盘旋转半圈所需时间=21×r 1=21×501=100
1s=10ms 05．通常32K ×1位的动态存储存储电路制成两个独立的128行×128列的阵列，刷 新时，对两个阵列中的相应行同时进行刷新。设存储器的读写周期为500ns,最 大允许刷新间隔为2ms ，若采用集中式刷新，其“死区”时间是多少？，若采用
分散刷新，行与行之间的刷新间隔时间是多少？若采用异步刷新，行与行之间
的最大刷新间隔时间是多少？（6分）
注：具体解答可参考教材第85页至第87页自行作出。
五、设计题
01．设CPU 共有16根地址线，8根数据线，并用MREQ 作访存控制信号（低电平有 效），用WR 作读写控制信号（高电平为读，低电平为写），现有下列存储芯片： ROM （2K ×8位、4K ×4位、8K ×8位）
RAM （1K ×4位、2K ×8位、4K ×8位）
及74LS138译码器和其他门电路（门电路自定）如下图所示:
试从上述规格的存储芯片中选用合适芯片，画出CPU 和存储芯片的连接图。 要求：（1）最小4K 地址为系统程序区，4096~16383地址范围为用户程序区；
（2）说明选用的存储芯片类型及数量。
（3）详细画出片选逻辑。
解答：
第一步：先将16进制地址范围写成2进制地址码，并确定其总容量：
系统程序区 4K ×8位 A 15A 14A 13A 12A 11A 10A 9 A 8A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
……
0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1
第二步：根据芯片（其地址要求在一定范围内）在计算机系统中的作用，选择存储芯片。
因地址范围0~4095为系统程序区，应选用ROM，其容量应为：4K×8
位，根据现有芯片的规格，选用2片4K×4位的ROM经位扩展构成4K
×8位的ROM。
因地址范围4096~16383为用户程序区，应选用RAM，其容量应为：
12K×8位，根据现有芯片的规格，选用3片4K×8位的RAM经字扩展
构成12K×8位的RAM。
第三步：分配CPU的地址线
将CPU的低12位地址A11~A0与3片4K×8位的RAM及2片4K×4位的
ROM的地址线相连，剩下的高位地址线与访存控制信号MREQ共同产
生存储芯片的片选信号。
第四步：片选信号的形成
根据74LS138译码器的输入逻辑关系可知，必须保证控制端G1为高电
平、G2A及G2B为低电平。根据对存储芯片的地址范围的要求，A15应
为低电平，故可将74LS138译码器的控制端G1接+5V，将MREQ接
G2A，A15接G2B以保证译码器正常工作。
CPU的地址线A14、A13及A12接74LS138译码器的C、B、A输入端，其输
出Y0接至2片4K×4位的ROM的片选信号端CS，当其有效时，同时
选中这两片4K×4位的ROM，1、2、3分别接至3片4K×8位RAM
的片选信号端CS，当其有效时，分别选中这3片4K×8位的RAM。
ROM芯片的接地端为PD/progr,读出时低电平有效，RAM芯片的读/写控制端WE与CPU的读/写命令端WR相连。
因4K×4位的ROM 的4根数据线是单向的，与CPU的数据总线单向相
连，但应注意其中1片4K×4位的ROM的数据线只能与CPU数据线的
高4位即D7~D4相连，而另1片4K×4位的ROM的数据线只能与CPU数
据线的低4位D3~D0即相连。另外3片4K×8位RAM的8根数据线均与
CPU的8根数据线双向相连。
注：CPU和存储芯片的连接图略，具体连接可参考教材第94页至97
页的连接图及上述分析自行画出。
02．CPU假设同上题，现有8 片8K×8位的RAM芯片与CPU相连，试解答下述问题：（1）用74LS138译码器画出CPU与存储芯片的连接图；
（2）写出每片RAM的地址范围；
（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与相同的数据，分析故障原因。
（4）若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？
解答：
（1）据题意分析，应将74LS138译码器的控制端G1接+5V，将MREQ接
G2A及G2B以保证译码器正常工作。
CPU的地址线A15、A14及A13接74LS138译码器的C、B、A输入端，其输
出Y0~Y7分别接至8 片8K×8位的RAM芯片的片选信号端CS，当其有效
时，分别选中这8片8K×8位的RAM。
CPU与存储芯片的具体连接图略；
（2）8片8K×8位的RAM芯片的地址范围分别是：0000H~1FFFFH；2000H~3FFFFH；
4000H~5FFFFH；6000H~7FFFFH；8000H~9FFFFH；A000H~BFFFFH；C000H~DFFFFH；
E000H~FFFFFH；
（3）说明74LS138译码器有误，Y5输出始终为低电平。因该输出接至第5片RAM 的片选信号端CS，该片RAM的地址范围为A000H~BFFFFH，故不论往哪片RAM
存放8K数据，该片存储芯片始终被选中，所以都有与之相同的数据。
（4）若出现A13搭接到高电平的故障，则使Y0、Y2、Y4、Y6均无输出，故第0，2，4，6片RAM始终不被选中
第五章运算器
一、选择题
01．MIPS的含义是 B 。
A.每秒打印的字数
B.每秒执行的百万条指令数
C.每秒敲键的个数
D.每英寸扫描线数
02．运算器由许多部件组成，其核心部件是 B 。
A.数据总线
B.算术逻辑运算单元
C.累加寄存器
D.多路开头
03．定点运算器用来进行 B 。
A.十进制数加法运算
B.定点数运算
C.浮点数运算
D.既能进行浮点运算，也能进行定点运算
04．串行运算器结构简单，其运算规律是 C 。
A.由低位到高位先行进行进位运算
B.由高位到低位先行进行借位运算
C.由低位到高位逐位运算
D.由高位到低位逐位运算
05．下面有关浮点运算器的描述中，正确的是 A、C 。
A.浮点运算器可用两个松散连接的定点运算部件（阶码运算部件和尾数运算部
件）来实现
B.阶码运算部件可实现加、减、乘、除四种运算
C.阶码运算部件进行实现加、减和比较运算
D.尾数运算部件只进行乘、除操作
06．下面有关定点补码乘法器的描述中，正确的是 A、D 。
A.被乘数的符号和乘数的符号都参加运算
B.乘数寄存器必须具有右移功能，并增设一位附加位，其初态为“1”
C.被乘数寄存器必须具有右移功能
D.用计数器控制乘法次数，若尾数为n位，当计数器计到n+1时（初态为0）完
成乘法运算但不移位。
07．用八片74181和两片74182可组成 B 。
A.采用组内并行进位，组间串行进位的32位ALU
B.采用二级先行进位结构（双重分组）的32位ALU
C.采用组内先行进位，组间先进位的16位ALU
D.采用三级进位结构的32位ALU
二、填空题
01．运算器的技术指标一般用机器字长和运算速度来表示。
02．定点运算器和浮点运算器是按数的小数点的位置来划分的，定点运算器的结构简单，但表示数的范围小，常用于小型机、微型机、单片机等类型的
机器。
03．运算器能进行算术逻辑运算，运算器中通常需有三个寄存器，被称作累加器、乘商寄存器、操作数寄存器。
04．按信息的传送方式来分，运算器可分为串行、并行、串并行三种结构，其中串行运算器最省器材，并行运算器速度最快。
05．为提高运算器的速度，通常可采用高速器件、快速进位链和改进算法三种方法。
06．算术/逻辑运算单元74181ALU可对 4 位信息完成 16 种算术运算和 16 种逻辑运算。
07．进位的逻辑表达式中有本地进位即(A i B i) 和传递进位即(A i+B i)C i-1两部分，影响运算速度的是传递进位。
08．进位链是指传送进位的逻辑电路。
三、问答题
01．影响加减运算速度的关键问题是什么？可采取哪些改进措施？举例说明。
02．什么是进位链？什么是先行进位？常用的先行进位方法有几种？简要说明。
03．试比较单重分组和双重分组跳跃进位链。
四、设计题
01．试用74181和74182器件设计以下两种方案的32位ALU（只需画出进位之间的联系），并比较两种方案的运算速度及集成电路片数。
（1）采用单重分组（组内并行进位，组间串行进位）进位结构
（2）采用双重分组（二级先行进位）进位结构
提示：（1）共用8 片74181，运算速度较慢。连接图略。
（2）共用8 片74181和2 片74182，运算速度较方案1快，具体连接图见教材第290页。
第六章指令系统
一、选择题
01．指令系统中采用不同寻址方式的目的主要是 B 。
A.实现存贮程序和程序控制
B.缩短指令长度，扩大寻址空间，提高编程灵活性
C.可以直接访问外存
D.提供扩展操作码的可能并降低指令译码难度
02．零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自 B 。
A.立即数和栈顶
B.栈顶和次栈顶
C.暂存器和栈顶
D.寄存器和内存单元
03．单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用 C 。
A.堆栈寻址方式
B.立即寻址方式
C.隐含寻址方式
D.间接寻址方式
04．二地址指令中，操作数的物理位置可安排在 B、C、D 。
A.栈顶和次栈顶
B.两个主存单元
C.一个主存单元和一个寄存器
D.两个寄存器
05．变址寻址方式中，操作数的有效地址等于 C 。
A.基值寄存器内容加上形式地址(位移量)
B.堆栈指示器内容加上形式地址
C.变址寄存器内容加上形式地址
D.程序计数器内容加上形式地址
06．堆栈寻址方式中，设A为累加器，SP为堆栈指示器，M SP为SP指示的栈顶单元，如果进栈操作的动作是：（A）→M SP，（SP）-1→SP，那么出栈操作的动作应为 B 。
A.(M SP)→A，（SP）+1→SP
B.(SP）+1→SP，（M SP）→A
C.(SP)-1→SP，（M SP）→A
D.(M SP)→A，（SP）-1→SP
07．IBM PC机中采用了段寻址方式。在寻址一个主存具体单元时，由一个基地再加上 16位的某些寄存器提供的16位偏移量来形成20位物理地址。这个基地址由
A 来提供。
A.CPU中的四个16位段寄存器之一自动左移4位
B.CPU中的累加器(16位)自动左移4位
C.CPU中的变址寄存器(16位)自动左移4位
D.指令中的直接地址(16位)自动左移4位
08．指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现 D 。
A.堆栈寻址
B.程序的条件转移
C.程序的无条件转移
D.程序的条件转移或无条件转移
09．扩展操作码是 D 。
A.操作码字段外辅助操作字段的代码
B.操作码字段中用来进行指令分类的代码
C.指令格式中不同字段设置的操作码
D.一种指令优化技术，即让操作码的长度随地址数的减少而增加，不同地址数指
令可以具有不同的操作码长度
10．算术右移指令执行的操作是 B 。
A.符号位填0,并顺次右移1位，最低位移至进位标志位
B.符号位不变，并顺次右移1 位，最低位移至进位标志位
C.进位标志位移至符号位，顺次右移1位，最低位移至进位标志位
D.符号位填1，并顺次右移1位，最低位移至进位标志位
二、填空题
01．如形式地址为D，则直接寻址方式中，操作数的有效地址为 E=D ；间接寻址方式中，操作数据的有效地址为 E=（D）；相对寻址方式中，操作数的有效地址为 E=（PC）+D（D可能为负值，一般采用补码表示）。
02．变址寻址和基值寻址的区别是：基值寻址中基值寄存器提供基准量，指令提供偏移量，后者位数较短。而变址寻址中变址寄存器提供修改量，指令提
供基准量，后者位数足以表示整个存贮空间。
03．复合寻址方式是把间接寻址方式同相对寻址方式或变址寻址方式相结合而形成的寻址方式，它分为先间址后变址和先变址后间址两种。
04．存贮器堆栈中，需要一个堆栈指示器，它是CPU中的一个专用寄存器，它指定的主存单元就是堆栈的栈顶。
05．条件转移指令用来改变程序原来执行的顺序，它提供两个程序走向地址，一个是顺序地址，一个是转移地址，能否实现地址转移，则取决于有关状态条
件触发器的状态。
三、问答题
01．指令字中有哪些字段？各有何作用？如何确定这些字段的位数？
02．在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？原因是什么？
03．什么是指令字长？什么是存储字长？什么是机器字长？
04．比较基址寻址和变址寻址的区别。
四、设计题
01．若某模型机的指令字长为16位，其中4位为基本操作码字段OP，取多可有3 个地址码字段AD1，AD2，AD3，每个地址码均为4位长，试采用操作码扩展技术，设计一套指令系统，使之包括15条三地址指令，15条二地址指令，13条一地址指令，48条零地址指令，画出指令的安排示意图。
第七章控制器
一、选择题
01．控制器的功能是 B 。
A.产生时序信号
B.从主存取出指令并完成操作码译码
C.从主存取出指令、分析指令并产生有关的操作控制信号
02．指令周期是 C 。
A.CPU执行一条指令的时间
B.CPU从主存取出一条指令的时间
C.CPU从主存取出一条指令加上执行这条指令的时间.
03．同步控制是 B 。
A.只适用于CPU控制的方式
B.由统一时序信号控制的方式
C.所有指令执行时间都相同的方式
04．异步控制常用于 A 。
A.CPU访问外围设备时
B.微程序控制器中
C.微型机的CPU控制中
05．下列说法中 B 是正确的。
A.指令周期等于机器周期
B.指令周期大于机器周期
C.指令周期是机器周期的两倍
06．下列说法中 A 是错误的。
A.计算机的速度完全取决于主频
B.计算机的速度不完全取决于主频
C.计算机的速度与主频、机器周期内平均含主振周期数及机器的平均指令执行
速度有关。
07．微程序控制器中，机器指令与微指令的关系是 B 。
A.每一条机器指令由一条微指令来执行
B.每一条机器指令由一段用微指令编成的微程序来解释执行
C.一段机器指令组成的程序可由一个微程序来执行
08．微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题，通常用的一种方法是断定方式，其基本思想是 C 。
A.用微程序计数器来产生后继微指令地址
B.通过指令中指定一个专门字段来产生后继微指令地址
C.由设计者在微指令代码中指定，或者由设计者指定的判别测试字段控制产生
后继微指令地址
09．在微指令的控制方式中，若微操作命令个数已确定，则 C 。
A.直接控制方式和编码控制方式不影响微指令的长度
B.直接控制方式的微指令字长比编码控制方式的微指令字长短
C.编码控制方式的微指令字长比直接控制方式的微指令字长短
10．允许中断触发器用于 C 。
A.向CPU发中断请求
B.指示正有中断在进行
C.开放或关闭中断系统
11．CPU响应中断的时间是 A 。
A.一条指令结束
B.外设提出中断
C.取指周期结束
12．程序计数器的位数取决于 A 。
A.存储器的容量
B.机器字长
C.指令字长
13．提出中断请求的条件是 B 。
A.外设提出中断
B.外设工作完成和系统允许时
C.外设工作完成和中断标记触发器为“1”时
14．隐指令是指 C 。
A.操作数隐含在操作码中的指令
B.在一个机器周期里完成全部操作的指令
C.指令系统中没有的指令
15．指令寄存器的位数取决于 B 。
A.存储器的容量
B.指令字长
C.机器字长
二、填空题
01．通常控制器的设计可分为组合逻辑设计和微程序设计两大类，相对应的控制器结构就有布线逻辑式和存储逻辑式，前者采用的核心器件是门电路，
后者采用的核心器件是 ROM 。
02．CPU从主存取出一条指令并执行该指令的时间叫做指令周期，它常常用若干个机器周期来表示，而后者又包含有若干个时钟周期（或节拍电位）。
03．根据CPU访存的性质不同，可将CPU的工作周期分为取指周期、间址周期、执行周期和中断周期。
04．在微程序控制器中，一条机器指令对应一个微程序，若某机有35条机器指令，则对应 36个微程序。
05．计算机中存放当前指令地址的寄存器叫程序计数器。在顺序执行程序时，若存储器按字节编址，而指令长度为32位，则每执行一条指令后，该寄存器自动
加 4 ，当执行转移指令或中断操作时，该寄存器接收新的地址。
06．允许中断触发器用于标志CPU是否允许中断，其状态受开中断指令或关中断指令控制，当允许中断触发器为“1”状态时，表示系统开放，允许中断。 07．微程序控制部件主要由控制存储器、控存地址寄存器、控存数据寄存器三大部分组成，其核心部件控制存储器（简称控存）是由高速ROM 组成，用
来存放微程序。
08．在微程序控制器中，一次能够定义并执行多个并行操作命令的微指令叫做水平型微指令。若采用微操作码方式，一次只能执行一个操作命令的微指令（例如：
控制信息从某个源部件到某个目标部件）叫做垂直型微指令，用后者实现一
条机器指令的微程序要比前者编写的微程序长。
09．在串行微程序控制器中，执行现行微指令的操作与取下一条微指令的操作在时间上是串行进行的，所以微指令周期等于取微指令时间加上执行微指令时
间。在并行微程序控制器中，执行现行微指令的操作与取下一条指令的操作是
重叠进行的，所以微指令周期等于执行微指令时间。
10．在机器的一个CPU周期中，一组实现一定操作功能的微命令的组合构成一条微指令，它主要由操作控制字段和顺序控制字段两部分组成，而一条机器指
令的功能是由若干条微指令组成的微程序来实现的。
三、问答题
01．什么是计算机的主频？主频和机器周期有什么关系？
02．反映机器速度的主要参数是什么？
03．能不能说机器的主频最快，机器的速度就最快？为什么？
04．什么是指令周期？什么是机器周期？什么是时钟周期？
05．控制器常采用哪些控制方式，各有何特点？
06．什么是垂直型微指令？什么是水平型微指令？各有何特点？
07．微指令中微操作码字段（操作控制字段）有哪些控制方法？各有何特点？
08．说明微程序控制器中微指令的地址有几种形成方式？
09．CPU在中断处理过程中，有几种方法可找到中断报务程序的入口地址？
10．中断处理过程中为什么要进行中断判优？有几种实现方法？若想改变原定的优
先级顺序，可采用什么措施？
11．中断过程中“保护现场”需完成哪些任务？如何实现？
12．什么是多重中断？实现多重中断有无条件约束？
四、计算题
01．设机器A 的主频为8MHz ，机器周期含4个时钟周期，且该机的平均指令执行速度
为0.4MIPS ，试求该机的平均指令周期和机器周期，每个指令周期含几个机器周期？若机器B 的主频为12MHz ，且机器周期也含4个时钟周期，试问B 机的平均指令执行速度为多少MIPS ？
解答：根据机器A 的主频为8MHz ，得：
时钟周期为1/8MHz=0.125μs ，机器周期=0.125μs ×4=0.5μs
（1）平均指令执行周期=平均指令执行速度1=MIPS
4.01=2.5μs （2）每个指令周期含0.5
5.2=5个机器周期 （3）在机器周期所含时钟周期数相同的前提下，两机的平均指令执行速度与它 们的主频有关，即：机的平均指令执行速度机的平均指令执行速度B A =机主频
机主频B A 则B 机的平均指令执行速度=A 机的平均指令执行速度×B 机主频/A 机主频 =(0.4MIPS ×12MHz)/8MHz=0.6MIPS
02．设某机主频为8MHz ，每个机器周期平均含2个时钟周期，每条指令平均有2.5
个机器周期，试问该机的平均指令执行速度为多少MIPS ？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS ？由此可以得出什么结论？
解答：根据机器的主频为8MHz ，得：
时钟周期为1/8MHz=0.125μs ，机器周期=0.125μs ×2=0.25μs ，
平均指令执行周期=机器周期×(每条指令平均含的机器周期数)
=0.25μs ×2.5=0.625μs 。则：
（1）平均指令执行速度=平均指令执行周期1=5
62.01(MIPS)=1.6MIPS （2）若机器主频不变，但每个机器周期含4个时钟周期，且每条指令平均含5 个机器周期，则平均指令周期为0.125μs ×4×5=2.5μs ，故：
平均指令执行速度=平均指令执行周期1=5
.21(MIPS)=0.4MIPS （3）可见机器的速度并不完全取决于主频。
只有在机器周期所含时钟周期数相同的前提下，两机的平均指令执行速度 才与它们的主频成正比。
03．某CPU 的主频为8MHz ，若已知每个机器周期平均含4个时钟周期，该机的平均指
令执行速度为0.8MIPS ，试求该机的平均指令周期及每个指令周期含几个机器周期？若改用时钟周期为0.4μs 的CPU 芯片，则该机的平均指令执行速度为多少MIPS ，若要得到每秒40万次的指令执行速度，则应采用主频为多少Hz 的CPU 芯片？
解答：根据机器的主频为8MHz ，得：
时钟周期为1/8MHz=0.125μs ，机器周期=0.125μs ×4=0.5μs ，
（1）由平均指令执行速度为0.8MIPS ，得：
平均指令执行周期=平均指令执行速度1=8MIPS
.01=1.25μs （2）每个指令执行周期平均含1.25μs /0.5μs=2.5个机器周期
（3）若改用主频周期为0.4μs 的CPU 芯片，即其主频为1/0.4=2.5MHz ，则根据 平均指令执行速度与机器主频成正比（注：前提是机器周期所含时钟周期 数相同），得平均指令执行速度为：(0.8MIPS ×2.5MHz)/ 8MHz=0.25MIPS 。
（4）若要得到平均每秒40万次的指令执行速度，即要求其指令平均执行速度 为0.4MIPS ，在机器周期也含4个时钟周期的前提下（题中隐含条件），则 所采用CPU 的主频应为(0.4MIPS ×8MHz)/ 0.8MIPS=4MHz 。
04．某计算机的主频为4MHz ，各类指令的平均执行时间和使用频度如下表所示，试
计算该机的速度（单位用MIPS 表示），若上述CPU 芯片升级为6MHz ，则该机的
解答：根据平均指令执行时间及使用频度，得：
（1）该机的速度为：
1/(0.6×35%+0.8×50%+10×5%+1.4×10%)=1/1.25=0.8MIPS
（2）若芯片主频改为6MHz ，在机器周期所含时钟周期数相同的前提下（题中隐 含条件）则该机的速度为：
(0.8MIPS ×6MHz)/ 4MHz=1.2MIPS
第八章 输入/输出系统
一、选择题
01．微型计算机中控制总线提供 E 。
A.存储器和I/O 设备的地址码
计算机组成原理期末试题
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？ 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器 按 对阶操作。
直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章 内部存储器 CPU 能直接访问内存（cache 、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体 系。要求cache 的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题： 1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K ×8位SRAM 芯片组成，需要多少片； （3）需要多少位地址做芯片选择？ (1)字节M 4832*220= (2)片84*28 *51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问： （1） 若每个内存条16M ×64位，共需几个内存条？ （2）每个内存条共有多少DRAM 芯片？ （3）主存共需多少DRAM 芯片？CPU 如何选
2019年《计算机组成原理》试卷一
《计算机组成原理》试卷一 一．选择题（每小题1分，共20分） 1. 我国在______年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于 ______年完成。b5E2RGbCAP A. 1946，1958 B. 1950，1968 C. 1958，1961 D. 1959，1965 2. 目前大多数集成电路生产中，所采用的基本材料为______。 A. 单晶硅 B. 非晶硅 C. 锑化钼 D. 硫化镉 3. 下列数中最大的数是______。 A. （100110001）2 B. （227）8 C. （98）16 D. （152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 用32位字长（其中1位符号位）表示定点小数时，所能表示的数值范围是______。 A. 0≤│N|≤1-2-32 B. 0≤│N|≤1-2-31p1EanqFDPw C. 0≤│N|≤1-2-30 D. 0≤│N|≤1-2-29DXDiTa9E3d 6. 定点运算器用来进行______。 A. 十进制数加法运算 B. 定点数运算 C. 浮点数运算 D. 即进行定点数运算也进行浮点数运算 7. 某SRAM芯片，其存储容量为64ⅹ16位，该芯片的地址线和数据线数目为______。 A. 64，16 B. 16，64 C. 64，8 D. 16，6RTCrpUDGiT 8. 闪速存储器称为______。 A. 光盘 B. 固态盘 C. 硬盘 D. 软盘 9. 二地址指令中，操作数的物理位置不可安排在______。 A. 栈顶和次栈顶 B. 两个主存单元 C. 一个主存和一个寄存器 D. 两个寄存器 10. 堆栈寻址方式中，设A为累加寄存器，SP为堆栈指示器，Msp为SP 指示器的栈顶单元，如果操作的动作是：（A）→Msp，（SP）－1→SP，那么出栈操作的动作为： A. （Msp）→A，（SP）+1→SP B. （SP）+1→SP，（Msp）→A C. （SP）－1→SP，（Msp）→A D. （Msp）→A，（SP）－1→SP 11. 中央处理器（CPU）是指______。 A. 运算器 B. 控制器 C. 运算器. 控制器和cache D. 运算器、控制器和主存储器 12. 指令寄存器的作用是______。 A. 保存当前指令的地址 B. 保存当前正在执行的指令 C. 保存下一条指令 D. 保存上一条指令 13. 下面描述的RISC机器基本概念中正确的表达是______。 A. RISC机器不一定是流水CPU B. RISC机器一定是流水CPU C. RISC机器有复杂的指令系统
计算机组成原理试题及答案
2. （2000）10化成十六进制数是______。 A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是______。 A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是______。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM是指______。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 8. Intel80486是32位微处理器，Pentium是______位微处理器。 Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。 Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 10. CPU主要包括______。 A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存 11. 信息只用一条传输线，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是______。 A. RR型 B. RS型 C. SS型 D.程序控制指令 13. 下列______属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和CPU之间增加cache存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性 C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 1
(完整版)计算机组成原理期末考试试题及答案
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
计算机组成原理试题及答案 (1)#精选.
计算机组成原理试题及答案 一、填空（12分） 1.某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码 和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非0最小正数，最大负数，最小负数。 2.变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提 供，指令提供；而在变址寻址中，变址寄存器提供，指令提供。 3.影响流水线性能的因素主要反映在和 两个方面。 4.设机器数字长为16位（含1位符号位）。若1次移位需10ns，一次加 法需10ns，则补码除法需时间，补码BOOTH算法最多需要时间。 5.CPU从主存取出一条指令并执行该指令的时间 叫，它通常包含若干个，而后者又包含若干个。组成多级时序系统。 二、名词解释(8分) 1.微程序控制 2.存储器带宽 3.RISC 4.中断隐指令及功能
三、简答（18分） 1. 完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。 2. 设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。 (1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。 (2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。 3. 某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。
4. 某机主存容量为4M ×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。 （1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围； （3）一次间址的寻址范围； （4）相对寻址的寻址范围。 四、（6分） 设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则 计算 [25169?] + [24)16 11 (-?] 五、画出DMA 方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（8分）
计算机组成原理试题及答案
二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示
的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，
计算机组成原理期末考试
计算机组成原理试题 一、选择题 （ c ）1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。 A．计算机可以存储大量信息 B．计算机能代替人的脑力劳动 C．计算机是一种信息处理机 D．计算机可实现高速运算 （ c ）2、计算机硬件能直接执行的只能是下面哪项。 A．符号语言 B．汇编语言 C．机器语言 D．机器语言和汇编语言 （ c ）3、运算器的核心部件是下面哪项。 A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器 （ c ）4、对于存储器主要作用，下面哪项说法正确。 A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序 （ c ）5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是下面哪项。 A．节约元件 B．运算速度快 C．物理器件性能决定 D．信息处理方便（ a ）6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．数据寄存器 D．指令寄存器（d？）7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器 （ c ）8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。 A．地址寄存器 B．数据寄存器 C．程序计数器 D．指令寄存器 （c）9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。 A．CPU已执行的指令 B．CPU将要执行的指令 C．算术逻辑部件上次的运算结果 D．累加器中的数据 （ b ）10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。 A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器 （ c ）11、下列各种数制的数中最小的数是下面哪项。 A．(101001)2 B．(52)8 C．（101001）BCD D．(233)H （ d ）12、下列各种数制的数中最大的数是下面哪项。 A．(1001011)2 B．75 C．(112)8 D．(4F)H （ b ）13、将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是下面哪项。 A．01101110 B．01101111 C．01111111 D．11111111
计算机组成原理试卷A卷答案
华侨大学2012—2013学年第一学期期末考试 《计算机组成原理》考试试卷（A卷） 学院课程名称考试日期 姓名专业学号 一、选择题（本大题共15小题，每小题2分，共30分）） 1、完整的计算机系统应包括_______。 A．CPU和主存B．外部设备和主机 C．主机和实用程序D．配套的硬件系统和软件系统 2、有些计算机将一部分软件永恒地存于只读存储器中，称之为_______。 A．硬件B．软件C．固件D．辅助存储器 3、冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是_______。 A．指令操作码的译码结果B．指令和数据的寻址方式 C．指令周期的不同阶段D．指令和数据所在的存储单元 4、浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和溢出判断等步骤。设浮点数的阶码和尾数都采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27*29/32、Y=25*5/8，则浮点加法计算X+Y的最终结果是_____。 A．00111 1100010 B．00101 0001000 C．01000 0010001 D．发生溢出 5、下列关于RISC的叙述中，错误的是_______。 A．RISC普遍采用微程序控制器 B．RISC大多数指令在一个时钟周期内完成 C．RISC的内部通用寄存器数量相对CISC多 D．RISC的指令数、寻址方式和指令格式种类相对CISC少 6、在微机中，系统日期、硬盘参数与计算机配置信息等均存储在_______。 A．Cache B．ROM C．EPROM D．CMOS 7、相对于微程序控制器，硬布线控制器的特点是_______。 A．指令执行速度慢，指令功能的修改和扩展容易 B．指令执行速度慢，指令功能的修改和扩展困难 C．指令执行速度快，指令功能的修改和扩展容易 D．指令执行速度快，指令功能的修改和扩展困难 8、下列有关RAM和ROM的叙述中，正确的是_______。 ① RAM是易失性存储器，ROM是非易失性存储器 ② RAM和ROM都是采用随机存取方式进行信息访问 ③ RAM和ROM都可用做Cache ④ RAM和ROM都需要进行刷新 A．仅①②B．仅②③C．仅①②③D．仅②③④
计算机组成原理期末考试试题及答案
计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；
计算机组成原理试题及答案
计算机组成原理题集含答案 题库题目总数：293 第一章单选题 1、控制器、运算器和存储器合起来一般称为（主机）： I/O部件 内存储器 外存储器 主机 2、冯?诺依曼机工作方式的基本特点是（按地址访问并顺序执行指令）：按地址访问并顺序执行指令 精确结果处理 存储器按内部地址访问 自动工作 3、输入、输出设备以及辅助存储器一般统称为（外围设备）： I/O系统 外围设备 外存储器 执行部件 4、计算机硬件能直接识别和执行的语言是（机器语言）： 高级语言 汇编语言 机器语言 符号语言 判断题
5、若某计算机字代表一条指令或指令的一部分，则称数据字(错)。 6、若某计算机字是运算操作的对象，即代表要处理的数据，则称指令字（错）。 7、数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。（对） 8、模拟计算机的特点：数值由连续量来表示，运算过程是连续的。（对） 填空题 9、系统软件包括：服务程序、语言程序、（操作系统）、数据库管理系统。 10、计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是（电子管）、（晶体管）、（集成电路）、（大规模集成电路）、（巨大规模集成电路）五个部分。 11、计算机系统是一个由硬件和软件组成的多级层次结构，这通常由（微程序级）、（一般机器级）、（操作系统级）、（汇编语言级）和（高级语言级）等组成，在每一级上都可以进行（程序设计）。 12、计算机的软件一般分为（系统软件）和（应用软件）两大部分。 13、计算机的硬件基本组成包括（控制器）、（运算器）、（存储器）、（输入设备）和（输出设备）五个部分。 简答题 14、什么是存储容量？什么是单元地址？ 存储器所有存储单元的总数称为存储器的存储容量。灭个存储单元都有编号，称为单元地址。 15、什么是外存？简述其功能。 外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。 16、什么是内存？简述其功能。 内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。。 17、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。 18、什么是适配器？简述其功能。 适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调的工作。
《计算机组成原理》期末考试试题及答案
武汉大学计算机学院 2007-2008学年第一学期2006级《计算机组成原理》 期末考试试题A卷答案 __ 学号_______ 班级 ____ _____ 姓名__ _________ 成绩_____ ___ 1．（16分）一浮点数，阶码部分为q位，尾数部分为p位，各包含一位符号位，均用补码表示；该浮点数所能表示的最大正数、最小正数、最大负数和最小负数分别是多少？ 解： 2．在一个具有四体低位多体交叉的存储器中，如果处理器的访存地址为以下十进制。求该存储器比单体存储器的平均访问速率提高多少？（忽略初启时的延迟） （1）1、2、3、…… 32 （10分） （2）2、4、6、…… 32 （10分） 解：设存储器的访问周期为T。 （1）四体低位多体交叉的存储器访问的情况如下： 1、2、3 所需时间= T ； 4、5、6、7 所需时间= T ； 8、9、10、11 所需时间= T ； 12、13、14、15 所需时间= T ； 16、17、18、19 所需时间= T ； 20、21、22、23 所需时间= T ； 24、25、26、27 所需时间= T ； 28、29、30、31 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间=9T; 单体存储器访问所需时间=32T； 所以平均访问速率提高：32/9倍
（2）四体低位多体交叉的存储器访问的情况如下： 2 所需时间= T ； 4、6 所需时间= T ； 8、10 所需时间= T ； 12、14 所需时间= T ； 16、18 所需时间= T ； 20、22 所需时间= T ； 24、26 所需时间= T ； 28、30 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间= 9T; 单体存储器访问所需时间=16T； 所以平均访问速率提高：16/9倍 3．（20分）假定指令格式如下： 其中： D／I为直接／间接寻址标志，D／I＝0表示直接寻址，D／I＝1表示间接寻址。 Bit10＝1：变址寄存器I寻址； 设有关寄存器的内容为(I)=063215Q 试计算下列指令的有效地址。（Q表示八进制） (1) 152301Q (2) 140011Q 解： (1) 152301Q＝1 101 010 011 000 001 因为Bitl0(I)＝1，故为变址寄存器寻址，EA＝(I)+A＝063215+301＝063516Q。 (3) 140011Q＝1 100 000 000 001 001 因为D／I＝0，故为直接寻址，EA＝A＝011Q。 4. 已知某运算器的基本结构如图所示，它具有＋(加)、－(减)、和Ｍ(传送)三种操作。 (1) 写出图中1～12表示的运算器操作的微命令；（6分） (2) 设计适合此运算器的微指令格式；（6分） (3) 指令DDA的功能是计算R1、R2和R3三个寄存器的和，若进位C＝0，则R1＋R2→R2；若进位C＝1，则R1＋R2＋R3→R2，画出指令DDA的微程序流程图，并列出微操作序列（取指令流程不写，取指令微指令安排在0号单元中）；（6分） （4）设下址地址为5位，将微程序流程图安排在1～3号单元里；（6分）
计算机组成原理 试卷含答案
湖南师范大学2012—2013学年第一学期信息与计算科学专业2011年级期末/ 补考/重修课程 计算机组成原理考核试题 出卷人：毛禄广 课程代码：考核方式: 考试时量：分钟试卷类型：A/B/C/D 一、单选题（30分，每题2分） 1. 算术逻辑单元的简称为（）B A、CPU。 B、ALU。 C、CU。 D、MAR。 2. EPROM是指（）D A.读写存储器 B.只读存储器 C.闪速存储器 D.可擦除可编程只读存储器 3. 异步通信的应答方式不包括（）D A、不互锁 B、半互锁 C、全互锁 D、以上都不包括 4. 三种集中式总线仲裁中，______方式对电路故障最敏感。A A、链式查询 B. 计数器定时查询 C. 独立请求D、以上都不正确 5. 下面说法正确的是：（）B A、存储系统层次结构主要体现在缓存-主存层次上； B、缓存-主存层次主要解决CPU和主存速度不匹配的问题； C、主存和缓存之间的数据调动对程序员也是不透明的； D、主存和辅存之间的数据调动由硬件单独完成。 6. 动态RAM的刷新不包括( ) D A、集中刷新 B、分散刷新 C、异步刷新 D、同步刷新 7. 关于程序查询方式、中断方式、DMA方式说法错误的是（）D A、程序查询方式使CPU和I/O设备处于串行工作状态，CPU工作效率不高； B、中断方式进一步提高了CPU的工作效率； C、三者中DMA方式中CPU的工作效率最高； D、以上都不正确。 第 1 页共5 页 8. 发生中断请求的条件不包括（）D A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 9. DMA的数据传送过程不包括（）A A、初始化 B、预处理 C、数据传送 D、后处理 10. 下列数中最大的数为（）B A.（10010101）2 B.（227）8 C.（96）8 D.（143）5 11. 设32位浮点数中，符号位为1位，阶码为8位，尾数位为23位，则它所能表示的最大规．格化正数为（）B A +（2 – 2-23）×2+127B．[1+（1 – 2-23）]×2+127 C．+（2 – 223）×2+255D．2+127 -223 12. 定点运算中，现代计算机都采用_______做加减法运算。（）B A、原码 B、补码 C、反码 D、移码 13._________中乘积的符号位在运算过程中自然形成。（）C A、原码一位乘 B、原码两位乘 C、补码一位乘 D、以上都不是 14.设x为真值，x*为绝对值，则[-x*]补=[-x]补能否成立（）C A、一定成立 B、不一定成立 C、不能成立 D、以上都不正确 15. 最少可以用几位二进制数即可表示任一5位长的十进制整数。（）A A、17 B、16 C、15 D、18 二、填空题（共10分，每题1分） 1.总线控制分为判优控制和________。（通信控制） 2.总线通信常用四种方式________、异步通信、半同步通信、分离式通信。（同步通信） 3.按在计算机系统中的作用不同，存储器主要分为主存储器、辅助存储器、_________。（缓冲存 储器） 4.随机存取存储器按其存储信息的原理不同，可分为静态RAM和__________。（动态RAM） 5.I/O设备与主机交换信息的五种控制方式是程序查询方式、中断方式和、_________、I/O通道方 式和I/O处理机方式。（DMA方式） 6.程序查询方式中为了完成查询需要执行的三条指令分别为测试指令、________、转移指令。（传 送指令） 7.浮点数由阶码和________两部分组成。（尾数） 8.二进制数-0.1101的补码为__________。（10011） 9._______是补码一位乘中乘数符号为负时的方法。（校正法）
计算机组成原理期末试题
1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50
计算机组成原理试卷及答案
计算机组成原理试题及答案 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 Ａ．１．１１００Ｂ．１．１０１０ Ｃ．１．０１０１Ｄ．１．１０００ 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 18.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路
计算机组成原理期末考试试卷及答案(1)
计算机组成原理期末考试试卷（1） 一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．假设下列字符码中最后一位为校验码，如果数据没有错误，则采用偶校验的字符码的是____。 A. 11001011 B. 11010110 C. 11000001 D. 11001001 2．在定点二进制运算器中，减法运算一般通过______ 来实现。 A. 补码运算的二进制加法器 B. 补码运算的二进制减法器 C. 补码运算的十进制加法器 D. 原码运算的二进制减法器 3．下列关于虚拟存储器的说法，正确的是____。 A. 提高了主存储器的存取速度 B. 扩大了主存储器的存储空间，并能进行自动管理和调度 C. 提高了外存储器的存取速度 D. 程序执行时，利用硬件完成地址映射 4．下列说法正确的是____。 A. 存储周期就是存储器读出或写入的时间 B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取 C. 双端口存储器在左右端口地址码不同时会发生读/写冲突 D. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为直接映射方式 5．单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用____寻址方式。 A. 堆栈 B. 立即 C. 隐含 D. 间接 6．指令系统中采用不同寻址方式的目的主要是______ 。 A．实现存储程序和程序控制 B．提供扩展操作码的可能并降低指令译码难度 C．可以直接访问外存 D．缩短指令长度，扩大寻址空间，提高编程灵活性7．下列说法中，不符合RISC指令系统特点的是____。 A. 指令长度固定，指令种类少 B. 寻址方式种类尽量少，指令功能尽可能强 C. 增加寄存器的数目，以尽量减少访存的次数 D. 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令
计算机组成原理试卷
考试科目名称 计算机组织与系统结构 （A卷）2008——2009学年第 2 学期 教师 袁春风/窦万春考试方式：闭卷系（专业） 计算机科学与技术年级 2007班级 学号 姓名 成绩 题号一二三四五六 分数 一、填空题（本大题共10小题，每空1分，共20分） 得分 1. 在计算机系统层次结构中，指令集体系结构（或ISA，或指令系统）处于硬件和软件交界面， 硬件所有功能由它集中体现，软件通过它在硬件上执行。 2. 任何高级语言源程序或汇编语言源程序都必须翻译成机器代码才能在硬件上执行。完成这种翻译转 换任务的程序有汇编程序、解释程序（或解释器）和编译程序（或编译器）三类。 3. 响应时间和吞吐率（或带宽，或数据传输率）是衡量一个计算机系统好坏的两个基本性 能。不同应用场合，用户关心的性能不同。例如，对于银行、证券等事务处理系统来说，事务处理用户主要关心的是响应时间。 4. 一个变量在计算机内部用0或1编码表示的数被称为机器数，变量真正的值被称为真值。 5. 假定某变量x存放在寄存器R1中为1111 1111 1111 1111 1111 1011 1100 0000B，则变量x在屏 幕上用16进制显示为0x FFFFFBC0 。若x的类型为int，则x的值为 -1088； 对R1进行算术左移4位后的值在屏幕上显示为0x FFFFBC00 ；对R1算术右移4位后为0x FFFFFFBC ；对R1逻辑右移4位后为0x 0FFFFFBC 。 6. 与硬连线路控制器相比，微程序控制器的缺点是速度慢。 7. 假定某计算机采用小端方式，按字节编址。若某变量x的主存地址为00001000H，其数据类型为float， 已知x=-1.5，则主存地址00001000H和00001003H中存放的内容分别是00 H和BF H。 8. 可以用一个特殊的Cache来记录最近使用页的页表项，因为页表项主要用于地址转换，所以把这种 特殊的Cache称为转换后援缓冲器，简称TLB （或快表）。 9. 当处理器发现有未被屏蔽的中断请求发生时，通常通过执行一个“中断隐指令”进行中断响应。在 中断响应过程中，完成三个任务，它们是关中断（或清除中断允许标志）、保存断点（及机器状态）、将中断服务程序首地址送PC。 10. 现代计算机的主存大多采用字节编址方式。所以，假定一个分页虚拟存储器系统的虚拟地址位数为 48位，则虚拟（逻辑）地址空间大小应为256TB。若页面大小为512KB，则一个程序最多可以有512M （或229）个页面。
【精品】计算机组成原理期末考试简答题重点
一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.