计算机组成原理习题答案
第一章
１．电子数字计算机和电子模拟计算机的区别在哪里
解：电子数字计算机中处理的信息是在时间上离散的数字量，运算的过程是不连续的；电子模拟计算机中处理的信息是连续变化的物理量，运算的过程是连续的。
２．冯·诺依曼计算机的特点是什么其中最主要的一点是什么
解：冯·诺依曼计算机的特点如下：
①计算机（指硬件）应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成；
②计算机内部采用二进制来表示指令和数据；
③将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作。
第③点是最主要的一点。
３．计算机的硬件是由哪些部件组成的它们各有哪些功能
解：计算机的硬件应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成。它们各自的功能是：①输入设备：把人们编好的程序和原始数据送到计算机中去，并且将它们转换成计算机内部所能识别和接受的信息方式。
②输出设备：将计算机的处理结果以人或其他设备所能接受的形式送出计算机。
③存储器：用来存放程序和数据。
④运算器：对信息进行处理和运算。
⑤控制器：按照人们预先确定的操作步骤，控制整个计算机的各部件有条不紊地自动工作。
４．什么叫总线简述单总线结构的特点。
解：总线是一组能为多个部件服务的公共信息传送线路，它能分时地发送与接收各部件的信息。单总线结构即各大部件都连接在单一的一组总线上，这个总线被称为系统总线。CPU 与主存、CPU 与外设之间可以直接进行信息交换，主存与外设、外设与外设之间也可以直接进行信息交换，而无须经过CPU 的干预。
５．简单描述计算机的层次结构，说明各层次的主要特点。
解：现代计算机系统是一个硬件与软件组成的综合体，可以把它看成是按功能划分的多级层次结构。
第０级为硬件组成的实体。
第１级是微程序级。这级的机器语言是微指令集，程序员用微指令编写的微程序一般是直接由硬件执行的。
第２级是传统机器级。这级的机器语言是该机的指令集，程序员用机器指令编写的程序可以由微程序进行解释。
第３级是操作系统级。从操作系统的基本功能来看，一方面它要直接管理传统机器中的软硬件资源，另一方面它又是传统机器的延伸。
第４级是汇编语言级。这级的机器语言是汇编语言，完成汇编语言翻译的程序叫做汇编程序。
第５级是高级语言级。这级的机器语言就是各种高级语言，通常用编译程序来完成高级语言翻译的工作。
第６级是应用语言级。这一级是为了使计算机满足某种用途而专门设计的，因此这一级语言就是各种面向问题的应用语言。
６．计算机系统的主要技术指标有哪些
解：计算机系统的主要技术指标有：机器字长、数据通路宽度、主存容量和运算速度等。
机器字长是指参与运算的数的基本位数，它是由加法器、寄存器的位数决定的。
数据通路宽度是指数据总线一次所能并行传送信息的位数。
主存容量是指主存储器所能存储的全部信息量。
运算速度与机器的主频、执行什么样的操作、主存本身的速度等许多因素有关。
第二章
１．设机器数的字长８位（含１位符号位），分别写出下列各二进制数的原码、补码和
反码：０，－０，０．１０００，－０．１０００，０．１１１１，－０．１１１１，１１０１，－１
１０１。
３．已知下列数的原码表示，分别写出它们的补码表示：
［X１］原＝０．１０１００，［X２］原＝１．１０１１１。
解：［X１］补＝０．１０１００，［X２］补＝１．０１００１。
４．已知下列数的补码表示，分别写出它们的真值：
［ X１］补＝０．１０１００，［ X２］补＝１．１０１１１。
解： X１＝０．１０１００，X２＝－０．０１００１。
８．一个n 位字长的二进制定点整数，其中１位为符号位，分别写出在补码和反码两
种情况下：
（１）模数；（２）最大的正数；
（３）最负的数；（４）符号位的权；
（５）－１的表示形式；（６）０的表示形式。
９．某机字长１６位，问在下列几种情况下所能表示数值的范围：
（１）无符号整数；（２）用原码表示定点小数；
（３）用补码表示定点小数；（４）用原码表示定点整数；
（５）用补码表示定点整数。
１０．某机字长３２位，试分别写出无符号整数和带符号整数（补码）的表示范围（用十
进制数表示）。
１１．某浮点数字长１２位，其中阶符１位，阶码数值３位，数符１位，尾数数值７位，阶码以２为底，阶码和尾数均用补码表示。它所能表示的最大正数是多少最小规格化正数是多少绝对值最大的负数是多少
１２．某浮点数字长１６位，其中阶码部分６位（含１位阶符），移码表示，以２为底；尾
数部分１０位（含１位数符，位于尾数最高位），补码表示，规格化。分别写出下列各题的二
进制代码与十进制真值。
（１）非零最小正数；
（２）最大正数；
（３）绝对值最小负数；
（４）绝对值最大负数。
１３．一浮点数，其阶码部分为p 位，尾数部分为q 位，各包含１位符号位，均用补码表
示；尾数基数r ＝２，该浮点数格式所能表示数的上限、下限及非零的最小正数是多少写
数据的机器层次表示出表达式。
１４．若上题尾数基数r ＝１６，按上述要求写出表达式。
１５．某浮点数字长３２位，格式如下。其中阶码部分８位，以２为底，移码表示；尾数部分一共２４位（含１位数符），补码表示。现有一浮点代码为（８C５A３E００）１６，试写出它所表示的十进制真值。
１６．试将（－０．１１０１）２用IEEE 短浮点数格式表示出来。
１７．将下列十进制数转换为IEEE 短浮点数：
１８．将下列IEEE 短浮点数转换为十进制数：
（１）１１００００００１１１１００００００００００００００００００００；
（２）００１１１１１１０００１００００００００００００００００００００；
（３）０１００００１１１００１１００１００００００００００００００００；
（４）０１００００００００００００００００００００００００００００００；
（５）０１０００００１００１０００００００００００００００００００００；
（６）００００００００００００００００００００００００００００００００。
１９．对下列ASCII 码进行译码：
１００１００１，０１００００１，１１００００１，１１１０１１１
１０００１０１，１０１００００，１０１０１１１，０１００１００
２０．以下列形式表示（５３８２）１０。
（１）８４２１码；（２）余３码；
（３）２４２１码；（４）二进制数。
２１．填写下列代码的奇偶校验位，现设为奇校验：
１０１００００１
０００１１００１
０１００１１１０
解：３个代码的校验位分别是０，０，１。
２２．已知下面数据块约定：横向校验、纵向校验均为奇校验，请指出至少有多少位出错。
２３．求有效信息位为０１１０１１１０的海明校验码。
２４．设计算机准备传送的信息是：１０１０１１００１０００１１１１，生成多项式是X５＋ X２＋１，计算校验位，写出CRC 码。
第三章
１．指令长度和机器字长有什么关系半字长指令、单字长指令、双字长指令分别表示什么意思解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
２．零地址指令的操作数来自哪里一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得各举一例说明。
解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。例如，前述零地址和一地址的加法指令。
３．某机为定长指令字结构，指令长度１６位；每个操作数的地址码长６位，指令分为无操作数、单操作数和双操作数三类。若双操作数指令已有K 种，无操作数指令已有L种，问单操作数指令最多可能有多少种上述三类指令各自允许的最大指令条数是多少
４．设某机为定长指令字结构，指令长度１２位，每个地址码占３位，试提出一种分配
方案，使该指令系统包含：４条三地址指令，８条二地址指令，１８０条单地址指令。
５．指令格式同上题，能否构成：三地址指令４条，单地址指令２５５条，零地址指令６４条为什么
６．指令中地址码的位数与直接访问的主存容量和最小寻址单位有什么关系
解：主存容量越大，所需的地址码位数就越长。对于相同容量来说，最小寻址单位越小，地址码的位数就越长。７．试比较间接寻址和寄存器间址。
解：间接寻址方式的有效地址在主存中，操作数也在主存中；寄存器间址方式的有效地址在寄存器中，操作数在主存中。所以间接寻址比较慢。
８．试比较基址寻址和变址寻址。
解：基址寻址和变址寻址在形成有效地址时所用的算法是相同的，但是它们两者实际上是有区别的。一般来说，变址寻址中变址寄存器提供修改量（可变的），而指令中提供基准值（固定的）；基址寻址中基址寄存器提供基准值（固定的），而指令中提供位移量（可变的）。这两种寻址方式应用的场合也不同，变址寻址是面向用户的，用于访问字符串、向量和数组等成批数据；而基址寻址面向系统，主要用于逻辑地址和物理地址的变换，用以解决程序在主存中的再定位和扩大寻址空间等问题。在某些大型机中，基址寄存器只能由特权指令来管理，用户指令无权操作和修改。
９．某机字长为１６位，主存容量为６４K 字，采用单字长单地址指令，共有５０条指令。若有直接寻址、间接寻址、变址寻址、相对寻址四种寻址方式，试设计其指令格式。
解：操作码６位，寻址方式２位，地址码８位。
１０．某机字长为１６位，主存容量为６４K 字，指令格式为单字长单地址，共有６４条指令。试说明：
（１）若只采用直接寻址方式，指令能访问多少主存单元
（２）为扩充指令的寻址范围，可采用直接／间接寻址方式，若只增加一位直接／间接标志，指令可寻址范围为多少指令直接寻址的范围为多少
（３）采用页面寻址方式，若只增加一位Z／C（零页／现行页）标志，指令寻址范围为多少指令直接寻址范围为多少
（４）采用（２）、（３）两种方式结合，指令的寻址范围为多少指令直接寻址范围为多少
１１．设某机字长３２位，CPU 有３２个３２位的通用寄存器，设计一个能容纳６４种操作的单字长指令系统。（１）如果是存储器间接寻址方式的寄存器－存储器型指令，能直接寻址的最大主存空间是多少
（２）如果采用通用寄存器作为基址寄存器，能直接寻址的最大主存空间又是多少
解：因为计算机中共有６４条指令，所以操作码占６位；３２个通用寄存器，寄存器编号占５位；其余部分为地址码或标志位。
（１）如果是存储器间接寻址方式的寄存器－存储器型指令，操作码６位，寄存器编号５位，间址标志１位，地址码２０位，直接寻址的最大主存空间是字。
（２）如果采用通用寄存器作为基址寄存器，，能直接寻址的最大主存空间是字。
１２．已知某小型机字长为１６位，其双操作数指令的格式如下：
其中：OP 为操作码，R 为通用寄存器地址。试说明下列各种情况下能访问的最大主存区域有多少机器字
（１） A 为立即数。
（２） A 为直接主存单元地址。
（３） A 为间接地址（非多重间址）。
（４） A 为变址寻址的形式地址，假定变址寄存器为R１（字长为１６位）。
解：（１）１个机器字。
（２）２５６个机器字。
（３）６５５３６个机器字。
（４）６５５３６个机器字。
１３．计算下列４条指令的有效地址（指令长度为１６位）。
（１）００００００Q（２）１０００００Q（３）１７０７１０Q（４）０１２３０５Q
１６．举例说明哪几种寻址方式除去取指令以外不访问存储器哪几种寻址方式除去取指令外只需访问一次存储器完成什么样的指令，包括取指令在内共访问４次存储器
解：除去取指令以外不访问存储器：立即寻址，寄存器寻址。
除去取指令外只需访问一次存储器：直接寻址，寄存器间接寻址，变址寻址，基址寻址，相对寻址，页面寻址。
二级间接寻址包括取指令在内共访问４次存储器。
１７．设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量，用补码表示。假设当前转移指令第一字节所在的地址为2000H ，且CPU 每取一个字节便自动完成（PC）＋１→ PC 的操作。试问当执行JMP *＋８和JMP *－９指令（倡为相对寻址特征）时，转移指令第二字节的内容各为多少转移的目的地址各是什么解：转移指令第二字节的内容分别为
转移的目的地址分别为：２００AH ，１FF９H 。
20．什么叫主程序和子程序调用子程序时还可采用哪几种方法保存返回地址画图说明调用子程序的过程。
解：主程序就是指通常的程序，而子程序是一组可以公用的指令序列，只要知道子程序的入口地址就能调用它。保存返回地址的方法有多种：
（１）用子程序的第一个字单元存放返回地址。转子指令把返回地址存放在子程序的第一个字单元中，子程序从第二个字单元开始执行。返回时将第一个字单元地址作为间接地址，采用间址方式返回主程序。
（２）用寄存器存放返回地址。转子指令先把返回地址放到某一个寄存器中，再由子程序将寄存器中的内容转移到另一个安全的地方。
（３）用堆栈保存返回地址。
调用子程序的过程如图３唱８所示，此时返回地址保存在堆栈中。
21 ．在某些计算机中，调用子程序的方法是这样实现的：转子指令将返回地址存入子程序的第一个字单元，然后从第二个字单元开始执行子程序，请回答下列问题：
（１）为这种方法设计一条从子程序转到主程序的返回指令。
（２）在这种情况下，怎么在主、子程序间进行参数的传递
（３）上述方法是否可用于子程序的嵌套
（４）上述方法是否可用于子程序的递归（即某个子程序自己调用自己）
（５）如果改用堆栈方法，是否可实现（４）所提出的问题
解：（１）返回指令通常为零地址指令。返回地址保存在堆栈中，执行返回指令时自动从堆栈中弹出。而目前返回地址是保存在子程序的第一个单元中，故此时返回指令不能再是零地址指令了，而应当是一地址指令。如：
间接寻址可找到返回地址，然后无条件转移到返回的位置。
（２）在这种情况下，可利用寄存器或主存单元进行主、子程序间的参数传递。
（３）可以用于子程序的嵌套（多重转子）。因为每个返回地址都放在调用的子程序的第一个单元中。
（４）不可以用于子程序的递归，因为当某个子程序自己调用自己时，子程序第一个单元的内容将被破坏。
（５）如果改用堆栈方法，可以实现子程序的递归，因堆栈具有后进先出的功能。
第四章
１．证明在全加器里，进位传递函数。
解：并行加法器中的每一个全加器都有一个从低位送来的进位和一个传送给较高位的进位。进位表达式为
欲证明，也就是要证明
用卡诺图法，图４-１０（a）和４-１０（b）分别是两个逻辑表达式的卡诺图。两个卡诺图相同，两个逻辑表达式就相等，则进位传递函数的两种形式相等。
２．某加法器采用组内并行、组间并行的进位链，４位一组，写出进位信号C６的逻辑表达式。
３．设计一个９位先行进位加法器，每３位为一组，采用两级先行进位线路。
４．已知X 和Y ，试用它们的变形补码计算出X ＋ Y ，并指出结果是否溢出。
（１） X ＝０．１１０１１，Y ＝０．１１１１１
（２） X ＝０．１１０１１，Y ＝－０．１０１０１
（３） X ＝－０．１０１１０，Y ＝－０．００００１
（４） X ＝－０．１１０１１，Y ＝０．１１１１０
５．已知X 和Y ，试用它们的变形补码计算出X － Y ，并指出结果是否溢出。（１） X ＝０．１１０１１，Y ＝－０．１１１１１
（２） X ＝０．１０１１１，Y ＝０．１１０１１
（３） X ＝０．１１０１１，Y ＝－０．１００１１
（４） X ＝－０．１０１１０，Y ＝－０．００００１
７．设下列数据长８位，包括１位符号位，采用补码表示，分别写出每个数据右移或左移２位之后的结果。（１）０．１１００１００
（２）１．００１１００１
（３）１．１１００１１０
（４）１．００００１１１
８．分别用原码乘法和补码乘法计算X × Y 。
（１） X ＝０．１１０１１，Y ＝－０．１１１１１
（２） X ＝－０．１１０１０，Y ＝－０．０１１１０
（２） X × Y ＝０．０１０１１０１１００，过程略。
９．根据补码两位乘法规则推导出补码３位乘法的规则。
解：先根据补码１位乘法推出补码２位乘法规则，再根据补码２位乘法推出补码３
位乘法规则。
１０．分别用原码和补码加减交替法计算X ÷ Y 。
（１） X ＝０．１０１０１，Y ＝０．１１０１１
（２） X ＝－０．１０１０１，Y ＝０．１１０１１
（３） X ＝０．１０００１，Y ＝－０．１０１１０
（４） X ＝－０．１０１１０，Y ＝－０．１１０１１
１１．设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题：
１２．设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题：
１３．用流程图描述浮点除法运算的算法步骤。
１４．设计一个１位５４２１码加法器。
解：设１位被加数为A４ A３ A２ A１，加数为B４ B３ B２ B１。5421码的校正关系如表４-４所示。
第五章
１．如何区别存储器和寄存器两者是一回事的说法对吗
解：存储器和寄存器不是一回事。存储器在CPU 的外边，专门用来存放程序和数据，访问存储器的速度较慢。寄存器属于CPU 的一部分，访问寄存器的速度很快。
２．存储器的主要功能是什么为什么要把存储系统分成若干个不同层次主要有哪些层次
解：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache －主存存储层次（Cache 存储系统）；主存和辅存间称为主存—辅存存储层次（虚拟存储系统）。
３．什么是半导体存储器它有什么特点
解：采用半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类。半导体存储器具有容量大、速度快、体积小、可靠性高等特点。半导体随机存储器存储的信息会因为断电而丢失。
４．SRAM 记忆单元电路的工作原理是什么它和DRAM 记忆单元电路相比有何异同点
解：SRAM 记忆单元由６个MOS 管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源不断电，信息将可保留。DRAM 记忆单元可以由４个和单个MOS管组成，利用栅极电容存储信息，需要定时刷新。
５．动态RAM 为什么要刷新一般有几种刷新方式各有什么优缺点
解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。常见的刷新方式有集中式、分散式和异步式３种。集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高；但有死区，而且存储容量越大，死区就越长。分散方式的特点是没有死区；但它加长了系统的存取周期，降低了整机的速度，且刷新过于频
繁，没有充分利用所允许的最大刷新间隔。异步方式虽然也有死区，但比集中方式的死区小得多，而且减少了刷新次数，是比较实用的一种刷新方式。
６．一般存储芯片都设有片选端，它有什么用途
解：片选线用来决定该芯片是否被选中。＝０，芯片被选中；＝1，芯片不选中。
７．DRAM 芯片和SRAM 芯片通常有何不同
解：主要区别有：
① DRAM 记忆单元是利用栅极电容存储信息；SRAM 记忆单元利用双稳态触发器来存储信息。
② DRAM 集成度高，功耗小，但存取速度慢，一般用来组成大容量主存系统；SRAM的存取速度快，但集成度低，功耗也较大，所以一般用来组成高速缓冲存储器和小容量主存系统。
③ SRAM 芯片需要有片选端，DRAM 芯片可以不设，而用行选通信号、列选通兼作片选信号。
④ SRAM 芯片的地址线直接与容量相关，而DRAM 芯片常采用了地址复用技术，以减少地址线的数量。
８．有哪几种只读存储器它们各自有何特点
解：MROM ：可靠性高，集成度高，形成批量之后价格便宜，但用户对制造厂的依赖性过大，灵活性差。
PROM ：允许用户利用专门的设备（编程器）写入自己的程序，但一旦写入后，其内容将无法改变。写入都是不可逆的，所以只能进行一次性写入。
EPROM ：不仅可以由用户利用编程器写入信息，而且可以对其内容进行多次改写。
EPROM 又可分为两种：紫外线擦除（UVEPROM）和电擦除（EEPROM）。
闪速存储器：既可在不加电的情况下长期保存信息，又能在线进行快速擦除与重写，兼备了EEPROM 和RAM 的优点。９．说明存取周期和存取时间的区别。
解：存取周期是指主存进行一次完整的读写操作所需的全部时间，即连续两次访问存储器操作之间所需要的最短时间。存取时间是指从启动一次存储器操作到完成该操作所经历的时间。存取周期一定大于存取时间。
１０．一个１K ×８的存储芯片需要多少根地址线、数据输入线和输出线
解：需要１０根地址线，８根数据输入和输出线。
１１．某机字长为３２位，其存储容量是６４KB ，按字编址的寻址范围是多少若主存以字节编址，试画出主存字地址和字节地址的分配情况。
解：某机字长为３２位，其存储容量是６４KB ，按字编址的寻址范围是１６KW 。若主存以字节编址，每一个存储字包含４个单独编址的存储字节。假设采用大端方案，即字地址等于最高有效字节地址，且字地址总是等于４的整数倍，正好用地址码的最末两位来区分同一个字中的４个字节。主存字地址和字节地址的分配情况如图５-１９所示。
１２．一个容量为１６K ×３２位的存储器，其地址线和数据线的总和是多少当选用下列不同规格的存储芯片时，各需要多少片
１K×４位，２K×８位，４K×４位，1６K×１位，４K×８位，８K×８位。
解：地址线１４根，数据线３２根，共４６根。
若选用不同规格的存储芯片，则需要：１K×４位芯片１２８片，２K×８位芯片３２片，４K×４位芯片
３２片，１６K×１位芯片３２片，４K×８位芯片16片，８K×８位芯片８片。
１３．现有１０２４×１的存储芯片，若用它组成容量为１６K ×８的存储器。试求：
（１）实现该存储器所需的芯片数量
（２）若将这些芯片分装在若干块板上，每块板的容量为４K ×８，该存储器所需的地址线总位数是多少其中几位用于选板几位用于选片几位用作片内地址
解：（１）需１０２４×１的芯片１２８片。
（２）该存储器所需的地址线总位数是１４位，其中２位用于选板，２位用于选片，10位用作片内地址。
１４．已知某机字长８位，现采用半导体存储器作主存，其地址线为１６位，若使用１K ×４的SRAM 芯片组成该机所允许的最大主存空间，并采用存储模板结构形式。
（１）若每块模板容量为４K ×８，共需多少块存储模板
（２）画出一个模板内各芯片的连接逻辑图。
解：（１）根据题干可知存储器容量为２１６＝６４KB ，故共需１６块存储模板。
（２）一个模板内各芯片的连接逻辑图如图５-２０所示。
１５．某半导体存储器容量１６K ×８，可选SRAM 芯片的容量为４K ×４；地址总线A１５～ A０（低），双向数据总线D７～ D０（低），由R／W线控制读／写。请设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。
解：存储器的逻辑图与图５唱２０很相似，区别仅在于地址线的连接上，故省略。
地址分配如下：
１６．现有如下存储芯片：２K ×１的ROM 、４K ×１的RAM 、８K ×１的ROM 。若用它们组成容量为１６KB 的存储器，前４KB 为ROM ，后１２KB 为RAM ，CPU 的地址总线１６位。
（１）各种存储芯片分别用多少片
（２）正确选用译码器及门电路，并画出相应的逻辑结构图。
（３）指出有无地址重叠现象。
解：（１）需要用２K ×１的ROM 芯片１６片，４K ×１的RAM 芯片２４片。不能使用８K ×１的ROM 芯片，因为它大于ROM 应有的空间。
（２）各存储芯片的地址分配如下：
１７．用容量为１６K ×１的DRAM 芯片构成６４KB 的存储器。
（１）画出该存储器的结构框图。
（２）设存储器的读／写周期均为０．５μs ，CPU 在１μs 内至少要访存一次，试问采用哪种刷新方式比较合理相邻两行之间的刷新间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少
解：（１）存储器的结构框图如图５-２２所示。
（２）因为要求CPU 在１μs 内至少要访存一次，所以不能使用集中刷新方式，分散和异步刷新方式都可以使用，但异步刷新方式比较合理。
相邻两行之间的刷新间隔＝最大刷新间隔时间÷行数＝２ms ÷１２８＝１５．６２５μs 。取
１５．５μs ，即进行读或写操作３１次之后刷新一行。
对全部存储单元刷新一遍所需的实际刷新时间＝０．５μs ×１２８＝６４μs
１８．有一个８位机，采用单总线结构，地址总线１６位（A１５～ A０），数据总线８位（D７～ D０），控制总线中与主存有关的信号有MREQ（低电平有效允许访存）和R／W（高电平为读命令，低电平为写命令）。
主存地址分配如下：从０～８１９１为系统程序区，由ROM 芯片组成；从８１９２～３２７６７
为用户程序区；最后（最大地址）２K 地址空间为系统程序工作区。（上述地址均用十进制表示，按字节编址。）
现有如下存储芯片：８K ×８的ROM ，１６K ×１、２K ×８、４K ×８、８K ×８的SRAM 。请从上述规格中选用芯片设计该机主存储器，画出主存的连接框图，并请注意画出片选逻辑及与CPU 的连接。
解：根据CPU 的地址线、数据线，可确定整个主存空间为６４K ×８。系统程序区由ROM 芯片组成；用户程序区和系统程序工作区均由RAM 芯片组成。共需：８K ×８的ROM 芯片１片，８K ×８的SRAM 芯片３片，２K ×８的SRAM 芯片１片。主存地址分配如图５-２３所示，主存的连接框图如图５-２４所示。
１９．某半导体存储器容量１５KB ，其中固化区８KB ，可选EPROM 芯片为４K ×８；可随机读／写区７KB ，可选SRAM 芯片有：４K ×４、２K ×４、１K ×４。地址总线A１５～ A０（A０为最低位），双向数据总线D７～ D０（D０为最低位），R／W控制读／写，MREQ为低电平时允许存储器工作信号。请设计并画出该存储器逻辑图，注明地址分配、片选逻辑、片选信号极性等。
２０．某机地址总线１６位A１５～ A０（A０为最低位），访存空间６４KB 。外围设备与主存统一编址，I／O 空间占用FC００～ FFFFH 。现用２１６４芯片（６４K ×１）构成主存储器，请设计并画出该存储器逻辑图，并画出芯片地址线、数据线与总线的连接逻辑以及行选信号与列选信号的逻辑式，使访问I／O 时不访问主存。动态刷新逻辑可以暂不考虑。
解：存储器逻辑图如图５-２６所示，为简单起见，在图中没有考虑行选信号和列选信
号，行选信号和列选信号的逻辑式可参考下题。
在６４KB 空间的最后１KB 为I／O 空间，在此区间CS无效，不访问主存。
２１．已知有１６K ×１的DRAM 芯片，其引脚功能如下：地址输入A６～ A０，行地址选择RAS ，列地址选择CAS ，数据输入端DIN ，数据输出端DOUT ，控制端WE 。请用给定芯片构成２５６KB 的存储器，采用奇偶校验，试问：需要芯片的总数是多少并请：
（１）正确画出存储器的连接框图。
（２）写出各芯片RAS和CAS形成条件。
（３）若芯片内部采用１２８×１２８矩阵排列，求异步刷新时该存储器的刷新间隔。
解：（１）需要的芯片数＝１２８片，存储器的连接框图如图５-２７所示。
（３）若芯片内部采用１２８×１２８矩阵排列，设芯片的最大刷新间隔时间为２ms ，则相
邻两行之间的刷新间隔为：
刷新间隔＝最大刷新间隔时间÷行数＝２ms ÷１２８＝１５．６２５μs
可取刷新间隔１５．５μs 。２２．并行存储器有哪几种编址方式简述低位交叉编址存储器的工作原理。
解：并行存储器有单体多字、多体单字和多体多字等几种系统。
多体交叉访问存储器可分为高位交叉编址存储器和低位交叉编址存储器。低位交叉
编址又称为横向编址，连续的地址分布在相邻的存储体中，而同一存储体内的地址都是不
连续的。存储器地址寄存器的低位部分经过译码选择不同的存储体，而高位部分则指向
存储体内的存储字。如果采用分时启动的方法，可以在不改变每个存储体存取周期的前
提下，提高整个主存的速度。
２２．并行存储器有哪几种编址方式简述低位交叉编址存储器的工作原理。
解：并行存储器有单体多字、多体单字和多体多字等几种系统。多体交叉访问存储器可分为高位交叉编址存储器和低位交叉编址存储器。低位交叉编址又称为横向编址，连续的地址分布在相邻的存储体中，而同一存储体内的地址都是不连续的。存储器地址寄存器的低位部分经过译码选择不同的存储体，而高位部分则指向存储体内的存储字。如果采用分时启动的方法，可以在不改变每个存储体存取周期的前提下，提高整个主存的速度。
２３．什么是高速缓冲存储器它与主存是什么关系其基本工作过程如何
解：高速缓冲存储器位于主存和CPU 之间，用来存放当前正在执行的程序段和数据中的活跃部分，使CPU 的访存操作大多数针对Cache 进行，从而使程序的执行速度大大提高。高速缓冲存储器的存取速度接近于CPU 的速度，但是容量较小，它保存的信息只是主存中最急需处理的若干块的副本。当CPU 发出读请求时，如果Cache 命中，就直接对Cache 进行读操作，与主存无关；如果Cache 不命中，则仍需访问主存，并把该块信息一次从主存调入Cache 内。若此时Cache 已满，则须根据某种替换算法，用这个块替换掉Cache 中原来的某块信息。
２４．Cache 做在CPU 芯片内有什么好处将指令Cache 和数据Cache 分开又有什么好处
解：Cache 做在CPU 芯片内可以提高CPU 访问Cache 的速度。将指令Cache 和数据Cache 分开的好处是分体缓存支持并行访问，即在取指部件取指令的同时，取数部件要取数据。并且，指令在程序执行中一般不需要修改，故指令Cache 中的内容不需写回到主存中去。
２５．设某机主存容量为４MB ，Cache 容量为１６KB ，每块包含８个字，每字３２位，设计一个四路组相联映像（即Cache 每组内共有四个块）的Cache 组织，要求：
（１）画出主存地址字段中各段的位数。
（２）设Cache 的初态为空，CPU 依次从主存第０、１、２、、９９号单元读出１００个字（主
存一次读出一个字），并重复按此次序读８次，问命中率是多少
（３）若Cache 的速度是主存的６倍，试问有Cache 和无Cache 相比，速度提高多少倍
解：（１）主存容量为４MB ，按字节编址，所以主存地址为２２位，地址格式如图５-２９所示。
（２）由于每个字块有８个字，所以主存第０、１、２、、９９号字单元分别在字块０～１２
中，采用四路组相联映像将分别映像到第０组～１２组中，但Cache 起始为空，所以第一次读时每一块中的第一个单元没命中，但后面７次每个单元均可以命中。
（３）设Cache 的存取周期为T ，则主存的存取周期为６ T 。
无Cache 的访存时间为６ T
所以速度提高倍数＝６÷１．０９６＝５．４７倍。
２６．什么叫虚拟存储器采用虚拟存储技术能解决什么问题
解：虚拟存储器由主存储器和联机工作的辅助存储器（通常为磁盘存储器）共同组成，这两个存储器在硬件和系统软件的共同管理下工作，对于应用程序员，可以把它们看作是一个单一的存储器。
采用虚拟存储技术可以解决主存容量不足的问题。虚拟存储器将主存和辅存的地址空间统一编址，形成一个庞大的存储空间。在这个大空间里，用户可以自由编程，完全不必考虑程序在主存是否装得下以及这些程序将来在主存中的实际存放位置。
２７．已知采用页式虚拟存储器，某程序中一条指令的虚地址是：
０００００１１１１１１１１０００００。该程序的页表起始地址是００１１，页面大小１K ，页表中有关单元最
末四位（实页号）见下表：
请指出指令地址（虚地址）变换后的主存实地址。
解：页面大小１K ，页内地址１０位，根据页表，可以得出主存实地址为１１００１１１１１０００００。
第六章
１．控制器有哪几种控制方式各有何特点
解：控制器的控制方式可以分为３种：同步控制方式、异步控制方式和联合控制方式。
同步控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一数目的节拍电位和工作脉冲。这种控制方式设计简单，容易实现；但是对于许多简单指令来说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体情况决定，需要多少时间，就占用多少时间。异步控制方式没有时间上的浪费，因而提高了机器的效率，但是控制比较复杂。联合控制方式是同步控制和异步控制相结合的方式。
２．什么是三级时序系统
解：三级时序系统是指机器周期、节拍和工作脉冲。计算机中每个指令周期划分为若干个机器周期，每个机器周期划分为若干个节拍，每个节拍中设置一个或几个工作脉冲。
３．控制器有哪些基本功能它可分为哪几类分类的依据是什么
解：控制器的基本功能有：
（１）从主存中取出一条指令，并指出下一条指令在主存中的位置。
（２）对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的动作。
（３）指挥并控制CPU 、主存和输入输出设备之间的数据流动。控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型３类，分类的依据在于控制器的核心———微操作信号发生器（控制单元CU）的实现方法不同。４．中央处理器有哪些功能它由哪些基本部件所组成
解：从程序运行的角度来看，CPU 的基本功能就是对指令流和数据流在时间与空间上实施正确的控制。对于冯·诺依曼结构的计算机而言，数据流是根据指令流的操作而形成的，也就是说数据流是由指令流来驱动的。中央处理器由运算器和控制器组成。
５．中央处理器中有哪几个主要寄存器试说明它们的结构和功能。
解：CPU 中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果及控制、状态信息的，它可分为通用寄存器和专用寄存器两大类。通用寄存器可用来存放原始数据和运算结果，有的还可以作为变址寄存器、计数器、地址指针等。专用寄存器是专门用来完成某一种特殊功能的寄存器，如程序计数器PC 、
指令寄存器IR 、存储器地址寄存器MAR 、存储器数据寄存器MDR 、状态标志寄存器PSWR 等。
６．某机CPU 芯片的主振频率为８MHz ，其时钟周期是多少μs 若已知每个机器周期平均包含４个时钟周期，该机的平均指令执行速度为０．８MIPS ，试问：
（１）平均指令周期是多少μs
（２）平均每个指令周期含有多少个机器周期
（３）若改用时钟周期为０．４μs 的CPU 芯片，则计算机的平均指令执行速度又是多少MIPS
（４）若要得到４０万次／s 的指令执行速度，则应采用主振频率为多少MHz 的CPU芯片
解：时钟周期＝１÷８MHz ＝０．１２５μs
（１）平均指令周期＝１÷０．８MIPS ＝１．２５μs
（２）机器周期＝０．１２５μs ×４＝０．５μs
平均每个指令周期的机器周期数＝１．２５μs ÷０．５μs ÷４＝２．５
（４）主振频率＝４MHz
７．以一条典型的单地址指令为例，简要说明下列部件在计算机的取指周期和执行周期中的作用。
（１）程序计数器PC ；
（２）指令寄存器IR ；
（３）算术逻辑运算部件ALU ；
（４）存储器数据寄存器MDR ；
（５）存储器地址寄存器MAR 。
解：（１）程序计数器PC ：存放指令地址；
（２）指令寄存器IR ：存放当前指令；
（３）算术逻辑运算部件ALU ：进行算逻运算；
（４）存储器数据寄存器MDR ：存放写入或读出的数据／指令；
（５）存储器地址寄存器MAR ：存放写入或读出的数据／指令的地址。以单地址指令“加１（INC A）”为例，该指令分为３个周期：取指周期、分析取数周期、执行周期。３个周期完成的操作如表６-２所示。
８．什么是指令周期什么是CPU 周期它们之间有什么关系
解：指令周期是指取指令、分析取数到执行指令所需的全部时间。CPU 周期（机器周期）是完成一个基本操作的时间。一个指令周期划分为若干个CPU 周期。
９．指令和数据都存放在主存，如何识别从主存储器中取出的是指令还是数据
解：指令和数据都存放在主存，它们都以二进制代码形式出现，区分的方法为：
（１）取指令或数据时所处的机器周期不同：取指周期取出的是指令；分析取数或执行周期取出的是数据。
（２）取指令或数据时地址的来源不同：指令地址来源于程序计数器；数据地址来源于地址形成部件。
１０．CPU 中指令寄存器是否可以不要指令译码器是否能直接对存储器数据寄存器MDR 中的信息译码为什么请以无条件转移指令JMP A 为例说明。
解：指令寄存器不可以不要。指令译码器不能直接对MDR 中的信息译码，因为在取指周期MDR 的内容是指令，而在取数周期MDR 的内容是操作数。以JMP A 指令为例，假设指令占两个字，第一个字为操作码，第二个字为转移地址，它们从主存中取出时都需要经过MDR ，其中只有第一个字需要送至指令寄存器，并且进行指令的译码，而第二个字不需要送指令寄存器。
１１．设一地址指令格式如下：
＠ OP A
现在有４条一地址指令：LOAD（取数）、ISZ（加“１”为零跳）、DSZ（减“１”为零跳）、STORE（存数），在一台单总线单累加器结构的机器上运行，试排出这４条指令的微操作序列。要求：当排ISZ 和DSZ 指令时不要破坏累加寄存器Acc 原来的内容。
解：（１） LOAD（取数）指令
PC → MAR ，READ ；取指令
MM → MDR
MDR → IR ，PC ＋１→ PC
A → MAR ，READ ；取数据送Acc
MM → MDR
MDR → Acc
（２） ISZ（加“１”为零跳）指令
取指令微操作略。
A → MAR ，READ ；取数据送Acc
MM → MDR
MDR → Acc
Acc＋１→ Acc ；加１
If Z ＝１ then PC ＋１→ PC ；结果为０，PC ＋１
Acc → MDR ，WRITE ；保存结果
MDR → MM
Acc －１→ Acc ；恢复Acc
（３） DSZ（减“１”为零跳）指令
取指令微操作略。
A → MAR ，READ ；取数据送Acc
MM → MDR
MDR → Acc
Acc －１→ Acc ；减１
If Z ＝１ then PC ＋１→ PC ；结果为０，PC ＋１
Acc → MDR ，WRITE ；保存结果
MDR → MM
Acc＋１→ Acc ；恢复Acc
（４） STORE（存数）指令：
取指令微操作略。
A → MAR ；Acc 中的数据写
入主存单元
Acc → MDR ，WRITE
MDR → MM
１２．某计算机的CPU 内部结构如图６唱２２所示。两组总线之间的所有数据传送通过ALU 。ALU 还具有完成以下功能的能力：
F ＝ A ； F ＝ B
F ＝ A ＋１； F ＝ B ＋１
F ＝ A －１； F ＝ B －１
写出转子指令（JSR）的取指和执行周期的微操作序列。JSR 指令占两个字，第一个字是操作码，第二个
字是子程序的入口地址。返回地址保存在存储器堆栈中，堆栈指示器始终指向栈顶。
解：① PC → B ，F ＝ B ，F → MAR ，Read ；取指令的第一个字
② PC → B ，F ＝ B ＋１，F → PC
③ MDR → B ，F ＝ B ，F → IR
④ PC → B ，F ＝ B ，F → MAR ，Read ；取指令的第二个字
⑤ PC → B ，F ＝ B ＋１，F → PC
⑥ MDR → B ，F ＝ B ，F → Y
⑦ SP → B ，F ＝ B －１，F → SP ，F → MAR ；修改栈指针，返回地址压入堆栈
⑧ PC → B ，F ＝ B ，F → MDR ，Write
⑨ Y → A ，F ＝ A ，F → PC ；子程序的首地址→ PC
⑩ End
１３．某机主要部件如图６-２３所示。
（１）请补充各部件间的主要连接线，并注明数据流动方向。
（２）拟出指令ADD （R１），（R２）＋的执行流程（含取指过程与确定后继指令地址）。该指令的含义是进行加法操作，源操作数地址和目的操作数地址分别在寄存器R１和R２中，目的操作数寻址方式为自增型寄存器间址。
解：（１）将各部件间的主要连接线补充完后如图６-２４所示。
（２）指令ADD （R１），（R２）＋的含义为
（（R１））＋（（R２））→（R２）
（R２）＋１→ R２
指令的执行流程如下：
①（PC）→ MAR ；取指令
② Read
③ M（MAR）→ MDR → IR
④（PC）＋１→ PC
⑤（R１）→ MAR ；取被加数
⑥ Read
⑦ M（MAR）→ MDR → C
⑧（R２）→ MAR ；取加数
⑨ Read
⑩ M（MAR）→ MDR → D
（R２）＋１→ R２；修改目的地址
（C）＋（D）→ MDR ；求和并保存结果
Write
MDR → MM
１４．CPU 结构如图６唱２５所示，其中有一个累加寄存器AC 、一个状态条件寄存器和其他４个寄存器，各部件之间的连线表示数据通路，箭头表示信息传送方向。
（１）标明４个寄存器的名称。
（２）简述指令从主存取出送到控制器的数据通路。
（３）简述数据在运算器和主存之间进行存取访问的数据通路。
解：（１）这４个寄存器中，a 为存储器数据寄存器MDR ，b 为指令寄存器IR ，c 为存储器地址寄存器MAR ，d 为程序计数器PC 。
（２）取指令的数据通路：PC → MAR → MM → MDR → IR
（３）数据从主存中取出的数据通路（设数据地址为X）：X → MAR → MM → MDR → ALU → AC 数据存入主存中的数据通路（设数据地址为Y）：Y → MAR ，AC → MDR → MM
１５．什么是微命令和微操作什么是微指令微程序和机器指令有何关系微程序和程序之间有何关系解：微命令是控制计算机各部件完成某个基本微操作的命令。微操作是指计算机中最基本的、不可再分解的操作。微命令和微操作是一一对应的，微命令是微操作的控制信号，微操作是微命令的操作过程。微令是若干个微命令的集合。微程序是机器指令的实时解释器，每一条机器指令都对应一个微程序。微程序和程序是两个不同的概念。微程序是由微指令组成的，用于描述机器指令，实际上是机器指令的实时解释器，微程序是由计算机的设计者事先编制好并
存放在控制存储器中的，一般不提供给用户；程序是由机器指令组成的，由程序员事先编制好并存放在主存储器
中。
１６．什么是垂直型微指令什么是水平型微指令它们各有什么特点又有什么区别
解：垂直型微指令是指一次只能执行一个微命令的微指令；水平型微指令是指一次能定义并能并行执行多个微命令的微指令。垂直型微指令的并行操作能力差，一般只能实现一个微操作，控制１～２个信息传送通路，效率低，执行一条机器指令所需的微指令数目多，执行时间长；但是微指令与机器指令很相似，所以容易掌握和利用，编程比较简单，不必过多地了解数据通路的细节，且微指令字较短。水平型微指令的并行操作能力强，效率高，灵活性强，执行一条机器指令所需微指令的数目少，执行时间短；但微指令字较长，增加了控存的横向容量，同时微指令和机器指令的差别很大，设计者只有熟悉了数据通路，才有可能编制出理想的微程序，一般用户不易掌握。
１７．水平型和垂直型微程序设计之间各有什么区别串行微程序设计和并行微程序设计有什么区别解：水平型微程序设计是面对微处理器内部逻辑控制的描述，所以把这种微程序设计方法称为硬方法；垂直型微程序设计是面向算法的描述，所以把这种微程序设计方法称为软方法。在串行微程序设计中，取微指令和执行微指令是顺序进行的，在一条微指令取出并执行之后，才能取下一条微指令；在并行微程序设计中，将取微指令和执行微指令的操作重叠起来，从而缩短微周期。
１８．图６唱２６给出了某微程序控制计算机的部分微指令序列。图中每一框代表一条
微指令。分支点a 由指令寄存器IR 的第５、６两位决定。分支点b 由条件码C０决定。现
采用下址字段实现该序列的顺序控制。已知微指令地址寄存器字长８位。
（１）设计实现该微指令序列的微指令字之顺序控制字段格式。
（２）给出每条微指令的二进制编码地址。
（３）画出微程序控制器的简化框图。
解：（１）该微程序流程有两处有分支的地方，第一处有４路分支，由指令操作码
IR５ IR６指向４条不同的微指令，第二处有２路分支，根据运算结果C０的值决定后继微地
址。加上顺序控制，转移控制字段取２位。图６唱２６中共有１５条微指令，则下址字段至少
需要４位，但因已知微指令地址寄存器字长８位（μMAR７～μMAR０），故下址字段取８
位。微指令的顺序控制字段格式如图６-２７所示。
（２）转移控制字段２位：
００顺序控制
０１由IR５ IR６控制修改μMAR４，μMAR３。
１０由C０控制修改μMAR５。
微程序流程的微地址安排如图６-２８所示。每条微指令的二进制编码地址见表６-３。
注：每条微指令前的微地址用十六进制表示。图６-２８微程序流程的微地址安排
（３）微程序控制器的简化框图略。
１９．已知某机采用微程序控制方式，其控制存储器容量５１２×４８位，微程序可在整个控制存储器中实现转移，可控制转移的条件共４个，微指令采用水平型格式，后继指令地址采用断定方式，微指令格式如图６-２９所示。（１）微指令中的３个字段分别应为多少位
（２）画出围绕这种微指令格式的微程序控制器逻辑框图。
解：（１）因为控制转移的条件共４个，则判别测试字段为２位；因为控存容量为５１２个单元，所以下地址字段为９位；微命令字段是（４８－２－９）＝３７位。
（２）对应上述微指令格式的微程序控制器逻辑框图如图６-３０。
２０．某机有８条微指令I１～ I８，每条微指令所含的微命令控制信号如表６-４所列。
图６唱３０微程序控制器逻辑框图
a ～ j 分别代表１０种不同性质的微命令信号，假设一条微指令的操作控制字段为８
位，请安排微指令的操作控制字段格式，并将全部微指令代码化。
解：因为微指令的操作控制字段只有８位，所以不能采用直接控制法。又因为微指令中有多个微命令是兼容性的微命令，如微指令I１中的微命令a ～ e ，故也不能采用最短编码法。最终选用字段编码法和直接控制法相结合的方法。将互斥的微命令安排在同一段内，兼容的微命令安排在不同的段内。b 、i 、j 这３个微命令是互斥的微命令，把它们安排在一个段内，e 、f 、h 这３个微命令也是互斥的，把它们也安排在另一个段内。此微指令的操作控制字段格式如图６-３１所示。
其中：字段１的译码器输出对应的微命令为
００无
０１ b
１０i
１１j
字段２的译码器输出对应的微命令为
００无
０１ e
１０ f
１１h
将全部８条微指令代码化可以得到
I１：１１１００１０１
I２：１０１１００１０
I３：０００００１１１
I４：０１００００００
I５：０１０１１００１
I６：１０００１１１１
I７：０１１０００１１
I８：１００００１１１
２１．在微程序控制器中，微程序计数器μPC 可以用具有加“１”功能的微地址寄存器
μMAR 来代替，试问程序计数器PC 是否可以用具有加“１”功能的存储器地址寄存器
MAR 代替
解：在微程序控制器中不可以用MAR 来代替PC 。因为控存中只有微指令，为了降低成本，可以用具有计数功能的微地址寄存器（μMAR）来代替μPC 。而主存中既有指令又有数据，它们都以二进制代码形式出现，取指令和数据时地址的来源是不同的。取指令：（PC）→ MAR
取数据：地址形成部件→ MAR
所以不能用MAR 代替PC 。
第七章
１．外部设备有哪些主要功能可以分为哪些大类各类中有哪些典型设备
解：外部设备的主要功能有数据的输入、输出、成批存储以及对信息的加工处理等。
外部设备可以分为五大类：输入输出设备、辅助存储器、终端设备、过程控制设备和脱机设备。其典型设备有键盘、打印机、磁盘、智能终端、数／模转换器和键盘－软盘数据站等。
２．说明磁介质存储器的存储原理。
解：磁介质存储器的存储过程是一种电磁转换的过程。在磁介质存储器中，信息是记录在一薄层磁性材料上的，这个薄层称为磁层。磁层与所附着的载体称为记录介质或记录媒体。磁头是磁记录设备的关键部件之一，是一种电磁转换元件，能把电脉冲表示的二进制代码转换成磁记录介质上的磁化状态，即电→磁转换；反过来，能把磁记录介质上的磁化状态转换成电脉冲，即磁→电转换。
３．分别用RZ 、NRZ 、NRZ唱１、PE 、FM 、MFM 和M２ FM 制记录方式记录下述数据序列，画出写电流波形。（１）１１０１１０１１１０１１０
（２）１０１０１１００１１０００
解：（１）写电流波形如图７-９（a）所示。
（２）写电流波形如图７-９（b）所示。
４．若对磁介质存储器写入数据序列１００１１，请画出不归零唱１制、调相制、调频制、改进的调频制等记录方式的写电流波形。
解：写电流波形如图７-１０所示。
５．主存储器与磁介质存储器在工作速度方面的指标有什么不同为什么磁盘存储器采用两个以上的指标来说明其工作速度
解：主存储器速度指标主要有存取速度和存取周期，而磁介质存储器速度指标为平均存取时间，这是因为磁介质存储器采用顺序存取或直接存取方式。磁盘存储器的平均存取时间至少应当包括平均寻道时间和平均等待时间两部分，因为磁盘存储器首先需要将磁头移动到指定的磁道上，然后将记录块旋转到磁头下方才能进行读写。
６．某磁盘组有六片磁盘，每片可有两个记录面，存储区域内径为２２cm ，外径为３３cm ，道密度４０道／cm ，位密度４００ b／cm ，转速２４００ r／min 。试问：
（１）共有多少个存储面可用
（２）共有多少个圆柱面
（３）整个磁盘组的总存储容量有多少
（４）数据传送率是多少
（５）如果某文件长度超过一个磁道的容量，应将它记录在同一存储面上还是记录在同一圆柱面上为什么
（６）如果采用定长信息块记录格式，直接寻址的最小单位是什么寻址命令中如何表示磁盘地址
７．某磁盘存储器的转速为３０００ r／min ，共有４个盘面，５道／mm ，每道记录信息１２２８８B ，最小磁道直径为２３０mm ，共有２７５道。试问：
（１）该磁盘存储器的存储容量是多少
（２）最高位密度和最低位密度是多少
（３）磁盘的数据传送率是多少
（４）平均等待时间是多少
解：（１）磁盘存储器的容量＝４×２７５×１２２８８B ＝１３５１６８００B
（２）最高位密度D１＝每道信息量÷内圈圆周长＝１２２８８÷（π×最小磁道直径）≈１７B／mm 。
最低位密度D２＝每道信息量÷外圈圆周长＝１２２８８÷（π×最大磁道直径）≈１１．５B／mm 。
（３）磁盘数据传输率C ＝５０×１２２８８＝６１４４００B／s
８．某磁盘组有效盘面２０个，每个盘面上有８００个磁道。每个磁道上的有效记忆容量为１３０００B ，块间隔２３５B ，旋转速度３０００ r／min 。试问：
（１）在该磁盘存储器中，若以１０００B 为一个记录，这样，一个磁道能存放１０个记录。若要存放１２万个记录，需要多少个圆柱面（一个记录不允许跨越多个磁道）
（２）这个磁盘存储器的平均等待时间是多少
（３）数据传送率是多少
解：（１）一个圆柱面可存放２００个记录，１２００００个记录需要６００个圆柱面。（２）平均等待时间为旋转半圈的时间，１０ms 。
９．某磁盘格式化为２４个扇区和２０条磁道。该盘能按需要选择顺时针或逆时针旋转，旋转一圈的时间为３６０ms ，读一块数据的时间为１ms 。该片上有３个文件：文件A 从磁道６、扇区１开始占有２块；文件B 从磁道２、扇区５开始占有５块；文件C 从磁道５、扇区３开始占有３块。
试问：该磁盘的平均等待时间为多少平均寻道时间是多少若磁头移动和磁盘转动不同时进行，且磁头的初始位置在磁道０、扇区０，按顺序C 、B 、A 读出上述３个文件，总的时间是多少在相同的初始位置情况下，读出上述３个文件的最短时间是多少此时文件的读出次序应当怎样排列
解：平均等待时间为１８０ms 。磁盘分为２４个扇区，等待一个扇区的时间为１５ms 。
平均寻道时间为磁头移动１０条磁道的时间，设移动一个磁道的时间为n ，则平均寻道时间为１０n 。
按顺序C 、B 、A 读出上述３个文件，总的时间包括：
总的寻道时间：移动５道时间＋移动３道时间＋移动４道时间＝移动１２道时间＝１２n
总的等待时间：（３＋１＋９）×１５＝１９５ms
总的读出数据时间：（３＋５＋２）×１＝１０ms
读出上述３个文件的最短时间包括：
总的寻道时间：移动２道时间＋移动３道时间＋移动１道时间＝移动６道时间＝６n
总的等待时间：（５＋７＋５）×１５＝２５５ms
总的读出数据时间不变。
此时文件的读出次序为B 、C 、A 。
１０．什么是光盘简述光盘的工作原理。
解：相对于利用磁通变化和磁化电流进行读写的磁盘而言，用光学方式读写信息的圆盘称为光盘，以光盘为存储介质的存储器称为光盘存储器。CD唱ROM 光盘上有一条从内向外的由凹痕和平坦表面相互交替而组成的连续的螺旋形路径，当一束激光照射在盘面上，靠盘面上有无凹痕的不同反射率来读出程序和
数据。CD唱R 光盘的写入是利用聚焦成１μm 左右的激光束的热能，使记录介质表面的形状发生永久性变化而完成的，所以只能写入一次，不能抹除和改写。CD唱RW 光盘是利用激光照射引起记录介质的可逆性物理变化来进行读写的，光盘上有一个相位变化刻录层，所以CD唱RW 光盘又称为相变光盘。
１１．键盘属于什么设备它有哪些类型如何消除键开关的抖动简述非编码键盘查询键位置码的过程。
解：键盘是计算机系统不可缺少的输入设备。键盘可分为两大类型：编码键盘和非编码键盘。非编码键盘用较为
简单的硬件和专门的键盘扫描程序来识别按键的位置。消除键开关抖动的方法分硬件和软件两种。硬件的方法是增设去抖电路；软件的方法是在键盘程序中加入延时子程序，以避开抖动时间。键盘扫描程序查询键位置码的过程为：
①查询是否有键按下。
②查询已按下键的位置。
③按行号和列号求键的位置码。
１２．说明针式打印和字模式打印有何不同各有什么优缺点
解：针式打印机利用若干根打印针组成的点阵来构成字符；字模式打印机将各种字符塑压或刻制在印字机构的表面上，印字机构如同印章一样，可将其上的字符在打印纸上印出。针式打印机以点阵图拼出所需字形，不需要固定字模，它组字非常灵活，可打印各种字符和图形、表格和汉字等，字形轮廓一般不如字模式清晰；字模式打印机打印的字迹清晰，但字模数量有限，组字不灵活，不能打印汉字和图形。
１３．什么是随机扫描什么是光栅扫描各有什么优缺点
解：扫描方式有两种：光栅扫描和随机扫描。
在光栅扫描方式中，电子束在水平和垂直同步信号的控制下有规律的扫描整个屏幕。这种方式的控制比较简单，画面质量较好且稳定，但对行扫描频率要求较高。
在随机扫描方式中，电子束能在屏幕上进行随机运动，其轨迹随显示内容变化而变化，只在需要显示字符和图形的地方扫描，而不必扫描全屏。这种方式显示速度快、画面清晰，尤其是线条的轮廓十分光滑，一般用于高清晰度的专用图形显示器中，但这种方式的控制比较复杂，而且只能用于字符和图形显示，不适于显示随机图像。
１４．什么是分辨率什么是灰度级它们各有什么作用
解：分辨率由每帧画面的像素数决定，而像素具有明暗和色彩属性。黑白图像的明暗程度称为灰度，明暗变化的数量称为灰度级，分辨率和灰度级越高，显示的图像越清晰、逼真。
１５．某字符显示器，采用７×９点阵方式，每行可显示６０个字符，缓存容量至少为１２６０字节，并采用７位标准编码，试问：
（１）如改用５×７字符点阵，其缓存容量为多少（设行距、字距不变———行距为５，字距为１。）
（２）如果最多可显示１２８种字符，上述两种显示方式各需多大容量的字符发生器ROM 解：（１）因为显示器原来的缓存为１２６０B ，每行可显示６０个字符，据此可计算出显示器的字符行数：１２６０÷６０＝２１（行）
因为，原字符窗口＝８×１４＝（７＋１）×（９＋５），现字符窗口＝６×１２＝（５＋１）×（７＋５）。
所以，现显示器每行可显示８０个字符，显示器可显示的字符行数为２４行。
故缓存的容量为８０×２４＝１９２０B 。
（２） ROM 中为行点阵码
７×９点阵方式：１２８×９×７＝１１５２×７（位）＝１１５２（字节）
５×７点阵方式：１２８×７×５＝８９６×５（位）＝８９６（字节）
注：为存储方便，每个行点阵码占用一个字节。
１６．某CRT 显示器可显示６４种ASCII 字符，每帧可显示６４列×２５行，每个字符点阵为７×８，即横向７点，字间间隔１点，纵向８点，排间间隔６点，场频５０Hz ，采用逐行扫描方式。试问：
（１）缓存容量有多大
（２）字符发生器（ROM）容量有多大
（３）缓存中存放的是字符的ASCII 码还是字符的点阵信息
（４）缓存地址与屏幕显示位置如何对应
（５）设置哪些计数器以控制缓存访问与屏幕扫描之间的同步它们的分频关系如何
解：（１）缓存容量：６４×２５＝１，６KB（不考虑显示属性），６４×２５×２＝３．２KB（考虑显示属性）。（２）字符发生器（ROM）容量＝６４×８＝５１２B 。
（３）缓存中存放的是字符的ASCII 码。
（４）屏幕显示位置自左至右，从上到下，相应地缓存地址由低到高，每个地址码对应一个字符显示位置。设字符在屏幕上的位置坐标为（X ，Y ），即行地址为X ，列地址为Y ，则缓存地址＝ X ×８０＋ Y （未考虑显示属性）。
（５）设置４个计数器以控制缓存访问与屏幕扫描之间的同步。它们的分频关系是：
点计数器：８分频（包括横向７点和字间间隔１点）。
字计数器：７９分频（包括一行显示６４个字符和水平回扫折合的字符数）。
行计数器：１４分频（包括纵向８点，排间间隔６点）。
排计数器：２６分频（包括显示２５排字符和垂直回扫折合的字符排数）。
１７．某CRT 字符显示器，每帧可显示８０列×２０行，每个字符是７×９点阵，字符窗口９×１４，场频为５０Hz 。试问：
（１）缓存采用什么存储器，其中存放的内容是什么容量应为多大
（２）缓存地址如何安排若在２４３号单元存放的内容要显示出来，其屏幕上X 和Y的坐标应是多少
（３）字符点阵存放在何处如何读出显示
（４）计算出主振频率以及点计数器、字计数器、行计数器、排计数器的分频频率。
解：（１）缓存采用随机存储器，其中存放的内容是字符的ASCII 码，容量至少为１６００字节（不含显示属性）。（２）屏幕上最多可显示１６００个字符，缓存地址与屏幕显示位置的排号和列号具有对应关系。若要将缓存２４３号单元存放的内容显示出来，其屏幕上X 和Y 的坐标均为３（从０开始计），即在屏幕的第４行第４列上有字符显示。
（３）字符点阵存放在字库中，根据字符的ASCII 码逐行读出点阵显示。
（４）主振频率＝５０×２１×１４×９８×９≈１２．９７MHz 。
点计数器：９分频。
字计数器：（８０＋１８）分频。
行计数器：１４分频。
排计数器：（２０＋１）分频。
１８．若用CRT 作图形显示器，其分辨率为６４０×２００，沿横向每８点的信息存放在缓存中，场频为６０Hz 。试问：
（１）缓存的基本容量是多少
（２）地址如何安排
（３）点计数器、字节计数器、行计数器各为多少分频
（４）它和字符显示器有哪些不同
解：（１）缓存的基本容量是１６０００字节（不考虑灰度级）。
（２）缓存地址为行号×８０＋列号。
（３）点计数器：８分频。
字节计数器：（８０＋ L）分频，其中L 次计数，作为行线逆程回扫折合的字节数。
行计数器：（２００＋ M）分频，其中M 次计数，作为场逆程回扫折合的行数。
（４）图形显示器和字符显示器不同在于：图形显示器需将每个像素的信息都存放在VRAM 中，而字符显示器只需将要显示的ASCII 码存放在VRAM 中，字符的点阵来自字符发生器ROM 。
１９．某字符显示器分辨率为４０列×２５行，字符点阵５×７，横向间隔２点，排间间隔４点，问：缓存VRAM 容量至少应多大应设置哪几级同步计数器它们的分频关系如何若要求场频６０Hz ，则点频应为多少何时访问一次VRAM 地址如何确定
解：缓存VRAM 容量至少１０００字节。设置４级同步计数器（点计数器、字计数器、行计数器、排计数器），它们的分频分别是点计数器７分频、字计数器（４０＋ L）分频、行计数器（７＋４）分频、排计数器（２５＋M）分频。其中，L是水平回扫折合的字符数，M 是垂直回扫折合的字符排数。假设L＝９，M ＝１，有：点频＝６０×２６×１１×４９×７≈５．８９（MHz）每隔１．１８９μs（字符脉冲频率的倒数）访问一次VRAM ，地址由字计数器和排计数器共同提供，其中，字计数器提供低位地址，行计数器提供高位地址。
２０．某图形显示器的分辨率为８００×６００，若作单色显示且不要求灰度等级，则VRAM 容量至少应多大应设置哪几级同步计数器它们的分频关系如何若要求场频６０Hz ，则点频应为多少何时访问一次VRAM 地址如何确定
解：VRAM 容量至少应为６００００字节。
设置３级同步计数器（点计数器、字节计数器、行计数器），它们的分频关系分别是点
计数器８分频、字节计数器（１００＋ L）分频、行计数器（６００＋ M）分频。其中，L 是行线逆程
回扫折合的字节数，M 是场逆程回扫折合的行数。假设L ＝２３，M ＝１０，有：
点频＝６０×６１０×１２３×８≈３６（MHz）
每隔０．２２μs 访问一次VRAM ，地址由字节计数器和行计数器共同提供，其中字节计
数器提供列号，行计数器提供行号。
２１．水平扫描频率（行频）的单位为kHz ，垂直扫描频率（场频）的单位为Hz ，两者为何相差一千倍解：行频又称水平扫描频率，是电子枪每秒在屏幕上扫描过的水平线条数，以kHz为单位。场频又称垂直扫描频率，是每秒钟屏幕重复绘制显示画面的次数，以Hz 为单位。因为每一场有近千条水平扫描线，所以行频与场频要相差近一千倍。
第八章
１．什么是计算机的输入输出系统输入输出设备有哪些编址方式有什么特点
解：计算机的输入输出系统包括输入输出接口和输入输出信息传送控制方式等，它们是整个计算机系统中最具有多样性和复杂性的部分。输入输出设备有两种编址方式：I／O 映射方式（独立编址）和存储器映射方式（统一编址），独立编址的优点是I／O 指令和访存指令容易区分，外设地址线少，译码简单，主存空间不会减少，缺点是控制线增加了I／O 读和I／O 写信号；统一编址的优点是总线结构简单，全部访存类指令都可用于控制外设，可直接对外设寄存器进行各种运算，占用主存一部分地址，缩小了可用的主存空间。
２．什么是I／O 接口 I／O 接口有哪些特点和功能接口有哪些类型
解：I／O 接口是主机和外设之间的交接界面，通过接口可以实现主机和外设之间的信息交换。接口的基本功能有：实现主机和外设的通信联络控制；进行地址译码和设备选择；实现数据缓冲；完成数据格式的变换；传递控制命令和状态信息。接口按数据传送方式分类，有串行接口和并行接口；按控制方式分类，有程序查询接口、程序中断接口、DMA接口；按灵活性分类，有可编程接口和不可编程接口；按通用性分类，有通用接口和专用接口；按I／O 信号分类，有数字接口和模拟接口；按应用分类，有运行辅助接口、用户交互接口、传感接口、控制接口。
３．并行接口和串行接口实质上的区别是什么其界面如何划分各有什么特点
解：有串行接口和并行接口。两者的实质区别在于外设和接口一侧的传送方式不同，而在主机和接口一侧，数据总是并行传送的。在并行接口中，外设和接口间的传送宽度是一个字节（或字）的所有位，一次传输的信息量大，但数据线的数目将随着传送数据宽度的增加而增加。在串行接口中，外设和接口间的数据是一位一位串行传送的，一次传输的信息量小，但只需一根数据线。在远程终端和计算机网络等设备离主机较远的场合下，用串行接口比较经济划算。
４．I／O 数据传送可以采用哪些方式它们各有什么特点及应用场所试比较之。
解：主机和外设之间的信息传送控制方式，经历了由低级到高级、由简单到复杂、由集中管理到各部件分散管理的发展过程，按其发展的先后次序和主机与外设并行工作的程度，可以分为４种。程序查询方式是主机与外设间进行信息交换的最简单方式，输入和输出完全是通过CPU 执行程序来完成的。这种方式控制简单，但外设和主机不能同时工作，系统效率很低，因此，仅适用于外设的数目不多、对I／O 处理的实时要求不高、CPU 的操作任务比较单一、并不很忙的情况。程序中断方式无需等待查询，外设在做好输入输出准备时，向主机发中断请求，主机接到请求后就暂时中止原来执行的程序，转去执行中断服务程序对外部请求进行处理，在中断处理完毕后返回原来的程序继续执行。程序中断不仅适用于外部设备的输入输出操作，也适用于对外界发生的随机事件的处理。由于完成一次程序中断还需要许多辅助操作，因此主要适用于中、低速外设。
DMA 方式是在主存和外设之间开辟直接的数据通路，可以进行基本上不需要CPU
介入的主存和外设之间的信息传送，这样不仅能保证CPU 的高效率，而且能满足高速外
设的需要。DMA 方式只能进行简单的数据传送操作，在数据块传送的起始和结束时还
需CPU 及中断系统进行预处理和后处理。I／O 通道控制方式是DMA 方式的进一步发展，在系统中设有通道控制部件，每个通道挂若干外设，主机在执行I／O 操作时，只需启动有关通道，通道将执行通道程序，从而完成I／O 操作。
2019年《计算机组成原理》试卷一
《计算机组成原理》试卷一 一．选择题（每小题1分，共20分） 1. 我国在______年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于 ______年完成。b5E2RGbCAP A. 1946，1958 B. 1950，1968 C. 1958，1961 D. 1959，1965 2. 目前大多数集成电路生产中，所采用的基本材料为______。 A. 单晶硅 B. 非晶硅 C. 锑化钼 D. 硫化镉 3. 下列数中最大的数是______。 A. （100110001）2 B. （227）8 C. （98）16 D. （152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 用32位字长（其中1位符号位）表示定点小数时，所能表示的数值范围是______。 A. 0≤│N|≤1-2-32 B. 0≤│N|≤1-2-31p1EanqFDPw C. 0≤│N|≤1-2-30 D. 0≤│N|≤1-2-29DXDiTa9E3d 6. 定点运算器用来进行______。 A. 十进制数加法运算 B. 定点数运算 C. 浮点数运算 D. 即进行定点数运算也进行浮点数运算 7. 某SRAM芯片，其存储容量为64ⅹ16位，该芯片的地址线和数据线数目为______。 A. 64，16 B. 16，64 C. 64，8 D. 16，6RTCrpUDGiT 8. 闪速存储器称为______。 A. 光盘 B. 固态盘 C. 硬盘 D. 软盘 9. 二地址指令中，操作数的物理位置不可安排在______。 A. 栈顶和次栈顶 B. 两个主存单元 C. 一个主存和一个寄存器 D. 两个寄存器 10. 堆栈寻址方式中，设A为累加寄存器，SP为堆栈指示器，Msp为SP 指示器的栈顶单元，如果操作的动作是：（A）→Msp，（SP）－1→SP，那么出栈操作的动作为： A. （Msp）→A，（SP）+1→SP B. （SP）+1→SP，（Msp）→A C. （SP）－1→SP，（Msp）→A D. （Msp）→A，（SP）－1→SP 11. 中央处理器（CPU）是指______。 A. 运算器 B. 控制器 C. 运算器. 控制器和cache D. 运算器、控制器和主存储器 12. 指令寄存器的作用是______。 A. 保存当前指令的地址 B. 保存当前正在执行的指令 C. 保存下一条指令 D. 保存上一条指令 13. 下面描述的RISC机器基本概念中正确的表达是______。 A. RISC机器不一定是流水CPU B. RISC机器一定是流水CPU C. RISC机器有复杂的指令系统
计算机组成原理期末试题及答案
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么它包括那些主要组成部分 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量什么是单元地址什么是数据字什么是指令字 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器
按 对阶操作。 直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章内部存储器 CPU能直接访问内存（cache、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache体系，指令cache与数据cache分设体 系。要求cache的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题：1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息
计算机组成原理试题及答案
2. （2000）10化成十六进制数是______。 A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是______。 A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是______。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM是指______。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 8. Intel80486是32位微处理器，Pentium是______位微处理器。 Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。 Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 10. CPU主要包括______。 A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存 11. 信息只用一条传输线，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是______。 A. RR型 B. RS型 C. SS型 D.程序控制指令 13. 下列______属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和CPU之间增加cache存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性 C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 1
计算机组成原理试题及答案
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
计算机组成原理试题及答案 (1)#精选.
计算机组成原理试题及答案 一、填空（12分） 1.某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码 和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非0最小正数，最大负数，最小负数。 2.变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提 供，指令提供；而在变址寻址中，变址寄存器提供，指令提供。 3.影响流水线性能的因素主要反映在和 两个方面。 4.设机器数字长为16位（含1位符号位）。若1次移位需10ns，一次加 法需10ns，则补码除法需时间，补码BOOTH算法最多需要时间。 5.CPU从主存取出一条指令并执行该指令的时间 叫，它通常包含若干个，而后者又包含若干个。组成多级时序系统。 二、名词解释(8分) 1.微程序控制 2.存储器带宽 3.RISC 4.中断隐指令及功能
三、简答（18分） 1. 完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。 2. 设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。 (1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。 (2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。 3. 某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。
4. 某机主存容量为4M ×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。 （1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围； （3）一次间址的寻址范围； （4）相对寻址的寻址范围。 四、（6分） 设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则 计算 [25169?] + [24)16 11 (-?] 五、画出DMA 方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（8分）
(完整版)计算机组成原理期末考试试题及答案
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
计算机组成原理试题及答案
二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示
的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，
计算机组成原理试卷A卷答案
华侨大学2012—2013学年第一学期期末考试 《计算机组成原理》考试试卷（A卷） 学院课程名称考试日期 姓名专业学号 一、选择题（本大题共15小题，每小题2分，共30分）） 1、完整的计算机系统应包括_______。 A．CPU和主存B．外部设备和主机 C．主机和实用程序D．配套的硬件系统和软件系统 2、有些计算机将一部分软件永恒地存于只读存储器中，称之为_______。 A．硬件B．软件C．固件D．辅助存储器 3、冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是_______。 A．指令操作码的译码结果B．指令和数据的寻址方式 C．指令周期的不同阶段D．指令和数据所在的存储单元 4、浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和溢出判断等步骤。设浮点数的阶码和尾数都采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27*29/32、Y=25*5/8，则浮点加法计算X+Y的最终结果是_____。 A．00111 1100010 B．00101 0001000 C．01000 0010001 D．发生溢出 5、下列关于RISC的叙述中，错误的是_______。 A．RISC普遍采用微程序控制器 B．RISC大多数指令在一个时钟周期内完成 C．RISC的内部通用寄存器数量相对CISC多 D．RISC的指令数、寻址方式和指令格式种类相对CISC少 6、在微机中，系统日期、硬盘参数与计算机配置信息等均存储在_______。 A．Cache B．ROM C．EPROM D．CMOS 7、相对于微程序控制器，硬布线控制器的特点是_______。 A．指令执行速度慢，指令功能的修改和扩展容易 B．指令执行速度慢，指令功能的修改和扩展困难 C．指令执行速度快，指令功能的修改和扩展容易 D．指令执行速度快，指令功能的修改和扩展困难 8、下列有关RAM和ROM的叙述中，正确的是_______。 ① RAM是易失性存储器，ROM是非易失性存储器 ② RAM和ROM都是采用随机存取方式进行信息访问 ③ RAM和ROM都可用做Cache ④ RAM和ROM都需要进行刷新 A．仅①②B．仅②③C．仅①②③D．仅②③④
计算机组成原理期末考试试题及答案
计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；
计算机组成原理试题及答案
计算机组成原理题集含答案 题库题目总数：293 第一章单选题 1、控制器、运算器和存储器合起来一般称为（主机）： I/O部件 内存储器 外存储器 主机 2、冯?诺依曼机工作方式的基本特点是（按地址访问并顺序执行指令）：按地址访问并顺序执行指令 精确结果处理 存储器按内部地址访问 自动工作 3、输入、输出设备以及辅助存储器一般统称为（外围设备）： I/O系统 外围设备 外存储器 执行部件 4、计算机硬件能直接识别和执行的语言是（机器语言）： 高级语言 汇编语言 机器语言 符号语言 判断题
5、若某计算机字代表一条指令或指令的一部分，则称数据字(错)。 6、若某计算机字是运算操作的对象，即代表要处理的数据，则称指令字（错）。 7、数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。（对） 8、模拟计算机的特点：数值由连续量来表示，运算过程是连续的。（对） 填空题 9、系统软件包括：服务程序、语言程序、（操作系统）、数据库管理系统。 10、计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是（电子管）、（晶体管）、（集成电路）、（大规模集成电路）、（巨大规模集成电路）五个部分。 11、计算机系统是一个由硬件和软件组成的多级层次结构，这通常由（微程序级）、（一般机器级）、（操作系统级）、（汇编语言级）和（高级语言级）等组成，在每一级上都可以进行（程序设计）。 12、计算机的软件一般分为（系统软件）和（应用软件）两大部分。 13、计算机的硬件基本组成包括（控制器）、（运算器）、（存储器）、（输入设备）和（输出设备）五个部分。 简答题 14、什么是存储容量？什么是单元地址？ 存储器所有存储单元的总数称为存储器的存储容量。灭个存储单元都有编号，称为单元地址。 15、什么是外存？简述其功能。 外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。 16、什么是内存？简述其功能。 内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。。 17、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。 18、什么是适配器？简述其功能。 适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调的工作。
计算机组成原理练习题-答案
一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。
计算机组成原理 试卷含答案
湖南师范大学2012—2013学年第一学期信息与计算科学专业2011年级期末/ 补考/重修课程 计算机组成原理考核试题 出卷人：毛禄广 课程代码：考核方式: 考试时量：分钟试卷类型：A/B/C/D 一、单选题（30分，每题2分） 1. 算术逻辑单元的简称为（）B A、CPU。 B、ALU。 C、CU。 D、MAR。 2. EPROM是指（）D A.读写存储器 B.只读存储器 C.闪速存储器 D.可擦除可编程只读存储器 3. 异步通信的应答方式不包括（）D A、不互锁 B、半互锁 C、全互锁 D、以上都不包括 4. 三种集中式总线仲裁中，______方式对电路故障最敏感。A A、链式查询 B. 计数器定时查询 C. 独立请求D、以上都不正确 5. 下面说法正确的是：（）B A、存储系统层次结构主要体现在缓存-主存层次上； B、缓存-主存层次主要解决CPU和主存速度不匹配的问题； C、主存和缓存之间的数据调动对程序员也是不透明的； D、主存和辅存之间的数据调动由硬件单独完成。 6. 动态RAM的刷新不包括( ) D A、集中刷新 B、分散刷新 C、异步刷新 D、同步刷新 7. 关于程序查询方式、中断方式、DMA方式说法错误的是（）D A、程序查询方式使CPU和I/O设备处于串行工作状态，CPU工作效率不高； B、中断方式进一步提高了CPU的工作效率； C、三者中DMA方式中CPU的工作效率最高； D、以上都不正确。 第 1 页共5 页 8. 发生中断请求的条件不包括（）D A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 9. DMA的数据传送过程不包括（）A A、初始化 B、预处理 C、数据传送 D、后处理 10. 下列数中最大的数为（）B A.（10010101）2 B.（227）8 C.（96）8 D.（143）5 11. 设32位浮点数中，符号位为1位，阶码为8位，尾数位为23位，则它所能表示的最大规．格化正数为（）B A +（2 – 2-23）×2+127B．[1+（1 – 2-23）]×2+127 C．+（2 – 223）×2+255D．2+127 -223 12. 定点运算中，现代计算机都采用_______做加减法运算。（）B A、原码 B、补码 C、反码 D、移码 13._________中乘积的符号位在运算过程中自然形成。（）C A、原码一位乘 B、原码两位乘 C、补码一位乘 D、以上都不是 14.设x为真值，x*为绝对值，则[-x*]补=[-x]补能否成立（）C A、一定成立 B、不一定成立 C、不能成立 D、以上都不正确 15. 最少可以用几位二进制数即可表示任一5位长的十进制整数。（）A A、17 B、16 C、15 D、18 二、填空题（共10分，每题1分） 1.总线控制分为判优控制和________。（通信控制） 2.总线通信常用四种方式________、异步通信、半同步通信、分离式通信。（同步通信） 3.按在计算机系统中的作用不同，存储器主要分为主存储器、辅助存储器、_________。（缓冲存 储器） 4.随机存取存储器按其存储信息的原理不同，可分为静态RAM和__________。（动态RAM） 5.I/O设备与主机交换信息的五种控制方式是程序查询方式、中断方式和、_________、I/O通道方 式和I/O处理机方式。（DMA方式） 6.程序查询方式中为了完成查询需要执行的三条指令分别为测试指令、________、转移指令。（传 送指令） 7.浮点数由阶码和________两部分组成。（尾数） 8.二进制数-0.1101的补码为__________。（10011） 9._______是补码一位乘中乘数符号为负时的方法。（校正法）
计算机组成原理期末试题
1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50
计算机组成原理试卷及答案
计算机组成原理试题及答案 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 Ａ．１．１１００Ｂ．１．１０１０ Ｃ．１．０１０１Ｄ．１．１０００ 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 18.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路
计算机组成原理典型例题讲解
分析设计计算： 1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1）标明图中四个寄存器的名称。 （2）简述指令从主存取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。 图1 解： （1）a为数据缓冲寄存器DR ，b为指令寄存器IR ，c为主存地址寄存器，d为程序计数器PC。 （2）主存M →缓冲寄存器DR →指令寄存器IR →操作控制器。 （3）存贮器读：M →缓冲寄存器DR →ALU →AC 存贮器写：AC →缓冲寄存器DR →M
2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ 和R//W同时有效时，CPU才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU与上述ROM芯片和RAM芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K×8位。 由此可得存储器方案要点如下： （1）用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址：A0——A13，片选地址为：A14——A15； （2）译码使用2 ：4 译码器； （3）用/MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 （4）CPU的R / /W信号与RAM的/WE端连接，当R // W = 1时存储器执行读操作，当R // W = 0时，存储器执行写操作。如图1 0000 3FFF 8000
计算机组成原理试卷
考试科目名称 计算机组织与系统结构 （A卷）2008——2009学年第 2 学期 教师 袁春风/窦万春考试方式：闭卷系（专业） 计算机科学与技术年级 2007班级 学号 姓名 成绩 题号一二三四五六 分数 一、填空题（本大题共10小题，每空1分，共20分） 得分 1. 在计算机系统层次结构中，指令集体系结构（或ISA，或指令系统）处于硬件和软件交界面， 硬件所有功能由它集中体现，软件通过它在硬件上执行。 2. 任何高级语言源程序或汇编语言源程序都必须翻译成机器代码才能在硬件上执行。完成这种翻译转 换任务的程序有汇编程序、解释程序（或解释器）和编译程序（或编译器）三类。 3. 响应时间和吞吐率（或带宽，或数据传输率）是衡量一个计算机系统好坏的两个基本性 能。不同应用场合，用户关心的性能不同。例如，对于银行、证券等事务处理系统来说，事务处理用户主要关心的是响应时间。 4. 一个变量在计算机内部用0或1编码表示的数被称为机器数，变量真正的值被称为真值。 5. 假定某变量x存放在寄存器R1中为1111 1111 1111 1111 1111 1011 1100 0000B，则变量x在屏 幕上用16进制显示为0x FFFFFBC0 。若x的类型为int，则x的值为 -1088； 对R1进行算术左移4位后的值在屏幕上显示为0x FFFFBC00 ；对R1算术右移4位后为0x FFFFFFBC ；对R1逻辑右移4位后为0x 0FFFFFBC 。 6. 与硬连线路控制器相比，微程序控制器的缺点是速度慢。 7. 假定某计算机采用小端方式，按字节编址。若某变量x的主存地址为00001000H，其数据类型为float， 已知x=-1.5，则主存地址00001000H和00001003H中存放的内容分别是00 H和BF H。 8. 可以用一个特殊的Cache来记录最近使用页的页表项，因为页表项主要用于地址转换，所以把这种 特殊的Cache称为转换后援缓冲器，简称TLB （或快表）。 9. 当处理器发现有未被屏蔽的中断请求发生时，通常通过执行一个“中断隐指令”进行中断响应。在 中断响应过程中，完成三个任务，它们是关中断（或清除中断允许标志）、保存断点（及机器状态）、将中断服务程序首地址送PC。 10. 现代计算机的主存大多采用字节编址方式。所以，假定一个分页虚拟存储器系统的虚拟地址位数为 48位，则虚拟（逻辑）地址空间大小应为256TB。若页面大小为512KB，则一个程序最多可以有512M （或229）个页面。
【精品】计算机组成原理期末考试简答题重点
一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.
计算机组成原理试题及答案
《计算机组成原理》试题 一、（共30分） 1.(10分) (1)将十进制数+107/128化成二进制数、八进制数和十六进制数（3分） (2)请回答什么是二--十进制编码?什么是有权码、什么是无权码、各举一个你熟悉的有权码和无权码的例子？（7分） 2.已知X=0.1101,Y=-0.0101,用原码一位乘法计算X*Y=?要求写出计算过程。(10分) 3.说明海明码能实现检错纠错的基本原理?为什么能发现并改正一位错、也能发现二位错，校验位和数据位在位数上应满足什么条件？（5分） 4.举例说明运算器中的ALU通常可以提供的至少5种运算功能?运算器中使用多累加器的好处是什么?乘商寄存器的基本功能是什么?(5分) 二、(共30分) 1.在设计指令系统时,通常应从哪4个方面考虑?(每个2分,共8分) 2.简要说明减法指令SUB R3,R2和子程序调用指令的执行步骤(每个4分，共8分) 3.在微程序的控制器中，通常有哪5种得到下一条指令地址的方式。(第个2分，共10分） 4.简要地说明组合逻辑控制器应由哪几个功能部件组成？(4分） 三、（共22分） 1.静态存储器和动态存储器器件的特性有哪些主要区别？各自主要应用在什么地方？（7分） 2.CACHE有哪3种基本映象方式，各自的主要特点是什么？衡量高速缓冲存储器（CACHE）性能的最重要的指标是什么？（10分） 3.使用阵列磁盘的目的是什么？阵列磁盘中的RAID0、RAID1、RAID4、RAID5各有什么样的容错能力？（5分） 四、（共18分） 1.比较程序控制方式、程序中断方式、直接存储器访问方式，在完成输入/输出操作时的优缺点。（9分） 2.比较针式、喷墨式、激光3类打印机各自的优缺点和主要应用场所。（9分） 答案 一、（共30分） 1.(10分) (1) (+107/128)10 = (+1101011/10000000)2 = (+0.1101011)2 = (+0.153)8 = (+6B)16 (2) 二-十进制码即8421码，即4个基2码位的权从高到低分别为8、4、2、1，使用基码的0000，0001，0010，……，1001这十种组合分别表示0至9这十个值。4位基二码之间满足二进制的规则，而十进制数位之间则满足十进制规则。 １