实验6 面向对象的分析与设计——时序图

实验报告课程名称_软件工程导论__________

学院____计算机工程学院_________班级14软件1班

学号2014144141

姓名秦川

2016年1月11日

批阅教师时间实验成绩

课程名称软件工程

学号2014144141姓名秦川实验日期

实验名称实验6面向对象的分析与设计——时序图

实验目的：

1、熟悉UML时序图的功能和组成元素

2、理解时序的语义

3、学会构思时序图

4、掌握时序图的绘制方法

实验内容：

任务一：分析图书管理系统的用户管理模块，且绘制时序图

任务二构思网上书店的各个时序图，且绘制时序图

实验原理：

时序图也叫顺序图，用来描述对象之间动态的交互关系，着重反映对象间消息传递的时间顺序，说明对象之间的交互过程。

时序图主要由4种元素构成：对象、生命线、激活期、消息。

实验过程与结果：

任务一：分析图书管理系统的用户管理模块，且绘制时序图1、绘制用户管理模块的部分时序图

1)运行Microsoft Office Visio

2)选择“软件和数据库”中的“UML模型图”模板

3)鼠标点击选择“UM序列”，展开UML时序图的图标

4)用鼠标选拉图标进行绘图

①新建时序图：选中对象生命线图标

②添加参与者：

③添加对象、设置对象属性

其他对象添加和设置过程相类似。

④添加消息、设置消息属性

其他消息添加和设置过程相类似 浏览用户信息的时序图：

新增用户的时序图

任务二构思网上书店的各个时序图，且绘制时序图网上书店的业务功能描述请参见实验4的任务二。

分析过程：

（1）查询与浏览图书信息的时序图

（3）客户订购图书时序图

（5）订单处理时序图

实验小结

这次实验做的是时序图，比前面的类图、用例图难一些。

时序图，在我看来，或许难点重点就是要考虑全面，很多时候，画时序图都会忘记返回信息，返回信息是一种反馈，也是对上一操作的反应，这是极为重要的。任务二有5个时序图，都是工作量小的图，但组合起来就是相对完整的网上书店的时序图，一个系统的时序图可以是一个，也可以是很多个，重点就在于把握区分合理划分时序。

备注：

实验五--时序逻辑电路实验报告

实验五时序逻辑电路(计数器和寄存器)-实验报告 一、实验目的 1．掌握同步计数器设计方法与测试方法。 2．掌握常用中规模集成计数器的逻辑功能和使用方法。 二、实验设备 设备：THHD-2型数字电子计数实验箱、示波器、信号源 器件：74LS163、74LS00、74LS20等。 三、实验原理和实验电路 1．计数器 计数器不仅可用来计数，也可用于分频、定时和数字运算。在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。 2．(1) 四位二进制（十六进制）计数器74LS161（74LS163） 74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。 74LSl63是同步置数、同步清零的4位二进制加法计数器。除清零为同步外，其他功能与74LSl61相同。二者的外部引脚图也相同，如图5.1所示。 表5.1 74LSl61（74LS163）的功能表 清零预置使能时钟预置数据输入输出 工作模式R D LD EP ET CP A B C D Q A Q B Q C Q D 0 ××××（）××××0 0 0 0 异步清零 1 0 ××D A D B D C D D D A D B D C D D同步置数 1 1 0 ××××××保持数据保持 1 1 ×0 ×××××保持数据保持 1 1 1 1 ××××计数加1计数3．集成计数器的应用——实现任意M进制计数器 一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。第二类是由集成二进制计数器构成计数器。第三类是由移位寄存器构成的移位寄存型计数器。第一类，可利用时序逻辑电路的设计方法步骤进行设计。第二类，当计数器的模M较小时用一片集成计数器即可以实现，当M较大时，可通过多片计数器级联实现。两种实现方法：反馈置数法和反馈清零法。第三类,是由移位寄存器构成的移位寄存型计数器。 4．实验电路： 十进制计数器 同步清零法 同步置数法

UML实验指导(修改)

UML实验指导书 实验一用例图 (2) 实验二类图和对象图 (4) 实验三顺序图、协作图 (6) 实验四活动图 (8) 实验五状态图 (10) 实验六组件图和部署图 (11) 2011-9-1

实验一用例图 一、实验目的和要求 1．熟悉UML建模工具Visual Paradigm和Rational Rose的基本菜单及操作。 2．熟悉用例图的基本功能。 3．掌握绘制用例图的方法。 二、实验内容 1．设计和实现某学校的网上选课系统的用例图。 2．网上选择系统的问题描述如下： 某学校的网上选课系统主要包括如下功能：管理员通过系统管理界面进入，建立本学期要开的各种课程、将课程信息保存在数据库中并可以对课程进行改动和删除。学生通过客户机浏览器根据学号和密码进入选课界面，在这里学生可以进行三种操作：查询已选课程、选课以及付费。同样，通过业务层，这些操作结果存入数据库中。 本系统拟使用Java语言通过三层模型实现：数据核心层、业务逻辑层和接入层。数据核心层包括对于数据库的操作；业务逻辑层作为中间层对用户输入进行逻辑处理，在映射到相应的数据层操作；接入层包括用户界面、系统登录界面、管理界面、用户选课界面等。 三、实验要求 1．对本系统中的参与者、用例进行分析，并绘制用例图。 2．写出添加课程、选课的用例详述。 3．按要求认真填写实验报告。 下面是系统中出现的一些事件流。 添加课程事件流： a)管理员选择进入管理界面，用例开始。 b)系统提示输入管理员密码。 c)管理员输入密码。 d)系统验证密码。 A1：密码错误 e)进入管理界面，系统显示目前所建立的全部课程信息。 f)管理员选择添加课程。 g)系统提示输入新课程信息。 h)管理员输入信息。 i)系统验证是否和已有课程冲突。

集成电路设计实验报告

集成电路设计 实验报告 时间：2011年12月

实验一原理图设计 一、实验目的 1.学会使用Unix操作系统 2.学会使用CADENCE的SCHEMA TIC COMPOSOR软件 二：实验内容 使用schematic软件，设计出D触发器，设置好参数。 二、实验步骤 1、在桌面上点击Xstart图标 2、在User name：一栏中填入用户名，在Host：中填入IP地址，在Password：一栏中填入 用户密码，在protocol：中选择telnet类型 3、点击菜单上的Run！，即可进入该用户unix界面 4、系统中用户名为“test9”，密码为test123456 5、在命令行中（提示符后，如：test22>）键入以下命令 icfb&↙(回车键)，其中& 表示后台工作，调出Cadence软件。 出现的主窗口所示： 6、建立库(library)：窗口分Library和Technology File两部分。Library部分有Name和Directory 两项，分别输入要建立的Library的名称和路径。如果只建立进行SPICE模拟的线路图，Technology部分选择Don’t need a techfile选项。如果在库中要创立掩模版或其它的物理数据（即要建立除了schematic外的一些view），则须选择Compile a new techfile(建立新的techfile)或Attach to an existing techfile(使用原有的techfile)。 7、建立单元文件(cell)：在Library Name中选择存放新文件的库，在Cell Name中输 入名称，然后在Tool选项中选择Composer-Schematic工具(进行SPICE模拟)，在View Name中就会自动填上相应的View Name—schematic。当然在Tool工具中还有很多别的

东南大学 数字电路实验 第4章_时序逻辑电路

东南大学电工电子实验中心 实验报告 课程名称：数字逻辑电路设计实践 第 4 次实验 实验名称：基本时序逻辑电路 院（系）：信息科学与工程学院专业：信息工程姓名：学号： 实验室: 实验组别： 同组人员：无实验时间： 评定成绩：审阅教师：

时序逻辑电路 一、实验目的 1.掌握时序逻辑电路的一般设计过程； 2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求； 3.掌握时序逻辑电路的基本调试方法； 4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。 二、实验原理 1.时序逻辑电路的特点（与组合电路的区别）： ——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。 2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器） 触发器实现状态机（流水灯中用到） 3.时序电路中的时钟 1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端） 2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过 电路产生，就是用到此原理。 4.常用时序功能块 1)计数器（74161） a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联 b)序列发生器 ——通过与组合逻辑电路配合实现（计数器不必考虑自启动） 2)移位寄存器（74194） a)计数器（一定注意能否自启动） b)序列发生器（还是要注意分析能否自启动） 三、实验内容 1.广告流水灯 a.实验要求 用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。 ①写出设计过程，画出设计的逻辑电路图，按图搭接电路。 ②将单脉冲加到系统时钟端，静态验证实验电路。 ③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲 CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。 b．实验数据 ①设计电路。 1）问题分析 流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。

UML实验报告

《面向对象分析与设计UML》 实验报告 学号：180108213 姓名：庞志伟 班级：08级软件2班 指导老师：姚宇峰

实验及作业一 一、实验目的 了解软件工程等基础知识，为后续的统一建模语言UML知识的学习做好准备工作。 二、实验设备与环境 装有Visio、RathionalRose的计算机。 三、实验内容 1、复习阐述“软件工程开发模型”的相关概念，并分析各种模型的优缺点，写成实验报告。 2、熟悉UML软件设计工具Visio、Rational Rose的安装及环境 四、实验过程及结果 1、软件工程开发模型有（1）瀑布模型，（2）原型模型，（3）螺旋模型，（4）喷泉模型（1）瀑布模型 将功能的实现与设计分开，便于分工协作，即采用结构化的分析与设计方法将逻辑实现与物理实现分开。将软件生命周期划分为制定计划、需求分析、软件设计、程序编写、软件测试和运行维护等六个基本活动，并且规定了它们自上而下、相互衔接的固定次序，如同瀑布流水，逐级下落。 优点： 1）为项目提供了按阶段划分的检瀑布模型查点。 2）当前一阶段完成后，您只需要去关注后续阶段。 3）可在迭代模型中应用瀑布模型。 缺点： 1）在项目各个阶段之间极少有反馈。 2）只有在项目生命周期的后期才能看到结果。 3）通过过多的强制完成日期和里程碑来跟踪各个项目阶段。 （2）原型模型 原型模型又称快速原型，它是增量模型的另一种形式；它是在开发真实系统之前，构造一个原型，在该原型的基础上，逐渐完成整个系统的开发工作。快速原型模型的第一步是建造一个快速原型，实现客户或未来的用户与系统的交互，用户或客户对原型进行评价，进一步细化待开发软件的需求。通过逐步调整原型使其满足客户的要求，开发人员可以确定客户的真正需求是什么；第二步则在第一步的基础上开发客户满意的软件产品。 优点：克服瀑布模型的缺点，减少由于软件需求不明确带来的开发风险。

《集成电路设计》课程设计实验报告

《集成电路设计》课程设计实验报告 （前端设计部分） 课程设计题目：数字频率计 所在专业班级：电子科 作者姓名： 作者学号： 指导老师：

目录 （一）概述 2 2 一、设计要求2 二、设计原理 3 三、参量说明3 四、设计思路3 五、主要模块的功能如下4 六、4 七、程序运行及仿真结果4 八、有关用GW48－PK2中的数码管显示数据的几点说明5（三）方案分析 7 10 11

（一）概述 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得十分重要。测量频率的方法有多种，数字频率计是其中一种。数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，是一种用十进制数字显示被测信号频率的数字测量仪器。数字频率计基本功能是测量诸如方波等其它各种单位时间内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。 频率计的基本原理是应用一个频率稳定度高的时基脉冲，对比测量其它信号的频率。时基脉冲的周期越长，得到的频率值就越准确。通常情况下是计算每秒内待测信号的脉冲个数，此时我们称闸门时间是1秒。闸门时间也可以大于或小于1秒，闸门的时间越长，得到的频率值就越准确，但闸门的时间越长则每测一次频率的间隔就越长，闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。 本文内容粗略讲述了我们小组的整个设计过程及我在这个过程中的收获。讲述了数字频率计的工作原理以及各个组成部分，记述了在整个设计过程中对各个部分的设计思路、程序编写、以及对它们的调试、对调试结果的分析。 （二）设计方案 一、设计要求： ⑴设计一个数字频率计，对方波进行频率测量。 ⑵频率测量可以采用计算每秒内待测信号的脉冲个数的方法实现。

实验室设计的一般要求

苏州吉尔特实验设备有限公司对实验室规划设计一般要求 一、化验室的分类及职责 化验室也就是分析检验实验室在学校、工厂、科研院所有其不同的性质。 学校的化验室一类是为学生进行分析化学实验用的教学基地，另一类是为科研服务的亦兼有科研性质的分析化学研究室。 工厂设中央化验室、车间化验室等。车间化验室主要担负生产过程中成品、半成品的控制分析。中央化验室主要担负原料分析、产品质量检验任务，并担负分析方法研究、改进、推广任务及车间化验室所用的标准溶液的配制、标定等工作任务。 科研院所的化验室除为科学研究课题担负测试任务外，也进行分析化学的研究工作。 二、化验室设计要求 根据化验任务需要，化验室有贵重的精密仪器和各种化学药品，其中包括易燃及腐蚀性药品。另外，在操作过程中常产生有害的气体或蒸气。因此，对化验室的房屋结构、环境、室内设施等有其特殊的要求，在筹建新化验室或改建原有化验室时都应考虑。 化验室用房大致分为三类：精密仪器实验室、化学分析实验室、辅助室（办公室、储藏室、钢瓶室等）。 化验室要求远离灰尘、烟雾、噪音和震动源的环境中，因此化验室不应建在交通要道、锅炉房、机房及生产车间近旁（车间化验室除外）。为保持良好的气象条件，一般应为南北方向。 1. 精密仪器室 精密仪器室要求具有防火、防震、防电磁干扰、防噪音、防潮、防腐蚀、防尘、防有害气体侵入的功能，室温尽可能保持恒定。为保持一般仪器良好的使用性能，温度应在15~30℃，有条件的最好控制在18~25℃。湿度在60％-70％，需要恒温的仪器室可装双层门窗及空调装置。 仪器室可用水磨石地或防静电地板，不推荐使用地毯，因地毯易积聚灰尘，还会产生静电、大型精密仪器室的供电电压应稳定，一般允许电压波动范围为±10％。必要时要配备附属设备（如稳压电源等）。为保证供电不间断，可采用双电源供电。应设计有专用地线，接地极电阻小于4Ω。 气相色谱室及原子吸收分析室因要用到高压钢瓶，最好设在就近室为能建钢瓶室（方向朝北）的位置。放仪器用的实验台与墙距离500mm，以便于操作与维修，室内有有良好的通风，原子吸收仪器上方设局部排气罩。 微型计算机和微机控制的精密仪器对供电电压和频率有一定要求。为防止电压瞬变、瞬时停电、电压不足等影响仪器动作，可根据需要选用不间断电源（UPS）。 在设计专用的仪器分析室的同时，就近配套设计相应的化学处理室，这在保护仪器和加强管理上是非常必要的。 2. 化学分析室 在化学分析室中进行样品的化学处理和分析测定，工作中常使用一些小型的电器设备及各种化学试剂，如操作不慎也具有一定的危险性，针对这些使用特点，在化学分析室设计上应注意以下要求：

数字逻辑电路实验报告

数字逻辑电路 实验报告 指导老师: 班级: 学号: 姓名： 时间： 第一次试验一、实验名称：组合逻辑电路设计

二、试验目的： 1、掌握组合逻辑电路的功能测试。 2、验证半加器和全加器的逻辑功能。 3、、学会二进制数的运算规律。 三、试验所用的器件和组件： 二输入四“与非”门组件3片，型号74LS00 四输入二“与非”门组件1片，型号74LS20 二输入四“异或”门组件1片，型号74LS86 四、实验设计方案及逻辑图： 1、设计一位全加/全减法器，如图所示： 电路做加法还是做减法是由M决定的，当M=0时做加法运算，当M=1时做减法运算。当作为全加法器时输入信号A、B和Cin分别为加数、被加数和低位来的进位，S 为和数，Co为向上的进位；当作为全减法时输入信号A、B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上位的借位。 （1）输入/输出观察表如下： （2）求逻辑函数的最简表达式 函数S的卡诺图如下：函数Co的卡诺如下： 化简后函数S的最简表达式为： Co的最简表达式为：

（3）逻辑电路图如下所示： 2、舍入与检测电路的设计： 用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于5是，电路的输出F1=1;其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如图所示： （1）输入/输出观察表如下： B8 B4 B2 B1 F2 F1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 1

UML统一建模语言-实验报告2-活动图及状态图

《UML技术》课程实验报告 专业： 班级： 学号： 姓名： 日期： 2013 年 10 月 11 日

一、实验题目 活动图及状态图 二、实验目的 1．熟悉活动图的基本功能和使用方法。 2．掌握如何使用建模工具绘制活动图方法。 三、实验内容及原理 通过前面内容的学习，完成了对TJKD图书馆的图书馆管理系统的需求的初步分析，得出系统的用例图和相应的活动态。通过这两类图我们可以初步了解系统的业务处理过程，但对业务处理过程的处理状态间转换了解仍不够，这不利于设计人员对系统业务的进一步理解，而状态图能从对象的动态行为的角度去描述系统的业务活动。因此，指派你运用本节所学的状态图，完成如下任务： 1. 完成图书业务模块中还书用例的状态图。 1．业务分析：由前面章节对图书馆管理系统中的还书主要业务的描述和分析可知，还书业务的动态行为是由：空闲（idle）、图书查找（finding）、还书（reversion）、失败（Failure）、归还成功（Success）5种状态及激活相互转换的事件。 2．绘制状态图：请您根据分析运用UML绘制还书用例的状态图。 分析： 还书的状态图，还书的主要业务都是由管理员来完成，首先管理员必须先登录系统，并通过验证后，便可以进行下一步的操作，查找该书的相关信息，如存在，则进行还书操作，如不存在该信息，则给出提示信息； 四、实验步骤 第一个 （1）在用例图中，找到删除的用例，在删除用例上单击右键，在弹出的快捷菜单中选“New”，Rose 工具也会弹出一个菜单，选”Activity Diagram”，选中后单击，便可以新建好一个活动图。 (2)新建好活动图后，双击删除的活动图，然后把在左边的工具栏内点击“Swinlane“，在右边的图添加一个泳道，并命名为administrator.按照此步骤，再添加另一个泳道，并命名为SystemTool （3）接着在左边的工具上选取开始点，并在administrator的泳道上添加；添加完开始结点后，再来为此活动图添加活动，在左边的工具栏上选中Activity这个图标，在administrator这边的泳道上添加一个活动，命名为登录（login），再在开始结点和活动登录（login）之间添加活动关系 （4）完成步骤（2）后，登录输入需要对输入的信息进行验证，则在图中添加一个验证框结束（5）验证后，下一步的操作是查询需要删除的记录，添加一个活动，命名为delete （6）最后，在删除后，系统会返回操作结果给操作者；删除成功或删除失败系统都会有信息返回给操作者。 （7）根据分析设计情况，进一步添加或细化活动图 第二个 （1）在用例图中的还书（revesion）用例，单击右键，新建一个状态图，命名为revesion状态图，（2）双击“receivesion”状态图，展开后，在左边的工具栏上选取一个实心圆点，此结点为开始结点；当还书的时候，操作者先要询问系统的状态，如果系统忙，操作者则必需等待，因此，得到系统的两种状态

UML实验三活动图

实验三活动图 [实验目的和要求] １、掌握活动的概念以及表示方法。 ２、掌握活动图中各元素表示的意义和表示方法。 ３、掌握分支、监护条件、分岔、汇合和泳道的概念。 ４、掌握阅读和绘制活动图的方法。 ５、掌握UML的可见性规则和构造型的作用。 [实验环境] 1、Windows操作系统（XP、Vista等） 2、Rational Rose2003软件（或RSA8.0） [实验内容和步骤] １、说明下面活动图所表达的信息。 表达的信息：用户下订单，可以直接生成送货单，然后由供应商发货，修改订单项状态，然后等所有的订单项全都送货完毕，这样一笔订单就完成了。或者也可以由用户下订单，然后

选择支付方式，如果用户想要取消订单或订单超过了时限则该订单取消，否则供应商收款后送货，然后修改订单项状态，待所有的订单项全都送货完毕，订单就完成了。 2、用活动图表示for（i=0;i<9;i++）循环。 输入i=0 i>=9 i++ i<9 ２、了解使用“支付宝”进行网上购物的活动过程，并画出活动图，关于支付宝的相关说明可以登录https://www.wendangku.net/doc/9c8851294.html,/查看。

登陆淘宝网，选择要购买的商品，选中 后点“立即购买”买下选中的商品 正确填写您的收货地址、收货人、联系电话，填写您所需的购买数量；补充完成您的个人基本信息，点“确认无误，购买”继续 选择支付宝账户余额支付，输入支付宝账户支付密码，点“确认无误，付款”支付宝账户无余额可以选择网上银行、支付宝卡通、网点付款来完成支付 支付宝付款成功，点“点此查看 本笔交易详情” 卖家发货后，买家注意查收货物，收 到货物后，点“确认收货”付款给卖家 输入支付宝账户的支付密码， 点“同意付款”付款给卖家； 收到货点“确定”付款给卖家 成功付款 给卖家 双方相互 评价 交易成功 [分析与讨论] 1总结UML在软件工程中的作用以及使用UML建模的必要性。 作用：在现代软件工程中，需求到详细设计是非常重要的环节，后续的编码、测试、维护都只是按照前面的规划计划进行，一个非常详细的设计，利用UML几乎能将整个的代码通过UML表示出来，UML处理好了，就简化了软件的制作难度。我们利用画UML，把自己想实现的程序实现。 必要性：通过使用UML，这些我们就能够阅读和交流系统架构和设计规划，就像建筑工人多年来所使用的建筑设计图一样，能让人一目了然。

cmos模拟集成电路设计实验报告

北京邮电大学 实验报告 实验题目：cmos模拟集成电路实验 姓名：何明枢 班级：2013211207 班内序号：19 学号：2013211007 指导老师：韩可 日期：2016 年 1 月16 日星期六

目录 实验一:共源级放大器性能分析 (1) 一、实验目的 (1) 二、实验内容 (1) 三、实验结果 (1) 四、实验结果分析 (3) 实验二:差分放大器设计 (4) 一、实验目的 (4) 二、实验要求 (4) 三、实验原理 (4) 四、实验结果 (5) 五、思考题 (6) 实验三：电流源负载差分放大器设计 (7) 一、实验目的 (7) 二、实验内容 (7) 三、差分放大器的设计方法 (7) 四、实验原理 (7) 五、实验结果 (9) 六、实验分析 (10) 实验五：共源共栅电流镜设计 (11) 一、实验目的 (11) 二、实验题目及要求 (11) 三、实验内容 (11) 四、实验原理 (11) 五、实验结果 (14) 六、电路工作状态分析 (15) 实验六：两级运算放大器设计 (17) 一、实验目的 (17) 二、实验要求 (17) 三、实验内容 (17) 四、实验原理 (21) 五、实验结果 (23) 六、思考题 (24) 七、实验结果分析 (24) 实验总结与体会 (26) 一、实验中遇到的的问题 (26) 二、实验体会 (26) 三、对课程的一些建议 (27)

实验一:共源级放大器性能分析 一、实验目的 1、掌握synopsys软件启动和电路原理图（schematic）设计输入方法； 2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真； 3、输入共源级放大器电路并对其进行DC、AC分析，绘制曲线； 4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响 二、实验内容 1、启动synopsys，建立库及Cellview文件。 2、输入共源级放大器电路图。 3、设置仿真环境。 4、仿真并查看仿真结果，绘制曲线。 三、实验结果 1、实验电路图

时序逻辑电路实验报告

时序逻辑电路实验报告 一、实验目的 1. 加深理解时序逻辑电路的工作原理。 2. 掌握时序逻辑电路的设计方法。 3. 掌握时序逻辑电路的功能测试方法。 二、实验环境 1、PC机 2、Multisim软件工具 三、实验任务及要求 1、设计要求： 要求设计一个计数器完成1→3→5→7→9→0→2→4→6→8→1→…的循环计数（设初值为1），并用一个数码管显示计数值（时钟脉冲频率为约1Hz）。 2、实验内容： （1）按要求完成上述电路的功能。 （2）验证其功能是否正确。 四、实验设计说明（简述所用器件的逻辑功能，详细说明电路的设计思路和过程） 首先根据题目要求（即要完成1到9的奇数循环然后再0到8的偶数循环）画出真值表，如下图。画出真值表后，根据真值表画出各次态对应的卡诺图，如下图。然后通过化简卡诺图，得到对应的次态的状态方 程；

然后开始选择想要用于实现的该电路的器件，由于老师上课时所用的例题是用jk触发器完成的，我觉得蛮不错的，也就选择了同款的jk触发器；选好器件之后，根据状态方程列出jk触发器的驱动方程。然后根据驱动方程连接好线路图，为了连接方便，我也在纸上预先画好了连接图，以方便照着连接。接下来的工作就是在multisim上根据画好的草图连接器件了，然后再接上需要的显示电路，即可完成。

五、实验电路（画出完整的逻辑电路图和器件接线图）

六、总结调试过程所遇到的问题及解决方法，实验体会 1、设计过程中遇到过哪些问题？是如何解决的？ 在设计过程中最大的问题还是忘记设计的步骤吧，因为老师是提前将实验内容已经例题讲解给我们听的，而我开始实验与上课的时间相隔了不短的时间，导致上课记下来的设计步骤忘得七七八八，不过好在是在腾讯课堂上得网课，有回放，看着回放跟着老师的思路走一遍后，问题也就迎刃而解了，后面的设计也就是将思路步骤走一遍而已，没再遇到什么困难。 2、通过此次时序逻辑电路实验，你对时序逻辑电路的设计是否有更清楚的认识？若没有，请分析原因；若有，请说明在哪些方面更加清楚。 通过这次时序逻辑电路实验，我最大的感触就是实验设计的思路与步骤一定要清晰，思路与步骤的清晰与否真的是造成实验设计是否困难的最重要的因素。清晰的话，做起实验来如同顺水推舟，毫不费力，不清晰的话则如入泥潭，寸步难行。

实验室设计总体规划(初步方案)

年产3 万吨P2O5 中低品位磷矿项目实验室设计 总体规划初步方案 实验室建设总体规划与基本建设 四川玖长科技有限公司主要从中低品味磷矿中生产磷酸，要使整个生产环节得到控制，就要对各个生产环节进行检测，故建设正规的分析实验室对整个生产过程意义很重大。在生产过程如果原料变换或者对生产环节要进行优化，都要先在实验室中进行小型或者中型规模的实验，得到较好效果才能投入正常生产。故本实验室初步设计包括分析实验室和小型实验实验室两个部分。 分析实验室（以下简称实验室）是分析技术人员对生产过程进行分析测试工作的场所，是本厂矿不可缺少的组成部分。小型实验室是对生产过程进行验证、改进和提升的场所，同样是本厂不可缺少的组成部分。实验室的建设，不是单纯选购合理的仪器设备，还要综合考虑实验室的总体规划，合理布局和平面设计，以及供电、供水、供气、通风、空气净化、安全措施、环境保护等基础设施和基本条件，因此实验室的建设是一项复杂的系统工程。 1.实验室的建设规划 实验室建设规划的主要内容如下。 1）建设单位：四川玖长科技有限公司。 2）设计单位：长沙矿冶研究院有限责任公司冶金化工工程公司 建设项目：四川玖长科技有限公司实验楼。 建设性质：本实验楼为新建实验楼。 建设地点及用地：四川玖长科技有限公司建设的目的、依据及规模：本实验楼 主要包括分析实验室和小型实验 实验室两个部分，对本厂正常生产磷酸有指导和检测的作用。 7）人员编制：暂时未定

(8)建筑物要求及内容：根据实验室用途、实验仪器对振动、温度、湿度等条件的要求，本实验楼至少两楼，一楼为小型实验室，包括混料实验室、制球实验室、干燥实验室、回转窑还原实验室、回收气体实验室、储物室(储物室分 别为储存工具的储物室和储存物料的储存室) 和实验人员的办公休息室；二楼为分析实验室，包括湿法滴定分析室(包括天平和纯水制备)、火法分析室、灰熔点和碳氢测量分析室、原子光谱分析室、球团强度和水分分析室、分光光度分析室和分析人员办公休息室。建筑标准与建设工厂厂房的标准一致。 (9)抗震、防空措施：抗震标准与建设厂房标准一致。 (10)公害处理：本实验楼产生的试验废水先经过沉淀处理和酸碱综合处理 后，流到废水处理车间统一处理，生活废水经管道流到工厂生活废水总处理处进行处理；废气主要是P2O5废气和分析过程的废气，P2O5废气经过两次稀碱吸收, 然后排空。废物主要是烧结后的球团，运到专门存放烧结后球团储存车间统一处 理。实验楼产生的噪音、辐射和振动很小，可以不用特殊手段进行处理。 1、表2所示: (11)设备：建设此实验楼二万元以上单件设备，清单如下表

实验五时序逻辑电路实验报告

实验五时序逻辑电路（计数器和寄存器）-实验报告一、实验目的 1掌握同步计数器设计方法与测试方法。 2 ?掌握常用中规模集成计数器的逻辑功能和使用方法。 二、实验设备 设备：THHD-2型数字电子计数实验箱、示波器、信号源 器件：74LS163、74LS00、74LS20 等。 三、实验原理和实验电路 1计数器 计数器不仅可用来计数，也可用于分频、定时和数字运算。在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。 2. （1）四位二进制（十六进制）计数器74LS161 （74LS163） 74LS161是同步置数、异步清零的4位二进制加法计数器，其功能表见表。 74LS163是同步置数、同步清零的4位二进制加法计数器。除清零为同步外，其他功能与74LS161相同。二者的外部引脚图也相同，如图所示。 3.集成计数器的应用一一实现任意M进制计数器

Eft CR IK rh th Ih ET 7-I1A C1M /( 制扭环计数 同步清零法器 同步置数法 般情况任意M 进制计数器的结构分为 3类，第一类是由触发器构成的简单计数器。 第 二类是 由集成二进制计数器构成计数器。第三类是由移位寄存器构成的移位寄存型计数器。 第一类，可利用时序逻辑电路的设计方法步骤进行设计。 第二类，当计数器的模 M 较小时用 一片集成计数器即可以实现，当 M 较大时，可通过多片计数器级联实现。两种实现方法：反 馈置数法和反馈清零法。第三类，是由移位寄存器构成的移位寄存型计数器。 4?实验电路： 十进制计数器 1

图74LS161 (74LS163)外部引脚图 四、实验内容及步骤 1 .集成计数器实验 （1）按电路原理图使用中规模集成计数器74LS163和与非门74LS00,连接成一个同步置数或同步清零十进制计数器，并将输出连接至数码管或发光二极管。然后使用单次脉冲作为触发输入，观察数码管或发光二极管的变化，记录得到电路计数过程和状态的转换规律。 （2）根据电路图，首先用D触发器74LS7474构成一个不能自启的六进制扭环形计数器，同样将输出连接至数码管或发光二极管。然后使用单次脉冲作为触发输入，观察数码管或发光二 极管的变化，记录得到电路计数过程和状态的转换规律。注意观察电路是否能自启，若不能自启，则将电路置位有效状态。接下来再用D触发器74LS7474构成一个能自启的六进制扭环 形计数器，重复上述操作。 2?分频实验 依据实验原理图用74LS163及74LS00组成一个具有方波输出的六分频电路。选择适当时钟输入方式及频率（CP接连续波脉冲），用双踪示波器观察并记录时钟与分频输出信号的时序波形。 五、实验结果及数据分析 1 .集成计数实验同步清零和同步置数的十进制加一计数器状态转换过程分别如下所示: 0000 ： 0001 ： 0010 ： 0011 ； 0100 爲00*卄庇爲爲卄yh 六进制扭环形计数器的状态转换过程如下:

信息系统开发与设计实验九活动图、状态图

福建农林大学计算机与信息学院实验报告 1．实验项目名称：面向对象分析与设计–活动图、状态图 2．实验目的 1．熟悉活动图的基本功能和使用方法。 2．熟悉状态图的基本功能和使用方法。 3．掌握如何使用建模工具绘制活动图方法。 4．掌握如何使用建模工具绘制状态图方法。 3．实验器材 1．计算机一台。 2．Rational Rose 工具软件。 4．实验内容 （1）根据学院的图书管理系统开发进度，在完成对系统的需求建模，得到用例模型后，应针对每个用例进行业务分析，说明其具体的业务流程、在删除读者用例描述的基础上，系统分析部指派您完成该项任务。要求：用活动图来描述系统中已知用例的业务过程： 1．描述添加读者用例。 2．描述添加管理员用例。 3．描述新加书籍用例 (2) 通过前面内容的学习，在学院图书馆的图书馆管理系统的需求的初步分析，得出系统的用例图和相应的活动态。通过这两类图我们可以初步了解系统的业务处理过程，但对业务处理过程的处理状态间转换了解仍不够，这不利于设计人员对系统业务的进一步理解，而状态图能从对象的动态行为的角度去描述系统的业务活动。通过还书用例的状态图绘制学习，完成如下任务： 1. 完成图书业务模块中借书用例的状态图。 2. 完成图书业务模块中新加书籍用例的状态图。 绘制“删除读者信息”用例的活动图的实验步骤 删除读者信息一般按照以下步骤进行： （1）管理员在录入界面，输入待删除的读者名； （2）“业务逻辑”组件在数据库中，查找待删除的读者名； （3）如果不存在，则显示出错信息，返回步骤（1），如果存在则继续； （4）“业务逻辑”组件判断“待删除的读者”是否可以删除； （5）如果不可以，则显示出错信息，返回步骤（8），如果可以则继续； （6）在数据库中，删除相关信息； （7）显示删除成功信息； （8）结束。 5. 实验报告要求 1．整理实验结果。

数字集成电路设计实验报告

哈尔滨理工大学数字集成电路设计实验报告 学院：应用科学学院 专业班级：电科12 - 1班 学号：32 姓名：周龙 指导教师：刘倩 2015年5月20日

实验一、反相器版图设计 1.实验目的 1）、熟悉mos晶体管版图结构及绘制步骤； 2）、熟悉反相器版图结构及版图仿真； 2. 实验内容 1）绘制PMOS布局图； 2）绘制NMOS布局图； 3）绘制反相器布局图并仿真； 3. 实验步骤 1、绘制PMOS布局图： (1) 绘制N Well图层；(2) 绘制Active图层； (3) 绘制P Select图层； (4) 绘制Poly图层； (5) 绘制Active Contact图层；(6) 绘制Metal1图层； (7) 设计规则检查；(8) 检查错误； (9) 修改错误； (10)截面观察； 2、绘制NMOS布局图： (1) 新增NMOS组件；(2) 编辑NMOS组件；(3) 设计导览； 3、绘制反相器布局图： (1) 取代设定；(2) 编辑组件；(3) 坐标设定；(4) 复制组件；(5) 引用nmos组件；(6) 引用pmos组件；(7) 设计规则检查；(8) 新增PMOS基板节点组件；(9) 编辑PMOS基板节点组件；(10) 新增NMOS基板接触点； (11) 编辑NMOS基板节点组件；(12) 引用Basecontactp组件；(13) 引用Basecontactn 组件；(14) 连接闸极Poly；(15) 连接汲极；(16) 绘制电源线；(17) 标出Vdd 与GND节点；(18) 连接电源与接触点；(19) 加入输入端口；(20) 加入输出端口；(21) 更改组件名称；(22) 将布局图转化成T-Spice文件；(23) T-Spice 模拟； 4. 实验结果 nmos版图

实验7 面向对象分析与设计—活动图

实验7 面向对象分析与设计—活动图姓名：学号：日期： 7.1 实验目的 ?熟悉熟悉UML活动图的功能和组成元素 ?理解活动图的语义 ?学会构思活动图 ?掌握活动图的绘制方法 7.2 实验类型及学时 ?验证型 ?2学时 7.3 实验设备 ?PC机一套，要求安装Windows操作系统、Office软件 ?安装Visio分析建模工具 7.4 实验要求 ?要求能够熟练运用Visio软件所提供的菜单、工具、模型等制作图形或图 表；能用Visio软件所提供的专业图形模板，自行绘制出专业化、高质量的图形或图表 ?结合案例1，根据给定系统（案例2）的业务需求，构思网上书店的活动 图，且绘制活动图 ?攥写实验报告，请以“学号+姓名”命名实验报告文档，并在规定时间内 提交

7.5实验内容 1、案例1——图书管理系统之用户管理模块 2、案例2——网上书店系统 7.6 实验结果 1、案例2——网上书店系统 请将“网上书店系统的活动图”放置于实验报告7。 （1）客户购书的活动图

（2）订单处理的活动图 7.7 心得体会 （请大家根据自己的实际情况，如实填写）

不过如此，我觉得简单的小菜一碟，就和那个什么一样，和上次实验报告三一样，这几个案列通过之前的几次操作都是剖析的较为详细了，所以实际上画活动图和前面的几张图片没有太大差别。就是把已经剖析好的每个部分用着活动图的规则来进行摆放，尽管可能因为时间不够，然后导致有些地方出错，或者会看不出来，所以我百度了一下下，发现没有别人做的，所以就先这样上交了。非要说问题的话就是感觉有很多地方有缺漏，而且说明分析可能不够，而且图画的不是很漂亮，但是时间不够我就不改了。

CMOS数字集成电路设计_八位加法器实验报告

CMOS数字集成电路设计课程设计报告 学院：****** 专业：****** 班级：****** 姓名：Wang Ke qin 指导老师：****** 学号：****** 日期：2012-5-30

目录 一、设计要求 (1) 二、设计思路 (1) 三、电路设计与验证 (2) (一)1位全加器的电路设计与验证 (2) 1)原理图设计 (2) 2)生成符号图 (2) 3)建立测试激励源 (2) 4)测试电路 (3) 5)波形仿真 (4) (二)4位全加器的电路设计与验证 (4) 1)原理图设计 (4) 2)生成符号图 (5) 3)建立测试激励源 (5) 4)测试电路 (6) 5)波形仿真 (6) (三)8位全加器的电路设计与验证 (7) 1)原理图设计 (7) 2)生成符号图 (7) 3)测试激励源 (8) 4)测试电路 (8) 5)波形仿真 (9) 6)电路参数 (11) 四、版图设计与验证 (13) (一)1位全加器的版图设计与验证 (13) 1)1位全加器的版图设计 (13) 2)1位全加器的DRC规则验证 (14) 3)1位全加器的LVS验证 (14) 4)错误及解决办法 (14) (二)4位全加器的版图设计与验证 (15) 1)4位全加器的版图设计 (15) 2)4位全加器的DRC规则验证 (16) 3)4位全加器的LVS验证 (16) 4)错误及解决办法 (16) (三)8位全加器的版图设计与验证 (17) 1)8位全加器的版图设计 (17) 2)8位全加器的DRC规则验证 (17) 3)8位全加器的LVS验证 (18) 4)错误及解决办法 (18) 五、设计总结 (18)

面向对象的系统分析与设计实验报告-周佳胤-12408300120

面向对象系统分析与设计实验 实验报告书 面向对象系统分析与设计 起止日期：2015 年10 月19 日至2015 年11 月19 日 学生姓名惠大贺 班级软件工程1201 学号12408300123 成绩 指导教师(签字) 计算机与通信学院 2015年11月19日 1

目录 实验一用例图及进度安排------------------------------------------------------------------03 实验二活动图---------------------------------------------------------------------------------08 实验三状态图---------------------------------------------------------------------------------16 实验四类---------------------------------------------------------------------------------------23 实验五类的关系------------------------------------------------------------------------------30 实验六、七交互图---------------------------------------------------------------------------34 实验八、九对象图和包---------------------------------------------------------------------43 实验十、十一组件图和部署图------------------------------------------------------------45 实验十二正向工程---------------------------------------------------------------------------51 实验总结---------------------------------------------------------------------------------------56 2

福州大学集成电路版图设计实验报告

福州大学物信学院 《集成电路版图设计》 实验报告 姓名：席高照 学号：111000833 系别：物理与信息工程 专业：微电子学 年级：2010 指导老师：江浩

一、实验目的 1.掌握版图设计的基本理论。 2.掌握版图设计的常用技巧。 3.掌握定制集成电路的设计方法和流程。 4.熟悉Cadence Virtuoso Layout Edit软件的应用 5.学会用Cadence软件设计版图、版图的验证以及后仿真 6.熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。 二、实验要求 1.根据所提供的反相器电路和CMOS放大器的电路依据版图设计的规则绘制电路的版图，同时注意CMOS查分放大器电路的对称性以及电流密度（通过该电路的电流可能会达到5mA） 2.所设计的版图要通过DRC、LVS检测 三、有关于版图设计的基础知识 首先，设计版图的基础便是电路的基本原理，以及电路的工作特性，硅加工工艺的基础、以及通用版图的设计流程，之后要根据不同的工艺对应不同的设计规则，一般来说通用的版图设计流程为①制定版图规划记住要制定可能会被遗忘的特殊要求清单②设计实现考虑特殊要求及如何布线创建组元并对其进行布局③版图验证执行基于计算机的检查和目视检查，进行校正工作④最终步骤工程核查以及版图核查版图参数提取与后仿真 完成这些之后需要特别注意的是寄生参数噪声以及布局等的影响，具体是电路而定，在下面的实验步骤中会体现到这一点。 四、实验步骤 I.反相器部分： 反相器原理图：

反相器的基本原理：CMOS反相器由PMOS和NMOS构成，当输入高电平时，NMOS导通，输出低电平，当输入低电平时，PMOS导通，输出高电平。 注意事项： （1）画成插齿形状，增大了宽长比，可以提高电路速度 （2）尽可能使版图面积最小。面积越小，速度越高，功耗越小。 （3）尽可能减少寄生电容和寄生电阻。尽可能增加接触孔的数目可以减小接触电阻。（4）尽可能减少串扰，电荷分享。做好信号隔离。 反相器的版图： 原理图电路设计： 整体版图：