能级带隙

能级带隙

PANI Eg(Ev) (CB-VB)

2.76eV (-2.14-0.62)

半导体 Eg(eV) ( CB - VB )

------------------------------------------------------------------- Ag2O 1.2eV ( 0.19 - 1.39 )

AlTiO3 3.6eV ( -0.86 - 2.74 )

BaTiO3 3.3eV ( 0.08 - 3.38 )

Bi2O3 2.8eV ( 0.33 - 3.13 )

CdO 2.2eV ( 0.11 - 2.31 )

CdFe2O4 2.3eV ( 0.18 - 2.48 )

Ce2O3 2.4eV ( -0.5 - 1.9 )

CoO 2.6eV ( -0.11 - 2.49 )

CoTiO3 2.25eV ( 0.14 - 2.39 )

Cr2O3 3.5eV ( -0.57 - 2.93 )

CuO 1.7eV ( 0.46 - 2.16 )

Cu2O 2.2eV ( -0.28 - 1.92 )

CuTiO3 2.99eV ( -0.18 - 2.81 )

FeO 2.4eV ( -0.17 - 2.23 )

Fe2O3 2.2eV ( 0.28 - 2.48 )

Fe3O4 0.1eV ( 1.23 - 1.33 )

FeOOH 2.6eV ( 0.58 - 3.18 )

FeTiO3 2.8eV ( -0.21 - 2.59 )

Ga2O3 4.8eV ( -1.55 - 3.25 )

HgO 1.9eV ( 0.63 - 2.53 )

Hg2Nb2O7 1.8eV ( 0.81 - 2.61 )

Hg2Ta2O7 1.8eV ( 0.84 - 2.64 )

In2O3 2.8eV ( -0.62 - 2.18 )

KNbO3 3.3eV ( -0.86 - 2.44 )

KTaO3 3.5eV ( -0.93 - 2.57 )

La2O3 5.5eV ( -1.97 - 3.53 )

LaTi2O7 4eV ( -0.6 - 3.4 )

LiNbO3 3.5eV ( -0.73 - 2.77 )

LiTaO3 4eV ( -0.95 - 3.05 )

MgTiO3 3.7eV ( -0.75 - 2.95 )

MnO 3.6eV ( -1.01 - 2.59 )

MnO2 0.25eV ( 1.33 - 1.58 )

MnTiO3 3.1eV ( -0.46 - 2.64 )

Nb2O5 3.4eV ( 0.09 - 3.49 )

Nd2O3 4.7eV ( -1.63 - 3.07 )

NiO 3.5eV ( -0.5 - 3 )

NiTiO3 2.18eV ( 0.2 - 2.38 )

PbFe12O19 2.3eV ( 0.2 - 2.5 ) PdO 1eV ( 0.79 - 1.79 )

Pr2O3 3.9eV ( -1.26 - 2.64 )

Sb2O3 3eV ( 0.32 - 3.32 )

Sm2O3 4.4eV ( -1.43 - 2.97 ) SnO 4.2eV ( -0.91 - 3.29 ) SnO2 3.5eV ( 0 - 3.5 )

SrTiO3 3.4eV ( -1.26 - 2.14 ) Ta2O5 4eV ( -0.17 - 3.83 )

Tb2O3 3.8eV ( -1.06 - 2.74 ) TiO2 3.2eV ( -0.29 - 2.91 )

Tl2O3 1.6eV ( 0.05 - 1.65 )

V2O5 2.8eV ( 0.2 - 3 )

WO3 2.7eV ( 0.74 - 3.44 )

Yb2O3 4.9eV ( -1.48 - 3.42 ) YFeO3 2.6eV ( -0.2 - 2.4 ) ZnO 3.2eV ( -0.31 - 2.89 ) ZnTiO3 3.06eV ( -0.23 - 2.83 ) ZrO2 5eV ( -1.09 - 3.91 )

Ag2S 0.92eV ( 0 - 0.92 ) AgAsS2 1.95eV ( 0.01 - 1.96 ) AgSbS2 1.72eV ( 0.01 - 1.73 ) As2S3 2.5eV ( 0.08 - 2.58 ) CdS 2.4eV ( -0.52 - 1.88 )

Ce2S3 2.1eV ( -0.91 - 1.19 ) CoS 0eV ( 0.67 - 0.67 )

CoS2 0eV ( 0.99 - 0.99 ) CoAsS 0.5eV ( 0.46 - 0.96 ) CuS 0eV ( 0.77 - 0.77 )

Cu2S 1.1eV ( -0.06 - 1.04 ) CuS2 0eV ( 1.07 - 1.07 )

Cu3AsS4 1.28eV ( 0.25 - 1.53 ) CuFeS2 0.35eV ( 0.47 - 0.82 ) Cu5FeS4 1eV ( 0.05 - 1.05 ) CuInS2 1.5eV ( -0.44 - 1.06 ) CuIn5S8 1.26eV ( -0.41 - 0.85 ) Dy2S3 2.85eV ( -1.14 - 1.71 ) FeS 0.1eV ( 0.47 - 0.57 )

FeS2 0.95eV ( 0.42 - 1.37 )

Fe3S4 0eV ( 0.68 - 0.68 ) FeAsS 0.2eV ( 0.51 - 0.71 )

Gd2S3 2.55eV ( -0.93 - 1.62 ) HfS2 1.13eV ( 0.21 - 1.34 )

HgSb4S8 1.68eV ( 0.31 - 1.99 )

In2S3 2eV ( -0.8 - 1.2 )

La2S3 2.91eV ( -1.25 - 1.66 )

MnS 3eV ( -1.19 - 1.81 )

MnS2 0.5eV ( 0.49 - 0.99 )

MoS2 1.17eV ( 0.23 - 1.4 )

Nd2S3 2.7eV ( -1.2 - 1.5 )

NiS 0.4eV ( 0.53 - 0.93 )

NiS2 0.3eV ( 0.89 - 1.19 )

OsS2 2eV ( 0.24 - 2.24 )

PbS 0.37eV ( 0.24 - 0.61 )

Pb10Ag3Sb11S28 1.39eV ( 0.09 - 1.48 ) Pb2As2S5 1.39eV ( 0.21 - 1.6 ) PbCuSbS3 1.23eV ( 0.11 - 1.34 )

Pb5Sn3Sb2S14 0.65eV ( 0.45 - 1.1 )

Pr2S3 2.4eV ( -1.07 - 1.33 )

PtS2 0.95eV ( 1.03 - 1.98 )

Rh2S3 1.5eV ( 0.11 - 1.61 )

RuS2 1.38eV ( 0.39 - 1.77 )

Sb2S3 1.72eV ( 0.22 - 1.94 )

Sm2S3 2.6eV ( -1.11 - 1.49 )

SnS 1.01eV ( 0.16 - 1.17 )

SnS2 2.1eV ( -0.06 - 2.04 )

Tb2S3 2.5eV ( -0.99 - 1.51 )

TiS2 0.7eV ( 0.26 - 0.96 )

TlAsS2 1.8eV ( -0.34 - 1.46 )

WS2 1.35eV ( 0.36 - 1.71 )

ZnS 3.6eV ( -1.04 - 2.56 )

ZnS2 2.7eV ( -0.29 - 2.41 )

Zn3In2S6 2.81eV ( -0.91 - 1.9 )

ZrS2 1.82eV ( -0.21 - 1.61 )

[NSFC]光子带隙调控、新效应及其应用

项目名称：光子带隙调控、新效应及其应用首席科学家：xxx 起止年限：2011.1至2015.8 依托部门：教育部上海市科委

二、预期目标 总体目标： 围绕光子晶体的带隙调控、新现象及其应用，研究光子晶体带隙调控新机理和新现象，如特异材料及复合周期性结构和关联光子学微结构阵列；研究光子人工微结构集成回路的调控机理与新现象，如光子晶体和亚波长金属周期微结构中高品质微腔、对量子受限系统中的受激激发和自发辐射过程的影响、量子信息的制备和调控等。研究光子晶体中光调控新效应与潜在应用研究，如三维光子晶体的光调控新效应、非线性光子晶体的光调控新效应、光子局域共振微结构诱导的干涉效应和宏观量子效应等。通过项目的实施，在基础研究上取得一批在国际学术界领先的成果，产生一批有自主知识产权的专利技术，为光通讯、微波通讯、光电集成、航空航天系统及国防科技等领域的跨越式发展提供基础研究支撑。 五年目标： 1.设计与制备微波波段特异材料，利用特异材料及其复合周期结构 的特殊带隙结构、奇异缺陷模式和界面模式，研制新型微波原理性器件如新型飞行器天线罩、用于高速移动系统无线信道分析的新型天线等。 2.设计与制备光子晶体与量子受限系统复合结构，利用光子晶体与 量子受限系统复合结构光电量子调控和量子限制所产生的新激光原理和激光现象，研制新型激光器。 3.设计与制备亚波长金属周期微结构与量子受限系统复合结构，利 用光子晶体与量子受限系统复合结构光电量子调控和量子限制所产生的新跃迁激发原理和吸收现象，研制新型红外波段探测器。 4.设计与制备光子学微结构阵列，利用非线性光子学微结构阵列的

特殊带隙结构和光调控效应，研制新型光调制器件如光开关。5.发表一批高质量学术论文，形成一批有自主知识产权的专利技术。

带隙基准电压源的设计

哈尔滨理工大学 软件学院 课程设计报告 课程大三学年设计 题目带隙基准电压源设计 专业集成电路设计与集成系统班级集成10-2 班 学生唐贝贝 学号1014020227 指导老师董长春 2013年6月28日

目录 一.课程设计题目描述和要求………………………………………… 二.课程设计报告内容………………………………………………… 2.1课程设计的计算过程…………………………………………. 2.2带隙电压基准的基本原理……………………………………. 2.3指标的仿真验证结果…………………………………………. 2.4 网表文件……………………………………………………… 三.心得体会……………………………………………………………四．参考书目………………………………………………………….

一．课程设计题目描述和要求1.1电路原理图： (1).带隙基准电路 (2).放大器电路

1.2设计指标 放大器：开环增益：大于70dB 相位裕量：大于60度 失调电压：小于1mV 带隙基准电路：温度系数小于10ppm/C ? 1.3要求 1>手工计算出每个晶体管的宽长比。通过仿真验证设计是否正确，是否满足指标的要求，保证每个晶体管的正常工作状态。 2>使用Hspice 工具得到电路相关参数仿真结果，包括：幅频和相频特性（低频增益，相位裕度，失调电压）等。 3>每个学生应该独立完成电路设计，设计指标比较开放，如果出现雷同按不及格处理。 4>完成课程设计报告的同时需要提交仿真文件，包括所有仿真电路的网表，仿真结果。 5>相关问题参考教材第六章，仿真问题请查看HSPICE 手册。 二. 课程设计报告内容 由于原电路中增加了两个BJT 管，所以Vref 需要再加上一个Vbe ，导致最后结果为(ln )8.6M n β??≈，最后Vref 大概为1.2V ，且电路具有较大的电流，可以驱动较大的负载。 2.1课程设计的计算过程 1> M8，M9，M10，M11，M12，M13宽长比的计算 设Im8=Im9=20uA (W/L)8=(W/L)9=20uA 为了满足调零电阻的匹配要求，必须有Vgs13=Vgs6 ->因此还必须满足(W/L)13=(Im8/I6)*(W/L)6 即(W/L)13/(W/L)6=(W/L)9/(W/L)7 取(W/L)13=27 取(W/L)10=(W/L)11=(W/L)13=27 因为偏置电路存在整反馈，环路增益经计算可得为1/(gm13*Rb)，若使环路

带隙基准电路设计要点

帯隙基准电路设计 （东南大学集成电路学院） 一.基准电压源概述 基准电压源(Reference V oltage)是指在模拟电路或混合信号电路中用作电压基准的具有相对较高精度和稳定度的参考电压源，它是模拟和数字电路中的核心模块之一，在DC/DC ，ADC ，DAC 以及DRAM 等集成电路设计中有广泛的应用。它的温度稳定性以及抗噪性能影响着整个电路系统的精度和性能。模拟电路使用基准源，是为了得到与电源无关的偏置，或是为了得到与温度无关的偏置，其性能好坏直接影响电路的性能稳定。在CMOS 技术中基准产生的设计，着重于公认的“帯隙”技术，它可以实现高电源抑制比和低温度系数，因此成为目前各种基准电压源电路中性能最佳、应用最广泛的电路。 基于CMOS 的帯隙基准电路的设计可以有多种电路结构实现。常用的包括Banba 和Leung 结构带薪基准电压源电路。在综合考虑各方面性能需求后，本文采用的是Banba 结构进行设计，该结构具有功耗低、温度系数小、PSRR 高的特点，最后使用Candence 软件进行仿真调试。 二.帯隙基准电路原理与结构 1.工作原理 带隙基准电压源的设计原理是根据硅材料的带隙电压与电源电压和温度无关的特性，通过将两个具有相反温度系数的电压进行线性组合来得到零温度系数的电压。用数学方法表示可以为：2211V V V REF αα+=，且02211 =??+??T V T V αα。 1).负温度系数的实现 根据双极性晶体管的器件特性可知，双极型晶体管的基极-发射极电压BE V 具有负温度系数。推导如下： 对于一个双极性器件，其集电极电流)/(exp T BE S C V V I I =，其中q kT V T /=，

带隙基准电压源设计解析

0 引言 基准电压是集成电路设计中的一个重要部分，特别是在高精度电压比较器、数据采集系统以及A／D和 D／A转换器等中，基准电压随温度和电源电压波动而产生的变化将直接影响到整个系统的性能。因此，在高精度的应用场合，拥有一个具有低温度系数、高电源电压抑制的基准电压是整个系统设计的前提。传统带隙基准由于仅对晶体管基一射极电压进行一阶的温度补偿，忽略了曲率系数的影响，产生的基准电压和温度仍然有较大的相干性，所以输出电压温度特性一般在20 ppm／℃以上，无法满足高精度的需要。 基于以上的要求，在此设计一种适合高精度应用场合的基准电压源。在传统带隙基准的基础上利用工作在亚阈值区MOS管电流的指数特性，提出一种新型二阶曲率补偿方法。同时，为了尽可能减少电源电压波动对基准电压的影响，在设计中除了对带隙电路的镜相电流源采用cascode结构外还增加了高增益反馈回路。在此，对电路原理进行了详细的阐述，并针对版图设计中应该的注意问题进行了说明，最后给出了后仿真结果。 l 电路设计 1．1 传统带隙基准分析 通常带隙基准电压是通过PTAT电压和CTAT电压相加来获得的。由于双极型晶体管的基一射极电压Vbe呈负温度系数，而偏置在相同电流下不同面积的双极型晶体管的基一射极电压之差呈正温度系数，在两者温度系数相同的情况下将二者相加就得到一个与温度无关的基准电压。 传统带隙电路结构如图1所示，其中Q2的发射极面积为Q1和Q3的m倍，流过Q1～Q3的电流相等，运算放大器工作在反馈状态，以A，B两点为输入，驱动Q1和Q2的电流源，使A，B两点稳定在近似相等的电压上。

假设流过Q1的电流为J，有： 由于式(5)中的第一项具有负温度系数，第二项具有正温度系数，通过调整m值使两项具有大小相同而方向相反的温度系数，从而得到一个与温度无关的电压。理想情况下，输出电压与电源无关。 然而，标准工艺下晶体管基一射极电压Vbe随温度的变化并非是纯线性的，而且由于器件的非理想性，输出电压也会受到电源电压波动的影响。其中，曲线随温度的变化主要取决于Vbe自身特性、集电极电流和电路中运放的失调电压，Vbe

带隙基准学习笔记

带隙基准设计 A.指标设定 该带隙基准将用于给LDO提供基准电压，LDO的电源电压 变化范围为1.4V到3.3V，所以带隙基准的电源电压变化范围与 LDO的相同。LDO的PSR要受到带隙基准PSR的影响，故设计 的带隙基准要有高的PSR。由于LDO是用于给数字电路提供电源，所以对噪声要求不是很高。下表该带隙基准的指标。 电源电压1.4V~3.3V 输出电压0.4V 温度系数35ppm/℃ PSR@DC，@1MHz-80dB，-20dB 积分噪声电压（1Hz~100kHz）<1mV 功耗<25uA 线性调整率<0.01%

B.拓扑结构的选择 上图是传统结构的带隙基准，假设M 1~M尺寸相同，那么输 3 出电压为 R 2 V REF VlnNV BE T3 R 1 V是负温度系数，对温度求导数，得到公式（Razavi， BE Page313）： V BE3BE3(4)Tg/ VmVE TT q 其中， 3 m。如果输出电压为零温度系数，那么： 2 V REF V BE 3 TT k q lnN R 2 R 1 得到： kV BE(4m)V T E g/ R 3 2 lnN qRT 1 q 带入： R

2 V REF VlnNV BE T3 R 1 得到：

E g V REF(4m)V T q 在27°温度下，输出电压等于1.185V，小于电源电压1.4V，可这个电路并不能工作在1.4V电源电压下，因为对于带隙基准 里的运放来说，共模输入范围会受到电源电压限制，电源电压的最小值为： VDD min V BE VV 2GS_input_differential_pairover _drive_of_current_source 其中，V是三极管Q2的导通电压，V GS_input_differential_pair是运放差 BE2 分输入管对的栅源电压，V____是运放差分输入管对尾 overdriveofcurrentsource 电流源的过驱动电压。 对于微安级别的电流，可以认为： V GS V TH 这里将差分输入对的体和源级短接以减小失配，同时阈值电 压不会受到体效应的影响。假设差分对尾电流源的过驱动电压为 100mV，那么，电源电压的最小值为： VDD min V BE2V TH_input_differential_pair100mV 下表列出了smic.13工艺P33晶体管阈值电压和三极管的导通电压随Corner角和温度变化的情况： V-40°27°80° TH slow-826mV-755mV-699mV typical-730mV-660mV-604mV fast-637mV-567mV-510mV BJT的V-40°27°80° BE slow830mV720mV630mV typical840mV730mV640mV fast860mV750mV660mV 可以计算出在不同温度的Corner角下电源电压的最小值： VDD-40°27°80° min slow1.756V1.575V1.429V typical1.67V1.49V1.344V fast1.597V1.417V1.27V 可以看出，对于大部分情况，1.4V电源电压无法保证带隙基 准中运放的正常工作，所以必须改进电路结构，使其可以工作在 1.4V电源电压下。

CMOS带隙基准源

2.3 带隙基准源的温度补偿方法 由上一章可知，带隙基准电压源的一阶补偿技术主要是通过一个与热电压成 比例的正温度系数电压VT 来抵消二极管基极-发射极电压VBE 的负温度系数。但是 VT 是温度T 的线性函数，VBE 是包含温度T 的高次项的复杂函数。文献[6]中对VBE 的温度特性进行了深入的分析，总结出VBE 的温度表达式为 其中G V 是硅的带隙电压，η是硅迁移率的温度常数，r T 是参考温度。由于 集电极电流I C 是与温度成正比的，因此一阶补偿的带隙基准电压V REF 可表示为： 调整参数K 可使V REF 的温度系数达到最小。而式中G V 的温度特性由文献[7]中的最精确模型给出： 其中a,b,c为根据经验在不同温度条件下给出的不同参数。由式（2-12）式（2-13）可知，V BE 是包含温度T 的高次项的复杂函数。因此，即使在一阶补偿下，基准电压仍会存在温度漂移现象，这是一阶补偿的固有现象，故在一定温度范围内采用一阶补偿不能达到所要求的温度系数范围，要获得高性能的带隙基准电压源，就必须使用各种曲率校正的方法来抑制V REF 的变化。近年来，为了在一阶补偿的基础上增加基准源的温度稳定性，产生了一些曲率校正的方法，例如文献[8]中提出了二阶温度补偿的方法、文献[9]中提出了V BE 线性化方法、文献[10]利用不同材料电阻的相异温度特性进行曲率校正、文献[11]中提出的指数温度补偿的方法等。下面将分别介绍这几种曲率校正的方法。 2.3.1 二阶曲率补偿 基准没有经过二阶曲率补偿是由于忽略了V BE的高阶项，实际上V BE跟温度的 关系式如式（2-14）所示： 其中，V G0是半导体材料在绝对零度时的带隙基准电压;q 是一个电子电荷;n 是工艺常数;k 是波尔兹曼常数;T 是绝对温度; I C 是集电极电流;V BE0是温度在T0 时基极-发射极电压。由此看见V BE 的高阶项并不为零，因此一阶补偿的基准并不能真正使得基准的输出电压与温度T 无关，而是一条近似的抛物线，温度对输出的影响一般在20 ~ 30×10?6 /℃右，幅度大约为3~5mV。这在对基准温度特性要求不高的应用中能够满足要求，但对于高精度要求的场合，就需要对该曲线进

非均匀分布等离子体光子晶体光子带隙分析

第２９卷第４期２００９年１２月核聚变与等离子体物理 ＮｕｃｌｅａｒＦｕｓｉｏｎａｎｄＰｌａｓｍａＰｈｙｓｉｃｓ Ｖ０１．２９，Ｎｏ．４ Ｄｅｃ．２００９ 文章编号：０２５４－６０８６（２００９）０４－－０３６５－０５ 非均匀分布等离子体光子晶体光子带隙分析 刘崧１一，刘少斌２ （１．南昌大学理学院，南昌３３００３１；２．南京航空航天大学信息科学与技术学院．南京２１００１６） 摘要：用时域有限差分法研究了电磁波在等离子体光子晶体中的传播特性。数值模拟中使用完全匹配层吸收边界条件，计算了电磁波通过等离子体光子晶体的反射和透射系数。讨论了等离子体密度、等离子体温度、介电常数比和引入缺陷层对等离子体光子晶体光子带隙的影响。 关键词：等离子体光子晶体；光子带隙；缺陷模；时域有限差分法 中图分类号：ＴＮ０１１文献标识码：Ａ １引言 光子晶体是八十年代末由Ｙａｂｌｏｎｏｖｉｔｃｈ和ＪｏｌｌＩＩ提出来的一种新概念和新材料【ｌ一，能有效地控制特定频段的电磁波传播，具有非常广阔的应用前景。光子晶体是指具有一定光子带隙结构的一种人工周期性电介质结构【３】，在介电常数呈周期性排列的介电材料中，某些波段的电磁波因周期性结构的强散射效应将无法在介电材料中传播，因而形成光子带隙结构。如果在这种周期性结构中引入缺陷模，会在光子带隙中形成相应的局域特性。因此，光子晶体的这种独特的性质由最初的光学领域扩展到微波与毫米波波段等众多的领域，具有十分重要的应用前景，比如用光子晶体制作频率滤波器【４ｌ，光波导【５】和微波集成电子器件【６】等。等离子体光子晶体是由等离子体和电介质或真空构成的人工周期结构。最近由Ｈｏｊｏ等人提出来，随后用解析法给出了电磁波在一维等离子体光子晶体中的色散关系【＿７１，此后文献【８，９】从理论和实验上对等离子体光子晶体的光子带隙特征和色散特性进行了分析。等离子体具有色散特性和耗散特性。一方面，等离子体是一种色散介质，其折射率小于１甚至为负值，而且与电磁波的频率密切相关。对入射电磁波而言，等离子体本身就存在阻带和通带。另‘疗面，等离子体也是一种耗散介质，当频率高于、浅子体频率的电磁波入射到等离子体内部时，由于等离子体的碰撞，入射电磁波的能量会被吸收，电磁波的能量转化为等离子体的内能Ｉｌｏ】。等离子体的色散和耗散特性将使得等离子体光子晶体具有常规的介质光子晶体所不具有的性质【１１１。文献【ｌｌ】主要讨论了均匀分布的等离子体构成的等离子体光子晶体的光子带隙特征。不同条件下的等离子体具有不同的色散和耗散特性，如等离子体频率是密度、温度函数；另外，等离子体中电子密度分布决定其折射率，而折射率决定了电磁波的传播特性。因此，对非均匀分布等离子体光子晶体的研究显得十分必要了，这对通过改变等离子体的参数来人为控制等离子体光子晶体的性质在工程应用方面具有重要的理论指导意义。 本文主要用时域有限差分方法研究由密度线性分布、非磁化、碰撞、中温的等离子体和电介质构成的一维等离子体光子晶体的光子带隙特性。从时域的角度，分析了脉冲电磁波在不同时刻的电场幅值的空间分布；从频域的角度，讨论了等离子体密度、温度、电介质比率以及缺陷模等对光子带隙的影响。 ２时域有限差分算法 时域有限差分方法（ＦＤＴＤ）是一种主要的电磁场时域计算方法，通过将Ｍａｘｗｅｌｌ旋度方程化为有 收稿日期：２００８－１０－－２６；修订日期：２００９－－－０６－１０ 基金项目：毫米波国家重点实验室开放课题资助项目（Ｋ２００８０２） 作者简介：刘崧（１９６８－），男，江西泰和人，副教授，主要从事等离子体理沦和计算电磁学研究。万方数据

低电压带隙基准电压源设计

低电压带隙基准电压源设计 基准电压是数模混合电路设计中一个不可缺少的参数，而带隙基准电压源又是产生这个电压的最广泛的解决方案。在大量手持设备应用的今天，低功耗的设计已成为现今电路设计的一大趋势。随着CMOS 工艺尺寸的下降，数字电路的功耗和面积会显著下降，但电源电压的下降对模拟电路的设计提出新的挑战。传统的带隙基准电压源结构不再适应电源电压的要求，所以，新的低电压设计方案应运而生。本文采用一种低电压带隙基准结构。在TSMC0．13μmCMOS工艺条件下完成，包括核心电路、运算放大器、偏置及启动电路的设计，并用Cadence Spectre对电路进行了仿真验证。 1 传统带隙基准电压源的工作原理 传统带隙基准电压源的工作原理是利用两个温度系数相抵消来产生一个零温度系数的直流电压。图1所示是传统的带隙基准电压源的核心部分的结构。其中双极型晶体管Q2的面积是Q1的n倍。 假设运算放大器的增益足够高，在忽略电路失调的情况下，其输入端的电平近似相等，则有： VBE1=VBE2+IR1 (1)

其中，VBE具有负温度系数，VT具有正温度系数，这样，通过调节n和R2/R1，就可以使Vref得到一个零温度系数的值。一般在室温下，有： 但在0．13μm的CMOS工艺下，低电压MOS管的供电电压在1．2 V左右，因此，传统的带隙基准电压源结构已不再适用。 2 低电源带隙基准电压源的工作原理 低电源电压下的带隙基准电压源的核心思想与传统结构的带隙基准相同，也是借助工艺参数随温度变化的特性来产生正负两种温度系数的电压，从而达到零温度系数的目的。图2所示是低电压下带隙基准电压源的核心部分电路，包括基准电压产生部分和启动电路部分。

带隙基准源的设计

《模拟CMOS集成电路设计》---与电源无关的电流源课程设计 院系：电子与信息工程学院 专业：电子09-2 姓名：王艳强 学号：0906040221 指导教师：李书艳

摘要 模拟电路广泛的包含电压基准和电流基准。这种基准是直流量，它与电源和工艺参数的关系很小，但与温度的关系是确定的。而与温度关系很小的电压基准被证实在许多模拟电路中是必不可少的。值得注意的是，因为大多数工艺参数是随温度变化的，所以如果一个基准是与温度无关的，那么通常它也是与工艺无关的。采用Hspice软件进行仿真，仿真结果证明了基准源具有低温度系数和高电源抑制比。 关键词：CMOS集成电路；带隙基准；偏置；温度系数；仿真；工艺 综述 我们所使用的偏置电流和电流镜都隐含地假设可以得到一个“理想的”基准电流，如果忽略一些管子的沟道长度调制效应时电流就可以保持与电源电压无关。电压基准源是指在模拟电路或混合信号电路中用作电压基准的具有相对较高精度和稳定的参考电压源。它的温度稳定性以及抗噪性能影响着整个电路系统的精度和性能。 随着电路系统结构的进一步复杂化，对模拟电路基本模块，如A/D、D/A转换器、滤波器以及锁相环等电路提出了更高的精度和速度要求，这样也意味着系统对其中的电压基准源模块提出了更高的要求。另外，电压基准源是电压稳压器中的一个关键电路单元，它也是DC-DC转换器中不可缺少的组成部分；在各种要求较高精度的电压表、欧姆表、电流表等仪器中都需要电压基准源。 微电子技术不断发展，目前常用的集成电路工艺大体上可分为双极型/HBT、MESFET/HEMT、CMOS和BiCMOS四大类型。其中，双极型工艺是集成电路中最早成熟的工艺，CMOS工艺技术是在PMOS与NMOS工艺基础上发展起来的，已经逐渐发展成为当代VLSI（超大规模集成电路）工艺的主流工艺技术。双极型集成电路具有较快的器件速度，适合高速电路设计，但相对来说，器件功耗较大；而CMOS电路具有功耗低、器件面积小、集成密度大的优点，但是器件速度较低。BiCMOS技术增强了在CMOS技术提供的双极型晶体管的性能，这使其在模拟电路设计中具有潜力。由于CMOS工艺中“按比例缩小理论”的不断发展，器件尺寸按比例缩小使得CMOS电路的工作速度得到不断地提高，在模拟集成电路的设计中CMOS技术逐渐可以与双极型技术抗衡。近年来，模拟集成电路设计技术随着CMOS工艺技术以其得到飞速的发展，片上系统已经受到学术界及工业界广泛关注。由于SOC要求很高的集成度，而CMOS工艺的特点正好符合了这种需求，因此，用CMOS技术来设计电路越来越成为集成电路的发展趋势。 设计过程 1 电路结构设计 1.1 启动电路设计 为了避免基准源工作在不必要的零点上，我们设计了启动电路

半导体材料能带测试及计算

半导体材料能带测试及计算 对于半导体，是指常温下导电性能介于导体与绝缘体之间的材料，其具有一定的带隙(E g)。通常对半导体材料而言，采用合适的光激发能够激发价带(VB)的电子激发到导带(CB)，产生电子与空穴对。 图1. 半导体的带隙结构示意图。 在研究中，结构决定性能，对半导体的能带结构测试十分关键。通过对半导体的结构进行表征，可以通过其电子能带结构对其光电性能进行解析。对于半导体的能带结构进行测试及分析，通常应用的方法有以下几种(如图2)： 1.紫外可见漫反射测试及计算带隙E g； 2.VB XPS测得价带位置(E v)； 3.SRPES测得E f、E v以及缺陷态位置； 4.通过测试Mott-Schottky曲线得到平带电势； 5.通过电负性计算得到能带位置. 图2. 半导体的带隙结构常见测试方式。 1.紫外可见漫反射测试及计算带隙 紫外可见漫反射测试 2.制样：

背景测试制样：往图3左图所示的样品槽中加入适量的BaSO4粉末（由于BaSO4粉末几乎对光没有吸收，可做背景测试），然后用盖玻片将BaSO4粉末压实，使得BaSO4粉末填充整个样品槽，并压成一个平面，不能有凸出和凹陷，否者会影响测试结果。 样品测试制样：若样品较多足以填充样品槽，可以直接将样品填充样品槽并用盖玻片压平；若样品测试不够填充样品槽，可与BaSO4粉末混合，制成一系列等质量分数的样品，填充样品槽并用盖玻片压平。 图3. 紫外可见漫反射测试中的制样过程图。 1.测试： 用积分球进行测试紫外可见漫反射（UV-Vis DRS），采用背景测试样（BaSO4粉末）测试背景基线（选择R%模式），以其为background测试基线，然后将样品放入到样品卡槽中进行测试，得到紫外可见漫反射光谱。测试完一个样品后，重新制样，继续进行测试。 ?测试数据处理 数据的处理主要有两种方法：截线法和Tauc plot法。截线法的基本原理是认为半导体的带边波长（λg）决定于禁带宽度E g。两者之间存在E g(eV)=hc/λg=1240/λg(nm)的数量关系，可以通过求取λg来得到E g。由于目前很少用到这种方法，故不做详细介绍，以下主要来介绍Tauc plot法。 具体操作： 1、一般通过UV-Vis DRS测试可以得到样品在不同波长下的吸收，如图4所示; 图4. 紫外可见漫反射图。

光子带隙调控、新效应及其应用

项目名称：光子带隙调控、新效应及其应用首席科学家：陈鸿同济大学 起止年限：2011.1至2015.8 依托部门：教育部上海市科委

二、预期目标 总体目标： 围绕光子晶体的带隙调控、新现象及其应用，研究光子晶体带隙调控新机理和新现象，如特异材料及复合周期性结构和关联光子学微结构阵列；研究光子人工微结构集成回路的调控机理与新现象，如光子晶体和亚波长金属周期微结构中高品质微腔、对量子受限系统中的受激激发和自发辐射过程的影响、量子信息的制备和调控等。研究光子晶体中光调控新效应与潜在应用研究，如三维光子晶体的光调控新效应、非线性光子晶体的光调控新效应、光子局域共振微结构诱导的干涉效应和宏观量子效应等。通过项目的实施，在基础研究上取得一批在国际学术界领先的成果，产生一批有自主知识产权的专利技术，为光通讯、微波通讯、光电集成、航空航天系统及国防科技等领域的跨越式发展提供基础研究支撑。 五年目标： 1.设计与制备微波波段特异材料，利用特异材料及其复合周期结构 的特殊带隙结构、奇异缺陷模式和界面模式，研制新型微波原理性器件如新型飞行器天线罩、用于高速移动系统无线信道分析的新型天线等。 2.设计与制备光子晶体与量子受限系统复合结构，利用光子晶体与 量子受限系统复合结构光电量子调控和量子限制所产生的新激光原理和激光现象，研制新型激光器。 3.设计与制备亚波长金属周期微结构与量子受限系统复合结构，利 用光子晶体与量子受限系统复合结构光电量子调控和量子限制所产生的新跃迁激发原理和吸收现象，研制新型红外波段探测器。 4.设计与制备光子学微结构阵列，利用非线性光子学微结构阵列的

特殊带隙结构和光调控效应，研制新型光调制器件如光开关。5.发表一批高质量学术论文，形成一批有自主知识产权的专利技术。

带隙基准实验报告

基本带隙基准电压源设计 一、实验要求 1、设计出基本的带隙基准 2、设计出低压带隙基准 二、实验目的 1、掌握PSPICE的仿真 2、熟悉带隙基准电压设计的原理 三、实验原理 模拟电路广泛的包含电压基准和电流基准。这种基准是直流量，它与电源和工艺参数的关系很小，但与温度的关系是确定的。产生基准的目的是建立一个与电源和工艺无关，具有确定温度特性的直流电压或电流。要实现基准电压源所需解决的主要问题是如何提高其温度抑制与电源抑制，即如何实现与温度有确定关系且与电源基本无关的结构。由于在现实中半导体几乎没有与温度无关的参数，因此只有找到一些具有正温度系数和负温度系数的参数，通过合适的组合，可以得到与温度无关的量，且这些参数与电源无关。 负温度系数电压：双极性晶体管的基极-发射极电压，或者更一般的说，p-n 结二极管的正向电压，具有负的温度系数。 正温度系数电压：如果两个双极晶体管工作在不相等的电流密度下，那么它们的基极-发射极电压的差值与绝对温度成正比，且正温度系数与温度或集电极电流的特性无关。 利用上面得到的正、负温度系数的电压，通过合适的组合，我们就可以设计出一个零温度系数的基准。由于这个基准电压与硅的带隙电压差不多，因而称为带隙基准。 1、基本带隙基准 1.1基本的原理图如图1所示：

图1 基本带隙基准原理图 其中，MOS 管M1-M3的宽长比相同，Q1由n 个与Q2相同的晶体管并联而成。运放起嵌位作用，使得X 点和Y 点稳定在近似相等的电压。 1.2带隙电压公式推导： 对于一个双极性晶体管，我们可以写出其集电极电流公式为:BE T V V C S I I e =，其中 T kT V q = ，S I 为饱和电流，则可以推导出： ln C EB T S I V V I =。 假设运算放大器的增益足够高，在忽略电路失调的情况下有： 21 122 EB EB R R V V I I R -== 2 ln ln C C T T S S I I V V I nI R -= 2 ln T V n R = 则带隙基准电压为： （1） （2）

根据紫外-可见光谱计算半导体能带Eg

根据紫外-可见光谱计算半导体能带Eg 光学吸收系数满足方程：α=(A/hν)(hν-Eg)1/2，其中 A 是比例常数，hν是光子能量，Eg 是ZnO的能隙。Eg可以通过画(αhν)2与hν的曲线，然后把线性部分延长到α=0得出。这些数据先用excel计算出来，再导入origin画出曲线图，然后做切线，切线与和横坐标的交点数值就是禁带宽度 在origin中做曲线的切线的话~那个切点是怎么确定的 下一个画切线的插件targent，它会自动画，切点选一个最陡峭的点 1.薄膜：需要的数据：薄膜厚度d，透过谱T%，并且还要知道半导体是直接还是间接型。首先需要求吸收系数（absorption coefficiency, a） a=-ln(T%)/d A α= d hv的计算在origin里进行，大概可以使用hv=1240/(wavelength(nm))得到 间接半导体：纵坐标为(ahv)^2，横坐标为hv 直接半导体：纵坐标为(ahv)^(1/2)，横坐标为hv 最后，做出曲线的切线（这方面我是自己拉一条直线），与横轴的交点就是Eg。 2.粉体：需要的数据：粉体的漫反射谱Rx。同样也需要换算成吸收系数，使用a=(1-Rx)2/2Rx (这个就是Kubelka-Munk Function)。其他的就是按照薄膜同样的方法进行了。 当然，这些方法都是近似的，其中还会存在粉体颗粒对光的散射，薄膜岛状结构对光的散射而对最后结果产生的误差，所以，在研究化学和材料方面可以作为一定知道的数据。 方法1：利用紫外可见漫反射测量中的吸光度与波长数据作图，利用截线法做出吸收波长阈值λg(nm)， 利用公式Eg=1240/λg (eV) 计算禁带宽度。 方法2：利用(Ahν)2 对hν做图，利用直线部分外推至横坐标交点，即为禁带宽度值。也可利用(Ahν)0.5 对hν做图，利用直线部分外推至横坐标交点，即为禁带宽度值。前者为间接半导体禁带宽度值，后者为直 接半导体禁带宽度值。A (Absorbance) 即为紫外可见漫反射中的吸光度。 方法3：利用(αhν)2 对hν做图，利用直线部分外推至横坐标交点，即为禁带宽度值。也可利用(αhν)0.5 对hν做图，利用直线部分外推至横坐标交点，即为禁带宽度值。前者为间接半导体禁带宽度值，后者为 直接半导体禁带宽度值。α(Absorption Coefficient ) 即为紫外可见漫反射中的吸收系数。α与A成正比。 方法4：利用[F(R∞)hν]2 对hν做图，利用直线部分外推至横坐标交点，即为禁带宽度值。也可利用 [F(R∞)hν]0.5 对hν做图，利用直线部分外推至横坐标交点，即为禁带宽度值。前者为间接半导体禁带宽度

翻译 光子带隙分析

光子带隙分析 介绍 该模式描述了,由砷化镓支柱等间距放置组成的光子晶体中的波传播，支柱之间的距离决定了波数与光频之间的关系，光频阻止了某些确定波长的光透射到晶体的内部。这个频率范围就叫做带隙，对某个确定的结构来说对应不止一个带隙，该模式摘取了晶体最低频段的带隙。 模型定义 该模式类似于光子晶体波导模式，它们之间的区别在于，该模式分析晶体本身而不是本身就是一个波导，因为它有一个重复的模式使得使用周期边界条件情况成为可能。因此，只需一个支柱就可以完成该模拟过程。该模式包含一个小的不对称性，以此来除去具有相同的特征值特征函数的困难，该对称性不是体现在光子晶体波导模式上。 在这种带隙分析中存在两个主要的问题，首先，砷化镓的折射率与频率有关，其次，波矢必定会为带面而倾斜。尽管，你可以通过特征值求解的方式分别解决这两个问题，但是它们之间的结合使得在没有脚本的情况下该问题的解决变得困难。然而，把该特征值当成一个未知数，我们可能解决一个非线性固定求解的问题，特征值是一个规范的电场，因此，平均值是在域的统一。非线性求解器找到了一个与要找的特征值相同的具有最新折射率的特征值。并且参数求解可以复现波矢k 。特征值等于自由空间波矢平方： k 02=Λ 特征值记为Λ，以避免与自由空间波长λ 0混乱，Λ 与λ 0之间的关系为： Λ 2π0= λ 发散播波矢k 遵从Floquet 周期边界条件进入该模拟过程： ()()βi z z e E E -=12 β是由波矢和周期边界之间的距离d 决定的相位因素，其中 β=kd 波矢k 的扫频范围是由光子晶体的倒晶格向量决定的，并且这些都是由原始晶格矢量确定的。对一个二维晶体来说，它有两个由下图定义的晶格向量，а1和а2。

带隙基准设计实例

带隙基准设计实例-CAL-FENGHAI-(2020YEAR-YICAI)_JINGBIAN

带隙基准电路的设计 基准电压源是集成电路中一个重要的单元模块。目前,基准电压源被广泛应用在高精度比较器、A/ D 和D/ A 转换器、动态随机存取存储器等集成电路中。它产生的基准电压精度、温度稳定性和抗噪声干扰能力直接影响到芯片,甚至整个控制系统的性能。因此,设计一个高性能的基准电压源具有十分重要的意义。自1971 年Robert Widla 提出带隙基准电压源技术以后,由于带隙基准电压源电路具有相对其他类型基准电压源的低温度系数、低电源电压,以及可以与标准CMOS 工艺兼容的特点,所以在模拟集成电路中很快得到广泛研究和应用。 带隙基准是一种几乎不依赖于温度和电源的基准技术,本设计主要在传统电路的基础上设计一种零温度系数基准电路。 一 设计指标： 1、 温度系数：ref F V TC V T ?=? 2、 电压系数：ref F dd V VC V V ?=? 二 带隙基准电路结构：

三 性能指标分析 如果将两个具有相反温度系数（TCs ）的量以适合的权重相加，那么结果就会显示出零温度系数。在零温度系数下，会产生一个对温度变化保持恒定的量V REF 。 V REF = a 1V BE + a 2V T ㏑(n) 其中, V REF 为基准电压, V BE 为双极型三极管的基极-发射极正偏电压, V T 为热电压。对于a 1和a 2的选择，因为室温下/ 1.5m /BE T V V K ??≈-,然而/0.087m /T V T V K ??≈+,所以我们可以选择令a 1=1,选择a 2lnn 使得2(ln )(0.087/) 1.5/n mV K mV K α=,也就是2ln 17.2n α≈，表明零温度系数的基准为： 17.2 1.25REF BE T V V V V ≈+≈ 对于带隙基准电路的分析，主要是在Cadence 环境下进行瞬态分析、dc 扫描分析。 1、瞬态分析 电源电压Vdd=5v 时，Vref ≈，下图为瞬态分析图。 2.电压系数的计算： 下图为基准电压Vref 随电源电压Vdd 变化dc 分析扫描。 扫描电压范围为：3到6v ，基准电压Vref 为，保持基本不变。

半导体材料能带测试及计算

半导体材料能带测试及计算对于半导体，是指常温下导电性能介于导体与绝缘体之间的材料，其具有一定的带隙(E g)。通常对半导体材料而言，采用合适的光激发能够激发价带(VB)的电子激发到导带(CB)，产生电子与空穴对。 图1. 半导体的带隙结构示意图。 在研究中，结构决定性能，对半导体的能带结构测试十分关键。通过对半导体的结构进行表征，可以通过其电子能带结构对其光电性能进行解析。对于半导体的能带结构进行测试及分析，通常应用的方法有以下几种(如图2)： 1.紫外可见漫反射测试及计算带隙E g； 2.VB XPS测得价带位置(E v)； 3.SRPES测得E f、E v以及缺陷态位置； 4.通过测试Mott-Schottky曲线得到平带电势； 5.通过电负性计算得到能带位置.

图2. 半导体的带隙结构常见测试方式。 1.紫外可见漫反射测试及计算带隙 紫外可见漫反射测试 2.制样： 背景测试制样：往图3左图所示的样品槽中加入适量的BaSO4粉末（由于BaSO4粉末几乎对光没有吸收，可做背景测试），然后用盖玻片将BaSO4粉末压实，使得BaSO4粉末填充整个样品槽，并压成一个平面，不能有凸出和凹陷，否者会影响测试结果。 样品测试制样：若样品较多足以填充样品槽，可以直接将样品填充样品槽并用盖玻片压平；若样品测试不够填充样品槽，可与BaSO4粉末混合，制成一系列等质量分数的样品，填充样品槽并用盖玻片压平。 图3. 紫外可见漫反射测试中的制样过程图。 1.测试：

用积分球进行测试紫外可见漫反射（UV-Vis DRS），采用背景测试样（BaSO4粉末）测试背景基线（选择R%模式），以其为background测试基线，然后将样品放入到样品卡槽中进行测试，得到紫外可见漫反射光谱。测试完一个样品后，重新制样，继续进行测试。 ?测试数据处理 数据的处理主要有两种方法：截线法和Tauc plot法。截线法的基本原理是认为半导体的带边波长（λg）决定于禁带宽度E g。两者之间存在E g(eV)=hc/λg=1240/λg(nm)的数量关系，可以通过求取λg来得到E g。由于目前很少用到这种方法，故不做详细介绍，以下主要来介绍Tauc plot法。 具体操作： 1、一般通过UV-Vis DRS测试可以得到样品在不同波长下的吸收，如图4所示; 图4. 紫外可见漫反射图。 2. 根据(αhv)1/n = A(hv – Eg)，其中α为吸光指数，h为普朗克常数，v为频率，Eg为半导体禁带宽度，A为常数。其中，n与半导体类型相关，直接带隙半导体的n取1/2，间接带隙半导体的n为2。

带隙基准

带隙基准实验报告 班级：0220803 姓名：青旭东 学号：08040320 班级：0220803 姓名：吴唱 学号：08040302 上交日期：2011.6.11 一、实验要求 1.设计出基本的带隙基准 2.设计出低压带隙基准 二、实验目的 1.掌握P SP IC E的仿真 2.熟悉带隙基准电压设计的原理 三、实验步骤 1.基本配置一（如图一）

图一 基本配置中，最左边的部分增加了由MP8、MN2、MN6组成的启动电路。在电路未启动之前，MN6的栅极电压为低电位，及MN6截止。而MP8为二极管连接，因此MN2的栅极电压为高电位。这样MN2导通，从而MN2的漏极电压下降，致使整个电路启动。启动后，MN6的栅极电压为升高变为高电位，从而使MN6导通，导致MN2的栅极电压下降变为低电位，使MN2截止。 把电源V C C换成矩形脉冲V P U L SE，得到图二波形： 2.基准电压随温度的变化，温度变化范围-55度—125度，如图三

图三 由于我们普通认为流过MP1和MP2的电流完全相同，即忽略了沟道长度调制效应。基准电压的温度特性曲线一般是上凸的。温度特性曲线之所以会出现下凸的现象，是因为MP1和MP2的沟道长度调制效应的系数的影响。此时的温度系数=??= 7.73/(180 1.154)100037.2ppm 3 此基本配置是在上述的基础上，为放大器加了共栅放大器，即使输入的虚短特性更加好一点。所以MP1和MP2的源漏两端电压更接近，即流过它们的电流也更接近，使温度特性曲线上凸。 3.1基本配置二（如图四） 图四 3.2基准电压随温度的变化，温度变化范围-55度—125度，如图五

带隙基准源电路和版图设计

论文题目：带隙基准源电路与版图设计 摘要 基准电压源具有相对较高的精度和稳定度，它的温度稳定性以及抗噪性能影响着整个系统的精度和性能。模拟电路使用基准源，或者是为了得到与电源无关的偏置，或者为了得到与温度无关的偏置，其性能好坏直接影响电路的性能稳定，可见基准源是子电路不可或缺的一部分，因此性能优良的基准源是一切电子系统设计最基本和最关键的要求之一，而集成电路版图是为了实现集成电路设计的输出。本文的主要目的是用BiCMOS工艺设计出基准源电路的版图并对其进行验证。 本文首先介绍了基准电压源的背景发展趋势及研究意义，然后简单介绍了基准电压源电路的结构及工作原理。接着主要介绍了版图的设计，验证工具及对设计的版图进行验证。 本设计采用40V的0.5u BiCMOS工艺库设计并绘制版图。仿真结果表明，设计的基准电压源温度变化为-40℃~~85℃，输出电压为2.5V及1.25V。最后对用Diva 验证工具对版图进行了DRC和LVS验证，并通过验证，表明本次设计的版图符合要求。 关键字：BiCMOS，基准电压源，温度系数，版图 I

Subject: Research and Layout Design Of Bandgap Reference Specialty: Microelectronics Name: Zhong Ting (Signature)＿＿＿＿Instructor: Liu Shulin (Signature)＿＿＿＿ ABSTRACT The reference voltage source with relatively high precision and stability, temperature stability and noise immunity affect the accuracy and performance of the entire system. Analog circuit using the reference source, or in order to get the bias has nothing to do with power, or in order to be independent of temperature, bias, and its performance directly affects the performance and stability of the circuit shows that the reference source is an integral part of the sub-circuit, excellent reference source is the design of all electronic systems the most basic and critical requirements of one of the IC layout in order to achieve the output of integrated circuit design. The main purpose of this paper is the territory of the reference circuit and BiCMOS process to be verified. This paper first introduces the background of the trends and significance of the reference voltage source, and then briefly introduced the structure and working principle of the voltage reference circuit. Then introduces the layout design and verification tools to verify the design of the territory. This design uses a 40V 0.5u BiCMOS process database design and draw the layout.The simulation results show that the design of voltage reference temperature of -40 ° C ~ ~ 85 ° C, the output voltage of 2.5V and 1.25V. Finally, the Diva verification tool on the territory of the DRC and LVS verification, and validated, show that the territory of the design meet the requirements. Keywords: BiCMOS，band gap , temperature coefficient, layout II