研究生dsp结课考试题

河北科技大学硕士学位研究生

2015——2016学年第二学期

《DSP器件原理及应用》课程期末考试试卷

学院信息学院专业测试计算技术及仪器姓名路明洋学号 221514003

一、简述什么是DSP以及DSP的主要特点。（10分）

二、简述C6000系列DSP的CPU内核的并行结构。（10分）

三、简述C6000系列DSP片内两级存储器的结构原理。（10分）

四、简述HPI接口工作原理。（10分）

五、列举CCS开发环境几条主要的特色功能。（10分）

六、简述DSP/BIOS与通用操作系统的区别及其基本的开发流程。（10分）

七、所查找DSP相关论文的题目、摘要及基本工作原理描述。（40分）

一、简述什么是DSP以及DSP的主要特点。（10分）

答：1、一般概念：数字信号处理（Digital Signal Processing）以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理。数字信号处理器（Digital Signal Processor）DSP芯片是一种特别适合于进行数字信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号处理算法。数字信号处理不同于普通的科学计算与分析，它强调运算的实时性。除了具备普通微处理器所强调的高速运算和控制能力外，针对实时数字信号处理的特点，在处理器的结构、指令系统、指令流程上作了很大的改进，其主要特点如下：

2、特点：（1）在一个指令周期内可完成一次乘法和一次加法；

（2）程序和数据空间分开，可以同时访问指令和数据；

（3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问；

（4）具有低开销或无开销循环及跳转的硬件支持；

（5）快速的中断处理和硬件I/O支持；

（6）具有在单周期内操作的多个硬件地址产生器；

（7）可以并行执行多个操作；

（8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。

当然，与通用微处理器相比，DSP芯片的其他通用功能相对较弱些。而且dsp还有的特点是可以进行大量的数据处理。带来多处理单元和多数据链路。其CPU结构的特点一般有以下6点：

1．运算能力强，在单指令周期类完成乘加运算。（靠并行实现）,专门的硬件乘累加器。

2．采用哈佛结构和流水线技术。

3. 专用寻址单元：芯片具有满足数字信号算法特殊要求的寻址方式和硬件。

4．数据交换能力高。比如快速的McBSP和DMA通道。

5．多处理单元，支持并行处理指令等

6. 丰富的外设和大量的片内存储器，片外大范围寻址空间

二、简述C6000系列DSP的CPU内核的并行结构。（10分）

CPU内核的程序的执行部分，包括：两个数据通道A和B；两个寄存器组A和B；每个数据通道有4个功能单元（.L/.S/.M/.D）

C6000与C5000的CPU不同它有8个字模块，从而大大提高了它的运行速度。每个功能单元都有：2个32位写口。.L1 ,.L2,.S1和S2另有：8位写口，支持40位操作数的读写，同一周期8个功能单元可并行使用。

但是每个单元都有自己具体的功能，不能相互的轮用，有一定的指令的分配工作，相互之间再进行配合。个单元的具体功能和执行操作如下表：

CPU中有两个交叉通路1X和2X。

1X：允许A侧功能单元读取B组寄存器数据。

2X：允许B侧功能单元读取A组寄存器数据。

每侧仅有一个交叉通路，在同一周期内从另一侧寄存器组读操作数只能一次，或者同时进行使用2个交叉通路（1X和2X）的操作。这样就实现了AB两个寄存器组的数据相互交互和相互配合的作用。

三、简述C6000系列DSP片内两级存储器的结构原理。

C621x/C671x/C64x的片内两级存储器

此图为C6000系列的两级高速缓存结构，片内的第一级程序cache称为L1P，第一级数据cache称为L1D，程序和数据共享的第二级存储器称为L2。

1、C621x/C671x/C64x的L1P

直接映射结构

访问L1P cache 阻塞：CPU的取指访问如果命中L1P，将单周期返回需要的取指包。

如果没有命中L1P，但是命中L2，对C621x/C671x，CPU将被阻塞5个周期；对于C64x，

CPU将被阻塞0～7个周期，具体数字取决于执行包的并行度以及当时所处的流水节拍。

访问L1D cache 阻塞: CPU的数据访问如果命中L1D，将单周期返回需要的数据。如

果没有命中L1D，但是命中L2，对于C621x/C671x，CPU将被阻塞4个周期；对于C64x，CPU将被阻塞2～8个周期。

2、C621x/C671x/C64x的L2

5种模式：L2设定为cache还是：Maped Memory。

四、简述HPI接口工作原理。（10分）

1、HPI是一个并行接口，主机处理器可以通过它直接访问CPU的内存空间；主机与CPU 都可以访问HPI控制寄存器（HPIC）；通过使用外部数据与接口控制信号，主机可以访问HPI 地址寄存器（HPIA）、HPI数据寄存器（HPID）与HPIC

2、HPI外部接口不支持字节使能；所有的通过16位数据总线HD[15:0]的访问必须成对出现；

而且6713的HPI直接通过硬件连到内部地址；内部地址产生器处理读/写请求与访问；

3、HPI信号

⑴数据总线：HD[15:0]是并行、双向、三态数据线；

⑵访问控制选择：HCNTL[1:0]显示哪一个内部HPI寄存器（HPIA、HPID、HPIC）正在

被访问；

⑶半字标识选择：HHWIL能识别出一次传输中的第一个与第二个半字，但并不是最高

或最低半字；

⑷读/写选择：HR/W是主机读/写选择输入。主机必须将HR/W设置为高以进行读操

作，设置为低以进行写HPI；

⑸就绪：/HRDY低有效，表明HPI已经就绪执行一次传输；高电平无效，则表明HPI

正忙于完成当前的读操作或前一次HPID读取或写访问。/HCS激活/HRDY。当/HCS为高时，/HRDY总为低；

⑹选通：/HCS、/HDS1、/HDS2

/HCS作为HPI的使能输入，在访问中必须为低；/HCS控制/HRDY输出；只有当/HCS有效

（低）时，/HRDY管教才会为高，从而表明未就绪，否则/HRDY有效（为低）。

⑺地址选通输入：/HAS具有独立地址与数据线的主机可以把/HAS置为高；

⑻对主机的中断：/HINT/HINT是主机中断输出，它被HPIC中的HINT位控制；当芯片

复位时HINT位将设置为0，因而/HINT管脚在复位时为高。

C6211/C6711的HPI

五、列举CCS开发环境几条主要的特色功能

Code Composer Studio 包含一整套用于开发和调试嵌入式应用的工具。它包含适用于每个 TI 器件系列的编译器、源码编辑器、项目构建环境、调试器、描述器、仿真器以及多种其它功能。CCS IDE 提供了单个用户界面，可帮助您完成应用开发流程的每个步骤。借助于精密的高效工具，用户能够利用熟悉的工具和界面快速上手并将功能添加至他们的应用。CCS2.2又分成4个系列安装包，包括CCS6000，CCS5000，CCS2000和OMAP都可以单独安装，一般TI建议安装在不同的分区。后面出现了CCS3.1，CCS3.1只是一个过渡版本，在接着TI推出了CCS3.2，最后推出了目前使用最广的CCS3.3。最大特色将以前的4个独立的安装包全部进行了整合。CCStudio v3.3不仅功能强大且方便易用。软件可一步安装完成，支持在统一会话中多个处理器运行。CCStudio v3.3的界面设置和用户使用体验与前代产品一致，尽可能缩短了用户熟悉使用的时间，且便于更新升级与维护。为了简化技术升级工作，CCStudio v3.3还能与软件的较老版本同时运行工作。CCStudio v3.3不仅功能强大且方便易用。软件可一步安装完成，支持在统一会话中多个处理器运行。CCStudio v3.3的界面设置和用户使用体验与前代产品一致，尽可能缩

短了用户熟悉使用的时间，且便于更新升级与维护。为了简化技术升级工作，CCStudio v3.3还能与软件的较老版本同时运行工作。相对于此前的技术，新软件为SoC多处理系统提供了更高的集成价值。除了支持TI的TMS320C6000、TMS320C5000与TMS320C2000 DSP平台外，CCStudio v3.3还能更好地显示ARM处理器的存储器使用情况，这对采用基于达芬奇技术的多处理器系统的开发人员来说尤其有用。ARM存储器管理单元(MMU)的表格化显示功能可反映物理与虚拟地址情况，并提供了保护信息显示完整的地址映射。过滤与排序功能则令编程人员能有重点的检查域、过程或存储域，以进行深入具体的分析。正是以上强大且方便易用的特性，让CCS3.3全面取代了CCS2.2。

随着TI新产品的不断推出，TI在CCS基础上推出了CCS4.0、CCS4.1、CCS4.2。CCS4.x系列开发环境对TI最新推出的产品有着更好的支持。

CCStudio v4 能够与 TI 广泛的嵌入式产品系列中的各种处理器实现全面兼容，如微处理器、数字信号处理器 (DSP) 以及基于 ARM 的 OMAP应用处理器等，从而显著简化各种处理器开发的通用环境。该 IDE 能够以不足 100 美元的超低价格提供多种低成本 JTAG 选项，其中包括 XDS100 类仿真器以及相应的CCStudio许可证，可为开发提供一个低成本切入点，使用户能在今后需要的情况下升级至具有更高性能的调试解决方案。CCStudio v4 能够与 TI 广泛的嵌入式产品系列中的各种处理器实现全面兼容，如微处理器、数字信号处理器 (DSP) 以及基于 ARM 的 OMAP应用处理器等，从而显著简化各种处理器开发的通用环境。该 IDE 能够以不足 100 美元的超低价格提供多种低成本 JTAG 选项，其中包括 XDS100 类仿真器以及相应的CCStudio许可证，可为开发提供一个低成本切入点，使用户能在今后需要的情况下升级至具有更高性能的调试解决方案。开源 Eclipse 框架正迅速成为 IDE 的行业标准，该框架可提供优异的软件架构。通过该架构，开发人员可充分利用现有的 Eclipse 社群以及各种第三方插件的高度集成性来加速嵌入式设计的问题解决与分析。CCStudio v4 不但将 Eclipse 的框架优势与 TI 高级嵌入式调试功能进行了完美结合，而且还可提供多处理器调试功能以及综合视窗解决方案。

Code Composer Studio v4 的主要特性与优势。

1.高级代码开发环境，采用高级编辑器加速设计与问题解决的进程，并具有代码自动完成、代码折叠、源代码更改的本地历史记录、标记以及将任务与原代码行进行关联等功能。此外，开发人员还可直接在原生格式中观看影像与视频；

2. 高级 GUI 框架，可通过采用完全自定义的菜单、工具条以及“快速查看”功能创建视窗，来简化数据与项目的管理，从而使开发人员能够定义适用于特定任务的功能与视图，如在多个处理器中进行编辑或调试等；

3. 多处理器调试，可智能管理多个内核的状态与信息，而且不会在每个内核都需要独立调

试器的情况下发生混淆。超过 1,200 个第三方插件可支持众多产品的开发，其中包括静态代码分析、源代码控制、建模以及脚本开发等。

4.高度灵活的项目环境，使开发人员能够针对每个单个项目使用的编译器与 DSP/BIOS? 版本进行控制，从而使项目处于“维护”模式，以便继续利用其部署的工具，同时还可使新项目能够充分利用最新的技术进步成果；

5.调试服务器脚本接口，可实现常用任务的自动运行，如代码验证及分析；

6. 更新管理员工具，可自动管理工具更新。

Code Composer Studio IDE v5介绍

C ode Composer Studio IDE v5完全可以支持32位与64位的Win7与Linux系统了(对Linux的支持是很方便开发者的改进)。Code Composer Studio IDE采用统一用户界面，可帮助开发人员顺利完成应用开发流程的每个步骤。该版本包含一系列可为嵌入式处理应用简化软件设计的工具，能够通过通用开发环境加速软件代码开发、分析与调试。Code Composer Studio IDE v5兼容于TI 丰富嵌入式处理产品系列中的众多器件，包括单核与多核数字信号处理器 (DSP)、微控制器、视频处理器以及微处理器等。

六、简述DSP/BIOS与通用操作系统的区别及其基本的开发流程。

区别1、RTOS与其他操作系统不同的一个特征是：它们必须至少有一个中断，其服务能保证在一个给定的时间内完成，而不论是否发生其他事情。

2、RTOS具有嵌入式软件共有的可裁剪、低资源占用、低功耗等特点

3、通用OS注重多个任务的平均表现性能，不注重个体表现性能。

4、实时操作系统注重的是个体表现，更准确地讲是个体最坏情况表现。

5、通用OS的基本设计原则是：尽量缩短系统的平均响应时间并提高系统的吞吐率，在

单位时间内为尽可能多的用户请求提供服务。

6、实时操作系统所遵循的最重要的设计原则是：采用各种算法和策略，始终保证系统

行为的可预测性(predictability)。

开发流程：

1. 用配置工具建立应用程序用到的对象

2. 保存配置文件，同时生成了在编译和链接应用程序时所需包括的文件

3. 为应用程序编写一个框架，可以使用C，C++，汇编语言或任意的组合

4. 在CCS环境下编译并链接程序

5. 使用仿真器（或者使用初始硬件平台）和DSP/BIOS分析工具来测试应用程序

6.重复步骤1－5直到程序运行正确

7.当正式产品硬件开发好之后，修改配置文件来支持产品硬件并测试

特点：交互式的可反复的开发模式，方便地修改线程的优先级和类型；先生成基本框架，添加算法之前给程序加上一个仿真的运算负荷进行测试（看是否满足时序要求）

八、所查找DSP相关论文的题目、摘要及基本工作原理描述。（40分）

基于DSP设计的嵌入式通用主动视觉系统

摘要：文中将TMS320C6711的运算能力和TMS320F2812的控制能力和丰富的外围接口相结合实现了高性能主动视觉系统。图像采集由专用视频解码芯片完成，通过FIFO实现视频解码器与C6711的互联，通过DMA 方式读取FIFO中的数据。这样的设计充分发挥了C6711流水处理的特点，提高计算资源的利用率。采用F2812提供的接口实现了传感器数据采集和PC机之间的通讯，弥补了C6711在运动控制和接口资源方面的不足。实验结果表明设计可行，系统性能达到设计要求。

1 系统需求分析

主动视觉系统主要用于人机交互和高速视觉伺服任务，根据这一用途在设计中主要考虑以下几个问题：

首先是系统的图像处理能力。标准PALL电视信号的帧频率为25Hz，分辨率约为720x576像素；场频率为50Hz，图像分辨率约为720x288像素，因此系统的图像处理能力应该能够满足处理PAL传输视频的要求。

其次考虑系统的动力学响应要求。人眼正常运动角速度约为60度/秒，扫视运动时可高达700度/秒，因此要求电机控制系统能够达到近似的运动速度。

最后，系统应该具有一定的通用性和灵活性，以便接收测试数据和实现灵活多样的任务，因此平台应具有灵活、丰富的计算机接口和充足的计算资源。

2 总体设计

基于以上对系统性能要求的分析，系统采用TI高性能数字信号处理芯片TMS320C6711实现图像的处理功能并采用TMS320E2812高性能控制芯片完成电机的控制、传感器数据采集和实现与PC机之间的通讯功能。TMS320C6711主要用于通讯、声音信号处理和数字图像的处理，具有900MFLOPS的浮点运算能力和很高的性价比。TMS320F2812是TI专门针对运动控制而开发的高性能控制芯片，具有16通道12位ADC、丰富的片上资源和多种通讯接口，如McBsp、CAN和SCI接口等。系统将C6711和F2812两款高性能芯片相结合，充分利用F2812丰富的接口资源弥补C6711在控制和通讯功能上的不足，从而充分发挥C6711的计算功能，最终实现高性能的主动视觉系统。MS320C6711的时钟频率为150MHz并采用了BGA封装，给设计和制造带来很大困难。C6711 DSK是低价位、易用性C6000 DSP开发板。该板不仅能够充分发挥

C6711DSP的性能，还提供了丰富的功能，例如声音采集和EEP并口在线开发等等。本设计通过扩展C6711 DSK的图像采集功能缩短开发周期、降低开发成本。

系统整体结构如图1所示。在C6711DSK基础上，通过其外围扩展接口扩展图像采集功能。TMS320C6711和TMS320F2812之间通过McBsp接口实现芯片之间信息的交换。F2812与PC 机之间通过CAN总线或者RS232实现通讯。系统中采用的倾角传感器是具有RS232接口的智能传感器。通过F2812的SCI可以实现RS232串口，进而实现倾角传感器配置和数据采集。

3 系统硬件设计

3.1 图像处理系统的设计与实现

系统采用Philips公司提供的专用视频解码芯片SAA7111实现模拟视频信号的采集。SAA7111与C6711之间通过专用视频帧存储器AL422实现，外围接口逻辑由一片EPM7032实现，如图2所示。

3.2 I2C总线实现

SAA7111不支持即插即用功能，需要通过I2C总线对其进行初始化。由于C6711没有I2C

接口模块，需要采用通用I/O接口和软件来模拟实现。C6711没有专门的通用I/O接口，需要通过配置多通道缓冲串行口(McBsp)使其成为通用I/O接口。C6711具有2个McBs接口，可将其中的一个配置成通用IO接口。C6711的时钟频率比I2C总线的频率要求高，在设计时需要注意I2C总线的时序要求，尤其是对数据保持时间的要求。

3.3 C6711与AL422接口实现

图像采集设计中需要考虑的主要问题之一是图像帧缓冲结构的设计。采用先进先出存储器(FIFO)只占用单页地址映射空间，可以节省大量地址空间。而且如果将帧存储体映射到地址空间的高段，会使其对DSP的影响降低到最小，因此系统采用了基于FIFO的图像帧缓冲结构。

AL422是专门用在视频领域的大容量视频帧存储器，设计中需要考虑的主要问题是接口逻辑的实现。虽然AL422的读写与WCK、RCK同步，但是与普通的同步FIFO不同的是其必须保证WCK、RCK至少1MHz的独立时钟，并且在进行不规律读写时只能由WEN或BEN进行控制。C6711采用100MHz的外部时钟，需要通过降频合成AL422的RCK。由于C6711输出的外部时钟频率为100MHz，而AL422B的最高RCK为50MHz，因此采用将C6711输出的外部时钟二分频作为AL422的RCK。AL422的REN、OEN可以采用DSK板上的DB_AREN、DB_OEN、DB_CE2信号通过组合逻辑实现。而RRSTN可采用DSK的一个通用I/O接口实现。DSK的外部时钟频率为IOOMHz，因此在设计时应该考虑逻辑器件本身的时延并采用同步设计方式。系统采用EPM7032实现上述FIFO接口逻辑，并将FIFO的输出数据与C6711DSK扩展接口的数据总线相连，将CE2存储空间分配给FIFO，从而最终实现了C6711与FIFO之间的接口。

3.4 F2812与C6711接口实现

由于TMS320C6711和TMS320F2812都支持McBsp接口并且相互兼容，所以系统采用McBsp接口实现两者之间的通讯。McBSP是多通道缓冲串行口的简称，能够同步发送和接收8/16/32位串行数据。接收和传送均采用独立的时钟和帧信号，其来源、频率、极性等均可由用户进行编程。McBSP包括数据流路径和控制路径，通过6根信号线连接到外部设备。数据信息通过传输引脚DX发送，接收引脚DR接收。时钟和帧同步控制信息由发送时钟、接收时钟、发送帧同步和接收帧同步引脚来产生。McBSP提供了双倍缓冲传送和三倍缓冲的接收。接收数据到达引脚DR后，移入接收移位寄存器RSR1，当整个字信息被接收之后，又被复制到接收缓冲寄存器RBR，最终复制到数据接收寄存器DRR，由CPU读取。而发送数据由CPU写入发送寄存器DXR，再复制到发送移位寄存器XSR。在帧同步信息发送后，发送器开始将XSR的内容移位到DX引脚。

F2812具有一个McBSP模块，而C6711自带了两个McBSP模块，二者之间完全兼容的。由于第一组McBSP的信号被配置成为通用I/O接口用于I2C总线的扩展，故只能使用C6711的

第二组McBSP实现与F2812之间的通讯。在硬件上采用双机接收/发送端互连，即C6711的数据发送、时钟发送、帧发送同步信号管脚连接到F2812对应的接收管脚；反之亦然。

通过对相关寄存器的配置来实现数据的接收和发送操作，具体流程如下：

1)设置相关引脚为MeBSP引脚。

2)复位接收器、发送器及采样率发生器。

3)禁止数字回送、时钟停止、多通道模式。

4)接收和发送帧：单相，字长32位，每帧2个码字，使能帧同步忽略，无压缩扩展，1位数据延迟，右对齐高位填0，产生中断方式为检测到帧同步脉冲，帧同步脉冲高有效，时钟信号为上升沿触发。

5)发送时钟信号和帧同步信号来自内部采样率发生器，接收时钟信号和帧同步信号来自外部相应的接收引脚。时钟频率为37.5MHz，帧频率为1.25M，帧宽度为1个时钟脉冲宽度。采样率发生器时钟来源于内部CPU。

6)使能接收中断和发送中断，使能接收器、发送器及采样率发生器。

在相应的中断子程序中，通过读取和写入DXR1、DXR2、DRR1、DRR2寄存器实现F2812和C6711之间数据的读写。

4 系统软件设计

4.1 C6711软件实现

C6711软件设计过程中充分地考虑流水线处理的特点，充分发挥流水线的功能实现多种任务并行执行是设计的关键。因为系统采用帧缓冲存储结构只能完整地保存一行图像数据，所以当一行结束时必须及时将数据从帧缓冲存储中读出来。设计中采用C6711的QDMA功能实现图像数据的读取，减少C6711计算资源的占用并实现C6711运算资源的最大利用。软件流程如图3所示。

4.2 F2812电机控制实现

主动视觉系统对平台运动速度提出比较高的要求。步进电机在高速转动控制中容易出现失步的问题。电机失步会引起角度控制的误差，在控制中必须加以避免。避免步进电机失步是电机控制软件设计中的关键。为避免步进电机在加速和减速时出现失步，在加速和减速时采用升速/降速曲线进行控制，其控制软件流程如图4所示。

DSP期末考试题目

1.2812芯片定点32位。 2.2000系列用于自动化的原因功能比较强。 2812 IO口供电电压3.3V，内核供电电压1.8V或1.9V 2812 编译时.CMD是什么文件，.out是什么文件.obj是什么文件? .CMD是链接命令文件，.out 是最终可执行文件，.obj是目标文件。 2812 3个通用定时器是多少位，DSP采用段的概念，各个段的都有什么意思?32位；已初始化的断：包含真实的指令跟数据，存放在程序存储空间；未初始化的段：包含变量的地址空间，存放在数据存储空间。 2812 时钟150M时，低速、高速外设时钟是多少M？低速37.5M，高速75M DSP总线结构是什么样子? 改进型哈弗结构 2812 CPU的中断有可屏蔽中断和不可屏蔽中断，分别是哪些? 可屏蔽中断：1~14 14个通用中断；DLOGINT数据标志中断；RTOSINT实时操作系统中断。不可屏蔽中断：软件中断（INTR指令和TRAP指令）；硬件中断，非法指令陷阱；硬件复位中断；用户自定义中断。 2812实际寻址空间是多少? 00000~3FFFF（4M） 2812 1个事件管理器能产生8路PWM波。注意老师多半出的2个事件管理器16路 DSP有3组数据总线，分别是什么？程序数据总线、数据读数据总线、数据写数据总线。ADC模块有多少组采样通道？8*2=16路 SCI和SPI口哪一个需要设置波特率？SCI 把目标文件下载到实验板怎么操作？File→load program CAN通讯的最大带宽是多少？1M 加上看门狗，2812cpu定时器一共有多少个？3个通用定时器，4个事件管理定时器，1个看门狗，总共8个。 2812DSP流水线深度为8。 TI公司生产的最牛dsp是667x有8个核，320G mac /s。注：mac是乘法累加G=109 2812AD满量程转换时，转换寄存器的值是多少？0xFFF0 2812CPU最小系统：主芯片，电源模块，时钟电路，复位电路，JTAG。 DSP生产厂家是TI公司，ADI公司，飞思卡尔公司。 TI公司的DSP芯片类型有C2000，C5000，C6000。系列 DSP工程开发，需要编写4个文件：头文件，库文件，源文件，CMD链接文件。 2812有2个事件管理器EVA、EVB，每一个事件管理器包含哪几个功能？通用定时器；比较单元；捕获单元；正交编码电路。 2812通用定时器计数周期怎么算？T=(TDDRH:TDDR+1)*(PRDH:PRD+1) /150 μs 2812在什么情况下工作于微处理器模式？MP/=1 2812中断系统有一部分挂在PIE上面，这些都属于可屏蔽中断，那么能够响应中断的条件是什么？INTM置0响应总中断，其他的置1响应。（INTM=0，IFR=1，IER=1，PIEIFR=1，PIEIER=1，PIEACR=1） 2812在进行引导时第一条程序在什么位置？0x3FFFC0 注：就是程序运行的起始地址，2^20byte=1M 2812AD转换器的输入电压0~3V。 2812片内flash有128k*16位。 2812的OTP模块是可编程模块可以多次擦写吗？不可以，是一次擦写。

dsp原理与应用考试复习题答案

d s p原理与应用考试复习 题答案 The latest revision on November 22, 2020

填空： 1.TI公司的定点DSP系列、TMS320C5000系列和 系列。 2.TMS320X2812主频高达150mhz，采用哈佛总线结构模式。 3.TMS320X2812芯片的封装方式有176引脚的PGF低剖面四芯线扁平LQFP封装和179针的GHH球形网络阵列BGA封装。 4.TMS320X2812的事件管理器模块包括 2个通用定时器、 3个比较单元、 3个捕获单元、以及 1个正交编码电路。 5.CMD文件的有两大功能，一是通过MEMORY伪指令来指示存储空间，二是通过sections伪指令来分配到存储空间。 6.“# pragma DATA_SECTION”命令用来定义数据段，“# pragma DATA_SECTION”命令用来定义。 7.TMS320X2812三级中断分别是CPU级、 PIE中断和外设级。 8.F2812存储器被划分成程序空间和数据空间、保留区和 CPU中断向量。 9.SCI模块的信号有外部信号、控制信号和中断信号。 10.F2812 DSP中传送执行指令所需的地址需要用到 PAB 、DRAB和EAB 这3条地址总线。 语言程序经过编译后会生成两大类的段：代码段和数据段。

简答： 1．DSP芯片有哪些主要特点DSP的主要特点有： 1.哈佛结构 2.多总线结构 3.流水线结构 4.多处理单元 5特殊的DSP指令 6.指令周期短 7.运算精度高 8.硬件配置强。 2．简述典型DSP应用系统的构成。 一个典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低 通滤波器等组成。 输入信号首先进行带限滤波和抽样，然后进行数模变换将信号变换成数字比特流，根据奈奎斯特抽样定理，对低通模拟信号，为保持信号的不丢失，抽样频率至少必须是输入带限信号最高频率的2倍。 3．简述DSP应用系统的一般设计开发过程。如何选择DSP芯片 答：DSP应用系统的一般开发过程有：系统需求说明；定义技术指标；选择DSP芯片及外围芯片；软件设计说明、软件编程与测试；硬件设计说明、硬件电力与调试；系统集成；系统测试，样机、中试与产品。

DSP试卷及答案

DSP试卷1 一．填空题（本题总分12分，每空1分） 1．TMS320VC5402型DSP的部采用条位的多总线结构。 2．TMS329VC5402型DSP有个辅助工作寄存器。 3．在器命令文件中，PAGE １通常指________存储空间。 4．TI公司DSP处理器的软件开发环境是__________________。 5．直接寻址中从页指针的位置可以偏移寻址个单元。 6．TMS320C54x系列DSP处理器上电复位后，程序从指定存储地址________单元开始工作。7．MS320C54X DSP主机接口HPI是________位并行口。 8.TMS320VC5402型DSP处理器的核供电电压________伏。 9. C54x系列DSP上电复位后的工作频率是由片外3个管脚；；来决定的。 二．判断题（本题总分10分，每小题1分，正确打“√”，错误打“×”）1．DSP 处理器TMS320VC5402的供电电压为5V。（）2．TMS320VC5402型DSP部有8K字的ROM，用于存放自举引导程序、u律和A律扩展表、sin函数表以及中断向量表。（）3．MEMORY伪指令用来指定器将输入段组合成输出段方式，以及输出段在存储器中的位置。（） 4. DSP的流水线冲突产生的原因是由于DSP运行速度还不够快。（）5．DSP和MCU属于软件可编程微处理器，用软件实现数据处理；而不带CPU软核的FPGA 属于硬件可编程器件，用硬件实现数据处理。（）6. C54x系列DSP的CPU寄存器及片外设寄存器映射在数据存储空间的0000h-0080h中。 （）7.TMS320C54X 系列DSP可以通过设置OVL Y位实现数据存储空间和程序存储空间共享片ROM。（） 8. TMS320VC5402型DSP汇编指令READA的寻址围为64K字。（） 9.在TMS320VC5402型DSP所有中断向量中，只有硬件复位向量不能被重定位，即硬件复位向量总是指向程序空间的0FF80H位置。（）10. C54x系列DSP只有两个通用的I/O引脚。（）三．程序阅读题（本题总分30分，每小题10分） 1. 阅读下面的程序，回答问题。 .bss x, 8 LD #0001H,16,B STM #7,BRC STM #x,AR4 RPTB next-1 ADD *AR4,16,B,A STH A,*AR4+ next: LD #0,B 问题：（1）寄存器“BRC”的功能是什么？ （2）汇编语句“ADD *AR4,16,B,A”执行了多少次？ （3）执行语句“LD #0001H,16,B”后，累加器B的容是多少？ 2.已知DSP的三个时钟引脚状态CLKMD1-CLKMD3=111,外部晶振=10MHz，参数设置表：

DSP原理及应用(杨风开)考试复习重点及课后部分习题答案

1-1程序存储器中保存的是什么？程序的最终表现形式是什么？ 答：（1）程序存储器中保存的是二进制数据，即物理上的高低电平信号。 （2）程序的最终表现形式是机器码，即用二进制表示的高低电平。 1-2 何为总线？总线的图形表示形式是怎样的？（画图说明）P5 P8 答：（1）总线是连接多个设备、供多个设备使用的一系列性质相同的连线。 （2）总线用双线箭头表示。 1-5 计算机系统由哪两部分构成？两大部分间通过什么连接？P5 答：（1）由CPU和外设构成；（2）通过总线连接。 1-6 何为单片机？何为DSP？P5 P7 答：（1）单片机是将CPU和外设功能集成在一块芯片上的计算机系统； （2）DSP是特殊的单片机，特指数字信号处理器。 1-8 经典的数字信号处理方法有哪些？P7 答：（1）时域中的数字滤波（2）时域、频域的快速傅里叶变换（FFT） 1-10 区别单片机和DSP的标志是什么？P7 答：是加连乘指令。DSP有加连乘指令而单片机没有。 1-14 DSP有几个移位定标寄存器？作用是什么？P11 P12 答：（1）有3个（ACC与a输入数据总线、b输出数据总线、c乘积寄存器之间）（2）作用a使数据在传送过程中按指定方式移位； b按指定方式对数据进行小数处理（定标） 数据的移位和定标均在传送过程中自动发生，不需要花费CPU时间。 1-17 在DSP中做乘法运算时，一个乘数必须来自TREG，运算结果保存在PREG。 1-22 DSP有哪3个独立地址空间？每个空间容量是多少？P18 答：有程序存储器、数据存储器和I/O。每个空间容量是64K字。 1-24 DARAM和SARAM有什么区别？P18~20 答：（1）DARAM是双访问RAM，SARAM是单访问RAM； （2）DARAM在CPU内部，而SARAM在芯片内部，CPU外部。 1-27 LF25407型DSP片内有多大容量FLASH程序存储器？FLASH程序存储器属于那一部分电路？P22 答：有32K容量FLASH程序存储器。属于CPU内部组成部分。 1-31 CPU时钟频率由什么寄存器设定？P29 答：由SCSR1寄存器第11~9位确定的倍频系数乘以晶振频率f in得到。 1-35 系统控制和状态寄存器有哪些？主要作用是什么？P33~34 答：（1）有SCSR1、SCSR2两个。 （2）作用是a设置CPU及外设的基本运行参数；b反映CPU及外设的工作状态。 1-37 中断响应应具备什么条件？P36 答：中断请求信号和中断允许。(1允许，0禁止) 1-39 什么情况下会发生中断嵌套？P37 答：在前一个中断服务程序未结束，又有更高级别中断源发出中断请求时会发生中断嵌套。1-40 当CPU响应外设中断时，硬件电路将自动将中断向量存放于PIVR中。P39 1-41 总中断控制位INTM位于哪个寄存器中？作用是什么？P40 答：在CPU状态寄存器ST0中。作用是使能或禁止中断。(0允许，1禁止) 1-43 外设中断向量寄存器PIVR的作用？P41 答：用于存放发出中断请求的外设子中断向量。

DSP考试题全解

第一章 4、F2812和F2810的区别 F2812有外部存储器接口TMS320F2810没有；TMS320F2812有128K的Flash TMS320F2810仅64K；F2812具有外部扩展接口XINTF，高达1MW的寻址空间，支持可编程的等待状态和读写选通时序，提供 三个独立的片选信号，而F2810没有。 5、TMS320F281x系列DSP芯片有哪些外部接口？ 串行通信外设：一个高速同步串行外设接口（SPI），两个UART接口模块（SCI），增强的CAN2.0B接口模块，多通道缓冲串口（McBSP）；其它外设：锁相环（PLL）控制的时钟倍频系数，看门狗定时模块， 三个外部中断，3个32位CPU定时器，128位保护密码，高达56个通用I/O引脚。 思考题： 1、TMS320F281x系列中的F2810、F2811、 F2812间有何区别？ TMS320F2812有外部存储器接口，而TMS320F2811和TMS320F2810没有。 TMS320F2812和TMS320F2811有128K的Flash,而TMS320F2810仅64K。 2、与单片机相比，DSP有何特点？ DSP器件具有较高的集成度。DSP具有更快的CPU，更大容量的存储器，内置有波特率发生器和FIFO 缓冲器。提供高速、同步串口和标准异步串口。有的片内集成了A/D和采样/保持电路，可提供PWM输出。DSP器件采用改进的哈佛结构，具有独立的程序和数据空间，允许同时存取程序和数据。内置高速的硬件 乘法器，增强的多级流水线，使DSP器件具有高速的数据运算能力。DSP器件比16位单片机单指令执行 时间快8～10倍完成一次乘加运算快16～30倍。DSP器件还提供了高度专业化的指令集，提高了FFT快速傅里叶变换和滤波器的运算速度。此外，DSP器件提供JTAG接口，具有更先进的开发手段，批量生产 测试更方便，开发工具可实现全空间透明仿真，不占用用户任何资源。软件配有汇编/链接C编译器、C源码调试器。 第二章 5、假设CPU的时钟频率为150MHz，试根据周期寄存器或定时器接口芯片（如8254）进行比较，简述CPU定时器可实现的定时周期最大值。 CPU定时器只有一种计数模式：CPU将周期寄存器PRDH：PRD中设定的定时时间常数装入32位的计数寄存器TIMH：TIM中，然后计数寄存器根据CPU的时钟SYSCLKOUT递减计数。T=1/f 7、F281x芯片的很多引脚是复用的，结合芯片封装尺寸、引脚利用效率、功能配置等方面， 讨论这些复用引脚有哪些优缺点。 可以通过方向寄存器（GPxDIR）控制引脚为输入或输出；通过量化寄存器（GPxQUAL）设定量化采样周期（QUAL PRD），消除输入信号中的毛刺干扰。 思考题： 1、定时器0（INT1.7）中断与定时器1中断（INT13）、定时器2中断（INT14）相比有何不同？ CPU优先级上：INT1.7为5，INT13为17，INT14为18，依次降低；PIE组内优先级：INT1.7为7 因此定时器0（INT1.7）中断是既涉及CPU中断也涉及PIE中断向量，而定时器1中断（INT13）、定时器2中断（INT14）只涉及CPU级中断。 2、假定SYSCLKOUT＝150MHz，试分析看门狗定时器的定时周期值范围？ 最低：除64；最高：除 1 3、假定SYSCLKOUT＝150MHz，试分析CPU定时器的定时周期值范围？ 最低：除4（75MHz）；最高：除2（37.5MHz） 第三章

DSP测试题及答案

1、什么是哈佛结构和冯·诺伊曼（V on Neuman）结构？它们有什么区别？ 答：(1)冯·诺伊曼（V on Neuman）结构 该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数 据总线，取指令和取操作数都是通过一条总线分时进行。 （2）哈佛（Harvard）结构 该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数 据总线，取指令和取操作数都是通过一条总线分时进行。当进行高速运算时，不但不能同 时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。 两者区别： 哈佛（Harvard）结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各 自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输， 使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的 执行速度，非常适合于实时的数字信号处理。 冯·诺伊曼（V on Neuman）结构：当进行高速运算时，不但不能同时进行取指令和取 操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。 2、TMS320VC5416-160的指令周期是多少毫秒？它的运算速度是多少MIPS？ 答：TMS320VC5416-160的指令周期16ns，它的运算速度是160MIPS。 3、TMS320C54x芯片的流水线操作共有多少个操作阶段？每个阶段执行什么任务？完成一条指令都需要哪些操作周期？ 答：（1）六个操作阶段。 （2）各个阶段执行的任务： ①预取指P：将PC中的内容加载到PAB ②取指F：将读取到的指令字加载到PB ③译码D：将PB的内容加载IR，对IR的内容译码 ④寻址A：CPU将数据1或数据2的读地址或同时将两个读地址分别加载到数 据地址总线DAB和CAB中，并对辅助寄存器或堆栈指针进行修正。 ⑤读数R：将读出的数据1和数据2分别加载到数据总线DB和CB中。若是并 行操作指令，可同时将数据3的写地址加载到数据地址总线EAB中。 ⑥执行X：执行指令，写数据加载EB。 （3）完成一条指令需要的周期： 需要：预取指周期、取指周期、译码周期、寻址周期和读数周期。 4、TMS320VC5402共有多少可屏蔽中断？它们分别是什么？NMI和RS属于哪一类中断源？ 答：（1）TMS320VC5402有13个可屏蔽中断。 （2）TMS320VC5402有的13个可屏蔽中断分别是：（课本56页最下面） 属于外部硬件中断。NMI和RS）3（．

DSP期末考试复习题

一、填空题： 1. DSP芯片的结构特点主要有改进的哈佛结构、低功耗设计、高度并行性、多处理单元、特殊的DSP指令等。 2．C54x DSP具有两个40位累加器。累加器A的AG或32-39 位是保护位。 3．软件中断都是由INTR 、TRAP 和RESET产生。 4．TMS320C54X有8条16位主总线，它们是1条程序总线、3条数据总线、4条地址总线。 6. 执行复位操作后，下列寄存器的初始值分别为：ASM＝0、DP＝0。 7．TMS320C54x有三种类型的串行口：标准同步串行口(SPI)、缓冲串行口（BSP）、时分多路复用串行接口（TDM）。 10．DSP片内寄存器在C语言中一般采用指针方式来访问，常常采用的方法是将DSP寄存器地址的列表定义在头文件中（reg.h）。 11. 所有TMS320C54X芯片内部都包含程序存储器和数据存储器。 12．直接寻址就是在指令中包含有数据存储器地址的低7位用作偏移地址，并与基地地址组成16位的数据存储器地址。 13．定时器主要由3个寄存器所组成，包括定时寄存器TIM、定时周期寄存器PRD、定时控制寄存器TCR。 15．OVLY＝0，则片内RAM只安排到数据存储空间。DROM＝1，则部分片内ROM安排到数据空间。 16．C54X的工作方式状态寄存器PMST提供了三个控制位，包括MP/非MC、OVLY、DROM 。

17. DSP芯片的结构特点主要有改进的哈佛结构、流水线操作、专用的硬件乘法器、快速的指令周期、特殊的DSP指令等。 18．ST1的CPL＝ 1 表示选用堆栈指针(SP)的直接寻址方式。 19．TMS320C54X有3个16位寄存器作为状态和控制寄存器，它们是状态寄存器ST0 、状态寄存器ST1 、处理器工作方式状态寄存器PMST 。 20．ST1的C16＝0 表示ALU工作在双精度算术运算方式。 22.所有的COFF文件都包含三种形式的段，分别是.text 文本段、.data 数据段、和.bss 保留空间段。 23．状态寄存器ST1中CPL=0表示使用DP，CPL=1表示选择的是使用SP。24．累加器寻址的两条指令分别是READA Smem 、WRITA Smem。 二、简答题 1．简述TMS320C54x的7种基本的数据寻址方式 答：1、立即寻址2、绝对寻址3、直接寻址4、间接寻址5、累加器寻址6、存储器映射寄存器寻址7、堆栈寻址 2．段的作用是什么？COFF目标文件包含哪些段？ 答：所谓段，是指连续地占有存储空间的一个代码段或数据段，是COFF文件中最重要的概念。一个目标文件中的每一段都是分开的和各不相同的。 COFF目标文件文件包含：（1）text段：可执行代码段（2）data段：已初始化数据段（3）bss段：未初始化数据的保留空间段 6．HPI8接口有几个寄存器？他们的作用是什么？ 答：（1）HPI存储器：用于TMS320C54X与主机间传送数据。地址从1000H到17FFH，空间容量为2K字（2）HPI地址寄存器：由主机对其直接访问，存放当前寻址HPI存储单

DSP考试试题

《DSP原理及应用》 一、填空 1、在C语言和C54x汇编语言的混合程序设计中，C函数的参数和返回值传递到C54x的寄存器中，在函数“long func ( int *pl, int i2, int i3, int i4 )”中，*pl 传递到___AR0_寄存器，i2传递到___T0___寄存器，i4传递到AR1 寄存器，返回值由AC0 寄存器传递。 2、汇编语言“mov *AR0,AC0”使用的寻址方式是间接寻址模式，“mov #0x3, DPH”使用的寻址方式是直接寻址模式，“mov *(#0x011234),T2”使用的寻址方式是绝对寻址模方式。 3、指令执行前AC0的值是0012345678，那么汇编语句“AND #0x7f, AC0”，执行后，AC0的值是0000000078 。 4、C54x 的链接器命令文件中，SECTIONS命令的主要作用是告诉链接器如何将输入段组合成输出段，以及在存储器何处存放输出。MEMORY命令的主要作用是定义目标系统的存储器配置图，包括对存储器各部分的命名，以及规定它们的起始地址和长度。 二、简述题 1、根据你的理解，试列举DSP 芯片的特点？ 答：哈佛结构；多总线结构；指令系统的流水线操作；专用的硬件乘法器；特殊的DSP指令；快速的指令周期；丰富的外设。 2、TMS320C54x芯片的总线结构有何特点，主要包括哪些总线？它们的功能是什么？ 答：TMS320C54x DSP采用先进的哈佛结构并具有十二组总线，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。 采用各自分开的数据总线分别用于读数据和写数据，允许CPU在同一机器周期内进行两次读操作数和一次写操作数，独立的程序总线和数据总线允许CPU同时访问程序指令和数据。 包口12条总线，分别是：PAB和PB、BAB和BB、CAB和CB、DAB和DB、EAB和EB、FAB和FB。 3、DSP为了降低功耗采取了哪些措施？ 答：双电压供电；多种工作模式。 4、TMS320C54x的总存储空间为多少？可分为哪3类，它们的大小是多少？存储器空间的各自作用是什么？ 答：程序空间16M Byte；I/O空间64K Words；数据空间8M Words。 5、TMS320C54x 有哪些寻址方式，它们是如何寻址的？试为每种寻址方式列举一条指令。答：直接寻址模式，mov #K16,DP; 间接寻址模式，mov *AR0,AC0; 绝对寻址模式，mov *(#0x011234),T2; MMR寻址模式，mov *abs16(#AR2),T2; 寄存器位寻址模式，btstp @30,AC1; 圆形寻址模式。 6、将C源程序转换成可执行文件需要经过哪些步骤？ 答：创建C源文件；创建工程文件；创建连接器命令文件；编译整个工程文件；链接；生成可执行文件。 7、常用的TMS320C54x汇编命令有哪些，他们的作用是什么？

《DSP原理与应用》期末考试试题

一、单项选择题：（每小题2分，共30分） 1、下面对一些常用的伪指令说法正确的是：（ D ） A、.def所定义的符号，是在当前模块中使用，在别的 模块中定义的符号； B、.ref 所定义的符号，是当前模块中定义，并可在别 的模块中使用的符号； C、.sect命令定义的段是未初始化的段； D、.usect命令定义的段是未初始化的段。 2、要使DSP能够响应某个可屏蔽中断，下面的说法正确的 是( B) A、需要把状态寄存器ST1的INTM位置1，且中断屏蔽 寄存器IMR相应位置0 B、需要把状态寄存器ST1的INTM位置1，且中断屏蔽 寄存器IMR相应位置1 C、需要把状态寄存器ST1的INTM位置0，且中断屏蔽 寄存器IMR相应位置0 D、需要把状态寄存器ST1的INTM位置0，且中断屏蔽 寄存器IMR相应位置1 3、对于TMS320C54x系列DSP芯片，下列说法正确的 是………… ( C ) A、 8位DSP B、32位DSP C、定点型DSP D、浮 点型DSP 4、若链接器命令文件的MEMORY部分如下所示： MEMORY { PAGE 0: PROG: origin=C00h, length=1000h PAGE 1: DATA: origin=80h, length=200h } 则下面说法不正确的是（） A、程序存储器配置为4K字大小 B、程序存储器配置 为8K字大小 C、数据存储器配置为512字大小 D、数据存储器取名 为DATA 5、在串行口工作于移位寄存器方式时，其接收由（）来启动。 A、REN B、RI C、REN和RI D、TR 6、执行指令PSHM AR5之前SP=03FEH，则指令执行后SP=（ A ） A、03FDH B、03FFH C、03FCH D、0400H 7、TMS320C54X DSP采用改进的哈佛结构，围绕____A__组_______位总线建立。 A、8，16 B、16，8 C、8，8 D、16， 16 8、TMS320C54X DSP汇编指令的操作数域中， A 前缀

DSP期末复习题及标准答案

一、填空题(每空2分，共2０分) 1、在C语言和C55ｘ汇编语言的混合程序设计中，C函数的参数和返回值传递到 C55ｘ的寄存器中。在函数“ｌong ｆｕｎc(iｎｔ *p1, ｉnt i2, ｉnt i3, int i4）”中,*p１传递到ＡR０寄存器,i2传递到T0寄存器,i4传递到AR1寄存器,返回值由AＣ０寄存器传递。 2、汇编语言“mｏv ＊AＲ０，AC0”使用的寻址方式是间接寻址模式，“mov #0x3,DPＨ”使用的寻址方式是直接寻址模式 ,“mov *(#０x011234），Ｔ２”使用的寻址方式是绝对寻址模式。 3、指令执行前AC0的值是０012345678,那么汇编语句“ＡNＤ #0x7f, ＡC0”, 执行之后，AＣ０的值是0000０0０07８。 4、C55x 的链接器命令文件中,SECTIONＳ命令的主要作用是告诉链接器如何将 输入段组合成输出段,以及在存储器何处存放输出。MEMORY命令的主要作用是定义目标系统的存储器配置图,包括对存储器各部分的命名，以及规定它们的起始地址和长度。 二、简述题(共４0分) 1、根据你的理解,试列举DSP 芯片的特点?（５分） 答:哈佛结构；多总线结构;指令系统的流水线操作；专用的硬件乘法器；特殊的ＤSP 指令;快速的指令周期;丰富的外设 2、ＴMＳ3２0C5５x 芯片的总线结构有何特点,主要包括哪些总线？它们 的功能是什么?（6分） 答：ＴＭS３２0C55x DSP采用先进的哈佛结构并具有十二组总线,其独立的程序总线和数据总线允许同时读取指令和操作数,实现高度的并行操作。 采用各自分开的数据总线分别用于读数据和写数据,允许CＰU在同一个机器周期内 进行两次读操作数和一次写操作数。独立的程序总线和数据总线允许CPU同时访问 程序指令和数据。 包括12条总线，分别是：ＰAB和PB、BAB和BＢ、CAB和CB、DAB和ＤＢ、EＡＢ 和EＢ、FAB和FB。 3、DSP 为了降低功耗采取了哪些措施?（６分） 答：双电压供电;多种工作模式 4、ＴＭS3２0C5５x 的总存储空间为多少?可分为哪 3 类，它们的大小是 多少?存储器空间的各自作用是什么?(6分) 答：程序空间1６M Byte;I/Ｏ空间64K Ｗｏｒds；数据空间８M Wordｓ 5、TMS3２0C５5x有哪些寻址方式,它们是如何寻址的?试为每种寻址方式 列举一条指令（6分） 答：直接寻址模式,mov #K16,DP; 间接寻址模式，mov *AR０，AC0； 绝对寻址模式，mov *(#0x011２34)，T2； ＭＭＲ寻址模式，ｍov *abs16（#AR2）, Ｔ2; 寄存器位寻址模式，btstp @3０, AC1; 圆形寻址模式。 6、将Ｃ源程序转换成可执行文件需要经过哪些步骤？（６分）

DSP历年期末试卷及答案精选文档

D S P历年期末试卷及答 案精选文档 TTMS system office room 【TTMS16H-TTMS2A-TTMS8Q8-

试卷1 一．填空题（本题总分12分，每空1分） 1．TMS320VC5402型DSP的内部采用条位的多总线结构。2．TMS329VC5402型DSP有个辅助工作寄存器。 3．在链接器命令文件中，PAGE １通常指________存储空间。 4．TI公司DSP处理器的软件开发环境是__________________。 5．直接寻址中从页指针的位置可以偏移寻址个单元。 6．TMS320C54x系列DSP处理器上电复位后，程序从指定存储地址________单元开始工作。 7．MS320C54X DSP主机接口HPI是________位并行口。 型DSP处理器的内核供电电压________伏。 9. C54x系列DSP上电复位后的工作频率是由片外3个管脚；；来决定的。 二．判断题（本题总分10分，每小题1分，正确打“√”，错误打“×”）1．DSP 处理器TMS320VC5402的供电电压为5V。（）

2．TMS320VC5402型DSP内部有8K字的ROM，用于存放自举引导程序、u 律和A律扩展表、sin函数表以及中断向量表。 （ ） 3．MEMORY伪指令用来指定链接器将输入段组合成输出段方式，以及输出段在存储器中的位置。（ ） 4. DSP的流水线冲突产生的原因是由于DSP运行速度还不够快。 （） 5．DSP和MCU属于软件可编程微处理器，用软件实现数据处理；而不带CPU 软核的F P G A属于硬件可编程器件，用硬件实现数据处理。 （）6. C54x系列DSP的CPU寄存器及片内外设寄存器映射在数据存储空间的0000h-0080h中。 （） 7. TMS320C54X 系列DSP可以通过设置OVLY位实现数据存储空间和程序存储空间共享片内ROM。 （ ）

DSP期末考试复习题

一 、填空题： 1. DSP 芯片的结构特点主要有改进的哈佛结构、低功耗设计、高度并行性 、多处理单元、 特殊的DSP 指令等。 2 . C54x DSP 具有两个40位累加器。累加器 A 的AG 或32-39位是保护位。 3?软件中断都是由 INTR 、TRAP 和RESET 产生。 4. TMS320C54X 有8条16位主总线，它们是1条程序总线、3条数据总线、4条地址总线。 6. 执行复位操作后，下列寄存器的初始值分别为： ASM= 0、DP= 0。 7. TMS320C54x 有三种类型的串行口：标准 同步串行口 （SPI ）缓冲串行口（ BSP 、时分多路 复 用串行接口（ TDM ）。 10. DSP 片内寄存器在 C 语言中一般米用 指针 方法是将DSP 寄存器地址的列表定义在 头文件中（reg.h 、 11. 所有TMS320C54X 芯片内部都包含 程序 存储器和 数据 12. 直接寻址就是在指令中包含有数据存储器地址的 低 7位 与 基地地址 组成 16 位的数据存储器地址。 13. 定时器主要由 3 个寄存器所组成，包括定时寄存器 制寄存器 TCR 。 15. OVLG0，则片内RAM 只安排到数据存储空间。 DROM= 1,则部分片内ROM 安排到数 据空间。 16. C54X 的工作方式状态寄存器 PMST 提供了三个控制位,包括 MP/ 非 MC 、 OVLY 、 DROM 。 17. DSP 芯片的结构特点主要有 改进的哈佛结构、流水线操作、专用的硬件乘法器 、 快速的指令周期 、特殊的DSP 指令等。 18. ST1的CPL= 1 表示选用堆栈指针（SP 的直接寻址方式。 19. TMS320C54X 有3个16位寄存器作为状态和控制寄存器，它们是 状态寄存器ST0、 状态寄存器 ST1 、 处理器工作方式状态寄存器 PMST 。 20. ST1的C16= 0 表示ALU 工作在双精度算术运算方式。 22. 所有的COFF 文件都包含三种形式的段，分别是 .text 文本段、.data 数据段、和.bss 保留 空间 段。 23. 状态寄存器 ST1中CPL=0 表示 使用DP, CPL=1表示选择的是 使用SP 。 24. 累加器寻址的两条指令分别是 R EADA Smem 、 WRITA Smem 。 二、简答题 1. 简述TMS320C54x 的7种基本的数据寻址方式 答： 1 、立即寻址 2、绝对寻址 3、直接寻址 4、间接寻址 5、累加器寻址 6、存储 器 映射寄存器寻址 7、堆栈寻址 2 ?段的作用是什么？ COF F 目标文件包含哪些段？ 答：所谓段，是指连续地占有存储空间的一个代码段或数据段，是 COFF 文件中最重要的概 念。一个目标文件中的每一段都是分开的和各不相同的。 COFF 目标文件文件包含：（1、text 段：可执行代码段 （2、data 段：已初始化数据段（3、 bss 段：未初始化数据的保留空间段 6. HPI8接口有几个寄存器？他们的作用是什么？ 答：（1、HPI 存储器：用于 TMS320C54X 与主机间传送数据。地址从 1000H 到17FFH,空间 容量为2K 字（2、HPI 地址寄存器：由主机对其直接访问，存放当前寻址 HPI 存储单元的 地址（ 3、HPI 数据锁存器：由主机对其直接访问,存放当前进行读 /写的数据 （4、HPI 控 制寄存器：TMS320C54X 与主机都能对其直接访问，用于主处理与 DSP 相互握手，实现相互 中 方式来访问，常常采用的 。 存储器。 用作偏移地址， 并 TIM 、定时周期寄存器 PRD 定时控

DSP原理与应用_考试复习题 答案

5.CMD文件的有两大功能，一是通过MEMORY伪指令来指示存储空间，二是????????通过S E C T I O N S伪指令来指明存储空间位置????。????????。填空： 1.TI公司的定点DSP 产品主要有TMS320C2000系列、TMS320C5000系列和 TMS320C6000系列。 2.TMS320X2812主频高达150mhz，采用哈佛总线结构模式。 3.TMS320X2812芯片的封装方式有?176?引脚的PGF低剖面四芯线扁平LQFP封装和179针的GHH球形网络阵列?BGA封装??。 4.TMS320X2812的事件管理器模块包括 2个通用定时器、 3个比较单元、 3个捕获单元、以及 1个正交编码电路。 5.CMD文件的有两大功能，一是通过MEMORY伪指令来指示存储空间，二是通过sections伪指令来分配到存储空间。 6.“# pragma DATA_SECTION”命令用来定义数据段，“# pragma DATA_SECTION”命令用来定义。 7.TMS320X2812三级中断分别是CPU级、 PIE中断和外设级。 8.F2812存储器被划分成程序空间和数据空间、保留区和 CPU中断向量。 9.SCI模块的信号有外部信号、控制信号和中断信号。 10.F2812 DSP中传送执行指令所需的地址需要用到PAB 、DRAB和EAB 这3条地址总线。 11.C语言程序经过编译后会生成两大类的段：?代码段???和??数据段??。 简答： 1．DSP芯片有哪些主要特点? DSP的主要特点有： 1.哈佛结构 2.多总线结构 3.流水线结构 4.多处理单元 5特殊的DSP指令 6.指令周期短 7.运算精度高 8.硬件配置强。 2．简述典型DSP应用系统的构成。 一个典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器等组成。 输入信号首先进行带限滤波和抽样，然后进行数模变换将信号变换成数字比特流，根据奈奎斯特抽样定理，对低通模拟信号，为保持信号的不丢失，抽样频率至少必须是输入带限信号最高频率的2倍。

dsp技术及应用试题及答案(一)

dsp技术及应用试题及答案（一） dsp技术及应用试题及答案【一】 1.1 DSP的概念是什么?本书说指的DSP是什么? 答：DSP有两个概念。一是数字信号处理(Digital Signal Processing)，指以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理;二是数字信号处理器(Digital Signal Processor)，指是一种特别适合于进行数字信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号处理算法。本书中的DSP主要指后者，讲述数字信号处理器的应用。 1.2 什么是哈佛结构和冯?诺伊曼结构?它们有什么区别? 答：(1) 冯·诺伊曼(Von Neuman)结构 该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。 (2)哈佛(Harvard)结构 该结构采用双存储空间，程序存储器和数据存储器分开，

有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。 1.3 已知一个16进制数3000H，若该数分别用Q0、Q5、Q15表示，试计算该数的大小。 答：3000H=12288。若用Q0表示，则该数就是12288;若用Q5表示，则该数就是12288*2-5=384;若用Q15表示，则该数就是12288*2-15=0.375 1.4 若某一个变量用Q10表示，试计算该变量所能表示的数值范围和精度。答：Q10能表示的数值范围是-32～31.9990234，其精度为2-10 1.5 若x=0.4567，试分别用Q15、Q14、Q5将该数转换为定点数。 答：Q15：x*215=int(0.4567*32768)=14965;Q14：x*214=int(0.4567*16384)=7482;Q5：x*25=int(0.4567*32)=14。 注意：结果都要取整;可以十进制也可以是十六进制。dsp技术及应用试题及答案【二】 2.1 TMS320C54x芯片的CPU主要由哪几部分组成? 答：CPU主要组成是40位的算术逻辑运算单元ALU; 40位的累加器A和B;

DSP试题及答案1

DSP技术期末考试试题 __________班姓名___________ 学号_______________ （请考生注意：本试卷共 5 页，8道大题） TMS320C54X系列，所有答案均以54系列为主，特此声明） 一、单项选择题：(每小题2分，总计20分) 1、以下各项哪项不属于DSP芯片的主要特点答：（B ） （A）哈佛结构（B）事务型处理器（C）指令系统的流水线操作（D）多总线结构2、哈佛结构与冯.诺依曼结构的区别在于答：（A ） （A）不止一条数据总线（B）多个存储器 （C）允许流水线操作（D）专用的硬件乘法器 3、TMS320C54x的中央处理器由以下哪项组成答：（A ）（A）运算部件和控制部件（B）算术逻辑单元和累加器 （C）累加器和乘法器（D）ST1和STO 4、以下各项哪项不属于选择DSP 芯片时考虑的因素答：（D ） （A）运算速度（B）精度和动态范围（C）价格（D）外观 5、C54x通过3个状态位，可以很方便地“使能”和“禁止”片内存储器在程序和数据空间中的映射。如果使片内ROM可以映射到数据空间，则应选择以下哪个作为设定 答：（D ）（A）MP/MC=1 （B） OVLY=1 （C） DROM=0 （D） DROM=1 6、若使CPL=1,DP=1,SP=0100H,执行直接寻址语句：ADD 30H,A 后，则得到16位的数据存储器实际地址为：答：（ B ）（A）00B0H（B）0130H（C）0031H（D）0030H 7、双数据存储器操作数间接寻址所用辅助寄存器只能是以下哪项答：（C ）（A）AR0 AR1 AR2 AR3 （B）AR1 AR2 AR3 AR4 （C）AR2 AR3 AR4 AR5 （D）AR0 AR1 AR6 AR7

DSP历年期末试卷及答案

试卷1 一. 填空题(本题总分12分，每空1分) 1. ________________________________________ TMS320VC5402型DSP 的内部采用 条 位的多总线结构。 2. ____________________________________ TMS329VC5402型 DSP 有 个辅助工作寄存器。 3?在链接器命令文件中，PAGE 1通常指 ______________ 存储空间。 4. TI 公司DSP 处理器的软件开发环境是 ______________________ 。 5?直接寻址中从页指针的位置可以偏移寻址 _______________ 个单元。 6. TMS320C54X 系列DSP 处理器上电复位后，程序从指定存储地址 7. ____________________________________ MS320C54X DSPt 机接口 HPI 是 位并行口。 8. TMS320VC5402型DSP 处理器的内核供电电压4. DSP 的流水线冲突产生的原因是由于 DSP 运行速度还 不够快。 5. DSP 和 MCU1于软件可编程微处理器，用软件实现数据处理；而不带 于 硬件 可编 程 器件， 用 硬 件实 理。 ) 0000h-0080h 中。 () 7. TMS320C54X 系列DSP 可以通过设置OVLY 位实现数据存储空间和程序存储空间共享片 内 ROM ( 8. TMS320VC5402型DSP 汇编指令 READA 勺寻址范围为 64K 字。 9. 在TMS320VC5402型 DSP 所有中断向量中，只有硬件复位向量不能被重定位， 向量总是指向程序空间的 0FF80H 位置。 10. C54x 系列DSP 只有两个通用的I/O 引脚。 三.程序阅读题(本题总分30分，每小题10分) 1?阅读下面的程序，回答问题。 .bss x, 8 LD #0001H,16,B STM #7,BRC STM #x,AR4 RPTB n ext-1 ADD *AR4,16,B,A STH A,*AR4+ next: LD #0,B 问题：(1)寄存器“ BRC 的功能是什么？ (2)汇编语句“ ADD *AR4,16,B,A ”执行了多少次？ 9. C54x 系列DSP 上电复位后的工作频率是由片外 3个管脚 _____ 决定的。 二. 判断题(本题总分10分，每小题1分，正确打“V”，错误打“X”) DSP 处理器TMS320VC5402的供电电压为 5V 。 () TMS320VC5402型 DSP 内部有8K 字的ROM 用于存放自举引导程序、 u 律和A 律扩展表、 函数表以及中断向量表。 ( MEMOR Y 指令用来指定链接器将输入段组合成输出段方式，以及输出段在存储器中的位 ( 1 . 2. sin 3. 置。 5V 。 单元开始工作。 伏。 CPU 软核的 现 数 ( FPGA 属 据处 ( 6. C54x 系列DSP 的CPU 寄存器及片内外设寄存器映射在数据存储空间的 ) () 即硬件复位 ( (