4逻辑式与真值表
逻辑式与真值表1
11.4 逻辑式与真值表1 【预习】第三册课本第17至18页内容. 【预习目标】了解逻辑式的定义及真值表的概念. 【导引】 1.逻辑代数式：由常量1,0以及逻辑变量经逻辑运算构成的式子，简称逻辑式． 2.逻辑式真值表：用表格的形式列出逻辑变量的一切可能值与相应的逻辑式的值的表． 3.逻辑变量只能取0或1，所得逻辑式的值也只有0或1． 4.逻辑运算的次序依次为“非运算”“与运算”“或运算”，如果有添加括号的逻辑式，首先要进行括号内的运算． 【试试看】 1.当00AB =时，逻辑式B A AB F +=的值为 . 2.使逻辑式F AB CD =+的值为1的变量组合取值有 （ ） A ．1100ABCD = B ．0101ABCD = C ．1010ABC D = D ．0010ABCD = 【本课目标】了解逻辑式的定义及其对应的真值表的概念，能够进行逻辑式与真值表的互化. 【重点】逻辑式的运算及逻辑式对应的真值表. 【难点】逻辑式与真值表的互化. 【导学】 任务1 理解逻辑式的定义，学会求逻辑式的运算结果. 【例1】写出下列各式的运算结果． （1）011?+ ；（2）001++ ；（3）0101?+? ；（4）0111++? ．
【试金石】写出下列各式的运算结果． （1）101?+ ； （2）()101?+ ； （3）()0100+?+ ； （4）0100?++ ． 任务2 会根据给定的逻辑式写出其对应的真值表. 【例2】列出逻辑式C A B A +的真值表． 【试金石】列出逻辑式AB B A ++的真值表． 【检测】 1. 写出下列各式的运算结果． （1）101+? ； （2）001000++?+? ． 2. 列出逻辑式A B AB ++的真值表．
电路四输入与非门设计
课程设计任务书 学生姓名：专业班级：电子1003班 指导教师：封小钰工作单位：信息工程学院 题目: CMOS四输入与非门电路设计 初始条件： 计算机、ORCAD软件、L-EDIT软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：2周 2、技术要求： （1）学习ORCAD软件、L-EDIT软件。 （2）设计一个CMOS四输入与非门电路。 （3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。 2013.11.28-12.5对CMOS四输入与非门电路进行设计仿真工作，完成课设报告的撰写。 2013.12.6 提交课程设计报告，进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
摘要........................................................................ I Abstract ................................................................... II 1 绪论 (1) 2 设计内容及要求 (2) 2.1 设计的目的及主要任务 (2) 2.2 设计思想 (2) 3软件介绍 (3) 3.1 OrCAD简介 (3) 3.2 L-Edit简介 (4) 4 COMS四输入与非门电路介绍 (5) 4.1 COMS四输入与非门电路组成 (5) 4.2 四输入与非门电路真值表 (6) 5 Cadence中四输入与非门电路的设计 (7) 5.1 四输入与非门电路原理图的绘制 (7) 5.2 四输入与非门电路的仿真 (8) 6 L-EDIT中四输入与非门电路版图的设计 (10) 6.1 版图设计的基本知识 (10) 6.2 基本MOS单元的绘制 (11) 6.3 COMS四输入与非门的版图设计 (13) 7课程设计总结 (14) 参考文献 (15)
逻辑学 习题参考答案
----一、填空： 1、形式逻辑是研究思维的形式及其规律的科学。 2、概念的内涵越多，则外延越小；内涵越少，则外延越大；这种关系叫反变关系。 3、概念的矛盾关系是指a、b两概念的外延没有任何部分重合，其外延之和等于其属概念的外延。如金属和非金属。 4、定义是揭示概念内涵的逻辑方法，划分是揭示概念外延的逻辑方法。 5、当O判断为真时，同素材的判断A 假；E真假不定；I 真假不定。 6、当O判断为假时，同素材的判断A真；E 假；I 真。 7、当A判断为真时，同素材的判断E 假；O为假；I 真。 8、当A判断为真时，同素材的判断E 假；O为假；I 真。 9、关系判断由关系者项、关系项和量项三部分组成。 10、在模态判断中，必然p和可能p之间是差等关系；必然非p与可能p之间是矛盾关系。 11、在“有S不是P”中，逻辑变项是S,P；逻辑常项是有……不是。 12、一个判断的主项周延，则这个判断是全称判断；一个判断的谓项周延，则这个判断是否定判断。 13、若p∨q为真，p为真，则q取值为真假不定；若q为真，则p的取值为真。 14、若一有效三段论的结论为全称肯定判断，则其大前提应为全称肯定判断，小前提应为全称肯定判断。 25、矛盾律的要求是：在同一思维过程中，对于具有上反对和矛盾关系的判断，不应该承认它们都是真的。 26、排中律的要求是：在同一思维过程中，对于具有下反对和矛盾关系的判断，不应该承认它们都是假的。 27、若一有效三段论，其小前提为特称否定判断，则其大前提应为全称肯定判断，结论应为特称否定判断。 28、若一有效三段论，其大前提为MIP，则其小前提应为MAS，结论应为SIP。 28、思维的逻辑规律包括同一律、矛盾律、排中律和充足理由律。 29若p→q为真，则当p为真时，q的取值为真；当p为假时，q的取值为可真可假。 30、三段论第一格的特殊规则是：（1）小前提必须是肯定判断、大前提必须是全称判断。 31、复合判断包括联言判断、选言判断、假言判断和负判断等形式。 32、“只有请外国人当教练，中国足球才能走向世界。”这一判断的负判断的等值判断为就 算沒有请外国人当教练，中国足球也能走向世界。用符号表示为p∧ q。（看不清负号在 哪） 33、“我班同学都是南方来的。因此，南方来的都是我班同学。”上述推理违背了换位法推理中前提中不周延的项，结论里也不得周延的规则。正确的推理应为我班同学都是南方来的。因此，有些南方来的是我班同学。 34、在充分条件的假言判断中，前件真则后件真，前件假则后件假。 35、“只有多喝水，才能减肥”。上述假言判断的负判断是并非只有多喝水，才能减肥，用符号表示为 p←q 。 36、根据概念外延之间重合情况，可以将概念间的关系分为全同关系、真包含关系、真包含于关系、交叉关系和全异关系。 37、“苹果就是长在树上的水果”，这一定义犯了定义过宽的规则，“文学可分为戏剧、散
输入与非门电路版图设计
成绩评定表
课程设计任务书
目录 1 绪论 (1) 1.1设计背景 (1) 1.2设计目标 (1) 2 四输入与非门电路 (2) 2.1电路原理图 (2) 2.2四输入与非门电路仿真观察波形 (2) 2.3四输入与非门电路的版图绘制 (3) 2.4四输入与非门版图电路仿真观察波形 (4) 2.5LVS检查匹配 (5) 总结 (7) 参考文献 (8) 附录一：电路原理图网表 (9) 附录二：版图网表 (10)
1 绪论 1.1 设计背景 tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件，对于初学者是一个上手快，操作简单的EDA软件。 Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。 L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 1.2设计目标 1.用tanner软件中的原理图编辑器S-Edit编辑四输入与非门电路原理图。 2.用tanner软件中的W-Edit对四输入与非门电路进行仿真，并观察波形。 3.用tanner软件中的L-Edit绘制四输入与非门版图，并进行DRC验证。 4.用W-Edit对四输入与非门的版图电路进行仿真并观察波形。 5.用tanner软件中的layout-Edit对四输入与非门进行LVS检验观察原理图与版图的匹配程度。
7400TTL2输入端四与非门
7400TTL2输入端四与非门 7401TTL集电极开路2输入端四与非门7402TTL2输入端四或非门 7403TTL集电极开路2输入端四与非门7404TTL六反相器 7405TTL集电极开路六反相器 7406TTL集电极开路六反相高压驱动器7407TTL集电极开路六正相高压驱动器7408TTL2输入端四与门 7409TTL集电极开路2输入端四与门7410TTL3输入端3与非门
74107TTL带清除主从双J-K触发器74109TTL带预置清除正触发双J-K触发器7411TTL3输入端3与门 74112TTL带预置清除负触发双J-K触发器7412TTL开路输出3输入端三与非门74121TTL单稳态多谐振荡器 74122TTL可再触发单稳态多谐振荡器74123TTL双可再触发单稳态多谐振荡器74125TTL三态输出高有效四总线缓冲门74126TTL三态输出低有效四总线缓冲门7413TTL4输入端双与非施密特触发器
74132TTL2输入端四与非施密特触发器74133TTL13输入端与非门 74136TTL四异或门 74138TTL3-8线译码器/复工器 74139TTL双2-4线译码器/复工器7414TTL六反相施密特触发器 74145TTLBCD—十进制译码/驱动器7415TTL开路输出3输入端三与门74150TTL16选1数据选择/多路开关74151TTL8选1数据选择器 74153TTL双4选1数据选择器
74154TTL4线—16线译码器 74155TTL图腾柱输出译码器/分配器 74156TTL开路输出译码器/分配器 74157TTL同相输出四2选1数据选择器 74158TTL反相输出四2选1数据选择器7416TTL开路输出六反相缓冲/驱动器 74160TTL可预置BCD异步清除计数器74161TTL可予制四位二进制异步清除计数器74162TTL可预置BCD同步清除计数器74163TTL可予制四位二进制同步清除计数器74164TTL八位串行入/并行输出移位寄存器74165TTL八位并行入/串行输出移位寄存器
逻辑学 简单习题及答案
第三章 复合命题及推理 练习题 1 一、写出下列复合命题的形式。（每小题5分，共35分） 1．甲、乙、丙中至少有一个是上海人。 令：p表示“甲上海人” q表示“乙是上海人” r表示“丙是上海人” 原命题的形式是：p ∨q ∨r 或：﹁（﹁p∧﹁q∧﹁r） 2．甲、乙、丙并非都是上海人。 令：p表示“甲上海人” q表示“乙是上海人” r表示“丙是上海人” 原命题的形式是：﹁（p∧ q∧ r） 或：﹁p ∨﹁q ∨﹁r 3．明天我们或者去看电影，或者去看展览，要不然就去游泳。 令：p表示“我们明天去看电影” q表示“我们明天去看展览” r表示“我们明天去游泳” · 原命题的形式是：（p ∨q） r ∨ 4．请勿在场内吸烟、随地吐痰、乱扔杂物，违者罚款。 令：p表示：“在场内吸烟。” q表示：“在场内随地吐痰。” r表示：“在场内乱仍杂物。” s表示：“被罚款。” 原命题的形式是：p∨ q∨ r → s 5. 如果遭遇敌人，敌人势力小，就消灭它再走；敌人多，就一面抵抗，一面通过。 方法一：令：p表示：“遭遇敌人。” q表示：“敌人势力小。” r表示：“消灭敌人再走。” s表示：“敌人多。” t表示：“一面抵抗，一面通过。” 原命题的形式是：（p∧q→ s）∧（p∧s→ t） 方法二：令：p表示：“遭遇敌人。” q表示：“敌人势力小（敌人少）。” r表示：“消灭敌人再走。” t表示：“一面抵抗，一面通过。” 原命题的形式是：（p∧q→ s）∧（p∧﹁q→ t） 方法三：令：p表示：“遭遇敌人。” q表示：“敌人势力小。” r表示：“消灭敌人再走。” s表示：“敌人多。”
t表示：“抵抗” u表示：“通过” 原命题的形式是：（p∧q→ s）∧（p∧s→ t∧u） 6. 承认不懂，才能从不懂变懂；承认不会，才能从不会变会。 令：p表示：“承认不懂。” q表示：“从不懂变懂。” r表示：“承认不会。” s表示：“从不会变会。” 原命题的形式是：(p←q)∧( r←s) 7．要是不立即做手术，这伤员很快就会死亡；要是做手术而不输血，那也还是难免死亡。 令：p表示：“立即做手术。” q表示：“伤员会死亡。” r表示：“输血。” 原命题的形式是：（﹁p→q）∧（p∧﹁r→ q） 二、写出下列推理的形式，并判断其形式是否正确。若正确，说明其使用了什么规则；若不正确，请说明原因。（每小题8分，共40分） 1．要是这个降落的球不受外力影响，它就不会改变降落方向；它没有改变降落方向，因此，它一定没有受到外力影响。 令：p表示：“这个降落的球不受外力影响。” q表示：“这个球不改变方向。” 上述推理的形式是：p→ q，q ├ p 这个推理形式不正确，因为根据充分条件假言命题的逻辑特性，肯定后件，不能必然由此肯定前件。 2．他只有熟悉法律，才能当法官；他没能当法官，可见，他不熟悉法律。 令：p表示：“他熟悉法律。” q表示：“他当法官。” 上述推理的形式是：p← q，﹁q ├﹁p 这个推理形式不正确，因为根据必要条件假言命题的逻辑特性，否定后件，不能必然由此否定前件。 3．发明永动机只是天真的梦想。因为，如果真能发明永动机，那么，能量守恒定律就不起作用了；而该定律是正确的。 令：p表示：“能发明永动机。” q表示：“能量守恒定律起作用。” 上述推理的形式是：p→﹁q，q ├﹁p 上述推理形式正确，使用的是充分条件假言推理的否定后件式。 4．如果2号队员伤病已痊愈并且恢复了竞技状态，那么，他就会被派上场。2号队员伤病已痊愈，但没有被派上场。所以，他还没有恢复竞技状态。 令：p表示：“2号队员伤病已痊愈。” q表示：“2号队员恢复了竞技状态。” r表示：“2号队员被派上场。” 上述推理的形式是：(p∧q)→ r，p，﹁r├﹁q 上述推理形式正确，使用的是反三段论。
4012 CMOS 双4输入与非门
TL F 5940CD4002M CD4002C Dual 4-Input NOR Gate CD4012M CD4012C Dual 4-Input NAND Gate March 1988 CD4002M CD4002C Dual 4-Input NOR Gate CD4012M CD4012C Dual 4-Input NAND Gate General Description These NOR and NAND gates are monolithic complementa-ry MOS (CMOS)integrated circuits The N-and P-channel enhancement mode transistors provide a symmetrical cir-cuit with output swings essentially equal to the supply volt-age This results in high noise immunity over a wide supply voltage range No DC power other than that caused by leak-age current is consumed during static conditions All inputs are protected against static discharge and latching condi-tions Features Y Wide supply voltage range 3 0V to 15V Y Low power 10nW (typ )Y High noise immunity 0 45V DD (typ ) Applications Y Automotive Y Alarm system Y Data terminals Y Industrial controls Y Instrumentation Y Remote metering Y Medical Electronics Y Computers Connection Diagrams CD4002 Dual-In-Line Package TL F 5940–1Top View CD4012 Dual-In-Line Package TL F 5940–2 Top View Order Number CD4002or CD4012 C 1995National Semiconductor Corporation RRD-B30M105 Printed in U S A
逻辑式与真值表
课题：逻辑式与真值表 课时：两课时 教学目标：1、了解逻辑式的概念； 2、会填写逻辑式的真值表； 3、理解等值逻辑式的涵义； 4、能够判断逻辑式是否等值 教学重点：理解等值逻辑式的概念，并能判断逻辑式是否等值。 教学难点：填写逻辑式的真值表 教学过程： 一、创设情境，导入课题 A 、A ·（B+C ）、[(A B)+C] + D 、1、0 有常量1、0以及逻辑变量经逻辑运算构成的式子叫做逻辑代数式，简称逻辑式。 逻辑运算的优先次序依次为“非运算”、“与运算”、“或运算”，如果有添加括号的逻辑式，首先要进行括号内的运算。 二、动脑思考，探索新知 列出逻辑变量的一切可能取值与相应的逻辑式的值的表，叫做逻辑式的真值表。 问题1：试写出AB B A +?的真值表。 A B AB B A +? 1 1 1 0 0 1 0 分析：可以先写出B A ?和AB ，再计算AB B A +? 问题2：试写出B A +与B A ?的真值表，并观察它们值的关系 A B A+B B A + A B B A ? 1 1 1 0 0 0 0 1 0 1 0 0 1 0 0 1 1 0 1 0 0 0 1 1 1 1
如果对于逻辑变量的任何一组取值，两个逻辑式的值都相等，这样的两个逻辑式叫做等值逻辑式，等值逻辑式可用“=”连接，并称为等式。需要注意，这种相等是状态的相同。 问题3：用真值表验证下列等式是否成立 A·（B+C）=A·B+A·C A B C B+C A·（B+C）A·B A·C A·B+A·C 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 可以看出对于逻辑变量的任何一组值，A·（B+C）与A·B+A·C的值都相同，所以A·（B+C）=A·B+A·C。 随堂练习 1.填写下列真值表，并判断有没有等值逻辑式 （1） A B A·B B A?B A+ （2） A B A+B B A? A+B
二输入与非门、或非门版图设计
课程名称Course 集成电路设计技术 项目名称 Item 二输入与非门、或非门版图设 计 与非门电路的版图： .spc文件（瞬时分析）： * Circuit Extracted by Tanner Research's L-Edit / Extract ; * TDB File: E:\cmos\yufeimen, Cell: Cell0 * Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\ * Extract Date and Time: 05/25/2011 - 10:03 .include H:\ VPower VDD GND 5 va A GND PULSE (0 5 0 5n 5n 100n 200n) vb B GND PULSE (0 5 0 5n 5n 50n 100n) .tran 1n 400n .print tran v(A) v(B) v(F) * WARNING: Layers with Unassigned AREA Capacitance. *
*
* * WARNING: Layers with Unassigned FRINGE Capacitance. * * * October 1987 Revised January 1999 CD4001BC/CD4011BC Quad 2-Input NOR Buffered B Series Gate ? Quad 2-Input NAND Buffered B Series Gate ? 1999 Fairchild Semiconductor Corporation DS005939.prf https://www.wendangku.net/doc/9b15652601.html, CD4001BC/CD4011BC Quad 2-Input NOR Buffered B Series Gate ? Quad 2-Input NAND Buffered B Series Gate General Description The CD4001BC and CD4011BC quad gates are monolithic complementary MOS (CMOS) integrated circuits con- structed with N- and P-channel enhancement mode tran- sistors. They have equal source and sink current capabilities and conform to standard B series output drive. The devices also have buffered outputs which improve transfer characteristics by providing very high gain. All inputs are protected against static discharge with diodes to V DD and V SS. Features s Low power TTL: Fan out of 2 driving 74L compatibility:or 1 driving 74LS s5V–10V–15V parametric ratings s Symmetrical output characteristics s Maximum input leakage 1 μA at 15V over full temperature range Ordering Code: Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code. Connection Diagrams Pin Assignments for DIP, SOIC and SOP CD4001BC Top View Pin Assignments for DIP and SOIC CD4011BC Top View Order Number Package Number Package Description CD4001BCM M14A14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150” Narrow CD4001BCSJ M14D14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide CD4001BCN N14A14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” Wide CD4011BCM M14A14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150” Narrow CD4011BCN N14A14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” Wide 课程名称 Course 集成电路设计技术项目名称 Item 二输入与非门、或非门版图 设计 与非门电路的版图： .spc文件（瞬时分析）： * Circuit Extracted by T anner Research's L-Edit V7.12 / Extract V4.00 ; * TDB File: E:\cmos\yufeimen, Cell: Cell0 * Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\morbn20.ext * Extract Date and Time: 05/25/2011 - 10:03 .include H:\ml2_125.md VPower VDD GND 5 va A GND PULSE (0 5 0 5n 5n 100n 200n) vb B GND PULSE (0 5 0 5n 5n 50n 100n) .tran 1n 400n .print tran v(A) v(B) v(F) * WARNING: Layers with Unassigned AREA Capacitance. * * * WARNING: Layers with Unassigned FRINGE Capacitance. * * * 离散逻辑学实验 班级：10电信实验班学号：Q 姓名：王彬彬 一、实验目的 熟悉掌握命题逻辑中的联接词、真值表、主范式等，进一步能用它们来解决实际问题。 二、实验内容 1. 从键盘输入两个命题变元P和Q的真值，求它们的合取、析取、条件和双条件的真值。（A） 2. 求任意一个命题公式的真值表（B，并根据真值表求主范式（C）） 三、实验环境 C或C＋＋语言编程环境实现。 四、实验原理和实现过程（算法描述） 1.实验原理 （1）合取：二元命题联结词。将两个命题P、Q联结起来，构成一个新的命题P∧Q, 读作P、Q的合取, 也可读作P与Q。这个新命题的真值与构成它的命题P、Q的真值间的关系为只有当两个命题变项P = T, Q = T时方可P∧Q =T, 而P、Q只要有一为F则P∧Q = F。这样看来，P∧Q可用来表示日常用语P与Q, 或P并且Q。 （2）析取：二元命题联结词。将两个命题P、Q联结起来，构成一个新的命题P∨Q, 读作P、Q的析取, 也可读作P或Q。这个新命题的真值与构成它的命题P、Q的真值间的关系为只有当两个命题变项P = F, Q = F时方可P∨Q =F, 而P、Q只要有一为T则P∨Q = T。这样看来，P∨Q可用来表示日常用语P或者Q。 （3）条件：二元命题联结词。将两个命题P、Q联结起来，构成一个新的命题P→Q, 读作P条件Q, 也可读作如果P，那么Q。这个新命题的真值与构成它的命题P、Q的真值间的关系为只有当两个命题变项P = T, Q = F时方可P→Q =F, 其余均为T。 （4）双条件：二元命题联结词。将两个命题P、Q联结起来，构成一个新的命题P←→Q, 读作P双条件于Q。这个新命题的真值与构成它的命题P、Q的真值间的关系为当两个命题变项P = T, Q =T时方可P←→Q =T, 其余均为F。 （5）真值表:表征逻辑事件输入和输出之间全部可能状态的表格。列出命题公式真假值的表。通常以1表示真，0 表示假。命题公式的取值由组成命题公式的命题变元的取值和命题联结词决定，命题联结词的真值表给出了真假值的算法。真值表是在逻辑中使用的一类数学表，用来确定一个表达式是否为真或有效。 （6）主范式： 主析取范式：在含有n个命题变元的简单合取式中,若每个命题变元与其否定不同时存在,而两者之一出现一次且仅出现一次,称该简单合取式为小项。由若干个不同的小项组成的析取式称为主析取范式;与A等价的主析取范式称为A的主析取范式。任意含n个命题变元的非永假命题公式A都存在与其等价的主析取范式,并且是惟一的。 主合取范式：在含有n个命题变元的简单析取式中,若每个命题变元与其否定不同时存在,而两者之一出现一次且仅出现一次,称该简单析取式为大项。由若干个不同的大项组成的合取式称为主合取范式;与A等价的主合取范式称为A的主合取范式。任意含n个命题变元的非永真命题公式A都存在与其等价的主合取范式,并且是惟一的。 五、代码设计结果： 作业报告 作业题目：画一个4输入与非门的版图，w=5~20. L =2~10. 作业要求：（1）画出版图并进行设计规则检查，提取T-spice 网表文件 （2）根据从版图中提取的参数，用T-space 软件进行仿真，观测器输出波形。 （3）采用CMOS 2 um 工艺。 （4）撰写设计报告，设计报告如有雷同均视为不及格，请各位妥善保管好自己的设计文档。 （5）提交报告的最后截止日期位6月10号。 一 四输入与非门电路图如下图所示： 四输入与非门的工作原理为： 四输入端CMOS 与非门电路，其中包括四个串联的N 沟道增强型MOS 管 和四个并联的P 沟道增强型MOS 管。每 个输入端连到一个N 沟道和一个P 沟道MOS 管的栅极。当输入端A 、B 、C 、D 中只要有一个为低电平时，就会使与它相连的NMOS 管截止，与它相 连的PMOS 管导通，输出为高电平；仅当A 、B 、C 、D 全为高电平时，才会使四个串联的NMOS 管都导通，使四个 、管路敷设技术通过管线不仅可以解决吊顶层配置不规范高中资料试卷问题，而且可保障各类管路习题到位。在管路敷设过程中，要加强看护关于管路高中资料试卷连接管口处理高中资料试卷弯扁度固定盒位置保护层防腐跨接地线弯曲半径标等，要求技术交底。管线敷设技术中包含线槽、管架等多项方式，为解决高中语文电气课件中管壁薄、接口不严等问题，合理利用管线敷设技术。线缆敷设原则：在分线盒处，当不同电压回路交叉时，应采用金属隔板进行隔开处理；同一线槽内强电回路须同时切断习题电源，线缆敷设完毕，要进行检查和检测处理。、电气课件中调试对全部高中资料试卷电气设备，在安装过程中以及安装结束后进行 高中资料试卷调整试验；通电检查所有设备高中资料试卷相互作用与相互关系，根据生产工艺高中资料试卷要求，对电气设备进行空载与带负荷下高中资料试卷调控试验；对设备进行调整使其在正常工况下与过度工作下都可以正常工作；对于继电保护进行整核对定值，审核与校对图纸，编写复杂设备与装置高中资料试卷调试方案，编写重要设备高中资料试卷试验方案以及系统启动方案；对整套启动过程中高中资料试卷电气设备进行调试工作并且进行过关运行高中资料试卷技术指导。对于调试过程中高中资料试卷技术问题，作为调试人员，需要在事前掌握图纸资料、设备制造厂家出具高中资料试卷试验报告与相关技术资料，并且了解现场设备高中资料试卷布置情况与有关高中资料试卷电气系统接线等情况 ，然后根据规范与规程规定，制定设备调试高中资料试卷方案。 、电气设备调试高中资料试卷技术电力保护装置调试技术，电力保护高中资料试卷配置技术是指机组在进行继电保护高中资料试卷总体配置时，需要在最大限度内来确保机组高中资料试卷安全，并且尽可能地缩小故障高中资料试卷破坏范围，或者对某些异常高中资料试卷工况进行自动处理，尤其要避免错误高中资料试卷保护装置动作，并且拒绝动作，来避免不必要高中资料试卷突然停机。因此，电力高中资料试卷保护装置调试技术，要求电力保护装置做到准确灵活。对于差动保护装置高中资料试卷调试技术是指发电机一变压器组在发生内部故障时，需要进行外部电源高中资料试卷切除从而采用高中资料试卷主要保护装置。 四输入与非门课程设计任务书 学生姓名：专业班级： 指导教师：工作单位： 题目: CMOS四输入与非门电路设计 初始条件： 计算机、ORCAD软件、L-EDIT软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：2周 2、技术要求： （1）学习ORCAD软件、L-EDIT软件。 （2）设计一个CMOS四输入与非门电路。 （3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。 2013.11.28-12.5对CMOS四输入与非门电路进行设计仿真工作，完成课设报告的撰写。 2013.12.6 提交课程设计报告，进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日 摘要........................................................................ I Abstract ................................................................... II 1 绪论 (1) 2 设计内容及要求 (2) 2.1 设计的目的及主要任务 (2) 2.2 设计思想 (2) 3软件介绍 (3) 3.1 OrCAD简介 (3) 3.2 L-Edit简介 (4) 4 COMS四输入与非门电路介绍 (5) 4.1 COMS四输入与非门电路组成 (5) 4.2 四输入与非门电路真值表 (6) 5 Cadence中四输入与非门电路的设计 (7) 5.1 四输入与非门电路原理图的绘制 (7) 5.2 四输入与非门电路的仿真 (8) 6 L-EDIT中四输入与非门电路版图的设计 (10) 6.1 版图设计的基本知识 (10) 6.2 基本MOS单元的绘制 (11) 6.3 COMS四输入与非门的版图设计 (13) 7课程设计总结 (14) 参考文献 (15) 1绪论 1.1设计背景 集成电路的出现与飞速发展彻底改变了人类文明和人们日常生活的面目。近几年，中国集成电路产业取得了飞速发展。 集成电路掩模版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。集成电路掩模版图设计是一门技术，它需要设计者具有电路系统原理与工艺制造方面的基础知识。但它更需要设计者的创造性、空间想象力和耐性，需要设计者长期工作的经验和知识的积累，需要设计者对日新月异的集成电路发展密切关注和探索。 互补金属-氧化物-半导体集成电路，简称CMOS电路，是集成电路中于六十年代后期才发展起来的后起之秀。到了六十年代，随着平面型晶体管的发展，以及人们对于半导表面性质认识的深化，特别是具有优良性能的热生长二氧化硅薄膜的成功生长，才导致MOS绝缘栅场效应晶体管和MOS集成电路的问世。 为了把设计的线路生产为集成电路，还必须进行版图设计。即根据线路中各器件的尺寸和互连进行合理的布局。版图设计的优劣，很大程度上决定了产品的成品率和可靠性。 在版图设计中的考虑原则是尽可能缩小有源区（即仅包括器件和互连引线部分，不包括键合点)。这不仅可以减小芯片面积，而且有 利于成品率提高。电源线和地线的走线要通畅，减小串联电阻，保证电路的参量指标。在可能的条件下，引线孔尽量开大，保证接触良好。现代化的计算机辅助制版技术，能大大减小人力，做出最佳图形，特别是为大规模集成电路所必需。 中国集成电路产业已经形成了IC设计、制造、封装测试三业及支撑配套业共同发展的较为完善的产业链格局，随着IC设计和芯片制造行业的迅猛发展，国内集成电路价值链格局继续改变，其总体趋势是设计业和芯片制造业所占比例迅速上升。 1.2设计目标 1.用tanner软件中的原理图编辑器S-Edit编辑三输入与门电路原理图。 2.用tanner软件中的L-Edit绘制三输入与门电路版图，并进行DRC 验证。 3.用tanner软件中的W-Edit对三输入与门电路图进行仿真，并观察波形。 4.用tanner软件中的W-Edit对三输入与门电路版图进行仿真，并观察波形。 5.用tanner软件中的layout-Edit对反相器进行LVS检验观察原理图与版图的匹配程度。 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门7402 TTL 2输入端四或非门 VD 7403 TTL 集电极开路2输入端四与非门7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器fhR# 7407 TTL 集电极开路六正相高压驱动器7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发器74109 TTL 带预置清除正触发双J-K触发器7411 TTL 3输入端3与门 74112 TTL 带预置清除负触发双J-K触发器7412 TTL 开路输出3输入端三与非门74121 TTL 单稳态多谐振荡器 74122 TTL 可再触发单稳态多谐振荡器74123 TTL 双可再触发单稳态多谐振荡器74125 TTL 三态输出高有效四总线缓冲门74126 TTL 三态输出低有效四总线缓冲门7413 TTL 4输入端双与非施密特触发器 g IJ 74132 TTL 2输入端四与非施密特触发器74133 TTL 13输入端与非门 74136 TTL 四异或门 74138 TTL 3-8线译码器/复工器 74139 TTL 双2-4线译码器/复工器 7414 TTL 六反相施密特触发器 74145 TTL BCD—十进制译码/驱动器7415 TTL 开路输出3输入端三与门74150 TTL 16选1数据选择/多路开关74151 TTL 8选1数据选择器 74153 TTL 双4选1数据选择器 74154 TTL 4线—16线译码器 74155 TTL 图腾柱输出译码器/分配器74156 TTL 开路输出译码器/分配器74157 TTL 同相输出四2选1数据选择器74158 TTL 反相输出四2选1数据选择器7416 TTL 开路输出六反相缓冲/驱动器74160 TTL 可预置BCD异步清除计数器74161 TTL 可予制四位二进制异步清除计数器 74162 TTL 可预置BCD同步清除计数器74163 TTL 可予制四位二进制同步清除计数器 74164 TTL 八位串行入/并行输出移位寄存器 74165 TTL 八位并行入/串行输出移位寄存器 74166 TTL 八位并入/串出移位寄存器74169 TTL 二进制四位加/减同步计数器7417 TTL 开路输出六同相缓冲/驱动器74170 TTL 开路输出4×4寄存器堆 74173 TTL 三态输出四位D型寄存器74174 TTL 带公共时钟和复位六D触发器 74175 TTL 带公共时钟和复位四D触发器74180 TTL 9位奇数/偶数发生器/校验器74181 TTL 算术逻辑单元/函数发生器74185 TTL 二进制—BCD代码转换器74190 TTL BCD同步加/减计数器 74191 TTL 二进制同步可逆计数器 74192 TTL 可预置BCD双时钟可逆计数器74193 TTL 可预置四位二进制双时钟可逆计数器 74194 TTL 四位双向通用移位寄存器74195 TTL 四位并行通道移位寄存器74196 TTL 十进制/二-十进制可预置计数锁存器 74197 TTL 二进制可预置锁存器/计数器7420 TTL 4输入端双与非门 7421 TTL 4输入端双与门 7422 TTL 开路输出4输入端双与非门74221 TTL 双/单稳态多谐振荡器 74240 TTL 八反相三态缓冲器/线驱动器74241 TTL 八同相三态缓冲器/线驱动器74243 TTL 四同相三态总线收发器 74244 TTL 八同相三态缓冲器/线驱动器74245 TTL 八同相三态总线收发器 74247 TTL BCD—7段15V输出译码/驱动器74248 TTL BCD—7段译码/升压输出驱动器74249 TTL BCD—7段译码/开路输出驱动器74251 TTL 三态输出8选1数据选择器/复工器4011 CMOS 四2输入与非门
二输入与非门,或非门版图设计
离散数学,逻辑学,命题公式求真值表
四输出与非门版图
电路四输入与非门设计 - 副本
三输入与非门电路设计
7400 TTL 2输入端四与非门
- 八种常用逻辑门的实用知识逻辑表达式、逻辑符号、真值表、逻辑运算规则)
- 离散数学,逻辑学,命题公式求真值表
- 逻辑式与真值表
- 八种常用逻辑门的实用知识(逻辑表达式、逻辑符号、真值表、逻辑运算规则)
- 逻辑学真值表及命题演算
- 4逻辑式与真值表全版.doc
- 11.4逻辑变量与真值表
- 逻辑式与真值表
- 逻辑式与真值表 (2)
- 八种常用逻辑门的实用知识逻辑表达式逻辑符真值表逻辑运算规则
- 八种常用逻辑门的实用知识(逻辑表达式、逻辑符号、真值表、逻辑运算规则)
- 逻辑式与真值表1
- 八种常用逻辑门的实用知识 逻辑表达式 逻辑符号 真值表 逻辑运算规则
- 4逻辑式与真值表复习过程
- 4逻辑式与真值表复习过程
- 种常用逻辑门的实用知识逻辑表达式逻辑符号真值表 逻辑运算规则
- 11.4逻辑式与真值表
- 逻辑式与真值表
- 逻辑第五章推理、简化真值表和形式证明分析
- 11.4逻辑式与真值表