cadence学习小结

Cadence学习小结

作者：詹书庭

一、 cadence和AD的区别

1、cadence适合做高端设计，AD（Altium Designer）适合做低端

设计，比如51、ARM这些简单的电路板用AD是非常方便的。

2、AD操作简单，上手比cadence更快；cadence功能更强，元件

带的属性更多，更适合于复杂设计，其仿真功能也是非常强大

的

3、做些简单的设计还是推荐大家使用AD，因为AD的PCB库比

较齐全，而cadence的封装库大多要自己画，而对于新手来说

这个是比较费时和费力的。还有就是外面的PCB厂商支持AD，也就是不需要自己做光绘文件，而cadence是必须要自己出光

绘文件。

二、 cadence15.7和16.5版本的异同

1、快捷键不尽相同，不管是在原理图还是在PCB里都有一些快捷

键是不一样的，好像在Pspice里是一样的。

2、16.5的仿真（pspice）更强大，自带的例子更多，而15.7几乎

没有自己的例子。这对设计也省事很多。原理图方面也有些改

进，尤其是右键框选可以放大，在个很方便的，在15.7中是没

有这个功能的。PCB方面，已经全部改用allegro设计方式，而

15.7的Layout plus可以用于导入AD（protel）PCB文件的导入，

而在16.5里面没有这一向，所以16.5的AD向cadence的PCB

导入就比较麻烦了。

3、在焊盘设计界面也有所不同，这不是最主要的，我认为最大的

改变应该还是在规则方面，16.5全部采用约束管理器，而15.7有一些简便的设置选项，对初学者可能更实用，而16.5则显得更专业，我想这也是软件发展趋势所致。

三、 原理图

（1）、新建工程、原理图纸

　颜色、格点、放（2）、环境设置：2.1：Options

Preference

大比例、选择方式、文本编辑、版图仿真、杂项设置等

　设计模板设置

2.2： Options Design Template

　自动保存选项设置

2.3：Options Autobackup

　设置当前工

2.4：Options Schematic Page Properties

程的纸张尺寸。改设置对当前工程便起作用这是与模板设置的不同之处

2.5：Options CIS Configuration

2.6：Options CIS Preferences Extended CIS Linking

数据库更新时，是否保留原件符号和标号

　相关设置

2.7：File Print

　个性化菜单设置

2.8： Tools Customize

（3）、放置元件，快捷键P，可以添加删除库。

（4）、对元件的基本操作

4.1旋转R，放大缩小I/O，编辑元器件符号属性，可以选中后右

键 edit part。

4.2编辑元器件的属性：单个编辑

群编辑方法1：搜索或者框选；群编辑方法2： Browse-part。

4.3指定部分布局布线的规则：电流参数：设置线宽

电压参数：设置线间距

电压及电流变化率：设置布线的长度，布线的优先级，以减小EMI，改善EMC

smoke分析结果：定义ROOM，分离热敏感性不同的器件4.4元件自动编号，回标（Back Annotation）。

4.5Design Cache的使用

（5）、连接原理图，元件连线W，总线B

（6）、平坦式原理图、简单层次式原理图、复杂层次式原理图平坦式特点：电路规模较大时，可以按照功能将电路分成几个部分，每部分都单独绘制，之后每张电路图之前采用off-page connector 连接。

?平坦式设计中，每页都有off-page connector

?平坦式设计中，不同页面属于同一层次

层次式特点：自上而下的设计，从根层开始看图，很容易看出整个电路的结构。

?将电路分门别类，以方块图代表实际电路。

?首先在1张图纸上用框图的形式设计总体结构，然后在另外一张图纸上

设计每个子电路框图代表的结构。子框图还可以复用。

在Place下有两个Hierarchical Block和Hierarchical Port用于设计方框图及连接入口

（7）、后续操作：原理图打印、DRC检查、网表输出，生产BOM 表（在Reports下）

（8）、CIS使用：自带的数据库（配置不讲，因为没有购买正版软件），网络抓取。在原理图中按Z键即可进入CIS界面

（9）、常用快捷键：对所有capture：Alt+F4退出，F1帮助

对原理图页：CTRL+A 全选，A表示Ascend hierarchy，D表示Descend hierarchy，E表示放置总线入口，F表示放置电源，G表示放置地，J表示放置连接点，P表示放置元件，T表示放置文本，W表示连线，X表示放置不检查点，CTRL+I表示过滤器

对属性编辑窗口：CTRL+D表示显示所选择的单元，CTRL+E表示编辑属性，CTRL+N表示增加新的行或者列，CTRL+Z取消，CTRL+C 复制，CTRL+X剪切,CTRL+V粘贴

对原理图和原理图库：CTRL+F表示查找，CTRL+P打印，CTRL+S 保存，F4重复，C表示以鼠标当前位置为中心，H水平镜像，V垂直镜像

对pspice：CTRL+A表示Zoom Area，CTRL+U重载上一次删除的图像，CTRL+Y添加Y轴,CTRL+SHIFT+Y删除Y轴，INSERT打开添加线对话框，CTAL+DELETE删除所有波形窗口的线

四、 原理图库

（1）、创建单个元件（Alphabetic表示字母）

（2）、创建复合封装元件（Homeopeneous同类）

（3）、创建分割元件：一是选择Heterogeneous；二是在library下右键New Part Creation Spreadsheet，可以和excel互拷

（4）、通过读入PIN file等快速生成文件

（5）、CIS网上数据库直接抓取

五、 Pspice仿真

（1）、新建仿真文件，选择模板（BJT_Amplifiers）

（2）、设置仿真参数：

2_1:瞬态分析参数：观察不同时刻的不同输出波形，相当于示

波器的功能。电路仿真的结束时间。何时开始保存数据，通常

取0。最大步长设置，电路工作频率高1到2个

数量级即可

2_2:直流扫描参数：让一个直流量在一定范围变化，观察其对

电路输出的影响。指定变化的直流量（电压、电流、参数值等）。

参数以何种形式变化（线性、对数、指定值）。

2_3:AC扫描参数设置：观察电路在不同频率下的输出响应，

可以得到幅频及相频特性。扫描类型（线性、对数等）。是否同

时启动噪声分析

2_4:直流偏执点分析：观察电路的直流工作点情况，得到直流

增益。是否需要计算小信号传递特性

(3)、运行，添加波形文件，测量函数等

（4）、PSpice AA包含的模块：灵敏度分析(Sensitivity)、优化(Optimizer)工具的使用、蒙特卡罗(Monte Carlo)工具使用、电应力(Smoke)工具使用、参数测绘仪(Parametric Plotter)工具

PSpice软件提供的“设计变量表”，是以全局方式来设置高级分析

的参数值。“设计变量表”符号可以在特殊符号“PSPICE_ELEM”库中查得“V ARIABLES”.

六、 封装库

（1）、0805类表贴器件：先制作焊盘，后创建封装。建立封装文件，设置Drawing Parameters，设置精度、图纸大小等。Layout-pin，在options面板下，Connect表示电气连接，Mechanical表示机械没有电气属性，找到焊盘（Polor安装弧形排列，Rectangular直线形排列）。至少要有一个引脚，必须要图形边框，必须有参考编号，至少要有一个place_bound。加入Assembly_Top,Add-line,选择Package Gometry-Assembly_Top。加入丝印层元件的外形，add-line, Package Gometry-Silkscreen_Top,线宽可以稍稍宽一点。加入place-bound代表一个区域，没有电气属性，显示的填充,add-Rectangle,Options下选择Package Gometry-Place_Bound_Top（定位左上角和右下角两个点即可）。

加入参考编号，Layout-Labels-RefDes，在Options，Assembly_Top 查看方便也加上（通常放在中心），然后在丝印层（Silkscreen）加上编号（通常第一个引脚旁边）。然后Save_As保存。

（2）、BGA类封装（管教比较多）。球形的尺寸做成正常尺寸的

80%即可。阻焊层通常比正常尺寸大0.1mm，可以先Check下再保存。设置图形大小，设置栅格点。

（3）、自定义图形焊盘。先建立Shape Symbol，Shape-Rectangle,class选择Etch,Shape-Merge Shapes表示融合。Creat Symbol保存。（两个图形，有一个是阻焊层）。建立焊盘Geometry选择Shape。建封装步骤：先建焊盘，再建封装文件，设置图形尺寸，设置栅格点，放置焊盘，放置边框（2个），放置place_bound，添加两个参考编号。

（4）、PQFP类型。旋转时先选择旋转角度，右键手工旋转。（5）、双列直插类型。通孔类焊盘通常比管脚大10~12MIL（1mm 直径）。先做Flash焊盘（对负片），建立flash文件，添加flash 图形，可以自己画，对于圆形可以add-flash,Inner diameter表示内圆直径，Spoke width开口（钻孔小的话内径比钻孔大6~8mil即可，钻孔大可以把内径适当调大一点，内外之间可以适当小一点）。Creat Symbol保存。做焊盘Type选择Through,Dirll/Slot hole栏，Plating表示是否上锡，选择Plated上锡。容差默认0就行。Dirll/Slot symbol出光绘图形（HexagonX,A，也可不填）.Thermal Relief在表层做层正常焊盘，Anti Pad一般比焊盘大0.1mm（都一样），内层Thermal Relief用Flash。命名例如pad1_80d1_00s（s表示有flash）。

（6）、封装制作向导建封装。

（7）、包含非电气属性引脚类型封装的制作。先做flash(可做成十

字形（扣去4个矩形）对矩形类通孔)，表层Thermal Relef和Anti Pad可不做，做了是为适应一些特殊情况。但内层必有做。

七、 PCB layout

1、新建电路板（.brd文件，也可以通过向导创建），设置

setup-Drawing size设置精度及区域大小及左下角点坐标

2、设置板子大小，选择add-line，（默认outline），也可以用过

setup-outline-Board Outline可以创建和修改板子边框大小。设置布线区域及可排放元件区域，setup-Areas-Rooter_Keepin,edit-Z_copy,在fine面板选择shape，class选择PACKGE KEEPIN,subclass选择ALL，再点击Rooter_Keepin.(Comtract表示向内缩小)，也可以用Z-copy来对内电层铺铜（选择ETCH_GND、ETCH_POWER等）

3、仿真安装孔。在手动放置元件选项（Advanced Setting勾选

Library,及AutoHide（表示放置元件的时候对话框自动隐藏）），然后选择要摆放的安装孔摆放就行了

4、设置层叠结构。在Setup-Cross_section.可以添加和删除层。比

如添加GND和POWER层，在Meterial选择COPPER（铜），Layer Type选择plane表示电源层，在Film Type选择正片、负片（电源层一般选择Negative负片）。然后在Visibility面板下可以查看当前的层是不是都设置好了。

5、设置栅格点，setup-Grids,手动摆放package symbols参考属于非

电气栅格点

6、Setup-Drawing Options里面设置：Status有相应的错误、未摆放、

未布线等信息，Display里Cline endcaps是连线转角显示，勾上

Waived DRCs.Symbol里面是摆放元件时的全局设置，包括摆放

时的转角和镜像

7、导入网表。File-import-Logic,选择好路径，将Create user-defined

properties勾上，这在后面按页摆放的时候要用到

8、元件摆放

（1）、手动摆放，在Options面板里，Angle表示摆放时旋转的角度，Mirror表示摆放时是否镜像

（2）、在原理图Options选项里选择第一个属性对话框，在Miscellaneous面板下，勾选Enable inteltool Commuication。然后在PCB选择手动摆放命令，在原理图选择元件，点右键最后一个（或者按shift+S），即可再PCB里面选中相应的元件，再摆放即可

（3）、按页摆放。在原理图中设置页属性（没有就添加页属性），在重新创建网表，编辑配置文件添加PAGE=YES，勾选Allow User Define Prop,重新导入网表，勾选Create user-defined properties，然后通过快速摆放，选择第一个按属性摆放选择相应的属性及属性值即可，然后点Place，再单击OK即可。

（4）、按room属性摆放。有两种方法。第一种，在PCB中创建room属性，选择edit-property，在Find里面Comp(or Pin),点击more，选择相应的元件，再点击Apply，在可用属性中选择room，

在取一个room名字，点击Apply，再点击OK即可。然后创建room outline.在Setup-Outlines选择Room Outline，即可创建或者修改Room。Room_TYPE Properties中Hard表示所有ROOM属性元件必须摆放在Room Outline里面，Inclusive表示其他元件也可以摆放到Room Outline里面。然后在快速摆放里面选择按Room摆放即可。第二中方法就是从原理图带入Room属性，在创建outline，再快速摆放。Room属性在Cadence-Allegro栏下，重新导入网表将Room属性带入到PCB中。

（5）、快速摆放所有元件，根据打印的原理图布局。可以选择摆放的位置，摆放在那一层。

9、布局。根据一些基本的布局规则将元器件摆放到合理的位置。比如高速器件和低速器件分开，数字部分和模拟部分分开等等。这些可以参考我的“高速PCB设计知识”，里面有一些常见的布局、布线的原则。将元器件摆放到原理图后调整位置有两个常用的命令，一个是move，一个是mirror，点击edit-Mirror即可对元器件进行镜像。点击edit-move即可移动元器件，选中元件后点右键有个Rotate表示旋转，在右侧Options面板下有个Angle表示一次旋转的角度，它是一个增量式旋转。如果摆放元件的时候要全局设置旋转和镜像的话可以在Setup-Drawing Options里面Symbol栏下进行设置即可。

10、约束规则设置。Setup-Constraints。第一步设置默认的Spacing规则，第二步设置一个默认的物理规则（设置默认过孔）。设置特定网络物理规则，Physical-Set values，先写一个名字再add（确定一个规

则名），然后指定网络，edit-property,在options下Net，找到相应的网络，再apply，找到Net_Physical_Type，取个名字，然后回来Physical-Assignment table，在Physical Constraint Set栏选择刚才设置物理规则名。设置线宽用Physical。（一般时钟线比普通走线宽一下，间距也宽一些），设置特定网络间距方法如上，找到Net_Spacing_Type. 区域规则设置，勾选Areas require aTYPE property,再点add在电路板上添加一个边框，再点击Attach property,在点刚才的边框（shape），会弹出编辑属性框，选择Net_Physical_Type和Net_Spacing_Type，取一个名字，然后在Assignment table分别分配好相应规则。创建总线，在约束管理器，选中相应Objects，再右键Creat-BUS取个名字。创建拓扑约束，按照网络显示飞线，打开约束管理器，选择目标右键select，接着编辑拓扑结构，在Logic-Net Schedule，点第一个引脚右键insert T，拖到合适的位置点一下，再去点第二个点，再回到T形点，再去点第三个点，然后done结束。在约束管理器里面可以发现刚才的地方Topology下变成UserDefined，再选中刚才对象右键Create-Electrical Cset，取一个名字,在All Constrains里面可以看到你刚才的设置，回来选择其他线右键Electrical Cset References,选择刚才所设置的ECSet（即可将刚才设置的拓扑结构应用到其他网络），将红色的不匹配的clear掉。点All Constrains下User-Defined，选择刚才的ECSET右键打开SigXplorer，打开在Set-Constrains，在Wiring 下，Schedule选择Template，Verify Schedule选择YES，设置好后在File-Update Constraint Manager更新到约束管理器，看是否通过检查。

在约束管理器重Analysis-Analysis Mode，打开DRC检查。

第二种设置拓扑结构方法，选择拓扑网络，按照网络显示飞线，打开约束管理器，找到你想设置飞线的网络右键select，右键打开SigXplorer，自己编辑拓扑好保存，再Set-Option Pin，去点击可能不匹配的元件，再set-constrains，在Wiring下，Schedule选择Template，Verify Schedule选择YES，apply，ok.再File-Update Constraint Manager 更新到约束管理器。设置走线长度规则，打开约束管理器，找到以前设置的ESCET（在All Constrains下User Defined），右键打开SigXplorer，再set-constrains，Prop Delay设置延迟，找到From,To，规则类型选择Length(长度)，填入最小、最大长度，再add添加好一条约束，OK后更新到约束管理器。设置相对传播延时（等长），在约束管理器里，找到以前设置的ESCET（在All Constrains下User Defined），右键打开SigXplorer，再set-constrains，在Rel Prop Delay 下点New，找到相应的From、To，Delta Type选择None，Tol Type 选择Length，Tolerance设置能容忍的值，再add，设置好后更新回去。在Net_Routing_Relative Propagation Delay里面可以看到设置的规则。在Analyze设DRC检查。差分对规则设置方法一：打开约束管理器，选择要设置差分对的两个网络，右键Create-Differential Pair点击Create，点击Differential Pair直接去设置这些值（Primary Gap主要间隙，Phase Tolerance设置长度误差）（实际上设置的是DIFFP属性，优先级最高）。差分对规则设置方法二：Logic-Assign Differential Pair，在里面选要设置的两个网络，add，OK。（创建了一个差分对），setup-

Electrical Constrains，先创建一个ECSET，New，然后在下面Net Values 设置其值（Neck镜状线），在Assign分配给你刚才所创建的差分对。步骤：先创建差分对，再分配规则。

11、布线前工作。设置各层颜色，Display-Color/Visibility。飞线的显示。高亮设置（在Display栏里有高亮颜色，飞线颜色，User Preference 下Display栏display_nohitefont表示高亮显示为实线方式，display_drcfill填充显示（关闭就是空心的蝴蝶结））。布局的时候栅格点设置大些，布线的时候栅格点设置小点。不同的网络不同的颜色高亮，Display-highlight，单独选好net，在option栏选好颜色，去点击网络，同样操作即可同时用不同的颜色高亮不同的网络。

12、布线。扇出操作，Root-Fanout By Pick,在find栏勾选Comps(零件)，点击要扇出元件（扇出之前暂时关闭电源和地的物理属性），命令激活下右键点setup可以设置扇出参数。单个网络拉线，在Options 栏下(Act当前层，Alt表示打过孔换的层，Line lock转角类型，Miter 表示转角时最小尺寸，Bubble模式Hug only遇到障碍时走线按照一定的间距进行报紧操作，Replace etch替换走线)。拉线命令下右键finish表示自动完成，Toggle表示改变出现方向。群组走线，框选或者拉线命令下右键Temp Group逐个去点击要拉线的引脚，右键done.群组拉线右键Rout spacing可以设置线间距，右键Change Control Trace可以更换控制点。群组拉线式，单独处理，右键Singe Trace Mode 就可以把控制线单独引出来，好了之后可以取消再继续走。显示相对延时，Setup-User Preference，点击Etch，打开

allegro_dynam_timing(allegro_dynam_timing_fixedpos选中则窗口固定，也会同时显示线长要求)（绿色表示走线延时满足最大最小值要求，红色说明延时（线长度）不满足要求，右边显示+表示超出最大值的量，左侧-表示比最小长度短）allegro_etch_length_on表示打开电气走线长度。差分对布线，先显示差分对飞线，拉线命令下点击其中一个引脚，打过孔右键Via Pattern（Horizontol水平摆放,Vertical垂直摆放,Diagonal Up45度斜向上摆放），设置好之后右键add Via。Options 栏下Via with segment修线时过孔会一起移动，T形连接点的布线，将T形点作为一个虚拟引脚，Toggle表示出线方向。Options栏下T s with segment修线时T形点会跟着移动。蛇形走线，Route-Delay Tune，Options栏下Sawtooth锯齿形，Gap间距，（Trombone迷宫式质量相对好一点）。修线，Route-Slide。Route-Custom Smooth平滑。Route-Miter By Pick进行转角修正（比如修成45度），Route-Spread Between V oids，线（高速线）避开下面（过孔等）挖空的区域，点击左右物体（过孔）。

13、铺铜。内电层铺铜可以通过Z-copy。Shape-Polygon（多边形）、Rectangular(矩形）、Circular（圆形）铺铜。选择相应的层，指定网络。编辑铺铜边界，Shape-Edit Boudary，点击Shape，边界上选取一点，拉出一根线，在边界地方找到一点点击。对已铺好的铜（没有网络）来指定网络，Shape-Select Shape or V oid，点击铜皮，右键Assign Net，然后在Options下选择网络。手工挖空，Shape-Manual Viod- Circular。删除孤岛，Shape-Delete Islands，options下有显示信息，选择Delete all On layer。合并铜皮，Shape-Merge Shapes，逐个点击要合并的铜皮（不

能合并不同网络的铜皮，一个静态、一个动态铜皮不能合并）。

内电层的分割，先高亮各网络连接点，选择高亮命令，options栏选择要高亮的颜色，找到第一个要高亮的网络名称，回到options栏选第二个颜色，找到第二个要高亮的网络，依次类推。Add –line，选择Options下Anti Etch_Power（soild实线）电压差较大则间隙尽量大一点（比如40~50mil）。开始分割，Edit-Split Plane-Create，选择要分割的层，选择shape类型（电源选择动态），然后在弹出的对话框中逐个分配网络。（将暂时高亮和永久高亮颜色设成不一样）。在Display 显示里面关掉Anti Etch看看分割是否合理，Visibility栏下只现实电源层。间隙不要太小，有加工误差。然后删除孤岛。不同网络的铜皮不要覆盖，比如电源层铺铜了，下面的地层就不要铺了，中间只有介质会产生偶和。

14、检查及其他。重新编号（装配比较方便），Logic-Auto Rename Refdes重新编号命令，点击Rename，点击Rename all components，点击More可以设置参数，Preserve current prefixes保留原来的前缀，Sequential顺序，点击Rename即可。接着更新到原理图，原理图Tool- Back Annotated，设置电路板所在的路径，勾选Update Schematic。

查看报告，Tools-Quick Reports，点击unconnected Pins Report查看未连接引脚，点击Shape Dynamic State动态铜皮的状态（看看是否是smooth状态），点击Shape No Net查看没有网络的铜皮，Shape Islands 查看孤岛，点击Design Rules Check Report查看DRC状态。最后做一次数据库检查，可以点击Tools-Update DRC来更新DRC状态，点

击Datebase Check镜像数据库检查，两个都勾选上，点击Check。保证数据库的正确性。

15、生产丝印等准备工作。先设置显示，Stack-up关闭Etch，Manufacturing下打开Autosilk_Top和Autosilk_Bottom.Manufacture- Silkscreen，Package gemetry 及Reference designator设置成silk。选择Edit-change，subclass不要设置，可以改变所有的字体的大小。加文字说明，add-Text，选择Manufacturing—Autosilk_Top。

16、钻孔。先设置钻孔数据文件使用参数，Manufacture-NC-NC Parameters，（Format坐标使用格式，Coordnates坐标方式（Absolute 绝对坐标），Output unit指定单位）。产生钻孔文件，Manufacture-NC-NC Drill（只处理圆形钻孔）（Auto tool select自动选择工具）有盲孔则选择By layer。若板子有方形等其他形状钻孔，则要单独处理下，运行NC Route。接着生产一个钻孔表、钻孔图，关闭所有，在Board Geometry将Outline单独打开，执行Dill Legend。

17、出光绘。Manufacture-Artwork，（Undefined line width设置比如6mil，勾选Vector based pad behavior，Device type选择Gerber RS274X，Format精度（Decimal places小数部分），勾选Leading zeroes及Equal coordnates,Output units设置单位）。可以加一个光绘区域。先设置你想打开的层（subclass），在光绘对话框右键匹配显示。

一般而言，需要光绘的层

TOP,(顶层)、BOTTOM,（底层）、VCC,（电源层）、GND,（电源层）、PAST_TOP,（钢网层）、PAST_BOTTOM,（钢网层）、SOLD_TOP,（阻焊层、绿油层）、SOLD_BOTTOM,（阻焊层、绿油层）、SILK_TOP,（丝印层）、SILK_BOTTOM（丝印层）

PAST_TOP:(钢网层)

PIN/PASTEMASK_TOP

PACKAGE GEOMETRY/PASTEMASK_TOP

PAST_BOTTOM:(钢网层)

PIN/PASTEMASK_BOTTOM

PACKAGE GEOMETRY/PASTEMASK_BOTTOM

SOLD_TOP:(阻焊层、绿油层)(由于绿油层是用来作为阻焊之用，所以比PAST多了一个BROAD GEOMETRY)

PIN/SOLDEMASK_TOP

GEOMETRY/SOLDERMASK_TOP

PACKAGE

BOARD

GEOMETRY/SOLDEMASK_TOP

SOLD_BOTTOM:(阻焊层、绿油层)(由于绿油层是用来作为阻焊之用，所以比PAST多了一个BROAD GEOMETRY)

PIN/SOLDEMASK_BOTTOM

PACKAGE

GEOMETRY/SOLDERMASK_BOTTOM

GEOMETRY/SOLDEMASK_BOTTOM

BOARD

(丝印层)

SILK_TOP:

DES/SILKSCREEN_TOP

REF

GEOMETRY/SILKSCREEN_TOP

PACKAGE

GEOMETRY/OUTLINE

BOARD

BOARD GEOMETRY/SILKSCREEN_TOP

SILK_BOTTOM: (丝印层)

DES/SILKSCREEN_BOTTOM

REF

GEOMETRY/SILKSCREEN_BOTTOM

PACKAGE

GEOMETRY/OUTLINE

BOARD

BOARD GEOMETRY/SILKSCREEN_BOTTOM

18、提交给厂商的文件。所有光绘文件，.drl钻孔文件，（,rou文件），art_param.txt光绘参数，nc_param.txt钻孔参数。

八、 PCB SI

参考“[Cadence完全学习手册].兰吉昌.扫描版”PCB SI部分

QQ:905408963

2011-11-25

读国学经典心得体会五篇

读国学经典心得体会五篇 心得体会是指一种读书、实践后所写的感受性文字。一般分为学习体会，工作体会，教学体会，读后感，观后感。以下是小编整理的读国学经典心得体会五篇，欢迎阅读参考! 读国学经典心得体会(一) “经典”是一个民族博大智慧和美好情感的结晶，所载为至理常道，透射着人文的光芒，其价值历久而弥新，任何一个文化系统皆有其永恒不朽的经典作为源头。罗曼?罗兰曾说过：“一个民族的政治生活只是它生命的浮面;为了探索它内在的生命——它的各种行动的源泉——我们必须通过它的文学、哲学和艺术而深入它的灵魂，因为这里反映了它人民的种种思想、热情和理想。”这个暑假我认真诵读国学经典，感悟古典魅力，感受颇深。 一提到“国学经典”四个字，大家的第一反应一定会是中华文化中最优秀、最精华、最有价值的典范性著作。我觉得《千字文》就是这样的一本书。 据史书记载，这篇构思精巧、富有韵致的《千字文》，是南朝梁武帝时一位叫周兴嗣的人于一夜间编成的。公元六世纪初，梁武帝萧衍博通众学，擅长文学，雅爱书法。他对王羲之的书法推崇备至，因而命人从王羲之的墨迹中，选出一千个各不相同的字，让员外散骑侍郎周兴嗣用四言韵文的形式将其编撰成文，字句间要求有密切联系，且要富于文采和韵味，以供儿童学习识字，并从中掌握必要的知识。周兴嗣才思敏捷，一夜便将《千字文》编成，不过，第二天，他竟已是两鬓斑白。《千字文迄今已有1400多年了。流传到今天，作为一部启蒙读物，它获得了很高的评价。 书中还有关于学习的，如“尺璧非宝，寸阴是竞。”说明古人很早就认识到光阴的可贵，“一寸光阴一寸金，寸金难买寸光阴。”“笃初诚美，慎终宜令。”修身、求学，重视开头固然不错，但始终如一坚持到最后更是难能可贵。做学问不可以半途而废、虎头蛇尾，应该坚持不懈，最终才能到达胜利的彼岸。“守真志满，逐物意移。”说的是每个人要保持善性，学习要专一，不要转移意志，甚至玩物丧志。

cadence 学习笔记

1. Allegro中我设置了highlight的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。是什么地方需要设置，哪位大虾告诉哈我？ 答：setup/user preferences/display/display_nohilitefont 这个选项打勾就行了。 2. 不小心按了Highlight Sov后部分线高亮成白色，怎样取消？ 答：这个是用来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地网络，然后再按Highlight Sov刷新即可。 3. 如何更改Highlight高亮默认颜色？ 答：可以在Display->Color/Visibility->Display->Temporary Highlight里修改即可，临时修改颜色可以点Display->Assign Color来实现。 4. 如实现Highlight高亮部分网络，而背景变暗，就像Altium Designer那样？ 答：可以在Display->Color/Visibility->Display->Shadow Mode打开该模式，并且选中Dim active layer 即可。 5. 快速切换层快捷键 答：可以按数字区里的“-”或“+”来换层。 6. OrCAD跟Allegro交互时，出现WARNING [CAP0072] Could not find component to highlight 错误等？ 答：OrCAD输出网表，Allegro导入网表，确保两者对的上号，然后在Orcad选中元件，再右键Editor Select，即可在Allegro中选中该元件；反过来，在Allegro中要先Highlight某元件，在Orcad中变会选中该元件。 1.ORcad :首先打开orcad和allegro分别占1/2的窗口界面。然后orcad中Tools/creatnetlist/PCB Editor中Create PCB Editor Netlist下的Options中设置导出网表的路径。然后确定导出网表。 2.Allegro:Files/Import/Logic/ 最底下的Import directory中设置刚才导出网表的路径。然后导入即可，只要不出现error即可。 3.操作互动：首先在allegro中选中高亮display/Highlight，然后到orcad中选中一个元件或者引脚哪么对应的allegro中旧高亮显示了。当然了选中Dehighlight就可以不高亮显示了。 7. 关于盲孔及埋孔B/B Via的制作方法？ 答：可先制作通孔Thru via，然后Setup->B/B via definitions->Define B/B via，如下图，完成后，再在Constraint Manager->Physical->all layers->vias里添加B/B Via即可。

高效课堂培训心得体会

高效课堂培训心得体会 Jenny was compiled in January 2021

高效课堂培训心得体会 8月26日至27日这两天，有幸参加江西金太阳集团关于高效课堂改革培训。通过培训，我从中受益匪浅，我们的共同感受就是心灵震撼，实施新课改、打造高效课堂是大势所趋、迫在眉睫，只有进行课改，才能真正建立起改变学生生命状态的“新课堂”，才能真正解放学生、发展学生。对于本次培训，我有如下感受： 一、课堂改革势在必行 中国传统教育是以教为中心，以控制学生、满足教师的表演欲望为主，忽略了学生学的主体地位，限制了学生的思维，扼杀了学生的创造力，消弱了学生主动参与的积极性，降低了学生学的能力，不利于学生的成长与发展。而新课改是以学生的学为中心，以调动学生的主动性和积极参与度为主，重视了学生的主体地位，全方位培养学生的能力，为学生一生的发展奠定了良好的基础。所以说，课改是对学生的拯救与放生，是在解放学生的过程中自我练就能力，是为学生一生的发展谋求资本，是势在必行的一项工程。 二、教师必须做好充分的课前准备 打造高效课堂，对老师提出了更高的要求，首先，在备课方面要准备更加充分，每节课上课前，要自己问自己几个问题：我打算让学生获得什么我打算让学生用多长时间获得，我打算让学生怎样获得我怎样知道学生达到了要求这课前四问能够让老师对于课堂有了大概地了解，准备就要更加充分，做到不上无准备之课。在上课时，应该合理分配课堂时间，什么时间学生自己学，什么时间老师开始讲，什么时间开始练，这些都应该做到心中有数。其次，教师要有明确的学法指导，要对自己的设计了然于胸，课堂上还要进行二次备课，并在学生疑惑处、知识重点处重锤敲打，精讲点拨，着力引导学生学会知识、学会思路、学会方法、学会合作。 三、更新观念，拉近师生距离，建立民主的课堂气氛

国学经典教学心得体会

国学经典教学心得体会 国学是我们中国人特有的国粹，它承载着中华民族五千多年的文化内涵。学习国学，让我更进一步的了解孔子及其他教育家、思想 家的学说。 (一)修身养性，德行人生。细读《论语》，颇有感触。《论语》就是教给我们如何在现代生活中获取心灵快乐，适应日常生活，找 到个人坐标。因此，《论语》可以作为我们个人尤其是作为教师的 我们的生活和工作指南。《论语》中关于修德的言论，最具概括性 且易于遵循的有：“君子有三戒;少之时，血气未定，戒之在色;及 其壮也，血气方刚，戒之在斗;及其老也，血气既衰，戒之在得”。 子绝四：毋意、毋必、毋固、毋我”。“益者三友，损者三友”，“益者三乐，损者三乐”。孔子认为：血气未定的年少之时,不要沉 浸于女色;血气方刚的成年时期,不要与人争斗：而到血气既衰的老年,不要贪得无厌。一个人遇事不要主观臆测，不要盲目武断，不要 固执己见，不要自以为是。孔子还认为，和正直，诚实守信，博学 多才的人交朋友是有益的;而和谄媚的人，虚伪阴险的人，花言巧语 的人交朋友是有害的。同时他还认为，如果以适度的礼乐来节制自己，以称道别人的好处，以拥有很多贤德的朋友为快乐，对人是有 益的，而以骄奢淫逸，游荡忘返，宴饮荒淫为快乐，对人则是有害的。这些言论，简洁明了，教人自我警醒，让人持守美德或教人弃 去偏执。如果我们每个人都能把这几句话牢记在心，时时警醒自己，应该说在修身行事方面就不会有大的过错了，作为教师，为人师表，更是要牢记不忘，并依此行事，真正做到身正为范。在市场经济条 件下，许多人过分地强调物质利益的追求，因为种种原因而使得人 们的利益主体多元化，于是，人们的价值观也呈现多元化，而作为 教师承担着教书育人的责任，肩上的担子千斤重，一头挑着学生的 现在，一头挑着国家的未来，必须给予学生的正确的世界观、价值观.。人生观的引导，教育学生为民族的复兴而不懈努力并成为国家 的栋梁。而要达到此目的，教师自己首先要有正确的世界观.、价值

Cadence学习笔记4PCB板设计

Cadence学习笔记4__PCB板设计 打开PCB Editor，新建一个文件File→New，模板选择Board，文件名为myBoard，点击Browse…选择文件路径，然后点击ok，如下图： 可能因为是破解软件，有的时候一些命令会没反应，保存好文件后，重新打开程序。 这个文档只介绍双层板设计。 设置板子大小： 点击工具栏setup→Design Parameter弹出窗口如下，在Design选项卡下面，单位选择mils，表示这个板子的所有的默认单位都是mil，精度Accuracy选择2，因为后面要出光绘，太大了也没用，大小设置4000*4000，相应的左下角坐标设为-2000和-2000，其余默认即可，第一行两个-2000是第二行两个4000的一半，表示原点在板子中心。一般情况下这里设置的板子应比比实际大小更大一些，特别是宽度，这样有利于摆放元器件。

接着设置栅格点大小，点击工具栏setup Grids，勾选“Grids On”显示栅格点，在非电气属性区域Non-Etch设置为25mil，表示布局<摆放元件）时的最小栅格点为25mil，在电气属性区域All Etch及下面的TOP和BOTTOM设为5mil，表示布线时的最小栅格点为5mil，在All Etch这里的Spaceing x和y可以设置所有层的电气属性栅格点，在下面的TOP和BOTTOM可以单独设置各个层，这里默认的是两层，如果还有更多的层，都会在这里显示。

设置板框： 板框大小就是做出来的板子的实际大小，根据实际情况确定。点击Add→line或左侧工具栏的划线图标，在右侧工具栏选择Options，然后选择类Board Geometry和子类 Outline，其余默认，如下图。其右上角有三个很小的图标，可以点击右上角的图标将其展开，否则鼠标移开后会自动收缩，展开后也可以点击将其收缩。如果不小心点击关掉了这个小窗口，可以在上方工具栏View→Windows勾选Options，同样的Visibility 和Find都可以这么操作。如果Options、Visibility和Find窗口都是点击了展开，那么可以点击将其中一个置于最前。

FPGA学习心得

回想起自己学FPGA，已经有一段时间了，从开始的茫然，到后来的疯狂看书，设计开发板，调电路，练习各种FPGA实例，到最后能独立完成项目，一路走来，感受颇多，拿出来和大家分享，顺便介绍下自己的一点经验所得，希望对初学者有所帮助。 废话不说了，下面进入正题，学习FPGA我主要经历了这么几个阶段： ①、Verilog语言的学习，熟悉Verilog语言的各种语法。 ②、FPGA的学习，熟悉QuartusII软件的各种功能，各种逻辑算法设计，接口模块(RS232,LCD,VGA,SPI,I2c等)的设计，时序分析，硬件优化等，自己开始设计简单的FPGA 板子。 ③、NiosII的学习，熟悉NiosII的开发流程，熟悉开发软件(SOPC,NiosII IDE),了解NiosII 的基本结构，设计NiosII开发板，编写NiosII C语言程序，调试板子各模块功能。先来说说第一个阶段，现在主要的硬件描述语言有VHDL，Verilog两种，在本科时老师一般教VHDL，不过现在 Verilog用的人越来越多，其更容易上手(与C语言语法比较类似),也更灵活，现在的IC设计基本都用Verilog。像systemC，systemVerilog之类的应该还在萌芽阶段，以后可能会有较大发展。鉴于以上原因我选择了Verilog作为我学习的硬件描述语言。 其实有C语言的基础，学起Verilog的语言很简单，关键要有并行的概念，所有的module，assign，always都是并行的，这一点与软件语言有明显不同。这里推荐几本评价比较好的学习Verilog的书籍： ①、《verilog 数字系统设计教程》，这本书对于入门是一本很好的书，通俗易懂，让人很快上手，它里面的例子也不错。但本书对于资源优化方面的编程没有多少涉及到。 ②、《设计与验证Verilog HDL》，这本书虽然比较薄，但是相当精辟，讲解的也很深入，很多概念看了这本书有种豁然开朗的感觉，呵呵。 学习Verilog其实不用看很多书，基本的语法部分大家都一样，关键是要自己会灵活应用，多做练习。 Verilog语言学了一段时间，感觉自己可以编点东西，希望自己编的程序在板子上运行看看结果，下面就介绍我学习的第二个阶段。 刚开始我拿了实验室一块CPLD的开发板做练习，熟悉QuartusII的各种功能，比如IP的调用，各种约束设置，时序分析，Logiclock设计方法等，不过做到后面发现CPLD 的资源不太够(没有内嵌的RAM、不能用SignalTapII，LE太少等)，而实验室没有FPGA开发板，所以就萌生了自己做FPGA开发板的意图，刚好Cadence我也学的差不多了，就花了几天时间主要研究了FPGA配置电路的设计，在板子上做了Jtag和AS下载口，在做了几个用户按键和LED，其他的口全部引出作为IO口，电路比较简单，板子焊好后一调就通了(心里那个爽啊...)。我选的FPGA是cycloneII系列的EP2C5，资源比以前的FPGA多了好几倍，还有PLL，内嵌的RAM，可以试试SignalTapII，用内嵌的逻辑分析仪测试引脚波形，对于FPGA的调试，逻辑分析仪是至关重要的。利用这块板子我完成了项目中的几个主要功能：RS232通信，指令译码，配置DDS，AD数据高速缓存，电子开关状态设置等，在实践中学习起来真的比平时快很多，用到什么学什么动力更大。这个时候我主要看的数据有这几本感觉比较好： ①、《Altera FPGA/CPLD 设计（基础篇）》：讲解一些基本的FPGA设计技术，以及QuartusII中各个工具的用法（IP，RTL，SignalProbe，SignalTapII，Timing Closure Floorplan，chip Editor等），对于入门非常好。 ②、《Altera FPGA/CPLD 设计（高级篇）》：讲解了一些高级工具的应用，LogicLock，时序约束很分析，设计优化，也讲述了一些硬件编程的思想，作为提高用。

教师高效课堂培训心得体会-培训心得体会

教师高效课堂培训心得体会-培训心得体会 中国教育界流传着这样一句话：“中国教育看山东，山东教育看xx”。的确，在这5天的参观和学习中，我发现xx的教育始终能走在教育改革的前沿，这也逐渐成为了我们本次参观学习队伍中绝大多数领导和老师们的共识。 从xx年实行课改减负到现在，xx的教育改革并未收到很好的实效，学生们如何才能在现今繁多的课程中解脱出来，从而轻松、快乐、高效的学习也逐渐成为我们xx课改的新风向标。带着这些疑问，我们首先走进了山东省xx二中。xx二中注重校园文化，孔子雕像，各种各样的学习展板，课外知识拓展台还有学生们自己创意的作品，时时处处体现着校园文化内涵。走进课堂，给很多人的印象是学生们的积极性，但是这样的积极性并不是因为我们这群陌生人到来的炫耀，更多的是因为学生们的专注，他们已经完全的融入了课堂，在课堂上可以用自己喜欢的方式听课，和老师、学生们互动和交流。学习的过程中，他们仅仅抓住课本和老师们编写的导学案，以小组4人为基本学习的单位，通过讨论来学习和提高，老师更多的时间是为每个小组的学生来服务，解决他们研究学习过程中的问题，真的起到了穿针引线的作用。“271”课堂的模式已经深深的扎根在每个老师和学生心中，这样的课堂新理论既指导了课堂的实践，又更好的为学生学习的积极性提供了有力的保障，让我们每个在场的老师都为他们这样的学习模式倍感赞叹。

事实上，教育目的中对于学生全面均衡发展的培养早就给了明确的定义，但是我们在实际的教育教学中做的甚是不足。仔细想来，这似乎是我们的教学方法不到位，但是我个人认为这与课程的设置有很大的关系。参观中，我们发现山东省xx一中很好的做到了这一点。1200多亩的校园，8000多的学生们生活在这样的大环境下，走进这里真的就好像步入了大自然一样。试想，能有这样的环境，谁还不加油努力奋斗呢？xx一中给我最大的印象是他们独特的课程设置。为了全面的培养学生们的综合素质，让学生们能施展自己的爱好，发挥兴趣的积极作用，学校设置了一系列的兴趣选修课程，比如风筝制作课，雕塑课，书法研修课，舞蹈课等等，通过课程的学习在将学分制纳入学生学习的考核体系之中，在这里学习的成绩在也不单纯能代表个人的能力了。想想，学生们的综合能力提高了，学生成绩的提高也不就成了顺理成章的事情了么。xx一中正给我们提供了这样的一种通过特色课程的设置来培养学生个性和全面发展的模板。 一直以来，传统意义上的授课就是教师满堂讲，学生满堂听。这样的授课方式老师累的嗓子疼，但是学生还是听不懂。那么如何才能打破这种方式又不失高效性呢？山东省xx五中给我们提供了一个很好的解决办法，那就是小组合作—探究学习。将全班的学生以4个一组为基本单位，每个组内根据平时的表现和成绩在分为a、b、c、d 四个同学，还有一个小组长。在平时的课堂学习和讨论中，a和d结成伙伴，b和c相互帮助，这样的分配使得学习好的学生和相对差一点的都能得到学习的机会，让每个学生都能在学习中发挥自己的光和

国学经典心得体会2000字

国学经典心得体会2000字 20**年暑假，我参加了校园组织的《国学经典与教育》的在线学习，这次学习分为四个教学视频，我用半个月的时间看了好几遍教学视屏，总计用时20多个小时。另看完教材《国学经典与教育读本》(一、二)。原先我对国学仅仅是明白而已，平时教学中虽有涉及，但受小学生的理解潜力的限制，也是粗约的给小学生讲解，并未更深地从中国文化的历史传承，从《国学》对中国文化的影响上，对中国人的影响上过多思考。经过此次的学习，让我对国学有了深刻的认识，感受到《国学》中的不可言传只可意会的经典理论，细细的反省一下，我感觉确实受益匪浅。 国学是我们中国人特有的国粹，它承载着中华民族五千多年的文化内涵。学习国学，让我更进一步的了解孔子及其他教育家、思想家的学说。 (一)修身养性，德行人生。 细读《论语》，颇有感触。《论语》就是教给我们如何在现代生活中获取心灵快乐，适应日常生活，找到个人坐标。因此，《论语》能够作为我们个人尤其是作为教师的我们的生活和工作指南。《论语》中关于修德的言论，最具概括性

且易于遵循的有：“君子有三戒;少之时，血气未定，戒之在色;及其壮也，血气方刚，戒之在斗;及其老也，血气既衰，戒之在得”。子绝四：毋意、毋必、毋固、毋我”。“益者三友，损者三友”，“益者三乐，损者三乐”。 孔子认为：血气未定的年少之时，不要沉浸于女色;血气方刚的成年时期，不要与人争斗：而到血气既衰的老年，不要贪得无厌。一个人遇事不要主观臆测，不要盲目武断，不要固执己见，不要自以为是。孔子还认为，和正直，诚实守信，博学多才的人交朋友是有益的;而和谄媚的人，虚伪阴险的人，花言巧语的人交朋友是有害的。同时他还认为，如果以适度的礼乐来节制自己，以称道别人的好处，以拥有很多贤德的朋友为快乐，对人是有益的，而以骄奢淫逸，游荡忘返，宴饮荒淫为快乐，对人则是有害的。这些言论，简洁明了，教人自我警醒，让人持守美德或教人弃去偏执。如果我们每个人都能把这几句话牢记在心，时时警醒自己，就应说在修身行事方面就不会有大的过错了，作为教师，为人师表，更是要牢记不忘，并依此行事，真正做到身正为范。 在市场经济条件下，许多人过分地强调物质利益的追求，因为种种原因而使得人们的利益主体多元化，于是，人们的价值观也呈现多元化，而作为教师承担着教书育人的职责，肩上的担子千斤重，一头挑着学生的此刻，一头挑着国家的未来，务必给予学生的正确的世界观、价值观.。人生

Cadence学习笔记(十三)

1. 有些特殊的焊盘上要打很多孔，需要在Multiple Drill里设置。 2. .psm是元件封装的数据文件，不能直接编辑，.dra是绘图文件，我们可以用软件打开它对封装进行编辑。 3. 按room摆放： 使用PCB Editor， 1）在PCB Editor里设置room属性，导入网表后,Edit - Properties,在Find by name中选择Comp (or Pin)，点击More，选择需要赋予room属性的元件，弹出Edit Property对话框 ，在左边的Available Properties中选择Room，value=power3v3，然后点击Apply，在Show Properties 窗口可以看到所选的元件都有ROOM=power3v3，这样元件有了room属性； 2）接下来在PCB Editor里添加room区域，Setup - Outlines - Room Outline，在Create/Edit Option 选择Draw Rectangle，在板框内部拉出一个矩形框； 3）按照room属性来摆放，Place - Quick Place，在Placement Filter里选择Place by room，在下拉列表中选择power3v3，点击Place。 使用Capture CIS， 1）选中元件，右键Edit Properties，Filter by选择Cadence-Allegro，找到ROOM编辑，填写power1v6，再切换到，可以看到room属性已经带过来了； 2）属性设置好以后，要把属性做到网表里，需要重新生成网表，点击.dsn，Tools - Create Netlist；3）回到PCB Editor，重新导入网表，File - Import - Logic； 4）创建room，Setup - Outlines - Room Outline，在Create/Edit Option选择Draw Rectangle，画出power1v6的room； 5）按照room属性来摆放，Place - Quick Place，在Placement Filter里选择Place by room，在下拉列表中选择power1v6，点击Place。

Allegro学习笔记之2——覆铜

Allegro学习笔记之2——覆铜 所谓覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。 敷铜的意义： 1)减小地线阻抗，提高抗干扰能力； 2)降低压降，提高电源效率； 3)与地线相连，还可以减小环路面积。 4)也出于让PCB 焊接时尽可能不变形的目的，大部分PCB 生产厂家也会要求PCB 设计者在PCB 的空旷区域填充铜皮或者网格状的地线。 不过敷铜如果处理的不当，那将得不赏失 这是一个实测的案例，测量结果是利用EMSCAN 电磁干扰扫描系统(https://www.wendangku.net/doc/9c1684844.html, )获得的，EMSCAN 能使我们实时看清电磁场的分布。 在一块多层PCB 上，工程师把PCB 的周围敷上了一圈铜，如图1 所示。在这个敷铜的处理上，工程师仅在铜皮的开始部分放置了几个过孔，把这个铜皮连接到了地层上，其他地方没有打过孔。

在高频情况下，印刷电路板上的布线的分布电容会起作用，当长度大于噪声频率相应波长的1/20 时，就会产生天线效应，噪声就会通过布线向外发射。 从上面这个实际测量的结果来看，PCB 上存在一个22.894MHz 的干扰源，而敷设的铜皮对这个信号很敏感，作为“接收天线”接收到了这个信号，同时，该铜皮又作为“发射天线”向外部发射很强的电磁干扰信号。我们知道，频率与波长的关系为f＝C/λ。 式中f 为频率，单位为Hz，λ为波长，单位为m，C 为光速，等于3×108 米/秒 对于22.894MHz 的信号，其波长λ为：3×108/22.894M=13 米。λ/20为65cm。 本PCB 的敷铜太长，超过了65cm，从而导致产生天线效应。 目前，我们的PCB 中，普遍采用了上升沿小于1ns 的芯片。假设芯片的上升沿为1ns，其产生的电磁干扰的频率会高达fknee = 0.5/Tr ＝500MHz。 对于500MHz 的信号，其波长为60cm，λ/20=3cm。 也就是说，PCB上3cm 长的布线，就可能形成“天线”。所以，在高频电路中，千万不要认为，把地线的某个地方接了地，这就是“地线”。一定要以小于λ/20 的间距，在布线上打过孔，与多层板的地平面“良好接地”。 注意问题： 那么我们在敷铜中，为了让敷铜达到我们预期的效果，那么敷铜方面需要注意那些问题： ?如果PCB的地较多，有SGND、AGND、GND，等等，就要根据PCB板面位置的不同，分别以最主要的“地”作为基准参考来独立覆铜，数字地和模拟地分开来敷铜自不多言，同时在覆铜之前，首先加粗相应的电源连线：5. 0V、3.3V等等，这样一来，就形成了多个不同形状的多变形结构。 ?对不同地的单点连接，做法是通过0欧电阻或者磁珠或者电感连接； ?晶振附近的覆铜，电路中的晶振为一高频发射源，做法是在环绕晶振敷铜，然后将晶振的外壳另行接地。 ?孤岛（死区）问题，如果觉得很大，那就定义个地过孔添加进去也费不了多大的事。 ?在开始布线时，应对地线一视同仁，走线的时候就应该把地线走好，不能依*于覆铜后通过添加过孔来消除为连接的地引脚，这样的效果很不好。 ?在板子上最好不要有尖的角出现（<=180度），因为从电磁学的角度来讲，这就构成的一个发射天线！对于其他总会有一影响的只不过是大还是小而已，我建议使用圆弧的边沿线。

学习有效课堂教学的心得体会

学习有效课堂教学的心得体会 张新英 传统的教学方法，教师和学生深陷在应试教育的泥潭中，以“时间战”“题海战”为教学法宝，这样虽然能暂时地提高学生成绩，却严重增加了学生的负担，其结果是高投入低效益，教师累学生苦，付出与效益不成正比，今年我们学校组织学习了有效课堂教学，让我对教学有了一种新的认识。 有效教学是指在符合时代和个体积极价值建构的前提下，其效率在一定时空内不低于平均水准的教学。所谓“有效”，主要是指通过教师在一段时间的教学后，学生所获得的具体进步或发展，教学有没有效益，并不是指教师有没有教完内容或教得认不认真，而是指学生有没有学到什么、学生学得好不好。具体地说，有效教学有四条标准：首先，教学有价值，教学的价值体现在满足了学习者的学习需要；第二，教学有效果，教学的效果体现在学生学习有无进步；第三，教学有效率，教学效率体现在学习者用最少的投入达成目标；最后，教学有魅力，教学的魅力体现在吸引学习者继续学习。 通过对有效教学的深入学习，我认真地反思了自己的课堂教学，发现 了诸多无效的教学行为。 第一，我总是重视教师的教，而常忽视学生的学，每次上课前，我都 精心的计划和准备课堂内容，争取让物理课堂大容量。上课时，我常忙于 把自己的内容讲完，老师讲得富有激情，口干舌燥，学生却歪来倒去，无 精打采，遇到这种情况，我虽然也要调动一下，注意一下，但一会儿又忙 于讲授了，这样上课教师上得累，学生收获却不大，这就与有效学习中学 习有价值学习有效率相违背，教师做了很多无用功。

第二，教学魅力不强，物理学科应该是知识性，艺术性的完美结合，而我的物理课堂更多的注重知识性，没有太多的情境设置，没有太多的师生共鸣，艺术性强调得极为不够，虽然学生不讨厌物理，但也说不上非常喜欢。这就让学生学习物理较为疲软，兴趣不很浓。另外，我对于个别问题较大的学生缺乏及时的指导及教育，导致教学效果反馈不够及时，当然教学效率也就不够高了。 针对以上情况，改进教学就势在必行，我认为应该从以下几方面来改进无效教学： 一、把和谐的师生关系带进课堂，和谐的师生关系有助于发挥学生学习的主动性和积极性，反之，学生学习的主动性和积极性就要受到压抑，教师在课堂上要善于控制自己的情绪，不要把不愉快的心情带进课堂，在这一点上我深有体会，有时因为早上的家庭作业情况不好，就会怒气冲冲的直进教室，先把学生骂一顿，然后再上课，在这个时候，自己是出了气了，学生也安静了，但却发现学生的思维迟钝了，发言也不积极了，反之，教师的态度和善面带笑容，学生就勇于发言，思维活跃，知识掌握得也比较好。 二、把学习的主动权交还给学生，教师必须对自身的角色进行正确的定位，即教师应该是学生学习的引导者和组织者，要设计一些紧扣教学内容的问题，力求找到最简单的方法讲给学生听，不多说废话。从而有效的统领教学，让学生有效地学习，指导学生“学会”学习，使他们能主动地、积极地创造性地学。 三、给学生留有足够的学习余地，教师不仅要把知识传给学生，而且要指导学生学会学习，也就是教学生“渔”，而不是送给学生“鱼”，我

国学经典心得体会

读国学经典心得体会 童红 近段时间，我们通过研修网学习了国学经典，通过学习渐渐地了解了书中的意思。 国学经典不仅是中国悠久传统文化的明证，也是每一个中国人的立身处世之本，更是我们不可或缺的精神力量。传统经典文化是中华文明传承数千年的重要载体，内容博大精深，流传的经典浩如烟海。 国学经典中不仅有名家名言，还有贴近生活的人、事，以及一些脍炙人口的著作选读。其中如“谁知盘中餐，粒粒皆辛苦”，大家早已耳熟能详，还有的如“一粥一饭，当思来之不易；半丝半缕，恒念物力艰辛”也在民间广为流传。这些使国学之精华更接近人们平时的日常生活，让我们更容易理解，方便记忆，能把圣人之训用在实处。 在浩如烟海的中国古典著作中，《论语》一直闪耀着特别的光芒。两千多年来，《论语》中“仁爱”的核心思想，始终浸润着“达则兼济天下，穷则独善其身”的光芒，它为不同时期、不同年代的人们所推崇，所向往。原来总以为孔子是离自己很遥远的古代圣贤，《论语》是学术家们才研究的历史文化遗产，从没有想到它会如此亲近地来到我们身边。《论语》的真谛，就是告诉大家，怎么样才能过上我们心灵所需要的那种快乐的生活。作为教师，假如我们能感受到这些，那我们的心中肯定会少许多怨言，肯定会是一名快乐而幸福的教师。真正好的老师应像孔夫子这样，平和地跟学生商量把这种天地人三才共荣共生的关系讲透。面对不同的学生，我们老师就需要保持一个健康的心态。就像孔子所说的那样要“爱人”、“知识”。关爱别人，就是仁，了解别人，就是智。对学生多些了解，因材施教发展学生的个性特长，对成绩差的学生应以一种积极的心态，正确地引导，相信他们一定会在自己的教育下有所转变，只是迟早而已。

Cadence 16.2 学习笔记(一)

D:\Cadence\SPB_16.3\share\pcb\pcb_lib\symbols 原理图操作 Friday, September 07, 2012 12:47 PM

为什么我的cadence16。3绘制原理图DRC 检测没问题之后，生成网表出现错误呢error initializing COM property pages: 无效指针 ? ? I'm using 16.2 demo version on the 64bit version of Windows 7. When I try to create a netlist, it generates generates an error message saying: "Error initializing COM property pages: Invalid pointer" The netlist creation window has a blank PCB Editor tab, in which I can't generate a netlist for PCB Editor.Anyone knows the solution? Thanks. I found the (partial) solution as following: Error while creating a netlist in Capture My operating system is Vista. I get the error -“Error initializing COM property pages: Invalid pointer ”while trying to generate the Allegro net list. PROBLEM: While creating a netlist in OrCAD Capture 9.2.3, the following error message appears “Error initializing COM property pages: Invalid pointer ”. Why? SOLUTION: This error message appears because of an improper entry in the registry of the pxllite.OCX file. You can solve this problem in the following tree ways: Solution 1: Manually register the Dynamic Link Libraries (.DLL). To manually register the pxllite.ocx file: 1. Choose Start > Run to open the Run window. 2. Type cmd to open the command line window (CTRL+right click, run as admin) 3. Go to \tools\capture, where is the path for the OrCAD Capture installation directory. 4. Type the following two commands, one at a time in the command line window: regsvr32 pxllite.ocx regsvr32 truereuse.ocx Netlist 创建 Friday, September 07, 2012 10:57 PM

CADENCE快捷键归纳

cadence 快捷键总结 Cadence版图布局软件Virtuso Layout Editor快捷键归纳(也就是Virtuso中说的Bind key) 写在前面：以下我所归纳的快捷键是我在版图培训时通过阅读Cadence帮助文件和菜单命令一个个试出来的，有些我只知道作用而暂时想不到相应的中文翻译。还有一些快捷键帮助文件中有，但我试了没用，可能是要在Unix下吧^_^。希望对学版图设计的有所帮助吧。有不妥的地方还请多多指教啊。 首先介绍下鼠标、键盘操作吧: 1）单击左键选中一个图形(如果是两个图形交叠的话，单击左键选中其中一个图形，在单击选中另一个图形) 2）用左键框选，选中一片图形，某个图形要被完全包围才会被选中。 3）中键单击调出常用菜单命令(很少用，要点两下，麻烦。我们有快捷键的嘛) 4）右键点击拖放用来放大。放大后经常配合F键使用，恢复到全部显示。配合Tab键使用，平移视图。右键还有“Strokes”，就是点住右键画些图线，就能实现调用某些命令。 5）Shift+左键加选图形，Ctrl+左键减选图形。(Cadence菜单中大写表示+按shift，Ctrl 写成^) 6）F1 显示帮助窗口。 7）F2 保存。 7）F3 这个快捷键很有用，是控制在选取相应工具后是否显示相应属性对话框的。比如在选取Path工具后，想控制Path的走向，可以按F3调出对话框进行设置。 8）F4 英文是Toggle Partial Select，就是用来控制是否可以部分选择一个图形。 9）F5 打开。 F6，F7帮助上有，但我试过，没反应-_-!!! 10）F8 Guided Path Create 切换至L90XYFirst。 11）F9 是Filter Size 我不知道怎么用。 12）Ctrl+A 全选。这个和windows下是一样的。 13）Shift+B Return。这个牵扯到“Hierarchy”。我翻译成“层次”。这个命令就是层次升一级，升到上一级视图。

有效课堂心得体会

有效课堂心得体会 构建有效课堂学习心得体会 单甲乡中心完小陈新华这段时间我通过学习《有效教学》，深有感触。课堂教学是一个双边活动过程，应营造一个宽松和谐、兴趣盎然的学习氛围。教与学必须有一个和谐课堂步骤，形成一个完整的教学步骤来实施素质教育，使学生学得积极主动，真正成为课堂学习的主人。达到有效教学，创设情境，形成问题，使学生愿学。情境的创设关键在于情，以情激境，以最好的境、最浓的情导入新课，形成问题。提出的问题要击中思维的燃点，这样不但能对全体学生的认知系统迅速唤醒，从而提高单位时间里的学习效率。学生因情境的巧妙刺激，学习热情激发起来，萌芽学习兴趣，认知系统开始运转。 我觉得教师在课堂教学过程中要切实作到有效两个字应该至少要做好以下几个方面： 1、认真研究教材。吃透教材是教师进行有效课堂教学的立足点。除了教学的重点，难点的把握，教师还应该考虑到教材的重组与延伸 2、仔细推敲教学方法。随着网络的的普及，教师可以利用的资源是越来越多了，教师交流教学方法的渠道也是越来越广，我们可以发现相同的教学内容往往有多种不同的教

学方法，如何选择适合自己班级学生的教学方式在教学中有着举足轻重的地位。 3、有针对性的设计课堂练习。学生吸收知识第一印象往往十分重 1 要，而教师在课堂上设计的听说读写各式练习情况往往往直接影响着学生课后练习的正确率。 4、制造宽松融洽的课堂氛围，良好的心态更加有利于学生投入的学习，提高学习的效率。 具体还应从一下几个方面开始抓： 1、不要伤害孩子的自尊心。 有的学生是由于自尊心受到了伤害，比如遭到讽刺，挖苦；受到不应有的干涉，与家长、同学、教师发生矛盾，尤其是当和教师发生矛盾时，他就更不可能把精力专注与学习。 2、对学生的期望值不要太高 有的学生是因为教师、家长对学生的期望太高，孩子因为没有达到预期目标而产生了负罪感和内疚感，因此也就产生了厌学的情绪，这样也就不能去听教师所教的课程了。 3、真正的走进学生的心灵世界 有的学生是因为我们教师没有适应人本教育，没有改正自己的教育观念和习以为常的教学方式和教学行为。同时自己不能做到以身作则，对学生的爱心不够，不能真正的走进

《国学经典与智慧人生》培训心得2

“国学经典与智慧人生”培训心得体会 暑假，我参加了学校组织的《国学经典与智慧人生》的培训学习，经过此次的学习，让我对国学有了深刻的认识，感受到《国学》中的不可言传只可意会的经典理论，细细的反省一下，我感觉确实受益匪浅。 国学是我们中国人特有的国粹，它承载着中华民族五千多年的文化内涵。学习国学，让我更进一步的了解孔子及其他教育家、思想家的学说。此次培训对我印象最深的是《论语》，细读《论语》，颇有感触。《论语》就是教给我们如何在现代生活中获取心灵快乐，适应日常生活，找到个人坐标。因此，《论语》可以作为我们个人尤其是作为教师的我们的生活和工作指南。《论语》中关于修德的言论，最具概括性且易于遵循的有：“君子有三戒;少之时，血气未定，戒之在色;及其壮也，血气方刚，戒之在斗;及其老也，血气既衰，戒之在得”。子绝四：毋意、毋必、毋固、毋我”。“益者三友，损者三友”，“益者三乐，损者三乐”。孔子认为：血气未定的年少之时,不要沉浸于女色;血气方刚的成年时期,不要与人争斗：而到血气既衰的老年,不要贪得无厌。一个人遇事不要主观臆测，不要盲目武断，不要固执己见，不要自以为是。孔子还认为，和正直，诚实守信，博学多才的人交朋友是有益的;而和谄媚的人，虚伪阴险的人，花言巧语的人交朋友是有害的。同时他还认为，如果以适度的礼乐来节制自己，以称道别人的好处，以拥有很多贤德的朋友为快乐，对人是有益的，而以骄奢淫逸，游荡忘返，宴饮荒淫为快乐，对人则是有害的。 这些言论，简洁明了，教人自我警醒，让人持守美德或教人弃去偏执。如果我们每个人都能把这几句话牢记在心，时时警醒自己，应该说在修身行事方面就不会有大的过错了，作为教师，为人师表，更是要牢记不忘，并依此行事，真正做到身正为范。在市场经济条件下，许多人过分地强调物质利益的追求，因为种种原因而使得人们的利益主体多元化，于是，人们的价值观也呈现多元化，而作为教师承担着教书育人的责任，肩上的担子千斤重，一头挑着学生的现在，一头挑着国家的未来，必须给予学生的正确的世界观、价值观.。人生观的引导，教育学生为民族的复兴而不懈努力并成为国家的栋梁。而要达到此目的，教师自己首先要有正确的世界观.、价值观.、人生观。因此，教师必须修身养性，经得起各种不良现象的诱惑。

学习笔记-candence16.6-原理图部分

Candence16.6学习笔记目录 一、原理图设计部分 1.针对原理图界面的操作 2.对原理图进行编辑 3.对制作原件的编辑 4.生成网表 5.生成清单和打印设置

一、针对原理图界面的操作 1.Design entry CIS: 进行板级设计时用来画原理图的。 2.PCB Editor:cadence 进行布局布线的软件。 3.Cadence product choices-----OrCAD capture CIS 4.进行原理图页面个性化设置（整体设置） Options-->design template.. （即原理图页面模板） 4.1. 进行原理图页面个性化设置（单页设置） Options-->schematic page propertise.. 5. .drn 文件是建立的工程的数据库文件，包括电路原理图（schematic）、元件库（design cache）、输出文件（outputs）。 6.工具栏的显示、隐藏和自定义 View-->toolbar 7.更改原理图背景颜色 Option-->Preferences.. 8.原理图的放大、缩小 ①快捷键i、o。 ②View-->zoom-->in/out ③按住ctrl ，滚动鼠标。 二、对原理图进行编辑 1.旋转元器件：快捷键R

2.画线：places -->wire 快捷键W 3.任意角度画线：画线时按住shift 4.网络节点：junction 5.删除网络节点：按住“s”键，鼠标左键单击节点，此时出 现一个方框，这时按“delete”键，即可删除。 6. 浏览命令browse 整体浏览：选中.drn 文件Edit-->browse-->parts/nets...... 点击原件标号可以直接定位到该原件。 三、对制作原件的编辑 1.批量放置管脚：place--pin array 2. 批量修改管教：选中需要修改的管脚--- 右键---edit