数电研究性教学

国家工科基础课程电工电子教学基地数字电子技术（A）课程研究性教学设计报告

题目：信号存储与回放系统

学院：电子信息工程学院

专业：电子科学与技术

学生姓名：梁嘉俊

学号：10214067

任课教师：马庆龙

2012 年12 月16 日

目录

1 设计任务 (1)

2 系统设计 (1)

2.1 任务分析 (1)

2.2 总体方案设计 (1)

2.3 具体电路设计 (3)

3 仿真测试 (9)

3.1 电路仿真测试 (9)

3.2 仿真测试结果 (11)

4 总结 (13)

4.1 设计工作总结 (13)

4.2 本人所做工作 (13)

参考文献 (13)

1 设计任务

使用A/D转换器ADC0808（使用方法同ADC0809）、D/A转换器DAC0832、RAM存储器62256、运算放大器LM324及其他数字逻辑器件设计一个信号采集存储与回放系统。

其他要求：

1. 输入模拟信号电压范围0～5V，频率范围300～3400Hz。

2. 回放输出模拟信号幅度应与输入信号相同。

3. 系统中应设有一个切换开关，可以切换当前为采集存储模式或回放输出模式。

4. 计算系统所能存储的信号时长，并且尽可能延长信号的存储长度。

5. 系统中不得使用单片机或其他含CPU电路。

6. 电路要求采用Proteus软件仿真，时钟信号可直接使用信号源产生。

2 系统设计

2.1 任务分析

（含文字说明及理论计算，应明确各功能和指标要求的含义及理论实现方法。）；

输入信号首先通过一个带通滤波器，然后将经过滤波器的模拟信号输入ADC0808转换为数字信号再存入RAM62256中。回放时将RAM62256与ADC0808断开，RAM62256与DAC0832接通将存储在RAM62256中的数字信号放出并输入ADC0808将数字信号转换为模拟信号再次经过一个带通滤波器输出。

2.2 总体方案设计

（针对上节分析得到的理论实现方法，设计一种实现方案，具体展开说明，给出完整的系统结构框图。）

图2-2-1

图2-2-1为信号存储与回放系统设计的系统框图。首先输入模拟信号频率范围300～3400Hz。需要设计一个低频截频

f为300Hz，高频截频H f为3400Hz的

L

带通滤波器，由于

f与L f的比值约为11大于1.5所以可以通过一个截频为300HZ

H

的高通滤波器和一个截频为3400HZ的低通滤波器级联实现。且输入模拟信号电压范围0～5V回放输出模拟信号幅度与输入信号相同所以带通滤波器的增益A=1即运算放大器反相输入端直接接到输出。我们使用了Multisim对所设计的滤波器进行了交流分析（见图2-3-3）。将经过带通滤波器的模拟信号通过ADC0808的零通道输入ADC0808在STRAT的下降沿进行一次A/D转换，所以START端的频率即为采样率。采样率要大于输入频率的2倍（采样定理）对于输入为300-3400Hz 的输入信号，采样率最小为6.4KHz，为了减小输出信号的失真一般设为8KHz。ADC0808的八个输出端口与RAM62256的八个I/o口相连，将转换后的八位数字信号输入RAM62256，RAM62256的地址通过一个模15

2的计数器产生，计数器的时钟频率与RAM62256的读写频率相同这样每个地址写入一个数据。当RAM62256将要存储满时黄色灯会亮，当存满时红灯会亮。回放RAM62256中所存数据时先将ADC0808的OE端置低电平，八位输出端就为高阻相当于ADC0808与RAM62256断开。然后将RAM62256的OE端置低电平WE端置高电平，最后将计数器复位就会读出RAM62256中所存的数据。由于延时的存在当读写端的频率大于采样率时输出信号噪声会减小。DAC0832的八个数据输入端与RAM62256的八个I/o口

相连，DAC0832采用直通工作方式，输出与一带通滤波器相连。带通滤波器的设计方法与信号输入时带通滤波器的设计方法相同。输出的模拟信号可以用示波器观察到有一定的失真但可以辨认。

2.3 具体电路设计

（根据选定的系统实现方案，具体细化设计出完整的电路原理图，并给出具体的元器件参数。应对设计过程用文字详细说明。电路原理图应规范绘制，上面应标注所有元器件的标号、型号或参数。不得复制或直接使用文档及网页截图。如果图的尺寸较大可单独附页或使用层次电路图绘制。）

2.3.1滤波器设计

图2-3-1

图2-3-2

图2-3-3

图2-3-1为所设计的带通滤波器；图2-3-2为带通滤波器后的波特图示仪显示波形；图2-3-3为带通滤波器的交流分析。

我们所设计的带通滤波器是通过一个截频为300HZ 的高通滤波器和一个截频为3400HZ 的低通滤波器级联实现，

2

02

2

()c c

A s

A s s s Q

ωω=

+

+ （2-3-1）

4031R A R =+

（2-3-2）

c ω=

（2-3-3）

01212(1)c

A Q

R C

R C

ω=

-+

（2-3-4）

式2-3-1为二阶高通滤波器的传递函数；式2-3-2为二阶高通滤波器的增益其中4R 是位于运算放大器反相端与输出端之间的电阻，3R 是位于运算放大器反相端与地之间的电阻，由于我们设计的滤波器增益为1所以将反相端与输出直接相连。因此4R ，3R 图中未表示；式2-3-3为高通滤波器的低频截频的表达式，式2-3-4为二阶高通滤波器的截频与品质因数的关系；这里设1C =2C =C =100nF ，

0A =1，Q=0.707

又因为2c f ωπ=，二阶高通滤波器的低频截频为L f =300Hz ，可

计算出21R =7R =7.5K Ω；这里的运算放大器使用的是LM324。

2

02

2

()c

c c

A A s s s Q

ωωω=

+

+ （2-3-5）

4031R A R =+

（2-3-6）

c ω=

（2-3-7）

021

21

11

111(1)c

A Q

R C R C R C ω=

-+

+

（2-3-8）

式2-3-5为二阶低通滤波器的传递函数；式2-3-6为二阶低通滤波器的增益其中4R 是位于运算放大器反相端与输出端之间的电阻，3R 是位于运算放大器反相端与地之间的电阻，由于我们设计的滤波器增益为1所以将反相端与输出直接相连。因此4R ，3R 图中未表示；式2-3-7为低通滤波器的高频截频的表达式，式2-3-8为二阶高通滤波器的截频与品质因数的关系；这里设，0A =1，Q=0.707又因为2c f ωπ=，二阶低通滤波器的高频截频为H f =3400Hz ，可计算出4C =23C 。设

3C =3.3nF 则6R =15.8K Ω，8R 选择一电位器可以调节带通滤波器高频截频；这里的运算放

大器使用的是LM324。

由于要保持输入与输出信号幅度相同，所以输出时的带通滤波器与输入相同。

图2-3-4为ADC0808芯片的管脚连接，选择ADC0808芯片0通道输入，所以将ADD A，ADD B，ADD C都接地。时钟接640kHz的脉冲信号，ALE端与START 端接到一起并接一个频率为8KHz脉冲信号。OE端接一个单刀双掷开关控制ADC0808芯片与RAM62256 I/O口的通断。八位输出端与RAM62256的八个I/O口相连，将转化后的数字信号输入RAM62256。

2.3.3 RAM62256芯片

图2-3-5

图2-3-5为本系统设计所采用的RAM62256芯片的长宽及管脚间距的封装，它与ADC0808的封装是相同的

态，通过SW4,SW1两个单刀双掷开关的切换可以使芯片在读状态和写状态之间切换D0-D7与ADC0808的八个输出脚，DAC0832的八个输入脚相连接。用来接收ADC0808转化过来的数字信号，回放存储的数字信号给DAC0832。A0-A14与一个模15

2的计数器输出脚相连，计数器主要用来产生RAM62256的地址信号（见图2-3-7）。

2.3.4 模152计数器设计

图2-3-7

图2-3-7为模15

2计数器的设计电路图用于产生RAM62256的地址，通过单刀双掷开关SW3的切换可以使随时可以使计数器停止计数处于保持状态，当与Q3接通的情况下RAM62256将要存满时D2黄色的发光二极管会亮，当RAM62256存满时红色的发光二极管会亮同时计数器停止计数此功能通过四个非门，三个或非门实现（真值表见表1）。四个与门和一个复位开关实现计数器的复位电路。

RCO Q3 ENP

0 0 0

1 0 1

0 1 0

1 1 0

表1

由表1可知3

=+

ENP RCO Q

2.3.5 DAC0832芯片

3.1 电路仿真测试

（使用电路仿真软件对所设计的电路进行仿真测试，可使用的仿真软件包括Multisim、Proteus、Max+Plus II、Quartus II、ISE等。要求写出仿真测试流程并给出完整的仿真电路图、波形图等支撑材料。）

3.1.1存储过程

将单刀双掷开关SW2接高电平，SW1接时钟信号，SW4接高电平打开电源开始仿真，按一下复位开关将RAM62256地址复位，使芯片从0地址开始存储信号这时可以在示波器上看到直接ADC0808与DAC0832相连输出的波形如图3-1-1，单刀双掷开关SW5控制芯片DAC0832是否工作，如果在存储时将SW5接高电平示波器就不会显示波形。当黄灯亮时表示RAM62256将要存储满，当红灯亮时表示RAM62256存储满了。当然，在存储过程中如果想要停止存储只需将单刀双掷开关SW3接高电平就可以随时停止存储。在回放时只需将地址复位，SW3接Q3即可。

图3-1-1

3.1.2回放过程

将单刀双掷开关SW2接地这样ADC0808与RAM62256就会断开，SW5接地这样DAC0832处于工作状态，SW4接时钟SW1接高电平这样RAM62256处于读状态。然后将地址复位这样开始从0地址回放存储的数字信号给DAC0832图3-1-2为输出波形。同样回放时如果想停止的话只需将SW3接高电平。当黄灯亮时表示数据将要回放完，红灯亮时表示数据已放完。

图3-1-2

3.2 仿真测试结果

（对系统仿真测试数据结果进行统计和分析，对仿真结果与理论计算预期的差异进行分析。）

电路整体测试如图3-2-1

图3-2-1

15

2

=*

存储的信号时长输入信号周期

采样率

由仿真图可见虽然输出采用了滤波器但是输出波形任然存在干扰，此干扰主要来自于电路之间的相互串扰。输入模拟信号频率为300—3400Hz所用采样率为8kHz符合采样定理。输入电压0-5V所采用的滤波器增益为1，所以出电压幅度

不变。

4 总结

4.1 设计工作总结

（总结本次工作过程及最终设计结果。）

本次电路设计中的设计过程是：指标要求→系统级设计→逻辑设计→电路设计→电路测试，仿真，改进。

在系统级设计，逻辑设计的过程中基本没有遇到什么大的困难。在电路设计中我们遇到的第一个困难是几个时钟频率之间相互的关系的确定，然后是如何保持输出与输入相同，最后就是噪声，干扰去除问题。几个时钟频率之间相互的关系的确定我们查阅了一些资料但也没有找到答案，最后通过理论分析加多次实验仿真找出一种最好的效果。保持输入输出相同幅度的问题我们通过改进滤波器使增益为1解决这个问题。噪声，干扰虽然我们对电路进行了多次改进但是依然存在噪声，干扰。

4.2 本人所做工作

（说明小组任务分工及本人所做的工作，要求尽量具体。）

本次研讨中我做的工作是系统级设计，逻辑设计，电路设计，电路测试，仿真，改进，阅读芯片手册学习芯片的使用。

参考文献

（列出在本设计中参考的有关文献，包括书籍、论文、网上信息等。书写格式应符合以下规定。顶格写，按“作者.书名或文题.地名:出版社(或期刊)名,出版年份(或期刊卷期次)：页码”（中译本应在书名后加译者名）的次序排列。）示例：

[1] 侯建军.数字电子技术基础（第二版）.北京：高等教育出版社，2007

[2] 付兵.基于Word文档的电子作业防拷贝研究.荆州：长江大学学报<自然版>理工卷，2007（4）.1:69-70

[3] 放大器的噪声来源.与非网.https://www.wendangku.net/doc/9c17478132.html,/article/10-12/ 932701292163761.html?sort=1111_1118_1428_0

[4] LM124/LM224/LM324/LM2902 Low Power Quad Operational Amplifiers. National Semiconductor Corporation,1999