石英晶振的原理与电路组成设计

教育理论研究

石英晶振的原理与电路组成设计

吴　琦

(苏州大学,江苏苏州　215007)

摘　要:石英晶振是一种高精度、高稳定度的振荡器,是利用石英晶体的压电效应而制成的谐振组件,以取代LC 选频电路,频率稳定度高达10-9-10-11,广泛应用于各类电子产品的振荡电路中,如通信系统中的频率发生器等。作用:为数据处理设备产生时钟信号,提供系统振荡脉冲,稳定频率,选择频率。本文将对石英晶振的基本特性、稳频条件、及电路设计方面做简单介绍。

关键词:压电效应;稳频;石英谐振器

中图分类号:O738　文献识别码:A 文章编号:1008-7508(2010)04-0044-02

一、水晶材料基本特性石英晶体振荡器是利用石英晶体(二氧化硅的结晶体)的压电效应制成的一种谐振器件,它的基本构成大致是:从一块石英晶体上按一定方位角切下薄片,在它的两个对应面上涂敷银层作为电极,在每个电极上各焊一根引线接到管脚上,再加上封装外壳,就构成了石英晶体谐振器,简称为石英晶体或晶体、晶振。其产品一

般用金属外壳封装,也有用玻璃壳、陶瓷或塑料封装的。

石英晶体谐振器结构

石英晶体在压力作用下产生形变,同时产生电极化。其极化强度与压力成正比,这种现象就称“正压电效应”。反之,在电场作用下,晶体产生形变,其形变大

小与电场强度成正比,这种现象称“逆压电效应”。

(a )压电效应(b )正压电效应(c )逆压电效应

在二十多类具有压电效应的晶体中,石英晶体是无线通讯设备中最为满意的材料之一。它的机械强度高,物理化学性能稳定,内损耗低等,用它制成的器件被广泛用在频率控制和频率选择电路中。石英片的取向不同,其压电特性、弹性特性和强度特性就不同,用它来制造的谐振器的性能也不一样,现已发现了几十种有用的切割方式。

二、石英谐振器的稳频条件

石英晶振的频率稳定度与以下三方面有关:负载电容、激励电平和频率温度特性。

1、负载电容

。石英谐振器一般作为电感组件在振

荡电路中起稳频作用

,而电路的其它组件均可等效为一个负载电容与石英谐振器的等效参数及频率稳定度带来影响。

从石英晶振元件两脚向振荡电路方向看进去的所有有效电容,就是该振荡电路加给石英晶振的负载电容。负载电容同石英晶振共同决定电路的工作频率。通过调整负载电容,就可以将振荡电路的工作频率调整到标称值。负载电容选用要合理,电容太大时,杂散电容影响减小,但微调率下降;容值太小时,微调率增加,但杂散电容影响增加、负载谐振电阻增加,甚至起振

困难。

?

44?第一价值网（ＩＣ网络超市）

吴　琦　石英晶振的原理与电路组成设计

2、激励电平。一般取70—100uA 为佳,用激励功率

表示时,一般取1—100uW 为佳。激励电平的大小直接影响石英谐振器的性能,所以电路设计者一定要严格控制石英谐振器在规定的激励电平下工作,以便充分发挥石英谐振器的特点。一般来讲,激励电平偏小对于长稳有利,激励电平稍大对于短稳有利。但是激励电平太大,石英片振动强,振动区域温度升高,石英片内产生温度梯度,会使频率稳定度降低;激励电平过大,由于机械形变超过弹性限度而引起永久性的晶格位移,使频率产生永久性的变化,甚至有时会把石英片振坏;激励电平过大,会使等效电阻增加,Q 值下降,电阻温度特性和频率温度特性变得不规则;激励电平过大,容易激起寄生振动,同时还会使老化变大。当然,激励电平过低也会使信噪比变小而影响短期稳定度,激励电平太低,谐振器不易起振,影响工作的稳定和可靠性。所以谐振器使用应根据不同的要求严格控制激励电平,更不能为了增大输出而随意提高激励电平。

3、频率温度特性

。

三、石英振荡电路的组成与设计

石英振荡电路的形式很多,但基本电路只有两类:并联晶体振荡器和串联晶体振荡器。前者石英晶体是以并联谐振的形式出现,而后者则是以串联谐振的形式出现。石英振荡电路主要由IC 、石英谐振器XTAL 、电阻、PCB 等组成,下面对各组成部分做简单说明:

1、IC :可根据实用的需要任意选用,如CMOS 反向器IC ;专用振荡IC ;大规模的数字IC 中自备石英振荡门。

2、负载特性:振荡电路(除去CR YS TAL ),具有一个

负阻特性(用网络频谱分析仪),振荡电路负阻值(绝对值)必须大于3倍的CR TS TAL 电阻值(CR YS 2

TAL ESR/RR ),振荡电路才可以稳定的振荡。

3、电容:可根据用户的需要选用片式或传统结构的

产品,但是应注意选择适用于高频的、低损耗的,选用

N P0系列的温度系数产品。

电阻:在选择尺寸的同时需注意功耗的满足。

4、PCB :注意能满足高频的使用场合和注意尽量降

低线路的分布参数,大面积接地和一点式接地方案的采纳。有必要的时候应注意EMI 的防护。

5、石英谐振器XTAL :频率大于1M Hz 的谐振器应

选用A TMOD E ,可根据用户的需要选择合适的外形尺寸和封装的晶体。主要电性指标:FL 、ESR 的CL OC K 需要选用FL 及公差,并按Cg/Cd 值,计算而得CL =

Cg 3Cd

Cg +Cd

+Cs (Cs :线路分布杂散电容)

6、ESR :单位Ω,工作温度范围的频率公差。

正确的选取Cg/Cd 的值将有利于振荡电路的工作

稳定,并能使振荡频率满足使用的CL K 要求。其选取的步骤如下:

(1)首先应该按照-R 的需要选择Cg/Cd ,在满足TS 的情况下应尽量小些,保持较高的-R 以保证振荡

的稳定性。当无法满足-R 要求时应考虑对IC 的特性重新评价、选择。

(2)Rf 值选取:取用的XTAL 为基本波的时候,Rf

选用1M Ω;3RD 模式的XTAL 时须考虑截止频率必须界于基频与3RD 的中间以保证3RD 工作正常为原则,通常Rf 阻值在2-15K

Ω间

。(3)为了避免对XTAL 的过激励而影响电路的正常

工作,建议采用Rr 以控制XTAL 的激励功率;其数值视频率高低可在33-68Ω间选取。

(4)对于有EMI 要求的振荡电路设计中必须选取SEAM 焊封4PAD 的晶体谐振器,同时赋予合理接地方

式,可满足EMI 防护的需求。

四、发展趋势

石英产品与其它的电子器件同样朝着轻薄短小演进。石英产品从1990年开始朝着SMD 的方向发展,

1998年开始又向小型SMD 的方向发展,因此轻薄短小

的竞争也就从此白热化起来。随着CPU 的运转速度的加快,石英谐振器和石英振荡器的高频化进程也在加快。在石英水晶的压电效应发展至今,将进入重要的频率控制组件发展的新纪元。

Abstract :Quartz Crystal is a kind of oscillator wit h high -accuracy and high -stability ,

Which can be used to replace t he resonant device of L C f requency selection circuit.The f requency stabilit y of QC can reach to 10-9-10-11,so it can be widely used in oscillatory circuit of various elect ronics product s ,such as f requency generator of co mmunication system.Role :G enerator of clock signal for data -p rocessing e 2quip ment ,Provider of impulse oscillation system ,stabi 2lized f requency and f requency selection.This article will give an outline of t he basic characteristics ,f requency stabilization conditions and circuit design of Quartz Crys 2tal.

K ey w ords :piezoelect ric effect ;steady f requency ;quartz resonator

参考文献:

[1]康华光.电子技术基础[M ].高等教育出版社,1979.[2]唐治德.模拟电子技术基础[M ].科学出版社,2009.[3]吕玉明.模拟电子技术.[M ].大连理工大学出版社,2008.

?

54?第一价值网（ＩＣ网络超市）

集成电路课程设计报告

课程设计 班级： 姓名： 学号： 成绩： 电子与信息工程学院 电子科学系

CMOS二输入与非门的设计 一、概要 随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。 集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。本论文讲的是数字集成电路版图设计的基本知识。然而在数字集成电路中CMOS与非门的制作是非常重要的。 二、CMOS二输入与非门的设计准备工作 1.CMOS二输入与非门的基本构成电路 使用S-Edit绘制的CMOS与非门电路如图1。 图1 基本的CMOS二输入与非门电路

2.计算相关参数 所谓与非门的等效反相器设计，实际上就是根据晶体管的串并联关系，再根据等效反相器中的相应晶体管的尺寸，直接获得与非门中各晶体管的尺寸的设计方法。具体方法是：将与非门中的VT3和VT4的串联结构等效为反相器中的NMOS 晶体管，将并联的VT 1、VT 2等效PMOS 的宽长比(W/L)n 和(W/L)p 以后，考虑到VT3和VT4是串联结构，为保持下降时间不变，VT 3和VT 4的等线电阻必须减小为一半，即他们的宽长比必须为反相器中的NMOS 的宽长比增加一倍，由此得到(W/L)VT3,VT4=2(W/L)N 。 因为考虑到二输入与非门的输入端IN A 和IN B 只要有一个为低电平，与非门输出就为高电平的实际情况，为保证在这种情况下仍能获得所需的上升时间，要求VT 1和VT 2的宽长比与反相其中的PMOS 相同，即(W/L)VT1,VT2=(W/L)P 。至此，根据得到的等效反向器的晶体管尺寸，就可以直接获得与非门中各晶体管的尺寸。 如下图所示为t PHL 和t PLH ，分别为从高到低和从低到高的传输延时，通过反相器的输入和输出电压波形如图所示。给其一个阶跃输入，并在电压值50%这一点测量传输延迟时间，为了使延迟时间的计算简单，假设反相器可以等效成一个有效的导通电阻R eff ，所驱动的负载电容是C L 。 图2 反相器尺寸确定中的简单时序模型 对于上升和下降的情况，50%的电都发生在： L eff C R 69.0=τ 这两个Reff 的值分别定义成上拉和下拉情况的平均导通电阻。如果测量t PHL 和t PLH ，可以提取相等的导通电阻。 由于不知道确定的t PHL 和t PLH ，所以与非门中的NMOS 宽长比取L-Edit 软件中设计规则文件MOSIS/ORBIT 2.0U SCNA Design Rules 的最小宽长比及最小长度值。 3.分析电路性质 根据数字电路知识可得二输入与非门输出AB F =。使用W-Edit 对电路进行仿真后得到的结果如图4和图5所示。

晶振FM发射电路

晶振FM发射电路 此晶振FM发射电路经过一晚上的折腾将音质差音量小的问题显著改善，特将成果分享给爱玩的你，此电路工作非常稳定、手怎么摸电路板怎么移动电路板都不会飘频，不要和电容三点式振荡电路混为一谈 晶振找了20多个只有26.601712Mhz这个晶振音质做好、频率落在收音机的106.4频段上，变容二极管2个串联、1~5uh电感用色环电感，大家做的时候10k和两个5.1k电阻不要偏差太大、会影响音量和音质的、供电电压低于10V音质会变差，所以说供电不要低于12V。变容二极管可用V06G整流二极管代替 自我感觉经此发射电路发射出去的信号收音机接收后高音清晰低音浑厚、接收音量也已经做到可以让自己接受的量度了 最新电路图做了如下改动，将石英晶振改为陶瓷晶振、增加了一个47K电阻、减少了1个变容二极管、供电电压由12V降低为4.2V 可正常工作不影响音质。其它无改动

频率很稳定的FM发射电路图 许多无线电爱好者都希望制作一台调频发射器，特别是在８７～１０８ＭＨｚ的调频波段，可利用现成的ＦＭ收音机来接收，因而受到大家的青睐。 在许多刊物中都介绍有调频发射器的实例，但大多数采用电容三点式电路和克拉泼振荡电路。这种电路虽简单，但它的频率稳定度不高，特别是在业余条件下，稍微动动电路板或天线位置，频率就改变了。在此笔者介绍一款用晶振稳频的调频发射器。 如图１所示，由Ｖ１及相关阻容元件组成一级音频放大电路，为调制级提供足够强度的音频信号。Ｄ１是变容二极管，其等效电容量随着两极所加的反向电压变化而变化，从而使晶振及外围电路组成的振荡器中心频率随之变化，达到调频目的。振荡器输出的信号经Ｖ３倍频、放大，再由调谐变压器完成匹配与滤波后输出。 该电路用了调谐变压器，因而在制作完后要调整其磁心，使之匹配。其方法是制作一个简易场强电路（如图２所示），接至变压器的输出端，调整磁心，直到电流表指示值最大为止。电路中所用元器件尽量使用高频特性好的元器件。晶振选用标称值为２９～３６ＭＨｚ之间的晶振，Ｄ１可用MV2105，变压器需自制，可选用电视中周作骨架，去掉屏蔽罩，用∮０．２ｍｍ左右的漆包线在骨架上初级绕３匝，次级绕１匝。天线可用１／４波长的软导线代用。 成本低于10元的FM发射器 目前市场上具备FM发射功能的MP3备受消费者关注。这种功能看起来挺新奇，也可以为MP3播放器增加卖点，其实实现起来并不难。我们也可以自己动手做一个小型的FM发射机。在这里介绍一种新型发射机，该机制作简便、音质优良，适合高保真无线音响之用。

《数字电路课程设计》

实验三旋转灯光电路与追逐闪光灯电路 一、实验目的 1．熟悉集成电路CD4029、CD4017、74LS138的逻辑功能。 2．学会用74LS04、CD4029、74LS138组装旋转灯光电路。 3. 学会用CD4069、CD4017组装追逐闪光灯电路。 二、实验电路与原理 1．旋转灯光电路： 图3-1 旋转灯光电路 将16只发光二极管排成一个圆形图案，按照顺序每次点亮一只发光二极管，形成旋转灯光。实现旋转灯光的电路如图3-1所示，图中IC1、R1、C1组成时钟脉冲发生器。IC2为16进制计数器，输出为4位二进制数，在每一个时钟脉冲作用下输出的二进制数加“1”。计数器计满后自动回“0”，重新开始计数，如此不断重复。 输入数据的低三位同时接到两个译码器的数据输入端，但是否能有译码器输出取决于使能端的状态。输入数据的第四位“D”接到IC3的低有效使能端G2和IC4的高有效使能端G1，当4位二进制数的高位D为“0”时，IC4的G1为“0”，IC4的使能端无效，IC4无译码输出，而IC3的G2为“0”，IC3使能端全部有效，低3位的CBA数据由IC3译码，输出D＝0时的8个输出，即低8位输出（Y0～Y7）。当D为“1”时IC3的使能端处于无效状态，IC3无译码输出；IC4的使能端有效，低3位CBA数据由IC4译码，输出D＝1时的8个输出，即高8位输出（Y8～Y15）。 由于输入二进制数不断加“1”，被点亮的发光二极管也不断地改变位置，形成灯光地“移动”。改变振荡器的振荡频率，就能改变灯光的“移动速度”。

注意：74LS138驱动灌电流的能力为8mA，只能直接驱动工作电流为5mA的超高亮发光二极管。若需驱动其他发光二极管或其他显示器件则需要增加驱动电路。 2. 追逐闪光灯电路 图 3-2 追 逐 闪 光 灯 电 路 （ 1） ． CD 401 7 的 管 脚功能 CD4017集成电路是十进制计数／时序译码器，又称十进制计数／脉冲分频器。它是4000系列CMOS数字集成电路中应用最广泛的电路之一，其结构简单，造价低廉，性能稳定可靠，工艺成熟，使用方便。它与时基集成电路555一样，深受广大电子科技工作者和电子爱好者的喜爱。目前世界各大通用数字集成电路厂家都生产40171C，在国外的产品典型型号为CD4017，在我国，早期产品的型号为C217、C187、CC4017等。 （2）CD4017C管脚功能 CMOSCD40171C采用标准的双列直插式16脚塑封，它的引脚排列如图3-3(a)所示。 CC4017是国标型号，它与国外同类产品CD4017在逻辑功能、引出端和电参数等方面完全相同，可以直接互换。本书均以CD40171C为例进行介绍，其引脚功能如下： ①脚(Y5)，第5输出端；②脚(Y1)，第1输出端，⑧脚(Yo)，第0输出端，电路清零 时，该端为高电平，④脚(Y2)，第2输出端；⑤脚(Y6)，第6输出端；⑥脚(Y7)，第7输出端；⑦脚(Y3)，第3输出端；⑧脚(Vss)，电源负端；⑨脚(Y8)，第8输出端，⑩脚(Y4)，第4输出端；11脚(Y9)，第9输出端，12脚(Qco)，级联进位输出端，每输入10个时钟脉冲，就可得一个进位输出脉冲，因此进位输出信号可作为下一级计数器的时钟信号。13脚(EN)，时钟输入端，脉冲下降沿有效；14脚(CP)，时钟输入

集成电路课程设计(CMOS二输入及门)

） 课程设计任务书 学生姓名：王伟专业班级：电子1001班 指导教师：刘金根工作单位：信息工程学院题目: 基于CMOS的二输入与门电路 初始条件： 计算机、Cadence软件、L-Edit软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） & 1、课程设计工作量：2周 2、技术要求： （1）学习Cadence IC软件和L-Edit软件。 （2）设计一个基于CMOS的二输入的与门电路。 （3）利用Cadence和L-Edit软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 | 学习Cadence IC和L-Edit软件，查阅相关资料，复习所设计内容的基本理论知识。 对二输入与门电路进行设计仿真工作，完成课设报告的撰写。 提交课程设计报告，进行答辩。 指导教师签名：年月日系主任（或责任教师）签名：年月日

目录 # 摘要 (2) 绪论…....………………………………………….………………….. ..3 一、设计要求 (4) 二、设计原理 (4) 三、设计思路 (4) 3.1、非门电路 (4) 3.2、二输入与非门电路 (6) 、二输入与门电路 (8) } 四、二输入与门电路设计 (9) 4.1、原理图设计 (9) 4.2、仿真分析 (10) 4.3、生成网络表 (13) 五、版图设计........................ (20) 、PMOS管版图设计 (20) 、NMOS管版图设计 (22) 、与门版图设计 (23)

晶振电路原理介绍

晶体振荡器，简称晶振。在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，电工学上这个网络有两个谐振点，以频率的高低分其中较低的频率是串联谐振，较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路，由于晶振等效为电感的频率范围很窄，所以即使其他元件的参数变化很大，这个振荡器的频率也不会有很大的变化。 晶振有一个重要的参数，那就是负载电容值，选择与负载电容值相等的并联电容，就可以得到晶振标称的谐振频率。 一般的晶振振荡电路都是在一个反相放大器（注意是放大器不是反相器）的两端接入晶振，再有两个电容分别接到晶振的两端，每个电容的另一端再接到地，这两个电容串联的容量值就应该等于负载电容，请注意一般IC的引脚都有等效输入电容，这个不能忽略。 一般的晶振的负载电容为15p或12.5p ，如果再考虑元件引脚的等效输入电容，则两个22p的电容构成晶振的振荡电路就是比较好的选择。 晶体振荡器也分为无源晶振和有源晶振两种类型。无源晶振与有源晶振（谐振）的英文名称不同，无源晶振为crystal（晶体），而有源晶振则叫做oscillator（振荡器）。无源晶振需要借助于时钟电路才能产生振荡信号，自身无法振荡起来，所以“无源晶振”这个说法并不准确；有源晶振是一个完整的谐振振荡器。 谐振振荡器包括石英（或其晶体材料）晶体谐振器，陶瓷谐振器，LC谐振器等。

晶振与谐振振荡器有其共同的交集有源晶体谐振振荡器。 石英晶片所以能做振荡电路（谐振）是基于它的压电效应，从物理学中知道，若在晶片的两个极板间加一电场，会使晶体产生机械变形；反之，若在极板间施加机械力，又会在相应的方向上产生电场，这种现象称为压电效应。如在极板间所加的是交变电压，就会产生机械变形振动，同时机械变形振动又会产生交变电场。一般来说，这种机械振动的振幅是比较小的，其振动频率则是很稳定的。但当外加交变电压的频率与晶片的固有频率（决定于晶片的尺寸）相等时，机械振动的幅度将急剧增加，这种现象称为压电谐振，因此石英晶体又称为石英晶体谐振器。其特点是频率稳定度很高。 石英晶体振荡器与石英晶体谐振器都是提供稳定电路频率的一种电子器件。石英晶体振荡器是利用石英晶体的压电效应来起振，而石英晶体谐振器是利用石英晶体和内置IC来共同作用来工作的。振荡器直接应用于电路中，谐振器工作时一般需要提供3.3V电压来维持工作。振荡器比谐振器多了一个重要技术参数为：谐振电阻（RR），谐振器没有电阻要求。RR 的大小直接影响电路的性能，也是各商家竞争的一个重要参数。 概述 微控制器的时钟源可以分为两类：基于机械谐振器件的时钟源，如晶振、陶瓷谐振槽路；基于相移电路的时钟源，如：RC (电阻、电容)振荡器。硅振荡器通常是完全集成的RC振荡器，为了提高稳定性，包含有时钟源、匹配电阻和电容、温度补偿等。图1给出了两种时钟源。图1给出了两个分立的振荡器电路，其中图1a为皮尔斯振荡器配置，用于机械式谐振器件，如晶振和陶瓷谐振槽路。图1b为简单的RC反馈振荡器。 机械式谐振器与RC振荡器的主要区别 基于晶振与陶瓷谐振槽路(机械式)的振荡器通常能提供非常高的初始精度和较低的温 度系数。相对而言，RC振荡器能够快速启动，成本也比较低，但通常在整个温度和工作电源电压范围内精度较差，会在标称输出频率的5%至50%范围内变化。图1所示的电路能产生可靠的时钟信号，但其性能受环境条件和电路元件选择以及振荡器电路布局的影响。需认真对待振荡器电路的元件选择和线路板布局。在使用时，陶瓷谐振槽路和相应的负载电容必须根据特定的逻辑系列进行优化。具有高Q值的晶振对放大器的选择并不敏感，但在过驱动时很容易产生频率漂移(甚至可能损坏)。影响振荡器工作的环境因素有：电磁干扰(EMI)、机械震动与冲击、湿度和温度。这些因素会增大输出频率的变化，增加不稳定性，并且在有些情况下，还会造成振荡器停振。 振荡器模块 上述大部分问题都可以通过使用振荡器模块避免。这些模块自带振荡器、提供低阻方波

数电课程设计题目汇总..

数电课程设计题目选 一、设计并制作一数字式温度计 〖基本要求〗采用电桥法，利用PT~100热电阻对0~200℃测温范围进行测量并送LED 数码管显示，要求测量分辨率为0.1℃,数据测量间隔时间为5秒。 〖提高要求〗1)针对不同的铂热电阻讨论不同的温度信号测量办法 2)利用电路对测温电路进行非线性校正，提高测温精度(电路非线性校正和EPROM 查表法非线性校正两种方法) 3)讨论误差的形成因素和减少误差的措施 4)进行简单的温度开关控制 〖参考原理框图〗系统参考原理框图如下： 〖主要参考元器件〗 MCl4433(1)，LM324(1)，七段数码管(4)，CD4511(1),MC1413(1),铂热电阻使用普通 精密电位器代替。 二、十二小时电子钟 〖基本要求〗利用基本数字电路制作小时电子钟，要求显示时分秒；并能实现校时和校分的功能。 〖提高要求〗1)针对影响电子钟走时精度的因素提出改进方案 2)增加日期显示 3)实现倒计时功能 4)整点报时(非语音报时) 5)定时功能 〖参考原理框图〗： 〖主要参考元器件〗：CD4060，74LS74，74LS161，74LS248 电桥电路 供电电路 时钟电路 放大电路 A/D 转换 显示电路 时校 分校 秒校 24进制时计数器 单次或连续的脉冲 60进制分计数器 分频器 60进制秒计数器 译码电路 晶体振荡器 显示电路 译码电路 显示电路 显示电路 译码电路

三、电平感觉检测仪 〖基本要求〗：采用光电式摇晃传感器，其检测范围为±90℃，每摇晃一度传感器就输出一个脉冲信号给计数单元，在给定时间内测量到的脉冲数目就能表明该人的电平感觉，测试时采用头戴式传感器、闭上双目，单脚立地：保持静止，开始测试。定时时间为1分钟 〖提高要求〗 〖参考原理、框图〗： 〖主要参考元器件〗CD4060，555，74LS74 四、便携式快速心律计 基本要求〗利用数字电路制作一便携式快速心律计，用于在较短时间内测量脉搏跳动速率：并使用LED 显示。 〖提高要求〗1）提高测量精度的方法 2)设计能比较准确测量1S 内心跳的电路 〖参考原理框图〗 〖主要参考元器件〗CD4060，4528，4518；4511，14526 五、数字式定时开关 〖基本要求〗设计并制作一数字式定时开关，此开关采用BCD 拨盘预置开关时间，其最大定时时间为9秒，计数时采用倒计时的方式并通过一位LED 数码管显示。此开关预置时间以后通过另一按钮控 制并进行倒计时，当时间显示为0时，开关发出开关信号，输出端呈现高电平，开关处于开态，再按按钮时，倒计时又开始。计时时间到驱动扬声器报警。 〖提高要求〗 l)输出部分加远距离(100m)继电器进行控制 2）延长定时时间 3)探讨提高定时精度的方法 〖参考原理框图〗 外部操作开关 〖主要参考元器〗：CC4511,CC14522,CD4060 传感器 基准时间产生电路 倍频器 放大与整形 控制电路 计数译码 显 示电 路 秒脉冲发生器 计时器 译码显示 控制电路 报警电路

CMOS模拟集成电路课程设计

电子科学与技术系 课程设计 中文题目：CMOS二输入与非门的设计 英文题目: The design of CMOS two input NAND gate 姓名：张德龙 学号： 1207010128 专业名称：电子科学与技术 指导教师：宋明歆 2015年7月4日

CMOS二输入与非门的设计 张德龙哈尔滨理工大学电子科学与技术系 [内容摘要]随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。 集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。本次课程设计将要运用S-Edit、L-edit、以及T-spice等工具设计出CMOS二输入与非门电路并生成spice文件再画出电路版图。 [关键词]CMOS二输入与非门电路设计仿真

目录 1.概述 (1) 2.CMOS二输入与非门的设计准备工作 (1) 2-1 .CMOS二输入与非门的基本构成电路 (1) 2-2.计算相关参数 (2) 2-3.电路spice文件 (3) 2-4.分析电路性质 (3) 3、使用L-Edit绘制基本CMOS二输入与非门版图 (4) 3-1.CMOS二输入与非门设计的规则与布局布线 (4) 3-2.CMOS二输入与非门的版图绘制与实现 (5) 4、总结 (6) 5、参考文献 (6)

1．概述 本次课程设计将使用S-Edit画出CMOS二输入与非门电路的电路图，并用T-spice生成电路文件，然后经过一系列添加操作进行仿真模拟，计算相关参数、分析电路性质，在W-edit中使电路仿真图像，最后将电路图绘制电路版图进行对比并且做出总结。 2.CMOS二输入与非门的设计准备工作 2-1 .CMOS二输入与非门的基本构成电路 使用S-Edit绘制的CMOS与非门电路如图1。 图1 基本的CMOS二输入与非门电路 1

晶振的工作原理

晶振的工作原理 一、什么是晶振? 晶振是石英振荡器的简称，英文名为Crystal，它是时钟电路中最重要的部件，它的主要作用是向显卡、网卡、主板等配件的各部分提供基准频率，它就像个标尺，工作频率不稳定会造成相关设备工作频率不稳定，自然容易出现问题。 晶振还有个作用是在电路产生震荡电流,发出时钟信号. 晶振是晶体振荡器的简称。它用一种能把电能和机械能相互转化的晶体在共振的状态下工作，以提供稳定，精确的单频振荡。在通常工作条件下，普通的晶振频率绝对精度可达百万分之五十。高级的精度更高。有些晶振还可以由外加电压在一定范围内调整频率，称为压控振荡器（VCO）。 晶振在数字电路的基本作用是提供一个时序控制的标准时刻。数字电路的工作是根据电路设计，在某个时刻专门完成特定的任务，如果没有一个时序控制的标准时刻，整个数字电路就会成为“聋子”，不知道什么时刻该做什么事情了。 晶振的作用是为系统提供基本的时钟信号。通常一个系统共用一个晶振，便于各部分保持同步。有些通讯系统的基频和射频使用不同的晶振，而通过电子调整频率的方法保持同步。 晶振通常与锁相环电路配合使用，以提供系统所需的时钟频率。如果不同子系统需要不同频率的时钟信号，可以用与同一个晶振相连的不同锁相环来提供。

电路中，为了得到交流信号，可以用RC、LC谐振电路取得，但这些电路的振荡频率并不稳定。在要求得到高稳定频率的电路中，必须使用石英晶体振荡电路。石英晶体具有高品质因数，振荡电路采用了恒温、稳压等方式以后，振荡频率稳定度可以达到10^(-9)至10 ^(-11)。广泛应用在通讯、时钟、手表、计算机……需要高稳定信号的场合。 石英晶振不分正负极, 外壳是地线，其两条不分正负 二、晶振的使用 晶振，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，电工学上这个网络有两个谐振点，以频率的高低分其中较低的频率是串联谐振，较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路，由于晶振等效为电感的频率范围很窄，所以即使其他元件的参数变化很大，这个振荡器的频率也不会有很大的变化。 晶振有一个重要的参数，那就是负载电容值，选择与负载电容值相等的并联电容，就可以得到晶振标称的谐振频率。 一般的晶振振荡电路都是在一个反相放大器（注意是放大器不是反相器）的两端接入晶振，再有两个电容分别接到晶振的两端，每个电容的另一端再接到地，这两个电容串联的容

石英晶振设计电路,Oscillation Circuit Design Overview

Oscillation Circuit Design Overview Oscillation Circuit Design Key Parameters DRIVE LEVEL (DL), OSCILLATION FREQUENCY AND LOAD CAPACITANCE (CL), OSCILLATION ALLOWANCE, FREQUENCY-TEMPERATURE CURVE DRIVE LEVEL (DL) The drive level of a crystal unit is shown by the level of the operating power or the current consumption (see Figures 9,10, and 11). Operating the crystal unit at an excessive power level will result in the degradation of its characteristics, which may cause frequency instability or physical failure of the crystal chip. Design your circuit within absolute maximum drive level. OSCILLATION FREQUENCY AND LOAD CAPACITANCE (CL) The load capacitance (CL) is a parameter for determining the frequency of the oscillation circuit. The CL is represented by an effective equivalent capacitance that is loaded from the oscillation circuit to both ends of the crystal unit (see Figure 12). The oscillation frequency varies depending upon the load capacitance of the oscillation circuit. In order to obtain the desirable frequency accuracy, matching between the load capacitances of the oscillation circuit and the crystal unit is required. For the use of the crystal unit, match the load capacitances of the oscillation circuit with the load capacitances of the crystal

集成电路课程设计范例

集成电路课程设计 范例 1

集成电路课程设计 1.目的与任务 本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。 2.设计题目与要求 2.1设计题目及其性能指标要求 器件名称：含两个2-4译码器的74HC139芯片 要求电路性能指标： （1）可驱动10个LSTTL电路（相当于15pF电容负载）； （2）输出高电平时，|I OH|≤20μA，V OH，min=4.4V； （3）输出底电平时，|I OL|≤4mA，V OL，man=0.4V； （4）输出级充放电时间t r=t f，t pd＜25ns； （5）工作电源5V，常温工作，工作频率f work=30MHz，总功耗P max＝150mW。 2.2设计要求 1.独立完成设计74HC139芯片的全过程； 2.设计时使用的工艺及设计规则： MOSIS:mhp_n12；

3.根据所用的工艺，选取合理的模型库； 4.选用以lambda(λ)为单位的设计规则； 5.全手工、层次化设计版图； 6.达到指导书提出的设计指标要求。 3.设计方法与计算 3.174HC139芯片简介 74HC139是包含两个2线-4线译码器的高速CMOS数字电路集成芯片，能与TTL集成电路芯片兼容，它的管脚图如图1所示，其逻辑真值表如表1所示： 图1 74HC139芯片管脚图 表1 74HC139真值表 片选输入数据输出 C s A1 A0 Y0 Y1Y2Y3 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 0 1 1 0 1

单片机最小系统原理图

单片机最小系统 单片机最小系统,或者称为最小应用系统,是指用最少的元件组成的单片机可以工作的 系统. 对51系列单片机来说,最小系统一般应该包括:单片机、晶振电路、复位电路. 下面给出一个51单片机的最小系统电路图. 说明

复位电路:由电容串联电阻构成,由图并结合"电容电压不能突变"的性质,可以知道,当系统一上电,RST脚将会出现高电平,并且,这个高电平持续的时间由电路的RC值来决定.典型的51单片机当RST脚的高电平持续两个机器周期以上就将复位,所以,适当组合RC的取值就可以保证可靠的复位.一般教科书推荐C 取10u,R取8.2K.当然也有其他取法的,原则就是要让R C组合可以在RST脚上产生不少于2个机周期的高电平.至于如何具体定量计算,可以参考电路分析相关书籍. 晶振电路:典型的晶振取11.0592MHz(因为可以准确地得到9600波特率和19200波特率,用于有串口通讯的场合)/12MHz(产生精确的uS级时歇,方便定时操作) 单片机:一片AT89S51/52或其他51系列兼容单片机 特别注意:对于31脚(EA/Vpp),当接高电平时,单片机在复位后从内部ROM的0000H开始执行;当接低电平时,复位后直接从外部ROM的0000H开始执行.这一点是初学者容易忽略的. 复位电路： 一、复位电路的用途 单片机复位电路就好比电脑的重启部分，当电脑在使用中出现死机，按下重启按钮电脑内部的程序从头开始执行。单片机也一样，当单片机系统在运行中，受到环境干扰出现程序跑飞的时候，按下复位按钮内部的程序自动从头开始执行。 单片机复位电路如下图：

二、复位电路的工作原理 在书本上有介绍，51单片机要复位只需要在第9引脚接个高电平持续2US就可以实现，那这个过程是如何实现的呢？ 在单片机系统中，系统上电启动的时候复位一次，当按键按下的时候系统再次复位，如果释放后再按下，系统还会复位。所以可以通过按键的断开和闭合在运行的系统中控制其复位。 开机的时候为什么为复位 在电路图中，电容的的大小是10uF，电阻的大小是10k。所以根据公式，可以算出电容充

集成电路课程设计模板及参考资 [1]...

集成电路课程设计报告 设计课题: 数字电子钟的设计 姓名: 专业: 电子信息工程 学号: 日期 20 年月日——20 年月日指导教师: 国立华侨大学信息科学与工程学院

目录 1．设计的任务与要求 (1) 2.方案论证与选择 (1) 3.单元电路的设计和元器件的选择 (5) 3.1 六进制电路的设计 (6) 3.2 十进制计数电路的设计 (6) 3.3 六十进制计数电路的设计 (6) 3.4双六十进制计数电路的设计 (7) 3.5时间计数电路的设计 (8) 3.6 校正电路的设计 (8) 3.7 时钟电路的设计 (8) 3.8 整点报时电路的设计 (9) 3.9 主要元器件的选择 (10) 4.系统电路总图及原理 (10) 5.经验体会 (10) 参考文献 (11) 附录A：系统电路原理图 (12)

数字电子钟的设计 1. 设计的任务与要求 数字钟是一种…。 此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步了解…。 1.1设计指标 1. 时间以12小时为一个周期； 2. 显示时、分、秒； 3. 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 4. 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； 5. 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。1.2 设计要求 1. 画出电路原理图（或仿真电路图）； 2. 元器件及参数选择（或开发板的考虑）； 3. 编写设计报告，写出设计的全过程，附上有关资料和图纸(也可直接写在 相关章节中)，有心得体会。 2. 方案论证与选择 2.1 数字钟的系统方案 数字钟实际上是…

晶振的基本原理及特性

晶振的基本原理及特性 晶振一般采用如图1a的电容三端式(考毕兹) 交流等效振荡电路；实际的晶振交流等效电路如图1b，其中Cv是用来调节振荡频率，一般用变容二极管加上不同的反偏电压来实现，这也是压控作用的机理；把晶体的等效电路代替晶体后如图1c。其中Co，C1，L1，RR是晶体的等效电路。 分析整个振荡槽路可知，利用Cv来改变频率是有限的：决定振荡频率的整个槽路电容C=Cbe,Cce,Cv 三个电容串联后和Co并联再和C1串联。可以看出：C1越小，Co越大，Cv变化时对整个槽路电容的作用就越小。因而能“压控”的频率范围也越小。实际上，由于C1很小(1E-15量级)，Co不能忽略(1E-12量级，几PF)。所以，Cv变大时，降低槽路频率的作用越来越小，Cv变小时，升高槽路频率的作用却越来越大。这一方面引起压控特性的非线性，压控范围越大，非线性就越厉害；另一方面，分给振荡的反馈电压(Cbe上的电压)却越来越小，最后导致停振。 采用泛音次数越高的晶振，其等效电容C1就越小；因此频率的变化范围也就越小。 晶振的指标 总频差：在规定的时间内，由于规定的工作和非工作参数全部组合而引起的晶体振荡器频率与给定标称频率的最大偏差。 说明：总频差包括频率温度稳定度、频率老化率造成的偏差、频率电压特性和频率负载特性等共同造成的最大频差。一般只在对短期频率稳定度关心，而对其他频率稳定度指标不严格要求的场合采用。例如：精密制导雷达。 频率稳定度：任何晶振，频率不稳定是绝对的，程度不同而已。一个晶振的输出频率随时间变化的曲线如图2。图中表现出频率不稳定的三种因素：老化、飘移和短稳。

图2 晶振输出频率随时间变化的示意图 曲线1是用0.1秒测量一次的情况，表现了晶振的短稳；曲线3是用100秒测量一次的情况，表现了晶振的漂移；曲线4 是用1天一次测量的情况。表现了晶振的老化。 频率温度稳定度：在标称电源和负载下，工作在规定温度范围内的不带隐含基准温度或带隐含基准温度的最大允许频偏。 ft=±(f max-fmin)/(fmax+fmin) ftref ＝±MAX[｜(fmax-fref)/fref｜，｜(fmin-fref)/fref｜] ft：频率温度稳定度(不带隐含基准温度) ftref：频率温度稳定度(带隐含基准温度) fmax ：规定温度范围内测得的最高频率 fmin：规定温度范围内测得的最低频率 fref：规定基准温度测得的频率 说明：采用ftref指标的晶体振荡器其生产难度要高于采用ft指标的晶体振荡器,故ftref指标的晶体振荡器售价较高。 开机特性（频率稳定预热时间）：指开机后一段时间(如5分钟)的频率到开机后另一段时间(如1小时)的频率的变化率。表示了晶振达到稳定的速度。这指标对经常开关的仪器如频率计等很有用。 说明：在多数应用中，晶体振荡器是长期加电的，然而在某些应用中晶体振荡器需要频繁的开机和关机，这时频率稳定预热时间指标需要被考虑到（尤其是对于在苛刻环境中使用的军用通讯电台，当要求频率温度稳定度≤±0.3ppm(-45℃～85℃)，采用OCXO作为本振，频率稳定预热时间将不少于5分钟，而采用MCXO只需要十几秒钟)。 频率老化率：在恒定的环境条件下测量振荡器频率时，振荡器频率和时间之间的关系。这种长期频率

有源晶振电路及工作原理简述

有源晶振电路及工作原理简述 有源晶振是由石英晶体组成的,石英晶片之所以能当为振荡器使用，是基于它的压电效应：在晶片的两个极上加一电场，会使晶体产生机械变形；在石英晶片上加上交变电压，晶体就会产生机械振动，同时机械变形振动又会产生交变电场，虽然这种交变电场的电压极其微弱，但其振动频率是十分稳定的。当外加交变电压的频率与晶片的固有频率(由晶片的尺寸和形状决定)相等时，机械振动的幅度将急剧增加，这种现象称为“压电谐振”。 压电谐振状态的建立和维持都必须借助于振荡器电路才能实现。图3是一个串联型振荡器，晶体管T1和T2构成的两级放大器，石英晶体XT与电容C2构成LC电路。在这个电路中，石英晶体相当于一个电感，C2为可变电容器，调节其容量即可使电路进入谐振状态。该振荡器供电电压为5V，输出波形为方波。 有源晶振引脚排列: 有源晶振引脚识别，实物图如上图(b)所示. 有个点标记的为1脚，按逆时针（管脚向下）分别为2、3、4。 方形有源晶振引脚分布： 1、正方的，使用DIP-8封装，打点的是1脚。 1-NC；4-GND；5-Output；8-VCC 2、长方的，使用DIP-14封装，打点的是1脚。 1-NC；7-GND；8-Output；14-VCC

注:有源晶振型号众多，而且每一种型号的引脚定义都有所不同，接法也有所不同，上述介绍仅供参考,实际使用中要确认其管脚列方式. 有源晶振通常的接法： 一脚悬空，二脚接地，三脚接输出，四脚接电压。 有源晶振与无源晶振的联系与区别 无源晶振与有源晶振的英文名称不同，无源晶振为crystal（晶体），而有源晶振则叫做oscillator（振荡器）。无源晶振是有2个引脚的无极性元件，需要借助于时钟电路才能产生振荡信号，自身无法振荡起来，所以“无源晶振”这个说法并不准确；有源晶振有4只引脚，是一个完整的振荡器，其中除了石英晶体外，还有晶体管和阻容元件，因此体积较大。 石英晶体振荡器的频率稳定度可达10^-9/日，甚至10^-11。例如10MHz的振荡器，频率在一日之内的变化一般不大于0.1Hz。因此，完全可以将晶体振荡器视为恒定的基准频率源(石英表、电子表中都是利用石英晶体来做计时的基准频率)。从PC诞生至现在，主板上一直都使用一颗14.318MHz的石英晶体振荡器作为基准频率源。 有源晶振不需要DSP的内部振荡器，信号质量好，比较稳定，而且连接方式相对简单（主要是做好电源滤波，通常使用一个电容和电感构成的PI型滤波网络，输出端用一个小阻值的电阻过滤信号即可），不需要复杂的配置电路。相对于无源晶体，有源晶振的缺陷是其信号电平是固定的，需要选择好合适输出电平，灵活性较差，而且价格高。 下图为晶体及晶振实特图,左边两个是晶振,右边14.38MHz的为晶体.

数字集成电路课程设计74hc138

目录 1．目的与任务 (1) 2.教学内容基要求 (1) 3.设计的方法与计算分析 (1) 3.1 74H C138芯片简介 (1) 3.2 电路设计 (3) 3.3功耗与延时计算 (6) 4.电路模拟 (14) 4.1直流分析 (15) 4.2 瞬态分析 (17) 4.3功耗分析 (19) 5.版图设计 (19) 5.1 输入级的设计 (19) 5.2 内部反相器的设计 (19) 5.3输入和输出缓冲门的设计 (22) 5.4内部逻辑门的设计 (23) 5.5输出级的设计 (24) 5.6连接成总电路图 (24) 5.3版图检查 (24) 6.总图的整理 (26) 7.经验与体会 (26) 8.参考文献 (26) 附录 A 电路原理图总图 (28) 附录B总电路版图 (29)

集成 1. 目的与任务 本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。 2. 教学内容基本要求 2.1课程设计题目及要求 器件名称：3-8译码器的74HC138芯片 要求电路性能指标： ⑴可驱动10个LSTTL 电路（相当于15pF 电容负载）； ⑵输出高电平时，OH I ≤20uA, min ,OH V =4.4V; ⑶输出低电平时， OL I ≤4mA ， man OL V , =0.4V ⑷输出级充放电时间r t = f t ， pd t ＜25ns ； ⑸工作电源5V ，常温工作，工作频率work f =30MHZ ，总功耗 max P =15mW 。 2.2课程设计的内容 1. 功能分析及逻辑设计； 2. 电路设计及器件参数计算； 3. 估算功耗与延时； 4. 电路模拟与仿真； 5. 版图设计； 6. 版图检查：DRC 与LVS ； 7. 后仿真(选做)； 8. 版图数据提交。 2.3课程设计的要求与数据 1. 独立完成设计74HC138芯片的全过程； 2. 设计时使用的工艺及设计规则： MOSIS:mhp_ns5； 3. 根据所用的工艺，选取合理的模型库； 4. 选用以lambda(λ)为单位的设计规则； 3. 设计的方法与计算分析 3.1 74HC138芯片简介

集成电路课程设计

集成电路课程设计报告 课题：二输入或非门电路与版图设计 专业 电子科学与技术 学生姓名 严 佳 班 级 B 电科121 学号 1210705128 指导教师 高 直 起止日期 2015.11.16-2015.11.29

摘要 集成电路是一种微型电子器件或部件。它是采用一定的工艺，把一个电路中所需的晶体管等有源器件和电阻、电容等无源器件及布线互连在一起，制作在一小块半导体晶片上，封装在一个管壳内，执行特定电路或系统功能的微型结构。在整个集成电路设计过程中，版图设计是其中重要的一环。它是把每个原件的电路表示转换成集合表示，同时，元件间连接的线也被转换成几何连线图形。对于复杂的版图设计，一般把版图设计划分成若干个子版图进行设计，对每个子版图进行合理的规划和布图，子版图之间进行优化连线、合理布局，使其大小和功能都符合要求。 越来越多的电子电路都在使用MOS管，特别是在音响领域更是如此。MOS 管与普通晶体管相比具有输入阻抗高、噪声系数小、热稳定性好、动态范围大等优点，且它是一种压控器件，有与电子管相似的传输特性，因而在集成电路中也得到了广泛的应用。 关键词：CMOS门电路或非门集成电路

绪论 目前，集成电路经历了小规模集成、中规模集成、大规模集成和超大规模集成。单个芯片上已经可以制作包含臣大数量晶体管的、完整的数字系统。在整个集成电路设计过程中，版图设计是其中重要的一环。它是把每个原件的电路表示转换成集合表示，同时，元件间连接的线也被转换成几何连线图形。对于复杂的版图设计，一般把版图设计划分成若干个子版图进行设计，对每个子版图进行合理的规划和布图，子版图之间进行优化连线、合理布局，使其大小和功能都符合要求。版图设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。在版图设计过程中，要进行定期的检查，避免错误的积累而导致难以修改。 1.设计要求 （1）学习Multisim软件和L-Edit软件 （2）设计一个基于CMOS的二输入或非门电路。 （3）利用Multisim和L-Edit软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 2.设计目的 （1）熟悉Multisim软件的使用。 （2）L-Edit软件的使用。 （3）培养自己综合运用所学知识、独立分析和解决实际问题的能力，培养创新意识和创新能力，并获得科学研究的基础训练，加深对集成电路版图设计的了解。 3.设计原理 能够实现B =“或非”逻辑关系的电路均称为“或非门”。二输入或 A L+ 非门有两个输入端A和B以及一个输出端L，只有当A端和B端同时为高电平时输出才为低电平，否则输出都为高电平。在一个或门的输出端连接一个非门就构成了“或非门”，如图1.1所示，逻辑符号如图1.2所示，真值表如图1.3所示。