时钟抖动(CLK)和相位噪声之间的转换

应用笔记3359

时钟抖动(CLK)和相位噪声之间的转换

摘要：这是一篇关于时钟(CLK)信号质量的应用笔记，介绍如何测量抖动和相位噪声，包括周期抖动、逐周期抖动和累加抖动。本文还描述了周期抖动和相位噪声谱之间的关系，并介绍如何将相位噪声谱转换成周期抖动。

几乎所有集成电路和电气系统都需要时钟(CLK)。在当今世界中，人们以更快的速度处理和传送数字信息，而模拟信号和数字信号之间的转换速率也越来越快，分辨率越来越高。这些都要求工程师更多地关注时钟信号的质量。

时钟信号的质量通常用抖动和相位噪声来描述。抖动包括周期抖动，逐周期抖动和累计抖动，最常用的是周期抖动。时钟的相位噪声用来说明时钟信号的频谱特性。

本文首先简单介绍用来测量时钟抖动和相位噪声的装置。然后介绍周期抖动和相位噪声之间的关系，最后介绍将相位噪声谱转换成周期抖动的简单公式。

周期抖动和相位噪声：定义和测量

周期抖动

周期抖动(J PER)是实测周期和理想周期之间的时间差。由于具有随机分布的特点，可以用峰-峰值或均方根值(RMS)描述。我们首先定义门限为V TH的时钟上升沿位于时域的T PER(n)，其中n是一个时域系数，如图1所示。我们将

J

PER表示为手册：

其中T0是理想时钟周期。由于时钟频率固定，随机抖动J PER的均值应该为零，J PER的RMS可以表示为：

式中的是所要求的运算符。从图1时钟波形可以看出J PER和T PER之间的关系。

图1. 周期抖动测量

相位噪声测量

为了理解相位噪声谱L(f)的定义，我们首先定义时钟信号的功率谱密度S C(f)。将时钟信号接频谱分析仪，即可测得S C(f)。相位噪声谱L(f)定义为频率f处的S C(f)值与时钟频率f C处的S C(f)值之差，以dB表示。图2说明了L(f)的定义。

图2. 相位噪声谱的定义

相位噪声谱L(f)的数学定义为：

注意L(f)代表的是f C和f处谱值的比，L(f)将在下文介绍。

周期抖动(J PER)测量

有许多设备可以测量周期抖动。通常人们会用高精度数字示波器测量抖动。当时钟抖动大于示波器触发抖动的5倍时，时钟抖动可用时钟上升沿触发，然后测量另一个上升沿。图3给出了示波器从被测时钟产生触发信号的方法。该方法可消除数字示波器内部时钟源抖动。

图3. 自触发抖动测量装置

由于示波器的触发时延可能会大于一个高频时钟周期。因此，必须在信号通路上加入一个延时单元才能在屏幕上显示被触发的第一个上升沿。

当然还有一些更精确的抖动测量方法，但大多数都是对高速数字示波器采集的数据进行后处理，按1或2式的定义计算抖动。后处理可以得到更精确的结果，但需要使用高端数字示波器[2, 3]。

相位噪声谱L(f)测量

如式3所示，L(f)可通过频谱仪直接测量时钟信号的频谱S C(f)获得。但实际上由于L(f)通常大于100dBc，超过了大多数频谱仪的动态范围，这种方法不太现实。另外，f C有时还会超过频谱仪的输入频率限制。实际上，测量相位噪声的装置需要将f C的谱能量滤掉。这一方法类似于将通带信号解调到基带。图4为一个实际的相位噪声测量装置，以及不同位置的频谱变换。

图4. 实际的噪声谱测量装置

图4所示架构通常称为载波抑制解调器，图4中的n(t)为频谱仪输入。我们可以通过正确调整n(t)频谱获得L(f)的dBc值。

周期抖动均方根值和相位噪声之间的关系

通过傅立叶级数，可以看出时钟方波信号与其基频正弦波信号的抖动特性基本相同。这使得时钟信号的抖动分析大大简化，一个具有相位噪声的正弦波时钟信号可以描述为：

而周期抖动可表示为：

式4可以看出正弦波经过了相位噪声Θ(t)调相。由于相位噪声比π/2小很多，因此式4可简化为：

频谱C(t)可以表示为：

其中SΘ(f)是q(t)的频域表示。根据L(f)的定义，我们可以得到：

可以看出L(f)是以dB表示的SΘ(f)。这实际上也揭示了L(f)的真正含义。

通过图4所示装置可以测量L(f)，C(t)与cos(2πf C t)混频后经过低通滤波器滤波，然后输入频谱仪，输入频谱仪的信号n(t)可以表示为：

频谱仪的输出为：

由此可以得到相位噪声SΘ(f)和L(f)：

通过将n(t)的频谱按比例缩减A2/4，可以直接得到以dBc表示的L(f)。

通过式11可以推导出Θ(t)的均方值(MS)：

从式5开始，最终推导出了周期抖动J PER和相位噪声谱L(f)之间的关系：

在一些类似SONET和10Gb应用中，工程师仅关心特定频段的抖动。在特定频段内的RMS J PER可以表示为：

通过L(f)近似得到RMS J PER

当L(f)频率轴为对数坐标时，相位噪声通常可通过分段线性法近似得到。此时的L(f)可以表示为：

其中K-1为分段函数的线段数，而U(f)为阶跃函数，如图5所示：

图5. 一个典型的L(f)函数

将式15中的L(f)带入式14，可以得到：

表1是f C = 155.52MHz的L(f)列表，可用于分段函数参数计算。

表1. 用于计算分段函数参数的L(f)值

Frequency (Hz) 10 1000 3000 L(f) (dBc) -58 -118 -132

下面计算a i和b i：

结果列于表2。

表2. L(f)分段函数中的参

分段函数中的参数数

i 1 2 3

f i (Hz) 10 1000 300

a i (dBc/decade) -30 -29.34 -9.5

b i (dBc) -58 -118 -132将表2中的数值带入式16，可以得到：

利用图4所示装置测同一时钟在同一频段内的RMS抖动为4.2258ps，因此从相位噪声到抖动的近似转换结果非

常精确，本例中的误差小于4%。

如果给定相位噪声谱的包络，式16还可用来估计所需的抖动上限。

一个简单的数据表文件给出了示例的公式。

总结

本文揭示了在时域测量的抖动和在频域测量的相位噪声之间的数学关系。许多关

心信号完整性和系统时钟的工程师都会关注这一关系。本文结果清楚回答这一问

题。基于上述数学关系，我们提出了一种用相位噪声谱估计周期抖动的方法。工

程师可以利用这一方法快速实现两种测量之间的量化转换，这对于系统电路的设

计和应用有很大帮助。

参考文献献

参考文

1.SEMI G80-0200, "Test Method for the Analysis of Overall Digital

Timing Accuracy for Automated Test Equipment"

2.Tektronix应用笔记："Understanding and Characterizing Timing

Jitter"

3.LeCroy白书："The Accuracy of Jitter Measurements"

4.David Chandler, "Phase Jitter-Phase Noise and VCXO", Corning

Frequency Control Inc.

高精度时钟芯片的测试方法介绍

高精度时钟芯片的测试方法介绍 中国电子科技集团公司第五十八研究所武新郑解维坤 摘要： 高精度时钟芯片是一种能够提供精确计时的芯片，相对于普通的时钟芯片，它的晶体和温度补偿集成在芯片中，为提高计时精度提供了保障，它同时还具备日历闹钟功能、可编程方波输出功能等。本文以DS3231芯片为例，以J750Ex测试机和相关仪表为测试环境，重点介绍以I2C总线协议为基础的内部寄存器功能和芯片各模块功能的测试。通过测试机测试保存在寄存器中秒、分、时、星期、日期、月、年和闹钟设置等信息，以及电源控制功能，通过测试机对示波器和频率计的程控实现对老化修正和输出频率的测试，同时还会重点介绍该芯片时钟精度的测试方法和测试环境。 关键词： 高精度时钟芯片；DS3231芯片；J750Ex测试机；I2C总线协议 Introduction of testing method of the extremely accurate RTC Wu Xin-zheng (China Electronic Technology Group Corporation, No.58 Research Institute , Jiangsu Wuxi 214035, China) Abstract: The extremely accurate real time clock is a piece of chip which can maintain accurate timekeeping, compared with the ordinary RTC chip, its integrated temperature compensated crystal oscillator and crystal are located in the center of the chip, which provides an assurance for promoting the exacticy, it also has two programmable time-of-day alarms and a programmable square-wave output. This paper takes DS3231 for instance, the environment with J750Ex and related instruments, introduces inner register with I2C and the testing method of every module. The ATE tests seconds, minutes, hours, day, date, month, and year information, the function of power. By means of OSC and frequency meter, it can test the output wave and register for aging trim, at the same time, also introduced the testing method and environment of accuracy. Key words:

【重要】锁相环的相位噪声分析

锁相环路相位噪声分析 张文军 电信0802 【摘要】本文对锁相电路的相位噪声进行了论述，并对其中各组成部件的相位噪声也做了较为详细的分析。文中最后提出了改进锁相环相位噪声的办法。 【关键词】锁相环；相位噪声；分析 引言 相位噪声是一项非常重要的性能指标，它对电子设备和电子系统的影响很大，从频域看它分布的载波信号两旁按幂律谱分布。用这种信号无论做发射激励信号，还是接收机本振信号以及各种频率基准，这些信号在解调过程中都会和信号一样出现在解调终端，引起基带信噪比下降。在通信系统中使环路信噪比下将，误码率增加；在雷达系统中影响目标的分辨能力，即改善因子。接收机本振的相位噪声遇到强干扰信号时，会产生“倒混频”，使接收机有效噪声系数增加。随着电子技术的发展，对频率源的信号噪声要求越来越严格，因此低相位噪声在物理、天文、无线电通信、雷达、航空、航天以及精密计量、仪器仪表等各种领域里都受到重视。 1 相位噪声概述 相位噪声 ，就是指在系统内各种噪声作用下所表现的相位随机起伏，相位的随机 起伏起必然引起频率随机起伏，这种起伏速度较快，所以又称之为短期频率稳定度。 理想情况下，合成器的输出信号在频域中为根单一的谱线，而实际上任何信号的频谱都不可能绝对纯净，总会受到噪声的调制产生调制边带。由于相位噪声的存在，使波形发生畸变。在频域中其输出信号的谱线就不再是一条单根的谱线，而是以调制边带的形式连续地分布在载波的两边，在主谱两边出现了一些附加的频谱，从而导致频谱的扩展，相位噪声的边带是双边 的，是以0f 为中心对称的，但为了研究方便，一般只取一个边带。其定义为偏离载频1Hz 带宽内单边带相位噪声的功率与载频信号功率之比，它是偏离 载频的复氏频率m f 的函 数 ，记为 () m f ζ，单位为d B c ／ Hz ，即 ()010lg[/](1) m SSB f P P ζ= 式中SSB P 为偏离载频m f 处，1Hz 带宽内单边带噪声功率；0P 为载波信号功率。

相位噪声和Jitter概念

相位噪声和抖动jitter的概念及估算方法 时钟频率的不断提高使和在系统时序上占据日益重要的位置。本文介其概念及其对系统性能的影响，并在电路板级、芯片级和单元模块级分别提供了减小相位噪声和抖动的有效方法。 随着通信系统中的时钟速度迈入GHz级，相位噪声和抖动这两个在模拟设计中十分关键的因素，也开始在数字芯片和电路板的性能中占据日益重要的位置。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率，不仅如此，它还会增大通信链路的误码率，甚至限制A/D转换器的动态范围。 在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。本文向数字设计师们介绍了相位噪声和抖动的基本概念，分析了它们对系统性能的影响，并给出了能够将相位抖动和噪声降至最低的常用电路技术。 什么是相位噪声和抖动？ 相位噪声和抖动是对同一种现象的两种不同的定量方式。在理想情况下，一个频率固定的完美的脉冲信号(以1 MHz为例)的持续时间应该恰好是1微秒，每500ns有一个跳变沿。 但不幸的是，这种信号并不存在。如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。这种不确定就是相位噪声，或者说抖动。 抖动是一个时域概念 抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。通常，10 MHz以下信号的周期变动并不归入抖动一类，而是归入偏移或者漂移。抖动有两种主要类型：确定性抖动和随机性抖动。确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。造成确定性抖动的来源主要有4种： 1. 相邻信号走线之间的串扰：当一根导线的自感增大后，会将其相邻信号线周围的感应磁场转化为感应电流，而感应电流会使电压增大或减小，从而造成抖动。 2. 敏感信号通路上的EMI辐射：电源、AC电源线和RF信号源都属于EMI源。与串扰类似，当附近存在EMI辐射时，时序信号通路上感应到的噪声电流会调制时序信号的电压值。 3. 多层基底中电源层的噪声：这种噪声可能改变逻辑门的阈值电压，或者改变阈值电压的参考地电平，从而改变开关门电路所需的电压值。

高速信号的扩频时钟的测试分析

胡为东系列文章之二 高速信号的SSC扩频时钟测试分析 美国力科公司胡为东摘要：由于FCC、IEC等规定电子产品的EMI辐射不能超出一定的标准。因此电路设计者需要从多个角度来思考如何降低系统的EMI辐射，如进行合理的PCB布线、滤波、屏蔽等。由于信号的辐射主要是由于信号的能量过于集中在其载波频率位置，导致信号的能量在某一频点位置处的产生过大的辐射发射。因此为了进一步有效的降低EMI辐射，芯片厂家在设计芯片时也给容易产生EMI的信号增加了SSC（Spread Spectrum Clocking）即扩频时钟的功能，采用SSC的功能可以有效的降低信号所产生的EMI。当前PCIE、SATA、SAS、USB3.0等几乎所有的高速芯片都支持SSC的功能。本文就将SSC的基本概念、SSC的测试测量方法做一介绍。 关键词：力科SSC 扩频时钟EMI 眼图 一、SSC（扩频时钟）的概念 如下图1所示为一信号在是否具有SSC前后的频谱对比。图中蓝色曲线为没有SSC时候的频谱，浅色的为具有SSC时的频谱。从图中可见，未加SSC时，信号的能量非常集中，且幅度很大；而加了SSC后，信号能量被分散到一个频带范围以内，信号能量的整体幅度也有明显降低，这样信号的EMI辐射发射就将会得到非常有效的抑制。这就是通过使用SSC 扩频时钟的方法抑制EMI辐射的基本原理。 使用SSC的方法能在多大程度上抑制EMI辐射和调制后信号能量在多宽频率范围内变化有关，频率变化范围越大，EMI抑制量越大。但这两者需要一个权衡，因为频率变化范围太大会使系统的时序设计带来困难。在Intel的Pentium4处理器中建议此频率变化范围要小于时钟频率的0.8%，如对于100MHZ的时钟，如果按照+/-8%来调制的话，频率的变化范围就是99.2MHZ-100.8MHZ。而对于100MHZ参考时钟的系统工作到100.8MHZ，可能会 图1 SSC扩频时钟的图示 导致处理器超出额定工作频率，带来其它系统工作问题。因此在实际系统工作中一般都采用

超低相位噪声基于频梳的微波产生和性能

超低相位噪声基于频梳的微波产生和性能 摘要——我们通过光电检测锁定于1.5um超窄线宽超稳定激光的基于铒掺杂光纤频梳相位的脉冲串来报告12GHz超低相位噪声微波信号的产生。拥有先进的光电检测技术和自制相位噪声计量器具，我们的实验证明了微波源的产生，具有10KHz以上且低于170dBc/Hz，源自一个12 GHz 载体的1Hz且低于100dBc/Hz的全相噪声，这将极大推进目前最好的记录结果。 关键字——光纤频梳，光电微波源，超低相位噪声 前言 诸如无线通讯，雷达，深空航行系统，精密微波光谱学的许多应用都需要超稳定微波信号。这种光纤信号通过光纤频梳产生是特别有趣的，因为它允许把无法超越的超稳定连续波激光的光谱纯度转变成微波领域（同光纤和太赫兹辐射波领域），潜在的引导记录低相位噪声微波源。 光纤到微波的转变由拥有超稳定光纤参考频率的飞秒激光器的重复率同步完成。通过光纤脉冲串的快速光电探测对微波信号进行更深入的提取。然而，光电产生微波信号的光谱纯度同时受到频梳重复率性能以及光电探测过程自身的限制。光电探测进程收到了影响，特别是振幅

相位转变（APC）的影响，它转变了微波信号相位噪声中飞秒激光的强烈噪声，同时，它还受到光电探测器的约翰逊·奈奎斯特定理和冲击的影响。 我们通过增加产生在重复率相关谐波的微波功率来克服后来基本原理的限制，并运用基于光纤的梳状滤波器，该滤波器增加脉冲串的有效重复率，并与高线性高处理功率的光电探测器结合。我们也发展了一套自动测量伺服装置来降低APC的水平，这种状态下就不会对我们生产的微波信号的相位噪声产生重大的影响。 对其自身而言，超低相位噪声微波的特性达到这种水平状态是一项有趣的挑战。我们已经发明了一套基于3光纤频梳的特殊装置（给基础参考频率额外加上一个作为参考），3超稳定激光，一个高质量微波电路以及一个基于现场可编程门阵列自制的外差法振荡器，在源自具有极低的振幅噪声敏感度的12Ghz载体的傅里叶频率大于1KHz的条件下，该振荡器与达到低于-180dBc/Hzd的测量噪声水平互相关。 II 实验装置 我们的实验装置由一些光纤频梳和超稳定连续波激光器。这些超稳定连续波激光器由波长为1.5um的半导体二极管激光器组成，激光器被超高精细度（典型~6 10）的超高真空法布里-珀罗空腔的调制技术伺服。

时钟信号质量测试用例5.6

1.目的 测量手机各时钟信号是否符合设计规范，以确保手机各项性能稳定可靠。 2.适用范围 适用于新开发手机产品在试产阶段的评测。 3.测试准备和说明： 3.1程控电源、数字示波器、频率计、原理图及PCB丝印图、原配耳机、SIM卡、TF卡、 烙铁、细导线若干、蓝牙耳机； 3.2测试结果如有必要需附测试波形图。 4.测试过程： 4.1 实时钟32.768KHz时钟测试(测试用例编号: 5. 6.1) 4.1.1测试条件： 被测机开壳,装SIM卡、TF卡开机。 4.1.2 测试步骤： 1）从原理图上找到32.768KHz晶体位置，频率计探头负极接地，正极接晶体XOUT 端，频率计(10M档位)读数即为晶体频率； 2）示波器采集模式设为取样，余辉时间设置为5秒； 3）通道耦合选取直流模式，档位设定为100mV，时间标度设置为10.0us； 4）按测量键选取测量频率，上升时间，下降时间，峰值电压，占空比等； 5）按测试说明要求，在摄像状态选取一个半周期的完整波形，按运行/停止键抓取波形，测量读取数据并按Save键保存波形。 4.1.3 预期结果： 测试项目参考值 电压峰值690-750mV 毛刺0 频偏±20ppm 抖动幅度0 占空比50% 4.2 主时钟26MHz时钟测试(测试用例编号: 5. 6.2) 4.2.1测试条件： 被测机开壳，被测机开壳,装SIM卡、TF卡开机。 4.2.2 测试步骤： 1）从原理图上找到26M晶体位置，频率计探头负极接地，正极接晶体XOUT端，频 率计(120M档位)读数为即晶体频率； 2）示波器采集模式设为取样，余辉时间设置为5秒； 3）通道耦合选取直流模式，档位设定为500mV，时间标度设置为400ns；

电子数字频率计测量方法毕业论文

电子数字频率计测量方法毕业论文 1绪论 1.1研究背景及主要研究意义 频率是电子技术领域永恒的话题，电子技术领域离不开频率，一旦离开频率，电子技术的发展是不可想象的，为了得到性能更好的电子系统，科研人员在不断的研究频率，CPU就是用频率的高低来评价性能的好坏，可见，频率在电子系统中的重要性。 频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器，其最基本的工作原理为：当被测信号在特定的时间段T的周期个数N时，则被测信号的频率f=N／T.电子计数器是一种基础测量仪器，到目前为止已有三十多年的发展历史。早期，设计师们追求的目标主要是扩展测量围，再加上提高测量精度、稳定度等，这些也是人们衡量电子计算机的技术水平，决定电子技术器价格高低的主要依据。目前这些技术日臻完善，成熟。应用现代技术可以轻松地将电子计数器的频率扩展到微波频段。 1.2数字频率计的发展现状 随着科学技术的发展，用户对电子计数器也提出了新的要求。对于低档产品要求使用操作方便，量程（足够）宽，可靠性高，价格低。而对中高档产品，则要求有较高的分辨率，高精度，高稳定度，高测量速率；除通常通用计数器所具有的功能外，还要有数据处理功能，统计分析功能等等，或者包含电压测量等其他功能。这些要求有的已经实现或者部分实现，但要真正地实现这些目标，对于生产厂家来说，还有许多工作要做，而不是表面看来似乎发展到头了。 由于微电子技术和计算机技术的发展，频率计都在不断地进步着，灵敏度不断提高，频率围不断扩大，功能不断增加。在测试通讯、微波器件或产品时，通常都市较复杂的信号，如含有复杂频率成分、调制的含有未知频率分量的、频率固定的变化的、纯净的或叠加有干扰的等等。为了能正确的测量不同类型的信号，必须了解待测信号特性和各种频率测量仪器的性能。微波技术器一般使用类型频谱分析仪的分频或混频电路，另外还包含多个时间基准、合成器、中频放大器等。虽然所有的微波计数器都是用来完成技术任务的，但各自厂家都有各自的一套复

手机常用信号的测试方法

手机常用信号的测试方法 ●目的 1．掌握手机常用供电电压的测试方法。 2．掌握手机常用波形的测试方法。 3．掌握手机常用频率的测试方法。 ●要求 1．实习前认真阅读实习指导 2．实习中测试信号电压、波形和频率时要启动相应的电路。 3．实习后写出实习报告。 手机常见供电电压的测试 维修不开机、不入网、无发射、不识卡、不显示等故障，需要经常测量相关电路的供电电压是否正常，以确定故障部位，这些供电电压，有些为稳定的直流电压，有些则为脉冲电压，一般来说，直流电压即可用万用表测量，也可用示波器测量，当然，用万用表测量是最为方便和简单的，只要所测电压与电路图上的标称电压相当，即可判断此部分电路供电正常；而脉冲电压一般需用示波器测量，用万用表测量，则与电路图中的标称值会有较大的出入。脉冲电压大都是受控的(有些直流电压也可能是受控的)，也就是说，这个脉冲电压只有在 启动相关电路时才输出，否则，用示波器也测不到。 下面分以下几种情况分析供电电压信号的测试方法。 一、外接电源供电电压 1．指导 维修手机时，经常需要用外接电源采代替手机电池，以方便维修工作，这个外接电源在和手机连接前，应调到和手机电池电压一致，过低会不开机，过高则有可能烧坏手机。 外接电源和手机连接后，要供到手机的电源IC或电源稳压块。外接稳压电源输出的是一个直流电压，且不受控；测量十分简单，只需在电源IC或稳压块的相关引脚上，用万用表即可方便地测到。如果所测的电压与外接电源供电电压相等，可视为正常，否则，应检查供电支路是否有断路或短路现象。 2．操作 以摩托罗拉T2688手机为例，装上电池，不开机，测试直通电池正极的电压，共12处： (1)功放U201的左上角(8脚)、右上角(6脚)。 (2)功控ICU202的4脚。 (3)电源ICU27的1、10脚。 (4)充电二极管D14的负极。 (5)射频供电ICIC301的7脚。 (6)U47的6脚。 (7)U35的4脚。 (8)振子驱动管集电极。 (9)电池退耦电容下端。 (10)发光二极管驱动管BQ2集电极。 (11)开机键外圈。 (12)U26的2脚。二、开机信号电压 1．指导 手机的开机方式有两种，一种是高电平开机，也就是当开关键被按下时，开机触发端

相位噪声基础及测试原理和方法

相位噪声基础及测试原理和方法 相位噪声指标对于当前的射频微波系统、移动通信系统、雷达系统等电子系统影响非常明显，将直接影响系统指标的优劣。该项指标对于系统的研发、设计均具有指导意义。相位噪声指标的测试手段很多，如何能够精准的测量该指标是射频微波领域的一项重要任务。随着当前接收机相位噪声指标越来越高，相应的测试技术和测试手段也有了很大的进步。同时，与相位噪声测试相关的其他测试需求也越来越多，如何准确的进行这些指标的测试也愈发重要。 1、引言 随着电子技术的发展，器件的噪声系数越来越低，放大器的动态范围也越来越大，增益也大有提高，使得电路系统的灵敏度和选择性以及线性度等主要技术指标都得到较好的解决。同时，随着技术的不断提高，对电路系统又提出了更高的要求，这就要求电路系统必须具有较低的相位噪声，在现代技术中，相位噪声已成为限制电路系统的主要因素。低相位噪声对于提高电路系统性能起到重要作用。 相位噪声好坏对通讯系统有很大影响，尤其现代通讯系统中状态很多，频道又很密集，并且不断的变换，所以对相位噪声的要求也愈来愈高。如果本振信号的相位噪声较差，会增加通信中的误码率，影响载频跟踪精度。相位噪声不好，不仅增加误码率、影响载频跟踪精度，还影响通信接收机信道内、外性能测量，相位噪声对邻近频道选择性有影响。如果要求接收机选择性越高，则相位噪声就必须更好，要求接收机灵敏度越高，相位噪声也必须更好。 总之，对于现代通信的各种接收机，相位噪声指标尤为重要，对于该指标的精准测试要求也越来越高，相应的技术手段要求也越来越高。 2、相位噪声基础 2.1、什么是相位噪声 相位噪声是振荡器在短时间内频率稳定度的度量参数。它来源于振荡器输出信号由噪声引起的相位、频率的变化。频率稳定度分为两个方面：长期稳定度和短期稳定度，其中，短期稳定度在时域内用艾伦方差来表示，在频域内用相位噪声来表示。 2.2、相位噪声的定义

相位噪声性能测试

LMK04000 系列产品的相位噪声性能测试 30082862 加权函数H(f)是低通闭环传递函数，其中包含了诸如电 荷泵增益、环路滤波器响应、VCO增益和反馈通路（ 数器等参数。该式表示了图1所示的每一级PLL AN-1910 30082801 图1 具有抖动清除能力的双PLL时钟合成器的架构 https://www.wendangku.net/doc/9f2761759.html, ? 2009 National Semiconductor Corporation 300828

https://www.wendangku.net/doc/9f2761759.html, 2 A N -1910 2.0 LMK04000系列产品介绍 图2示出了LMK04000精密时钟去抖产品系列的详细的框图。其PLL1的冗余的参考时钟输入（CLKin0，CLKin1），可以支持高达400 MHz 的频率。参考时钟信号可以是单端或者差分式的信号，为了实现操作中稳定性，还可以启用其中的自动开关模式。驱动OSCin 端口的VCXO 的最大容许频率为250 MHz 。OSCin 端口的信号被反馈到PLL2相位比较器上，而且也作为相位和频率基准注入到PLL2中。虽然在图中并未示出，其内部还是可以支持分立形式的、采用外接晶振的VCXO 。PLL2的相位比较器的基准信号输入端还提供了一 个可选用的频率倍增器，这可以使得相位比较的频率得以增加一倍，从而降低了PLL2的带内噪声。PLL2集成了一个内置的VCO ，以及可选的内置环路滤波器部件，这一部分可以提供PLL2环路滤波器的3阶和4阶极点。VCO 的输出带有缓冲，最终由Fout 引脚向外提供信号，该信号也可以经过一个VCO 分频器路由到内部的时钟分发总线上。时钟分发部分则对时钟信号进行缓冲，并将其分配给各个可以独立配置的通道。每个通道具有一个分频器、延迟模块和输出缓冲器。在时钟输出端，各信号格式的组合关系可以根据具体的器件编号来确定。 30082802 图2 LMK04000系列时钟电路的框图 下面的表格示出了LMK04000系列中目前已发布的器件。正如表1所示的那样，其中包含了2个VCO 频带以及 两种可配置的时钟输出格式。本报告中所测量的器件是LMK04031。 表1 LMK04000系列产品的器件编号、输出格式和VCO 频段 NSID 工艺2VPECL/LVPECL 输出 LVDS 输出 LVCMOS 输出 VCO 频率范围LMK04011BISQ BiCMOS 51430～1570 MHz LMK04031BISQ BiCMOS 22 2 1430～1570 MHz LMK04033BISQ BiCMOS 2 2 2 1840～2160 MHz

相位噪声基础及测试原理和方法

摘要： 相位噪声指标对于当前的射频微波系统、移动通信系统、雷达系统等电子系统影响非常明显，将直接影响系统指标的优劣。该项指标对于系统的研发、设计均具有指导意义。相位噪声指标的测试手段很多，如何能够精准的测量该指标是射频微波领域的一项重要任务。随着当前接收机相位噪声指标越来越高，相应的测试技术和测试手段也有了很大的进步。同时，与相位噪声测试相关的其他测试需求也越来越多，如何准确的进行这些指标的测试也愈发重要。 1、引言 随着电子技术的发展，器件的噪声系数越来越低，放大器的动态范围也越来越大，增益也大有提高，使得电路系统的灵敏度和选择性以及线性度等主要技术指标都得到较好的解决。同时，随着技术的不断提高，对电路系统又提出了更高的要求，这就要求电路系统必须具有较低的相位噪声，在现代技术中，相位噪声已成为限制电路系统的主要因素。低相位噪声对于提高电路系统性能起到重要作用。 相位噪声好坏对通讯系统有很大影响，尤其现代通讯系统中状态很多，频道又很密集，并且不断的变换，所以对相位噪声的要求也愈来愈高。如果本振信号的相位噪声较差，会增加通信中的误码率，影响载频跟踪精度。相位噪声不好，不仅增加误码率、影响载频跟踪精度，还影响通信接收机信道内、外性能测量，相位噪声对邻近频道选择性有影响。如果要求接收机选择性越高，则相位噪声就必须更好，要求接收机灵敏度越高，相位噪声也必须更好。 总之，对于现代通信的各种接收机，相位噪声指标尤为重要，对于该指标的精准测试要求也越来越高，相应的技术手段要求也越来越高。 2、相位噪声基础 2.1、什么是相位噪声 相位噪声是振荡器在短时间内频率稳定度的度量参数。它来源于振荡器输出信号由噪声引起的相位、频率的变化。频率稳定度分为两个方面：长期稳定度和短期稳定度，其中，短期稳定度在时域内用艾伦方差来表示，在频域内用相位噪声来表示。 2.2、相位噪声的定义 以载波的幅度为参考，在偏移一定的频率下的单边带相对噪声功率。这个数值是指在1Hz的带宽下的相对噪声电平，其单位为dBc/Hz。该定义最早是基于频谱仪法测试相位噪声，不区分调幅噪声和调相噪声。 单边带相位噪声L(f)定义为随机相位波动单边带功率谱密度Sφ(f)的一半，其单位为dBc/Hz。其中Sφ(f)为随机相位波动φ(t)的单边带功率谱密度，其物理量纲是rad2/Hz。

系统相位噪声的指标

系统相位噪声的指标 举个例子说明800MHz CDMA手机接收(参看IS-98标准) 你可以这样想, 所有的接收机的参数要求, 不管是GAIN, NF, 还是IP3 等等, 都是为了一个目的---实现一定的信噪比SNR从而能够对信号进行解调. 不论是灵敏度, 动态范围还是在有干扰信号条件下, 解调是接收机要达到的目的. 对CDMA手机接收机来说, 解调需要的SNR = -1.5 dB (大约值) IS-98里面有一个单音(Single tone)测试, 是测试CDMA接收机在一个单音强干扰情况下的性能. CDMA接收机灵敏度最低要求-104 dBm(带宽1.25 MHz). 也就是说在最差NF条件下, 热噪声功率 = -104 - SNR = -102.5 dBm/1.25MHz 单音测试条件如下 CDMA信号功率 = -101 dBm/1.25MHz 单音频偏 = 900 KHz 单音功率 = -30 dBm 如图所示, 不管是有中频还是零中频结构, 信号和LO混频后落在有用带宽内, 单音和LO 混频后还是会落在900 KHz处(会被中频或基带滤波器滤除), 单音和LO的相位噪声混频后(称为reciprocal mxing, 有人翻译为倒易混频, 即把单音当作一个本振信号, 把LO的相位噪声当作一个宽带信号进行混频, "倒易"意指单音和LO角色互换)的产物会落在有用带宽内, 这种噪声迭加在热噪声之上, 引起系统SNR下降. 接收机系统相位噪声的指标可以由此得出. 因为单音测试主要由双工器隔离度, LNA IP3和相位噪声决定, 因此计算相位噪声的指标要留裕量给其它指标(这里用 6 dB). 根据上面的计算, 我们可以对相位噪声提一个指标: 在900 KHz频偏处要求-139 dBc/Hz.

相位噪声

相位噪声和抖动的概念及其估算方法 时钟频率的不断提高使相位噪声和抖动在系统时序上占据日益重要的位置。本文介其概念及其对系统性能的影响，并在电路板级、芯片级和单元模块级分 别提供了减小相位噪声和抖动的有效方法。 随着通信系统中的时钟速度迈入GHz级，相位噪声和抖动这两个在模拟设 计中十分关键的因素，也开始在数字芯片和电路板的性能中占据日益重要的位置。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率，不仅如此，它还会增大通信链路的误码率，甚至限制A/D转换器的动态范围。 在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。本文向数字设计师们介绍了相位噪声和抖动的基本概念，分析了它们对系统性能的影响，并给出了能够将相位抖动和噪声降至 最低的常用电路技术。 什么是相位噪声和抖动？ 相位噪声和抖动是对同一种现象的 两种不同的定量方式。在理想情况 下，一个频率固定的完美的脉冲信 号(以1 MHz为例)的持续时间应该恰好是1微秒，每500ns有一个跳变沿。 但不幸的是，这种信号并不存在。如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。这种不确定就是相位噪声，或者说抖动。 抖动是一个时域概念 抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。通常，10 MHz以下信号的周期变动并不归入抖动一类，而是归入偏移或者漂移。抖动有两种主要类型：确定性抖动和随机性抖动。确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。造成确定性抖动的来源主要有4种： 1. 相邻信号走线之间的串扰：当一根导线的自感增大后，会将其相邻信 号线周围的感应磁场转化为感应电流，而感应电流会使电压增大或减小， 从而造成抖动。 2. 敏感信号通路上的EMI辐射：电源、AC电源线和RF信号源都属于EMI源。与串扰类似，当附近存在EMI辐射时，时序信号通路上感应到的噪声电流会调制时序信号的电压值。 3. 多层基底中电源层的噪声：这种噪声可能改变逻辑门的阈值电压，或者改变阈值电压的参考地电平，从而改变开关门电路所需的电压值。

信号完整性基础之九—— 时钟抖动测量和分析

信号完整性分析基础系列之九 ——时钟的抖动测量与分析 张昌骏 美国力科公司深圳代表处 摘要：本文简要介绍了时钟的抖动定义、各种抖动的应用范围、抖动的分解和基于示波器的测量与分析方法。 关键词：时钟，抖动测量，抖动分析，相位噪声，实时示波器 时钟是广泛用于计算机、通讯、消费电子产品的元器件，包括晶体振荡器和锁相环，主要用于系统收发数据的同步和锁存。如果时钟信号到达接收端时抖动较大，可能出现：并行总线中数据信号的建立和保持时间余量不够、串行信号接收端误码率高、系统不稳定等现象，因此时钟抖动的测量与分析非常重要。 时钟抖动的分类与定义 时钟抖动通常分为时间间隔误差（Time Interval Error，简称TIE），周期抖动（Period Jitter）和相邻周期抖动（cycle to cycle jitter）三种抖动。 TIE又称为phase jitter，是信号在电平转换时，其边沿与理想时间位置的偏移量。理想时间位置可以从待测试时钟中恢复，或来自于其他参考时钟。Period Jitter是多个周期内对时钟周期的变化进行统计与测量的结果。Cycle to cycle jitter是时钟相邻周期的周期差值进行统计与测量的结果。 对于每一种时钟抖动进行统计和测量，可以得到其抖动的峰峰值和RMS值（有效值），峰峰值是所有样本中的抖动的最大值减去最小值，而RMS值是所有样本统计后的标准偏差。如下图1为某100M时钟的TIE、Period Jitter、Cycle to Cycle jitter的峰峰值和RMS值的计算方法。 图1：三种时钟抖动的计算方法

时钟抖动的应用范围 在三种时钟抖动中，在不同的应用范围需要重点测量与分析某类时钟抖动。TIE 抖动是最常用的抖动指标，在很多芯片的数据手册上通常都规定了时钟TIE 抖动的要求。对于串行收发器的参考时钟，通常测量其TIE 抖动。如下图2所示，在2.5Gbps 的串行收发器芯片的发送端，参考时钟为100MHz，锁相环25倍频到2.5GHz 后，为Serializer （并行转串行电路）提供时钟。当参考时钟抖动减小时，TX 输出的串行数据的抖动随之减小，因此，需要测量该参考时钟的TIE 抖动。另外，用于射频电路的时钟通常也需测量其TIE 抖动（相位抖动）。 在并行总线系统中，通常重点如在共同时钟总线（common clock bus）中（如图3所示），完整的数据传输需要两个时钟脉冲，第一个脉冲用于把数据锁存到发送芯片 的IO Buffer，第二个脉冲将数据 锁存到接收芯片中，在一个时钟周期内让数据从发送端传送到接收端，当发送端到接收端传输延迟 （flight time）过大时，数据的 建立时间不够，传输延迟过小时， 数据的保持时间不够；同理，当这一个时钟的周期值偏大时，保持时间不够；周期值偏小时，建立时间不够。可见，时钟周期的变化直接 影响建立保持时间，需要测量 period jitter 和cycle to cycle jitter。关于共同时钟总线的时序分析的详细讲解，请参考Stephen H. Hall、Garrett W. Hall 和James A. McCall 写的信号完整性分析书籍：《High-Speed Digital System Design》。 另外一种常见的并行电路－源同步总线（Source Synchronous bus），通常也重点测量period jitter 和cycle to cycle jitter。比如DDR2就属于源同步总线，在Intel DDR2 667/800 JEDEC Specification Addendum 规范中定义了时钟的抖动测试包括周期抖动和相邻周期抖动，分别如表格1中tJIT(per)和tJIT(cc)，此外，还需要测量N-Cycle jitter，即N 个周期的相邻周期抖动，比如表格1中tERR(2per)是连续2个周期的周期值与下2个周期的周期值的时间差，tERR(3per)是3个周期组合的相邻周期抖动，依此类推。 Driving Receiving 关注period jitter 和cycle to cycle jitter。比

相位噪声和抖动的概念及其对系统性能的影响

相位噪声和抖动的概念及其对系统性能的影响 时钟频率的不断提高使相位噪声和抖动在系统时序上占据日益重要的位置。本文介其概念及其对系统性能的影响，并在电路板级、芯片级和 单元模块级分别提供了减小相位噪声和抖动的有效方 法。 随着通信系统中的时钟速度迈入GHz级，相位噪声 和抖动这两个在模拟设计中十分关键的因素，也开始在 数字芯片和电路板的性能中占据日益重要的位置。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率，不仅如此，它还会增大通信链路的误码率，甚至限制A/D转换器的动态范围。 在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。本文向数字设计师们介绍了相位噪声和抖动的基本概念，分析了它们对系统性能的影响，并给出了能够将相位抖动和噪声降至最低的常用电路技术。 什么是相位噪声和抖动？ 相位噪声和抖动是对同一种现象的两种不同的定量方式。在理想情况下，一个频率固定的完美的脉冲信号(以1 MHz为例)的持续时间应该恰好是1微秒，每500ns有一个跳变沿。 但不幸的是，这种信号并不存在。如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。这种不确定就是相位噪声，或者说抖动。 抖动是一个时域概念 抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。通常，10 MHz以下信号的周期变动并不归入抖动一类，而是归入偏移或者漂移。抖动有两种主要类型：确定性抖动和随机性抖动。确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。造成确定性抖动的来源主要有4种： 1. 相邻信号走线之间的串扰：当一根导线的自感增大后，会将其相邻信号线周围的感应磁场转化为感应电流，而感应电流会使电压增大或减小，从而造成抖动。 2. 敏感信号通路上的EMI辐射：电源、AC电源线和RF信号源都属于EMI源。与串扰类似，当附近存在EMI辐射时，时序信号通路上感应到的噪声电流会调制时序信号的电压值。

研究地铁通信系统向AFC提供时钟信号的测试方案

研究地铁通信系统向AFC提供时钟信号的测试方案 发表时间：2019-01-18T09:23:20.590Z 来源：《基层建设》2018年第35期作者：袁海燕虎科张平 [导读] 摘要：伴随着地铁交通运输事业的发展，其中地铁通信系统以及自动售检票系统等，都和网络、通信以及自动化技术等得到了紧密的融合。 成都地铁运营有限公司四川成都 610000 摘要：伴随着地铁交通运输事业的发展，其中地铁通信系统以及自动售检票系统等，都和网络、通信以及自动化技术等得到了紧密的融合。基于此，本文针对地铁通信系统的时钟系统构成以及地铁通信系统功能进行分析，并且分别分析了时钟子系统与信号系统测试、时钟子系统与AFC系统测试等具体的地铁通信系统向AFC提供时钟信号的测试方案，为了解地铁通信系统提供了有效的参考。 关键词：地铁通信系统；AFC；时钟信号 引言：自动售检票系统被简称为AFC，是一种利用了计算机技术、通信技术以及自动控制技术来进行地铁交通的售检票、收计费以及管理等工作的自动化系统，该系统的使用过程当中必须要保证能够得到地铁通信系统的支持，才能够有效促进高质量使用。在实际的开发与研制过程当中，必须要保证AFC系统、安防系统、信号系统以及乘客资讯系统等能够得到有效结合，通过科学的测试来保证标准时间信号的有效传递。 1.地铁通信系统时钟系统构成 当前的地铁通信系统当中，时钟系统设备具有十分重要的地位，对于整体地铁运行的时间、调配以及站点的工作安排都具有重要的指导作用。 1.1控制中心设备 在地铁通信系统的时钟系统当中，控制中心的设备包含有GPS接收机，一级母钟以及始终输出接口列阵等，控制中心设备主要的功能在于调控整个站点的相关时间信号。在控制中心里一级母钟一般设在通信设备室，这是保障母钟运行稳定和安全的场所，其中主要备用方式为高稳晶振工作中模块，能够保证具有自动以及手动调整时间的能力。在停车场以及车站部分，时钟系统则主要是由二级母钟构成的，能够将控制中心的一级母钟信号进行有效接受，保证相关的值班室、票务室以及控制变电所等运行稳定。 1.2网管系统 网管系统设备主要包含有网管计算机、打印机，网管系统使用的目的是有效针对时钟系统进行管理，并且针对一级、二级母钟和子钟具体运行的状态进行监控，一旦发现问题及时进行上报和解决。在网管系统当中，如果在停车场或是车站等部位发生了设备的故障，就会及时通过警报信号向控制中心进行传递，以便于开展快速解决。 2.地铁通信中时钟系统功能 2.1一级母钟功能 一级母钟作为整体时钟系统当中最为重要的一环，能够有效保证在控制区域内部开展合理的信号处理与传递。一级母钟设置位于控制中心内部，主备信号处理单元能够受到严格的保护以及监控，保证能够配备有双机系统模式，促进主备机之间的互检，同时还能够有效输出数字信号，在行业相关标准的规范之下开展使用。 2.2二级母钟功能 二级母钟的功能主要是保证系统的使用可靠性，一般来说二级母钟主要位于各个车站的通信设备室内，能够针对更加细化的区域开展管理，保证利用自身的双机热备份功能，提供正常的工作需要。同时，在主机工作时，如果遇到了一些常见的故障，能够及时将工作的负担从主机转移到备用机上，避免由于主机的设备问题导致出现时间信号传递的披露，从而提升了整体系统的稳定性。 2.3子钟功能 不同与母钟系统，子钟主要的功能在于利用自身的功能采用芯线等方式，和一级母钟或者是本站点的二级母钟进行直接的联系，以此能够有效保证同步获取准确的时间信号，同时，子钟在工作的过程当中，一旦接受到了标准的时间信号，就能够及时进行工作质量的反馈，有助于控制中心调配人员了解到各个子钟的使用情况，及时发现问题，降低损失。 3.地铁通信系统向AFC提供时钟信号的测试具体方案 在地铁的时钟系统当中，从控制中心到各个停车场、车站，其中都是依靠通信系统来实现交流以及沟通的。为了能够有效保证地铁通信系统向AFC系统以及各个终端提供相对应的信号，必须要保证能够开展科学合理的测试，从而确保测试方案的有效性，保证测试结果的真实性以及科学性。 3.1时钟子系统与信号系统测试 在时钟的子系统以及信号系统测试方案规划与实行过程当中，首先将测试的内容划分为了以下六个方向。测试的第一项内容为确认时时钟子系统运行的状况，在测试环境当中，需要信号承包商能够针对信号系统工作状况以及各个硬件设备的连接状况开展检查，一旦发现纰漏及时上报并处理。在检车过程当中，要确保子系统能够接收到母钟的传递信号。 第二项内容为了解信号系统以及时钟子系统的连接状况，在这一测试内容当中，需要保证检查时钟子系统接受与传递信号的质量，如果接受或是传递的信号内容和实际传输出现了偏差，就必须要及时进行校验，保证整体运行质量[1]。 第三项内容为通过改变母钟向各个终端输出的时间信号，来有效核对启动的具体时间。第四项内容为利用信号系统进行测试，判断母钟标准时间信号是否能够在五秒钟之内进行同步，来判断信号系统的工作效率，如果不能够在规定的时限内得到有效的启动，则证明在传输过程当中信号受到了阻碍。第五项内容主要是通过修改信号系统当中任意一个工作站的时间，并且通过检查终端时间的反馈，来检查操作的正确性以及有效性。第六项测试的主要内容，是对地铁的通信工作站，或者是服务器的始终进行检查，判断其是否可以在五秒钟内实现自身时间与主时钟的快速同步。在检查过程当中，需要注意的一点在与，必须要保证时间掌握在5s以内，如果超出了5s，则证明该项测试并没有达到预期当中的效果，会引起日后使用过程当中的问题。 3.2时钟子系统与AFC系统测试 除了开展时钟系统当中，子系统以及信号系统的测试，还需要能够利用时钟子系统以及AFC系统的测试来判断地铁通信系统的具体使用情况以及工作质量。时钟的子系统以及AFC的系统之间存在着紧密的联系，如果二者不能够及时开展信号的传输以及操作的执行，就会

锁相环输出信号相位噪声噪声及杂散特性分析应用实践

锁相环输出信号相位噪声噪声及杂散特性分析应用实践 【摘要】本文详细地介绍了锁相环的鉴频鉴相器、分频器和输入参考信号的相位噪声对锁相环合成输出信号的近端相位噪声的具体贡献值。并以CDMA 1X基站系统中800MHz的FS 单板的锁相环输出信号相位噪声指标进行理论计算。为广大锁相环设计者提供理论计算方法的参考和实践设计的参考依据。 【关键词】锁相环设计，相位噪声 一、术语和缩略语 表格 1 术语和缩略语 二、问题的提出 锁相环工作原理图，由三部分组成：鉴相器（PFD）、环路滤波器（LPF）和压控晶体振荡器（VCXO），如图0-1所示。 图0-1锁相环原理框图 锁相环输出信号指标主要有相位噪声、谐波抑制、杂散、输出功率、跳频时间。在本文中以CDMA1X基站系统中800MHz的FS单板应用为背景，在CDMA基站中不需要跳频，所以调频时间基本不做要求。输出功率比较好控制，只要调整衰减网络就能保证。锁相环输出信号的相位噪声、谐波抑制和杂散成为影响系统指标的主要因素，成为锁相环技术的关键指标项。在锁相环设计中，相位噪声和杂散成为系统设计主要难点。 三、解决思路 相位噪声分析 相位噪声主要由VCO、鉴频鉴相器、分频器和输入参考信号的相位噪声这四部分引入。环路滤波器对于由鉴频鉴相器、分频器和输入参考信号的相位噪声这三部分引入的相位噪声

具有低通特性，对于VCO产生的相位噪声具有高通特性。一般来说环路带宽内的相位噪声主要决定于由鉴频鉴相器、分频器和输入参考信号，环路带宽以外的相位噪声主要决定于VCO，在环路带宽周围，这四部分的噪声影响相当。所以为了尽量降低输出信号的相位噪声环路滤波器的环路带宽的最佳点是由鉴频鉴相器、分频器和输入参考信号的相位噪声这三部分引入的相位噪声总和与VCO引入的相位噪声相同时的频率。在实际运用中还礼滤波器的设计是非常重要的。对于远端相位噪声如100KHz和1MHz处的一般远远高于环路带宽，其相位噪声主要决定于VCO，要保证其指标主要是选择良好的VCO。而近端相位噪声如100Hz主要由鉴频鉴相器、分频器和输入参考信号的相位噪声决定，但如果还礼带宽取得很小的话如200Hz则VCO的影响也将非常之大。而如果环路带宽远远大于1KHz如为6KHz 以上时1KHz处的相位噪声也将主要由鉴频鉴相器、分频器和输入参考信号的相位噪声决定。下面就分别分析这三部分相位噪声。 由鉴相器引入的相位噪声 由于鉴相器引入的相位噪声为： PD Phase Noise = ( 1 Hz Normalized Phase Noise Floor from Table ) + 10log( Comparison Frequency ) + 20log( N ) 现在FS板的中频环路采用的PLL芯片为NS的LMX2306，其相位噪声基底为-210dBc/Hz。 在CDMA 1X 基站系统800MHz的FS单板中采用的鉴相频率为30KHz，两个中频分别为69.99MHz和114.99MHz，由鉴相器产生的相位噪声为： 69.99MHz： PD Phase Noise= -210+10log(30000)+20log(69990000/30000)= -97.9dBc/Hz 114.99MHz： PD Phase Noise= -210+10log(30000)+20log(114990000/30000)=-93.5dBc/Hz 射频本振范围为754~779MHz。步进为30KHz，鉴相频率为240KHz。对于779MHz 的本振由鉴相器引入的相位噪声为： PD Phase Noise= -210+10log(240000)+20log(779000000/240000)=-85.9dBc/Hz 由分频器引入的相位噪声 由分频器引入的相位噪声的计算公式入下： DIV Phase Noise = (Device Phase Noise Floor )+ 20log( N ) PLL芯片中分频器的相位噪声在器件手册中并没有给出。一般高频分频器的相位噪声基底约为-165dBc/Hz左右。因此就假设分频器的相位噪声基底为-165dBc/Hz，于是得到分频器引起的相位噪声如下： 69.99MHz的中频频率为： DIV Phase Noise= -165+20log(69990000/30000)= -97.6dBc/Hz 114.99MHz的中频频率为： DIV Phase Noise= -165+20log(114990000/30000)= -93.3dBc/Hz 779MHz的射频频率为： DIV Phase Noise= -165+20log(779000000/240000)= -94.7dBc/Hz 由参考信号引入的相位噪声 参考信号引起的相位噪声的计算公式如下 REF Phase Noise = (REF’S Phase Noise )-20log（R）+ 20log( N ) 系统的参考信号都是由GPSTM模块提供的，GPSTM输出的参考信号的相位噪声为-130dBc/Hz@100Hz和-145dBc/Hz@1KHz。最后参考信号通过FDM板到FS板，FDM板输