计算机组成原理复习(DOC)

第一章概述

1．下列叙述错误的是（ C ）

A．目前大多数计算机结构仍属冯·诺依曼结构

B．计算机的工作原理基于“程序存储和控制”

C．计算机的速度取决于ＣＰＵ的主频，主频高的CPU速度快

D．计算机系统包括硬件、软件两部分

2．用于科学计算的计算机，标志系统性能的主要参数是（C ）

A．时钟频率B．主存容量C．MFLOPS D．MIPS

3．第一台电子计算机ENIAC所用的主要元件是__C_____。

A．集成电路B．晶体管C．电子管D．都不是

4．冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（C ）

A．指令操作码的译码结果B．指令和数据的寻址方式

C．指令周期的不同阶段D．指令和数据所在的存储单元

5．下列（D ）属于应用软件。

A．操作系统B．编译系统C．连接程序D．文本处理

6．CPU主要包括（ B ）

A．控制器B．控制器、运算器、Cache

C．运算器和主存D．控制器、ALU和主存

7. 系统总线中地址线的功能是（ D ）

A. 用于选择主存单元地址

B. 用于选择进行信息传输的设备

C. 用于选择外存地址

D. 用于指定主存和I/O设备接口电路的地址8．冯·诺依曼机工作方式的基本特点是（ B ）

A．多指令流单数据流B．按地址访问并顺序执行指令

C．堆栈操作D．存储器按内容选择地址

9．完整的计算机系统应包括__D_____。

A．程序和数据B．整机和电源

C．主机和外设D．硬件和软件

10．计算机经历了从器件角度划分的四代发展历程，但从系统结构上来看，至今绝大多数计算机仍属于__D____型计算机。

A．实时处理B．智能化C．并行D．冯.诺依曼

11．所谓n位的CPU，n是指__B_____。

A．地址总线位数B．数据总线位数

C．控制总线位数D．I/O位数

12．第一台电子计算机ENIAC所用的主要元件是__C_____。

A．集成电路B．晶体管C．电子管D．都不是

13．计算机硬件能直接执行的只有__B____。

A．符号语言B．机器语言C．汇编语言D．机器语言和汇编语言

14. 简述冯·诺依曼计算机的基本特点。

15. 什么是指令流？什么是数据流？在计算机中CPU是如何区别指令和数据的?

第三章

一、选择题

1. 算术/逻辑运算单元74181可完成___C____。

A.16种算术运算功能B．16种逻辑运算功能

C.16种算术运算功能和16种逻辑运算功能D．4位乘法运算功能

2. 四片74181和一片74182相配合，具有（C）传递功能。

A．行波进位B．组内行波进位，组间先行进位

C．组内先行进位，组间先行进位

D．组内先行进位，组间行波进位

3.下列__A_____属于有权码。

A．8421码B．余3码C．ASCⅡ码D．没有

4.在定点二进制运算中，减法运算一般通过__D_____来实现。

A．原码运算的二进制减法器B．补码运算的二进制减法器

C．补码运算的十进制加法器D．补码运算的二进制加法器

5．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是__D___。A．11001011 B．11010110 C．11000001 D．11001001

6.用一位奇偶校验位，能检测出一位存储器错的百分比为（D ）

A．0% B．25% C．50% D．100%

7．负数（补码表示）规格化浮点数尾数M的表示范围为___C____。

A．-1

8．对真值0表示形式唯一的机器数是___B____。

A．原码B．补码C．反码D．移码

9．下列等式中，不成立的等式是（D ）

A．[－0]补=[＋0]补B．[＋0]原=[＋0]补

C．[＋0]原=[＋0]反D．[－0]原=[－0]补

10. 若X为大于-0.5的负小数，[X]补=1．X1X2X3，则（A ）

A．X1必须为1，X2X3至少有一个为1

B．X1必须为1，X2X3任意

C．X1必须为0，X2X3至少有一个为1

D．X1必须为0，X2X3任意

11．5. 下列无符号数中，其值最大的数是__D_____。

A. (123)8

B. (95)10

C. (1101101)2

D. (76)16

12．全加器比半加器多一根输入线，该输入线是（B）。

A．本位进位B．低位进位C．加数D．被加数

13．在浮点运算中，对阶操作是指（A）。

A．小阶增大，尾数右移B．大阶减小，尾数右移

C．小阶增大，尾数左移D．大阶减小，尾数右移

14．当采用双符号位时，发生负溢的特征是双符号位为（C）

A．00B．01 C．10 D．11

15．已知[X]补=11111010，[Y]补=00010110，计算[2X－]补为（B ）

A．10010111 B．11101001

C．01111111 D．01101001

16．若某个8位二进制数的[X]补和[X]原表示形式相同，则该数是（D ）

A．只能为正数B．只能为0

C．为－0 D．为正数或某个特定的负数

17．一个C语言程序在一台32位机器上运行。程序中定义了三个变量xyz，其中x和z是int型，y为short型。当x=127，y= －9时，执行赋值语句z=x＋y后，xyz的值分别是( D ) A．X=0000007FH，y=FFF9H，z=00000076H

B．X=0000007FH，y=FFF9H，z=FFFF0076H

C．X=0000007FH，y=FFF7H，z=FFFF0076H

D．X=0000007FH，y=FFF7H，z=00000076H

18.组成一个运算器需要多个部件，但下面所列（D）不是组成运算器的部件。

A．状态R B．数据总线

C．ALU D．地址R

二、已知x=-0.01111,y=+0.11001,求[x]补、[-x]补、[y]补、[-y]补、[x+y]补、[x-y]补。[x]原=1.01111 [x]补=1.10001 所以[-x]补=0.01111

[y]原=0.11001 [y]补=0.11001 所以[-y]补=1.00111

[x]补= 11.10001

+ [y]补= 00.11001

[x+y]补= 00.01010

所以x+y=+0.01010

[x]补= 11.10001

+ [-y]补= 11.00111

[x-y]补= 10.11000

因为符号位相异，所以结果发生溢出。

三、某机器字长32位，浮点表示时，阶码占8位，尾数24位，各包含一位符号位，问：

①带符号定点小数的最大表示范围是多少？

②带符号定点整数的最大表示范围是多少？

③浮点表示时，最大的正数是多少？

④浮点表示时，最大的负数是多少？

(1) -1 ~ 1-2-31 (2) -2-31 ~ 2-31-1 (3) 2127 * ( 1-2-31)

(4) 非规格化：-2-31 *2-128=2-151规格化：- (2-1+2-31)*2-128

四、有一计算机字长32位，数符位是第31位，单精度浮点数格式为：

数符1位，阶码8位（包括1位阶符），尾数23位。

对于二进制数1000 1111 1110 1111 1100 0000 0000 0000

①表示一个补码整数，其十进制是多少？

②表示一个无符号整数，其十进制是多少？

③表示一个IEEE754标准的单精度浮点数，其值是多少？

(1)真值：-70104000H

(2) 无符号整数：8FEFC000H

(3) - (0.1110111111)*2-95

五、某机器字长16位，问下列几种情况下所能表示的范围是多少？

(1)无符号整数

(2)原码定点小数

(3)补码定点小数

(4)补码定点整数

(5)下述格式的浮点数(基为2)

数符阶码尾数

1位8位移码7位原码

(1) 0~ 65535(2) -(1-2-15 ) ~ 1-2-15(3) -1~ 1-2-15

(4) -32768~ 32767 (5) -(1-2-7 ) *2+127 ~ (1-2-7 ) *2+127

六、如果采用奇校验，写出下述数据的校验位。

(1)0101010 (2)1010000 (3)0100111

0、1、1

七、设数的阶码3位，尾数6位，按浮点运算方法计算[X+Y]

补，[X－Y]

补

。

(1)X=2－011×0.100101，Y=2－010×(－0.011101)

[x+y]浮=11100，11.010010，[x-y]浮=11110，00.110001，和、差均无溢出x+y=2-100×(-0.101110)，x-y=2-010×(0.110001)

第四章存储器

一、选择题

1、断电后，下列说法中，正确的是( A )。

A．ROM中的数据仍然存在B．DRAM中的数据仍然存在

C．SRAM中的数据仍然存在D．CD-ROM中的数据会丢失

2、一个8位的微型机系统以16位来表示地址，则该计算机系统有( D )个地址空间。A．128 B．256 C．1024 D．65536

3、主存储器和CPU之间增设高速缓冲器的目的是（A ）

A. 解决CPU和主存之间的速度匹配问题

B. 扩大主存储的容量

C. 扩大CPU中通用寄存器的数量

D. 扩大CPU中通用寄存器的数量和主存储器的容量

4、某计算机的字长为16位，它的存储容量为64KB，若按字寻址，其寻址范围是( B )

A. 0～32KB

B. 0～32K-1

C. 0～64KB

D. 0～64K-1

5、静态存储器的功耗和集成度比动态存储器要（A）。

A、大、小

B、大、大

C、小、小

D、小、大

6、在三层次存储系统中不包括（ C ）。

A、辅助存储器

B、主存储器

C、寄存器

D、Cache

7、存储器是计算机系统的记忆设备，主要用于（ D ）

A．存放程序B．存放软件C．存放微程序D．存放程序和数据

8、采用虚拟存储器的主要目的是（B ）

A．提高主存储器的存取速度B．扩大主存储器空间，并能进行自动管理

C．提高外存储器的存取速度D．扩大外存储器的存储空间

9、EPROM是指（ D ）

A．读写存储器B．只读存储器

C．可编程的只读存储器D．可擦除可编程的只读存储器

10、若RAM中每个存储单元为16位，则下面所述正确的是（ B ）

A. 地址线也是16位B．地址线与16无关

C．地址线与16有关D．地址线不得少于16位

11、某芯片,其容量512×8位,除电源和接地端,该芯片引出线的最小数目应为（ D ）

A. 23

B. 25

C. 50

D. 19

12、在RISC计算机中，大部分指令在（ C ）机器周期内完成。

A、一个

B、小于一个

C、一个或小于一个

D、大于一个

13、在一般微处理器中，( D )包含在CPU中。

A．主内存Ｂ．外存Ｃ．主存储器Ｄ．Cache

14、DRAM是指( C )。

A．随机访问存储器Ｂ．顺序访问存储

Ｃ．动态随机访问存储器Ｄ．静态随机访问存储器

15、计算机中的地址总线共有24位，则该机器可访问的内存最大为( D )。

A．1MBＢ．24MBＣ．4MBＤ．16MB

16、CPU不能直接访问的是( D )。

A．RAMＢ．ROMＣ．内存Ｄ．外存

17、SRAM是指( D )，

A．随机访问存储器B．顺序访问存储器

C．动态随机访问存储器D．静态随机访问存储器

18、计算机中的存储器系统是指( D )。

A．RAM存储器B．ROM存储器

C．主存储器D．主存储器和外存储器

19、“640K存储器”是指下列( D )。

A.40×23Bytes的存储器B．640×23Bits的存储器

C．640×210Bits的存储器D．640×210Bytes的存储器

20、需要进行刷新处理存储器的是（ C ）

A. ROM

B. EPROM

C. DRAM

D. SRAM

二、填空题

1、EPROM是指可擦写可编程只读存储器。

2、动态RAM靠电容存储电荷存贮信息, 使用时需不断刷新才能使信息保持。

3、层次化存储体系涉及到主存、辅存、Cache和寄存器，

按存取时间由短至长的顺序是寄存器，Cache，主存，辅存。

4、设Cache的存取时间为tc，命中率为h，主存的存取时间为tm，则平均存取时间为h*tc+(1-h)*(tc+tm) 。

5、对存储器的访问包括读、写两类。

6、从计算机指令系统设计的角度，可将计算机分为复杂指令系统计算机（CISC）和精简指令系统计算机（RISC）。

三、简答题

1、比较SRAM和DRAM。

静态存储器（SRAM）：读写速度快，生产成本高，多用于容量较小的高速缓冲存储器。动态存储器（DRAM）：读写速度较慢，集成度高，生产成本低，多用于容量较大的主存储器。在不进行读写操作时，DRAM 存储器的各单元处于断电状态，由于漏电的存在，保存在电容CS 上的电荷会慢慢地漏掉，为此必须定时予以补充，称为刷新操作

2、什么叫刷新？动态存储器为什么需要刷新？

刷新是只周期性地对电容执行读出再写入的操作。

动态存储器使用电容的充放电存储数据，由于电容存在漏电现象，因此其中所存电荷会随时间的推移逐渐丢失，为维持数据，需不断刷新。

3、简述Cache中的三种地址映像方式及各自特点。

（1）直接映像方式主存的一个字（或字块）只能映像到整个高速缓冲存储器的一个准确确定的字（或字块）中。二者的对应关系是完全确定的，没有任何选择的余地。在高速缓冲存储器标志字段仅写入主存地址的区段号。比较时仅用主存地址的区段号与高速缓冲存储器标志字段比较即可。优点是硬件简单，成本低，地址变换速度快，但冲突率高，适合大容量Cache用。

（2）全相联映像方式主存的一个字（或字块）可以映像到整个高速缓冲存储器的任意一个字（或字块）中。标志字段存放了主存地址的一部份，实现高速缓冲存储器标志字段的比较操作要访问到每一个高速缓冲存储单元。命中率较高，但电路过多过复杂，实现成本太高，速度慢，适合小容量Cache使用。

（3）多路组相联映像方式全相联映像方式与直接映像方式的折中方案。把高速缓冲存储器分为若干组，每组包含几个区段，主存组间采用全相联映像方式，而组内采用直接映像方式。

4、比较“主存—辅存”、“Cache—主存”层次的不同点。

(1)目标不同：Cache系统的主要目标是提高存储系统的速度；虚拟存储系统的主要目标是增加存储系统的容量；

（2）数据通路不同：CPU与Cache和主存之间均有直接访问通路；虚拟存储器所依赖的辅存与CPU之间不存在直接的数据通路；

（3）管理手段不同（透明性不同）：Cache管理全有硬件实现，对系统程序员和应用程序员均是透明的；虚拟存储器管理是由软件（操作系统）和硬件共同完成的，由于软件的介入，虚存对系统程序员是不透明的，只对应用程序员透明；

（4）数据传送量不同：Cache存储器和虚拟存储器都以数据块作为存储器层次之间基本信息的传送单位，Cache存储器每次传送的数据块大小是固定的，每块容量比较小；而虚拟存储器数据块大小不定长，有段式，页式等划分，虚拟存储器每次的数据交换量比较大；

四、综合题

1、某SRAM芯片有17位地址线和4位数据线,用这种芯片为32位字长的处理器构成1M*32位的存储器,并采用模块结构。问：

⑴若每个模块为256*32位,共需几个模块？

⑵每个模块内需多少片这样的芯片？

⑶所构成的存储器共需多少片这样的芯片？

（1）(1024K/256K)*(32/32)=4 （2）(256K/27K)*(32/4)=2*8=16

（3）4*16=64

2、已知某存储器芯片容量为4K×4bit，问：

⑴该存储器芯片的引脚最少为多少？

⑵构成32K×8bit的存储系统需多少块该芯片？

（1）12根地址线，4根数据线，1根片选线，1根读写控制线，电源线2根，至少20根。（2）（32K/4K）*（8bit/4bit）=16

3、有一Cache的容量为2K字,每块为16字,问:

⑴该Cache可容纳多少块?

⑵如果主存的容量是256K字,则有多少块?

⑶主存的地址有多少位? Cache的地址有多少位?

⑷在直接映射方式下,主存中的第i块映射到Cache中哪一块?

（1）Cache的块数：211/24=27=128

（2）主存的块数：218/24=214=16K

（3）主存的地址和Cache的地址位数分别为：18、11

（4）i mod 128

4、设某磁盘有两个记录面，存储区内圈直径为2.36英寸，外圈直径为5英寸，道密度1250道/英寸，内圈的位密度为52400位/英寸，转速为2400rpm（转/分）。请计算：

⑴每面有多少磁道，每磁道能存储多少字节？

⑵数据传输率是多少？

⑶平均等待时间是多少？

（1）每面磁道数：1250*(5-2.36)/2=1250*2.64/2=1650

每磁道的容量：52400*3.14*2.36/8=48538B

（2）48538*2400/60=1941524.8B=1.85MB/s

（3）1/(2*40)=1/80s

第五章指令系统

一、选择题

1、在相对寻址方式中，若指令中地址码为X，则操作数的地址为（ B ）

A．X B．（PC）+X C．X+段基址D．变址寄存器+X

2、寄存器间接寻址方式中，操作数存放在（ B ）中。

A．通用寄存器B．主存单元C．程序计数器D．堆栈

3、变址寻址方式中,操作数的有效地址等于（ C ）

A．基址寄存器内容加上形式地址

B．堆栈指示器内容加上形式地址

C．变址寄存器内容加上形式地址

D．程序计数器内容加上形式地址

4、运算型指令的寻址与转移型指令的寻址不同点在于（ A ）

A．前者取操作数,后者决定程序转移地址

B．后者取操作数,前者决定程序转移地址

C．前者是短指令，后者是长指令

D．后者是短指令，前者是长指令

5、转移指令执行时，只要将转移地址送入（ C ）中即可

A. 地址寄存器

B. 指令寄存器

C. 程序计数器

D. 变址寄存器

6、如果指令中的地址码部分就是操作数的有效地址，这种寻址方式是（B ）

A. 寄存器寻址方式

B. 直接寻址方式

C. 立即寻址方式

D. 间接寻址方式

7、单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用（ C ）

A．堆栈寻址方式B．立即寻址方式

C．隐含寻址方式D．间接寻址方式

8、机器指令是用来描述计算机基本操作的，在指令中一般不会含( D )信息。

A．操作的类型B．操作数的存储位置C．操作结果的存储位置D．PC指针的位置

9、设机器数字长为8位（含1位符号位），那么机器数DAH（H表示十六进制数）算术右移一位的结果为（ B ）

A. 6DH

B. EDH

C. B4H

D. B5H

10、指令系统可由若干类指令组成，移位指令属于（ C ）类指令。

A．输入/输出B．传送C．运算D．控制

二、填空题

1、指令格式是指令用二进制代码表示的结构形式，通常由操作码和地址码组成。

2、若指令中的形式地址为D，那么相对寻址中有效地址为(PC)+D 。

3、转子指令实现了指令的转移。

三、综合题

1、某计算机指令字长16位，地址码6位，指令有一地址和二地址两种格式。

(1)画出指令格式。

(2)设共有N条(N<16)二地址指令,分析一地址指令最多可以有多少条?

二地址指令的结构是（4位操作码OP），（6位地址码A1），（6位地址码A2）。

一地指指令的结构是（10位操作码OP），（6位地址码A）。

如果全做二地址指令（一地址指令为0条），共16条二地址指令。

每少一条二地址指令，则多2^6条一地址指令，所以一地指指令最多有（16-N）*2^6条。

2、某机器字长为16位,存储器按字编址，访内存指令格式如下:

15 11 10 8 7 0

OP M A

其中OP是操作码,M是定义寻址方式，A为形式地址。设PC和Rx分别为程序计数器和变址寄存器，字长16位，问：

（1）该指令能定义多少种指令?

（2）表中各种寻址方式的寻址范围为多少?

（3）写出下表中各种寻址方式的有效地址EA的计算公式。

(1) 25=32

(2) （3）

寻址方式有效地址EA的计算公式寻址范围

立即寻址EA=(PC) 1个字

直接寻址EA=A 28=256个字

间接寻址EA=(A) 216=64K个字

变址寻址EA=(Rx)+A 216=64K个字

相对寻址EA=(PC)+A 28=256个字

解答：第①小题考查的是指令字的形成方式。假设操作码OP长度为K位，则最多可以有2K个不同的操作码。

由于此指令格式使用第11到第15位来表示指令类型。则总的指令类型为2（15-11）+1＝32种不同的操作码。

第②小题考的是某种格式编码中，各种寻址的地址范围。如果机器字长为L位，指令的地址位长为N，则各寻址方式的寻址范围见下表。

第③小题与第②小题内容相似。

各寻址方式的有效地址表达式如下。

寻址方式有效地址表达式

0 EA＝（PC），即操作数在指令码中

1 EA＝A

2 EA＝（A）

3 EA＝（Rx）＋A

4 EA＝（PC）＋A

3、有一计算机指令字长12bit，试提出一种方案，使得该指令系统有4条三地址指令，8条两地址指令，150条单地址指令。

OP A1 A2 A3

3位3位3位3位

解：

4条三地址指令：000---011

8条二地址指令：100000---100111

150条一地址指令：

101000000---101111111 64个

110000000---110111111 64个

111000000---111010110 22个

第六章 CPU

一、选择题

1、CPU主要包括（ B ）

A. 控制器 B．控制器、运算器、Cache

C．运算器和主存 D．控制器、ALU和主存

2、Pentium微处理中有（C ）流水线。

A、U

B、V

C、U和V

D、没有

3、操作控制器的功能是( D )。

A．产生时序信号B．从主存中取出一条指令

C．完成指令操作码译码

D．从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令

4、下列各项中，不是中央处理器的基本功能的一项是( D )。

A．指令控制B．数据加工C．时间控制D．电源管理

5、用以指定待执行指令所在地址的是( C )。

A．指令寄存器Ｂ．数据累加器Ｃ．程序计算器Ｄ．累加器6、主机中能对指令进行译码的器件是（ C ）

A．ALU B．运算器 C．控制器 D．存储器

7、CPU内通用寄存器的位数取决于（ D ）

A．存储器容量 B．CPU的管脚数 C．指令长度 D．机器字长8、CPU中跟踪指令后继地址的寄存器是（B）

A．主存地址寄存器 B．程序计数器 C．指令计数器 D．状态计数器

9、用以指定待执行指令所在地址的是( C )。

A．指令寄存器Ｂ．数据累加器Ｃ．程序计算器Ｄ．累加器

10、通常以CPU完成一个基本运算操作所需的时间称为（ B ）

A. 指令周期

B. 机器周期

C. 时钟周期

D. 微指令周期

11、计算机操作的最小时间单位是( A )

A.时钟周期

B. 指令周期

C. CPU周期

D. 微指令周期

12、指令周期是指（ C ）

A．CPU从主存取出一条指令的时间

B．CPU执行一条指令的时间

C．CPU从主存取出一条指令加上执行这条指令的时间

D．CPU从指令译码到执行的时间

13、微程序存放在（ C ）中。

A．指令寄存器 B. RAM C. 控制存储器 D. 内存储器

14、正确叙述的是（A ）

A.同一个CPU周期中，可以并行执行的微操作叫相容性微操作

B.同一个CPU周期中，不可以并行执行的微操作叫相容性微操作

C.同一个CPU周期中，可以并行执行的微操作叫相斥性微操作

D.不同CPU周期中，可以并行执行的微操作叫相容性微操作

15、不属于微指令结构设计所追求的目标的是（ D ）

A. 提高微程序的执行速度

B. 提高微程序设计的灵活性

C. 缩短微指令的长度

D. 增大控制存储器的容量

16、微程序控制器中，机器指令与微指令的关系是( B )

A.每一条机器指令由一条微指令来执行

B.每一条机器指令由一段微指令编写的微程序来解释执行

C.每一条机器指令组成的程序可由一条微指令来执行

D.一条微指令由若干条机器指令组成

17、关于微指令的编码方式，下面叙述正确的是（ B ）

A．直接表示法和字段编译法不影响微指令的长度

B．一般情况下，直接表示法的微指令位数多

C．一般情况下，字段编译法的微指令位数多

D．以上都不对

18、微指令格式分为水平型和垂直型，相比之下，水平型微指令的位数( A )。

A．较多B．和垂直型一样C．较少D．难以确定

二、填空题

1、在CPU中，跟踪指令后继地址的寄存器是PC 。

2、CPU中，程序状态寄存器PSW的作用是保存运算结果的状态。

3、在CPU中，指令寄存器的作用是保存当前正在执行的一条指令，程序计数器的作用是存放下一条要执行的指令地址。

4、当前正在执行的指令存放在IR 寄存器中。

5、一次能定义并执行多个并行操作控制信号的微指令称为水平型微指令。

6、微指令由若干微命令组成。

7、CPU周期也称机器周期，一个CPU周期包含若干个时钟周期。

8、微指令的基本格式可分为水平型和垂直型。

9、实现机器指令的微程序一般存放在控存M 中，而用户程序存放在内存中。

10、硬连线方式是用一个时序电路产生时间控制信号，采用组合逻辑电路实现各种控制功能，因此又称为硬布线。

三、简答题

1、简述CPU的主要功能。

(1)指令控制程序的顺序控制，称为指令控制。

(2)操作控制CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应部件，从而控制这些部件按指令的要求进行动作。

(3)时间控制对各种操作实施时间上的控制，称为时间控制。

(4)数据加工对数据进行算术运算和逻辑运算处理，完成数据的加工处理。

2、简要说明指令周期、CPU周期、时钟周期的含义及相互关系。

（1）指令周期：完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。

（2）CPU周期：也称机器周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）

（3）时钟周期：时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。

一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。

3、简述指令和微指令、程序和微程序的区别。

指令是代表机器的功能；微指令代表一组可以同时执行的微操作；一组微指令序列可以实现一条指令。

微程序由微指令组成，用于描述机器指令，是由计算机设计者实现编写好存储在控制存储器中，对程序员透明；而程序最终由指令组成，由软件开发人员事先编写存放在主存或者外存中。

4、说明主存和控存的区别。

（1）存储内容不同:主存中存放程序和数据，控存中存放微程序，用于解释指令。（2）长度不同:主存长度较短一般为一个字节，控存长度相对较长。

（3）位置不同:主存位于CPU之外，控存位于控制器中

四、综合题

1、CPU结构如图所示，其中有一个累加寄存器AC，一个状态条件寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。

AC

c

操作控制器状态积存器d

b 主存储器

a

ALU

(1)标明图中四个寄存器的名称。

A —数据寄存器（DR

） B ——指令寄存器(IR) C ——地址寄存器(AR) D ——程序计数器（PC ）

(2)简述指令从主存取到控制器的数据通路。

PC →AR →M →IR

2、参见下图的数据通路，画出数据指令“ADD R1,R3”的指令周期流程图，指令含义是(R3)+(R1)→R1。标出各微操作信号序列。

PC →AR R 3→Y

↓

M →DR R 1→X

↓

DR →IR R 3+R 1→R 1

3、某32位机共有微操作控制信号52个, 构成5个相斥类的微命令组，各组分

别包含4个、5个、8个、15个和20个微命令。已知可判定的外部条件有CY和ZF两个,微指令字长29位。

⑴给出采用断定方式的水平型微指令格式。

A(4个) B(5个) C(8个) D(15个) E(20个) 转移条件转移地址

3 3

4 4

5 2 8

⑵控制存储器的容量应为多少？

28*29=7424

4、运算部件的基本结构如图所示,假定ALU有加(+)、减(-)、传送(M)三种基本操作,要求:

⑴给出控制运算部件的所有微命令(标在图上)

⑵指出哪些微命令是相容的,哪些是相斥的?

⑶若微命令采用字段直接译码法,操作控制至少需要几个字段,每个字段至少几

位?

(1)ALU(+、-、M) R1→X R1→Y R2→Y DBUS→R1DBUS→R2

(2)ALU(+、-、M) Y(R1→Y,R2→Y) R1(R1，n，R1out) R2(R2，n，R2out)

(3)至少需要5个字段

ALU Y X R1 R2

2位2位1位2位2位

5、设某单总线的CPU的结构如图所示。其中部件中数据传输方向由图中传输线箭头标示；所需的控制信号也标于传输线上。其中“RSTY”为使寄存器Y清零控制信号，“+”为控制ALU的加信号；RD、WE为控制主存的读写线；“PC+1”为使PC增1的控制信号。其它IRin、PCin、PCout、MARin、MDRin、MDRout、R1in、R1out、R2in、R2out、Zout等为相应部件的输入、输出控制信号。

要求：

若在该计算机中执行一条数据传送指令MOV R1，[R2]；其中寄存器R1是目的操作数、采用寄存器直接寻址方式，[R2]表示以寄存器R2间接寻址的源操作数。试根据中央处理器逻辑结构图，写出取出并完成该指令的数据传输通路（指令的执行过程）。

注： ×× 信号 IRin 数据传输通路描述示例：××部件 → ××部件，如内部总线 → IR 。 IR

IRin

PCout

PC PCin

MAR MARin

WE RD MDRout MDR MDRin

R1out

R1 R1in

R2out

R2 R2in

Y Yin

ALU

Z Zout RSTY “+” 内 部 总 线

内

存 PC+1