当前位置：文档库 › (完整版)第四章 CMOS组合逻辑电路设计I

(完整版)第四章 CMOS组合逻辑电路设计I

第四章CMOS组合逻辑电路设计I －静态CMOS逻辑门电路

第一节互补CMOS逻辑门的结构及性能

第二节互补CMOS逻辑门的设计

第三节类NMOS电路（有比电路）

第四节传输门逻辑电路

第五节差分CMOS逻辑电路（有比电路）

第一节静态互补CMOS逻辑电路的结构及性能

一、静态CMOS逻辑电路的结构

二、静态CMOS逻辑电路的性能

A B C

V DD

=(B

A C

,,)

PMOS

NMOS

一、静态CMOS逻辑电路的结构

PUN：pull up net

上拉网络PMOS

PDN：pull down net

下拉网络NMOS

PUN、PDN为双重网络

设计时需保证，无论什么输入，

仅有一个网络在稳定状态下导通。

静态CMOS 逻辑门特点

1）带“非”的逻辑功能

input: x1,x2, (x)

output: 2）逻辑函数F(x1,x2,……,xn)决定于管子的连接关系。

NMOS ：PMOS ：串与并或

串或并与

)

,2,1(Xn X X F Y ???=3）每个输入信号同时接一个NMOS 管和一个PMOS 管的栅极, n 输入逻辑门有2n 个管子。

4）静态CMOS 逻辑门保持了CMOS 反相器无比电路的优点。高噪声容限，VOH 、VOL 分别为VDD 和GND

A + B

A B

A ? B

NMOS

串与

并或

F =F1F2

+F =F1F2

A B

F =A B C

A B A ? B

A B

A B F

001

011

101

110

例：CMOS与非门

A ?

B = A + B

[!(A ? B) = !A + !B or

!(A & B) = !A | !B]

A +

B = A ? B

[!(A + B) = !A ? !B or !(A | B) = !A & !B]

例：CMOS 或非门

A + B

B A B F 00101010011

A B

Example:

Y=A(B+C)+D

B B B

V DD

二、静态CMOS 逻辑电路的性能

?高噪声容限：

V OH 、V OL 分别为VDD 和GND ，输出电平与器件尺寸无关，无比电路?无静态功耗：

VDD 和GND （VSS ）之间没有直流通路?在合适的设计时上升、下降时间几乎相同

通常空穴迁移率<电子迁移率，需要根据μn/μp 将pMOS 的尺寸加宽?在复杂的组合逻辑门中，性能与输入信号的具体情况有关，即PUN 、PDN 中的电阻是输入信号的函数，分析难度加大，通常分析最坏情况，可以用等效反相器及开关模型去分析。

R eq

A R p

R n C L

C L

B R n A

R p B

R p A

R n C int

R p A

R p

A R n

R n

C L C int

NAND2

INV

NOR2

开关模型

例CMOS 与非门的分析

Y V DD

A B

A B Y 00000

111111

=A .B

M M M N1

M N2

直流电压传输特性

使用等效反相器方法分析

分两种情况：

1. 两个输入信号同步

2. 两个输入信号不同步

注意：对不同输入状态，等效反相器参数不同。

C L B R n

R p B

R p

R n

C int

1. 两个输入信号同步

121P P Peff N N N N Neff

K K K K K K K K +=+?=

V DD

V V out

V out K K K K K K P

N eff eff =2=K K N in

V in

P P

/ 2

eff

TP DD eff TN V V V it V ββ+++=

(()0

/244

β===

P N P Neff Peff K K K K K K eff 同步情况下逻辑阈值电平

021)

(2ββ+++=

TP DD TN V V V it V

2. 两个输入信号不同步

B 固定在V DD ，Y 随A 的关系A 固定在V DD ，Y 随B 的关系

等效反相器

022

ββ===

N P Neff

Peff eff K K K K 0

021)

(2ββ+++=

TP DD TN V V V it V

二输入与非门的直流电压传输特性

A B A ? B

A B

由于衬底偏置效应使M2的

阈值大于M1的

M2M1

n 输入与非门

ββn Neff

Peff K K eff ==

n 个信号输入同步时n 个信号输入不完全同步时

有（n －1）种情况

peff p K nK =/Neff N K K n

n 输入与非门的直流电压传输特性

n NHM DD NLM V v V V v V ?-=?=)1(10

01)

1(1)

1(1βαβαβαβαn n n n n P N P N v v +-++-+=

=K 导电因子βo CMOS 比例因子12eff ox

K C L

μ=/K K β=归一电平T

V V α=

噪声容限小于V DD /2

瞬态特性

近似估算：

t PHL t PLH

()/L

eff fall rise C m

V βM 常数，一般为2－4

()

/eff fall rise βPUN 或PDN 的有效比例因子

CL 门可见的负载电容：

?门自加载的，由门中MOSFET 尺寸定?连接门的MOSFET 的尺寸和数量?门和它驱动的门之间的连线电容

RC L

RC电路的延迟

若电路中只有R和C并在输入端加阶跃信号

0.69RC

3组合逻辑电路习题解答

3组合逻辑电路习题解答 33 自我检测题 1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。 2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。 6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。 9．多位加法器采用超前进位的目的是简化电路结构 × 。（√，× ） 10．组合逻辑电路中的冒险是由于引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲 12．当二输入与非门输入为变化时，输出可能有竞争冒险。 A ．01→10 B ．00→10 C ．10→11 D ．11→01 13．译码器74HC138的使能端321E E E 取值为时，处于允许译码状态。 A ．011 B ．100 C ．101 D ．010 14．数据分配器和有着相同的基本电路结构形式。 A ．加法器 B ．编码器 C ．数据选择器 D ．译码器 15．在二进制译码器中，若输入有4位代码，则输出有个信号。 A ．2 B ．4 C ．8 D ．16 16．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是。

实验六组合逻辑电路的设计与测试

实验六组合逻辑电路的设计与测试 1．实验目的 (1)掌握组合逻辑电路的设计方法； (2)熟悉基本门电路的使用方法。 (3)通过实验，论证所设计的组合逻辑电路的正确性。 2．实验设备与器材 1)数字逻辑电路实验箱，2)万用表，3)集成芯片74LS00二片。 3．预习要求 (1)熟悉组合逻辑电路的设计方法； (2)根据具体实验任务，进行实验电路的设计，写出设计过程，并根据给定的标准器件画出逻辑电路图，准备实验； (3)使用器件的各管脚排列及使用方法。 4．实验原理数字电路中，就其结构和工作原理而言可分为两大类，即组合逻辑电路和时序逻辑电路。组合逻辑电路输出状态只决定于同一时刻的各输入状态的组合，与先前状态无关，它的基本单元一般是逻辑门；时序逻辑电路输出状态不仅与输入变量的状态有关，而且还与系统原先的状态有关，它的基本单元一般是触发器。 (1)组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他功能的门电路。设计组合逻辑电路的一般步骤是： 1)根据逻辑要求，列出真值表； 2)从真值表中写出逻辑表达式； 3)化简逻辑表达式至最简，并选用适当的器件； 4)根据选用的器件，画出逻辑电路图。逻辑化简是组合逻辑设计的关键步骤之一。为了使电路结构简单和使用器件较少，往往要求逻辑表达式尽可能化简。由于实际使用时要考虑电路的工作速度和稳定可靠等因素，在较复杂的电路中，还要求逻辑清晰易懂，所以最简设计不一定是最佳的。但一般来说，在保证速度、稳定可靠与逻辑清楚的前提下，尽量使用最少的器件，以降低成本。 (2)与非门74LS00芯片介绍与非门74LS00一块芯片内含有4个互相独立的与非门，每个与非门有二个输入端。其逻辑表达式为Y=AB，逻辑符号及引脚排列如图6-1(a)、(b)所示。 (a)逻辑符号(b)引脚排列图6-1 74LS20逻辑符号及引脚排列 (3)异或运算的逻辑功能当某种逻辑关系满足：输入相同输出为“0”，输入相异输出为“1”，这种逻辑关系称为“异或”逻辑关系。 (4)半加器的逻辑功能在加法运算中，只考虑两个加数本身相加，不考虑由低位来的进位，这种加法器称为半加器。 5．实验内容 (1)用1片74LS00与非门芯片设计实现两输入变量异或运算的异或门电路要求：设计逻辑电路，按设计电路连接后，接通电源，验证运算逻辑。输入端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”；电路的输出端接由LED发光二极管组成的0-1指示器的显示插口，LED亮红色为逻辑“1”，亮绿色为逻辑“0”。接线后检查无误，通电，用万用表直流电压20V档测量输入、输出的对地电压，并观察输出的LED颜色，填入表6-1。

实验二--组合逻辑电路的设计与测试

实验二组合逻辑电路的设计与测试一、实验目的 1、掌握组合逻辑电路的分析与设计方法。 2、加深对基本门电路使用的理解。二、实验原理 1、组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他功能的门电路。例如，根据与门的逻辑表达式Z= AB =得知，可以用两个非门和一个或非门组合成一个与门，还可以组合成更复杂的逻辑关系。 2、分析组合逻辑电路的一般步骤是： 1)由逻辑图写出各输出端的逻辑表达式； 2)化简和变换各逻辑表达式； 3)列出真值表； 4) 根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。 3、设计组合逻辑电路的一般步骤与上面相反，是： 1)根据任务的要求，列出真值表； 2)用卡诺图或代数化简法求出最简的逻辑表达式； 3)根据表达式，画出逻辑电路图，用标准器件构成电路； 4)最后，用实验来验证设计的正确性。 4、组合逻辑电路的设计举例 1)用“与非门”设计一个表决电路。当四个输入端中有三个或四个“1”时，输出端才为“1”。设计步骤：根据题意，列出真值表如表2-1所示，再添入卡诺图表2-2中。表2-1 表决电路的真值表表2-2 表决电路的卡诺图然后，由卡诺图得出逻辑表达式，并演化成“与非”的形式： ABD CDA BCD ABC Z+ + + = B A+

? = ? ABC? ACD BCD ABC 最后，画出用“与非门”构成的逻辑电路如图2-1所示：图2-1 表决电路原理图输入端接至逻辑开关（拨位开关）输出插口，输出端接逻辑电平显示端口，自拟真值表，逐次改变输入变量，验证逻辑功能。三、实验设备与器材 1.数字逻辑电路实验箱。 2.数字逻辑电路实验箱扩展板。 3.数字万用表。 4.芯片74LS00、74LS02、74LS04、74LS10、74LS20。四、实验内容实验步骤 1、完成组合逻辑电路的设计中的两个例子。 2、设计一个四人无弃权表决电路(多数赞成则提议通过)，要求用四2输入与非门来实现。 3、用与非门74LS00和异或门74LS86设计一可逆的4位码变换器。要求： 1)当控制信号C=1时，它将8421码转换成为格雷码；当控制信号C=0时，它将格雷码转换成为8421码； 2)写出设计步骤，列出码变换关系真值表并画出逻辑电路图； 3)安装电路并测试逻辑电路的功能。五、实验预习要求 1、复习各种基本门电路的使用方法。 2、实验前，画好实验用的电路图和表格。 3、自己参考有关资料画出实验内容2、3、4中的原理图，找出实验将要使用的芯片，以备实验时用。六、实验报告要求 1、将实验结果填入自制的表格中，验证设计是否正确。 2、总结组合逻辑电路的分析与设计方法。

门电路与组合逻辑电路

第七章门电路与组合逻辑电路习题一一、选择题 1. 三态门输出高阻状态时，是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3．以下电路中常用于总线应用的有。 A.T S L门 B.O C门 C.漏极开路门 D.C M O S与非门 4．逻辑表达式Y=A B可以用实现。 A.正或门 B.正非门 C.正与门 D.负或门 5．T T L电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。 A.悬空 B.通过电阻 2.7kΩ接电源 C.通过电阻 2.7kΩ接地 D.通过电阻510Ω接地 6．对于T T L与非门闲置输入端的处理，可以。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端并联 7．要使T T L与非门工作在转折区，可使输入端对地外接电阻R I。 A.＞R O N B.＜R O F F C.R O F F＜R I＜R O N D.＞R O F F 8．三极管作为开关使用时，要提高开关速度，可。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 9．C M O S数字集成电路与T T L数字集成电路相比突出的优点是。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 10．与C T4000系列相对应的国际通用标准型号为。 A.C T74S肖特基系列 B.C T74L S低功耗肖特基系列 C.C T74L低功耗系列 D.C T74H高速系列二、判断题（正确打√，错误的打×） 1．TTL与非门的多余输入端可以接固定高电平。（） 2．当TTL与非门的输入端悬空时相当于输入为逻辑1。（） 3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（） 4．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（） 5．CMOS或非门与TTL或非门的逻辑功能完全相同。（）

门电路及组合逻辑电路复习答案

第九章门电路及组合逻辑电路一、填空题 1、模拟信号的特点是在和上都是变化的。（幅度、时间、连续） 2、数字信号的特点是在和上都是变化的。（幅度、时间、不连续） 3、数字电路主要研究与信号之间的对应关系。（输出、输入、逻辑） 4、最基本的三种逻辑运算是、、。（与、或、非） 5、逻辑等式三个规则分别是、、。（代入、对偶、反演） 6、逻辑函数常用的表示方法有、和。（真值表、表达式、卡诺图、逻辑图、波形图五种方法任选三种即可） 7、半导体二极管具有性，可作为开关元件。（单向导电） 8、半导体二极管时，相当于短路；时，相当于开路。（导通、截止） 9、半导体三极管作为开关元件时工作在状态和状态。（饱和、截止） 10、在逻辑门电路中，最基本的逻辑门是、和。（与门、或门、非门） 11、与门电路和或门电路具有个输入端和个输出端。（多、一） 12、非门电路是端输入、端输出的电路。（单、单） 13、根据逻辑功能的不同特点，逻辑电路可分为两大类：和。（组合逻辑电路、时序逻辑电路） 14、组合逻辑电路主要是由、和三种基本逻辑门电路构成的。（与门、或门、非门） 15、（1）2(10011011)(= 8)(= 16) 答：233、9B （2）16()(AE = 2)(= 8) 答：10101110、256 （3）()125(10= 2) （4）()375.13(10= 2) 答：（1）1111101（2）1101.011 二、判断题 1、十进制数74转换为8421BCD 码应当是BCD 8421)01110100(。（√） 2、十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。（╳） 3、若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。（╳）

第3章组合逻辑电路1

第 3章组合逻辑电路逻辑电路按照逻辑功能的不同可分为两大类：一类是组合逻辑电路（简称组合电路）, 另一类是时序逻辑电路（简称时序电路）。所谓组合电路是指电路在任一时刻的输出状态只与同一时刻各输入状态的组合有关，而与前一时刻的输出状态无关。组合电路的示意图如图所示。组合逻辑电路的特点：（１）输出、输入之间没有反馈延迟通路。（２）电路中不含记忆元件。图组合电路示意图组合逻辑电路的分析方法和设计方法（1）3.1.1组合逻辑电路的分析方法分析组合逻辑电路的目的是为了确定已知电路的逻辑功能,或者检查电路设计是否合理。组合逻辑电路的分析步骤如下： (1）根据已知的逻辑图，从输入到输出逐级写出逻辑函数表达式。 (2）利用公式法或卡诺图法化简逻辑函数表达式。 (3) 列真值表, 确定其逻辑功能。例 1 分析如图所示组合逻辑电路的功能。解（1）（2）化简（3）例真值表：如表3·1所示图例 1 的逻辑电路 X 1X 2 X n 12 m 输入信号输出信号 AC BC AB Y ??=AC BC AB Y ++= A B B C A C Y

表例1的真值表由表可知，若输入两个或者两个以上的1(或0), 输出Y为1(或0), 此电路在实际应用中可作为多数表决电路使用。例 2分析如图所示组合逻辑电路的功能。解(1) 写出如下逻辑表达式: (2) 化简AB Y= 1 AB A Y A Y? = ? = 1 2 B AB B Y Y? = ? = 1 3 B AB AB A Y Y Y? ? = = 3 2 B AB AB A Y? ? = ) ( ) (B AB AB A+ ? + = AB B A+ = B A⊕ =

第六章-几种常用的组合逻辑电路试题及答案

第六章几种常用的组合逻辑电路一、填空题 1、（8-1易）组合逻辑电路的特点是：电路在任一时刻输出信号稳态值由决定（a、该时刻电路输入信号；b、信号输入前电路原状态），与无关（a、该时刻电路输入信号；b、信号输入前电路原状态），属于（a、有；b、非）记忆逻辑电路。 2、（8-2易）在数字系统中，将具有某些信息的符号变换成若干位进制代码表示，并赋予每一组代码特定的含义，这个过程叫做，能实现这种功能的电路称为编码器。一般编码器有n个输入端，m个输出端，若输入低电平有效，则在任意时刻，只有个输入端为0，个输入端为1。对于优先编码器，当输入有多个低电平时，则。 3、（8-3易，中）译码是的逆过程，它将转换成。译码器有多个输入和多个输出端，每输入一组二进制代码，只有个输出端有效。n 个输入端最多可有个输出端。 4、（8-2易）74LS148是一个典型的优先编码器，该电路有个输入端和个输出端，因此，又称为优先编码器。 5、（8-4中）使用共阴接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器；使用共阳接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器，这样才能显示0~9十个数字。 6、（8-4中）译码显示电路由显示译码器、和组成。 7.（8-4易）译码器分成___________和___________两大类。 8.（8-4中）常用数字显示器有_________,_________________,____________等。 9.（8-4中）荧光数码管工作电压_______，驱动电流______，体积_____，字形清晰美观，稳定可靠，但电源功率消耗______，且机械强度_____。 10．（8-4中）辉光数码管管内充满了_________，当它们被______时，管子就发出辉光。 11.（8-4易）半导体发光二极管数码管（LED）可分成_______，_______两种接法。 12.（8-4中）发光二极管正向工作电压一般为__________。为了防止二极管过电流而损坏，使用时在每个二极管支路中应______________。 13.（8-3中）单片机系统中，片内存储容量不足需要外接存储器芯片时，可用_________作高位地址码。 14.（8-3中）数字系统中要求有一个输入端，多个数据输出端，可用_________输入端作为

实验一组合逻辑电路设计

电子信息工程晓旭 2011117147 实验一组合逻辑电路设计（含门电路功能测试）一．实验目的 1掌握常用门电路的逻辑功能。 2掌握用小规模集成电路设计组合逻辑电路的方法。 3掌握组合逻辑电路的功能测试方法。二．实验设备与器材数字电路实验箱一个双踪示波器一部稳压电源一部数字多用表一个 74LS20 二4 输入与非门一片 74LS00 四2 输入与非门一片 74LS10 三3 输入与非门一片三 .实验任务 1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表，动态测试画出波形图，并说明测试的门电路功能是否正常。 2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。 3设计控制楼梯电灯的开关控制器。设楼上，楼下各装一个开关，要求两个开关均可以控制楼梯电灯。 4某公司设计一个优先级区分器。该公司收到有A,B,C，三类，A,类的优先级最高，B 类次之，C类最低。到达时，其对应的指示灯亮起，提醒工作人员及时处理。当不同类的同时到达时，对优先级最高的先做处理，其对应的指示灯亮，优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能，输入输出高低电平代表到

实验一：（1）74LS00的静态逻辑功能测试实验器材：直流电压源，电阻，发光二极管，74LS00，与非门，开关，三极管实验目的：静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否实验过程：将74LS00中的一个与非门的输入端A,B分别作为输入逻辑变量，加高低电平，观测输出电平是否符合真值表描述功能。电路如图1：图1 真值表1.1：实验问题：与非门的引脚要连接正确，注意接地线及直流电源实验结果：由二极管的发光情况可判断出74LS00 实现二输入与非门的功能（2）71LS00的动态逻辑功能测试实验器材：函数发生器，示波器，74LS00，与非门，开关，直流电压源实验目的：测试74LS00与非门的逻辑功能实验容：动态测试适合用于数字系统中逻辑功能的检查，测试时，电路输入串行数字

实验三组合逻辑电路

实验三组合逻辑电路(常用门电路、译码器和数据选择器) 一、实验目的 1．掌握组合逻辑电路的设计方法 2．了解组合逻辑电路的冒险现象与消除方法 3．熟悉常用门电路逻辑器件的使用方法 4．熟悉用门电路、74LS138和74LS151进行综合性设计的方法二、实验原理及实验资料（一）组合电路的一般设计方法 1．设计步骤根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。组合逻辑电路的一般设计步骤如图3.1所示。图3.1 组合逻辑电路的一般设计步骤设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。 2. 组合电路的竞争与冒险（旧实验指导书P17～20）（二）常用组合逻辑器件 1．四二输入与非门74LS00 74LS00为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.2所示。它共有四个独立的二输入“与非”门，每个门的构造和逻辑功能相同。图3.2 74LS00引脚排列及内部逻辑结构 2．二四输入与非门74LS20

74LS20为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.3所示。它共有两个独立的四输入“与非”门，每个门的构造和逻辑功能相同。图3.3 74LS20引脚排列及内部逻辑结构 3．四二输入异或门74LS86 74LS86为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.4所示。它共有四个独立的二输入“异或”门，每个门的构造和逻辑功能相同。图3.4 74LS86引脚排列及内部逻辑结构 3．3线－8线译码器74LS138 74LS138是集成3线－8线译码器，其功能表见表3.1。它的输出表达式为 i A B i Y G G G m 122（i ＝0，1，…7；m i 是最小项），与基本门电路配合使用，它能够实现任何三变量的逻辑函数。74LS138为双列直插16脚塑料封装，外部引脚排列如图3.5所示。

第20章习题1-门电路和组合逻辑电路

第20章习题门电路和组合逻辑电路 S10101B 为实现图逻辑表达式的功能，请将TTL电路多余输入端 C进行处理（只需一种处理方法），Y i 端应接________________________ ，丫2的C端应接 _______________________ ，费二FqlFl Y I=A+Π S10203G 在F = AB+CD的真值表中，F =1的状态有（）。 A. 2个 B. 4个 C. 3个 D. 7个解：D S10203N 某与非门有A、B、C三个输入变量，当 B=I时，其输出为（）。 A. 0 B. 1 C. AC D. AC 解：C S10204B 在数字电路中，晶体管的工作状态为（ A. 饱和 C.饱和或放大解：D S10204I 逻辑电路如图所示，其逻辑函数式为（）。 A. AB AB B. AB AB C. AB AB D. AB A 解：C S10204N 已知F=AB+CD ,选出下列可以肯定使 F = 0的情况（）。 S10110B （a）解：接地、悬空 (b) ）。 B.放大 D.饱和或截止 t≈—Y A. C. 解： D A = 0，BC = 1 C = 1， D = 0 B. B = C = 1 D. AB = 0，CD = 0 A ≥ 1 B

三态门电路的三种可能的输出状态是_____________ 解：逻辑1、逻辑O、高阻态

S10214B 逻辑图和输入A, B 的波形如图所示，分析当输出 F 为“1”的时刻应是（）。 A. t ι B. t 2 C. t 3 解：A S10211I 图示逻辑电路的逻辑式为 ( )。 A. F =A B AB B. F=ABAB C. F=(A B)AB 解：B S10212I 逻辑电路如图所示，其功能相当于一个（ A.门 B.与非门 C.异或门解：C S10216B 图示逻辑电路的逻辑式为（）。 A. F =A B +A B A B. F =AB AB C. F =AB+ A B 解：C S10217B 逻辑图如图（a ）所示，输入 A 、B 的波形如图（b ）,试分析在t ι瞬间输出F 为（）。 A. “1” B. “ 0” C. 不定解：B h (a) (b) S10218B 图示逻辑符号的逻辑状态表为（ A. B. A B F 0 0 0 0 1 0 1 0 0 1 1 1 A B F 0 0 0 0 1 1 1 0 1 1 1 1 A B F 0 0 1 0 1 1 1 0 1 1 1 C. 解：B T&] A —

(完整版)第九章门电路及组合逻辑电路复习答案

第九章门电路及组合逻辑电路一、填空题 1、模拟信号的特点是在 ______ 和 ______ 上都是 __________ 变化的。（幅度、时间、连续） 2、数字信号的特点是在 ______ 和 ______ 上都是 __________ 变化的。（幅度、时间、不连续） 3、数字电路主要研究 ______ 与 ______ 信号之间的对应 ________ 关系。（输出、输入、逻辑） 4、最基本的三种逻辑运算是 _______ 、 ________ 、 _________ 。（与、或、非） 5、逻辑等式三个规则分别是 _______ 、 ________ 、 _________ 。（代入、对偶、反演） 6 逻辑函数常用的表示方法有 _________ 、 ________ 和 __________ o （真值表、表达式、卡诺图、逻辑图、波形图五种方法任选三种即可） 7、半导体二极管具有 ______ 性，可作为开关元件。（单向导电） 8、半导体二极管 __________ 时，相当于短路； ______ 时，相当于开路。（导通、截止） 9、半导体三极管作为开关元件时工作在 __________ 状态和 ___________ 状态。（饱和、截止） 10、在逻辑门电路中，最基本的逻辑门是 _____ 、 ______ 和 ______ o （与门、或门、非门） 11、与门电路和或门电路具有 _____ 个输入端和 _____ 个输出端。（多、一） 12、非门电路是 ___ 端输入、 _______ 端输出的电路。（单、单） 13、根据逻辑功能的不同特点，逻辑电路可分为两大类： _________ 和 ________ 。（组合逻辑电路、、判断题 1、十进制数74转换为8421BC ［码应当是（01110100） 8421 BCD 。（V ） 2、十进制转换为二进制的时候，整数部分和小数部分都要采用除 2取余法。（X ） 3、若两个函数相等，贝尼们的真值表一定相同；反之，若两个函数的真值表完全相同，贝U 这两个函数未必相等。（X ） 4、证明两个函数是否相等，只要比较它们的真值表是否相同即可。（V ）时序逻辑电路） 14、组合逻辑电路主要是由 ____ 、 ____ 和 15、 (1) (10011011)2 ( )8 ( (2) (AE )16 ( ) 2 ( )8 (3) (125)10 ( ) 2 (4) (13.375)10 ( ）2 答：（1） _三种基本逻辑门电路构成的。（与门、或门、非门））16 答：233、9B 答：10101110 256 1111101 （2） 1101.011

实验3 组合逻辑电路

实验三组合逻辑电路一、实验目的 1．掌握组合逻辑电路的设计方法 2．熟悉常用组合逻辑器件的使用方法 3．熟悉用逻辑门电路、74LS138和74LS151进行综合性设计的方法二、试验设备和器件设备：数字电子技术试验箱器件：74LS00，74LS20，74LS86，74LS138，74LS151 三、实验内容 1.实现一位全加器 (1) 按照组合逻辑电路的一般设计步骤，用基本门电路（74LS00，74LS86）实现一位全加器； (2) 用1片74LS138和1片74LS20实现一位全加器。 2. 设计一个监测信号灯工作状态的逻辑电路，每一组信号灯由红、黄、绿三盏构成，仅有红灯R亮、仅有绿灯G亮、黄灯Y和绿灯G同时亮为正常工作状态，其余为故障状态。故障状态时要发出报警信号。要求用74LS151实现。 (1) 逻辑抽象。红黄绿三盏信号灯的状态为输入变量，分别用R、Y、G表示，并规定灯亮时为1，灭时为0；故障信号为输出变量，用Z表示，并规定正常工作状态下Z为0，发生故障时Z为1； (2) 列真值表于表3-1；

(3) 根据真值表写出用最小项表示的Z的逻辑表达式； (4) 按照逻辑表达式进行电路连接，画出电路连接图，并对电路进行测试。 3. 设计并实现实验指导书中四、3的电话程控系统（选作）四、实验报告 1.实验预习 (1) 熟练掌握组合逻辑电路的一般设计步骤； (2) 了解74LS00，74LS20，74LS86，74LS138，74LS151的功能表，引脚图和使用注意事项，熟练掌握使用它们实现逻辑函数的方法； (3) 完成实验的预习报告，包括：实验目的、试验设备、布置的实验内容及步骤、原始数据记录表格及设计电路。 2. 实验及数据处理 (1) 根据布置的实验内容认真完成实验中的各项任务，仔细观察实验中的各种现象并加以分析； (2) 完成真值表，记录实验数据并进行分析。 3. 思考题 (1) 3-8线译码器74LS138在正常工作状态下，输入011 ABC 时，哪一个译码输出端为有效电平？由此说明A、B、C中哪一个为高位输入端？ (2) 若用74LS138译码器实现数据分配器，应选择74LS138的哪个引脚作为数据分配器的数据输入端？ 4.实验的注意事项及主要经验教训

常用组合逻辑电路设计

实验报告实验日期：学号：姓名：实验名称：常用组合逻辑电路设计总分：一、实验目的学习常用组合逻辑电路的可中和代码编写，学习并熟悉VHDL 编程思想与调试方法，掌握LPM 元件实现逻辑设计，从而完成电路设计的仿真验证和硬件验证，记录结果。二、实验原理 VHDL 设计采用层次化的设计方法，自上向下划分系统功能并逐层细化逻辑描述。层次关系中的没一个模块可以是VHDL 描述的实体，上层VHDL 代码中实例化出各个下层子模块。利用VHDL 语言和LPM 元件设计这两种方法方法实现两个二位数大小比较的电路，根据A 数是否大于、小于、等于B 数，相应输出端F1、F2、F3为1，设A=A2A1，B=B2B1(A2A1、B2B1表示两位二进制数)，当A2A1>B2B1时，F1为1；A2A1

port(a2,a1:in STD_LOGIC; b2,b1:in STD_LOGIC; f1,f2:buffer STD_LOGIC; f3:out STD_LOGIC); end bijiao; architecture bijiao_arch of bijiao is begin f1<=(a2 and(not b2))or(a1 and (not b1)and a2)or(a1 and (not b1)and(not b2)); f2<=((not a2)and b2)or((not a2)and(not a1)and b1)or((not a1)and b1 and b2); f3<=not(f1 or f2); end bijiao_arch; (2)波形仿真网格大小 100ns 结束时间 2μs 功能仿真：时序仿真：输入信号00， 01，10，11 输入信号00， 01，10，11 输出信号001， 010，100 信号均为二进制表达输入信号00， 01，10，11

门电路和组合逻辑电路

第十六章门电路和组合逻辑电路一选择题 1、下列逻辑表达式正确的是（）。 .0A A A += .11B A ?= .C A AB A B +=+ .D A AB AB += 2、时序逻辑电路中，以下说法正确的是（）。 A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的状态无关。 B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于电路原来的状态。 C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入信号无关。 D 、以上均不正确。 3、数据选择器的地址输入端有2个时，最多可以有（）个数据信号输入。 A 、1 B 、2 C 、4 D 、8 4、数据选择器的地址输入端有3个时，最多可以有（）个数据信号输入。 A 、4 B 、6 C 、8 D 、16 5、组合逻辑电路中，以下说法正确的是（）。 A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的状态无关。 B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于电路原来的状态。 C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入信号无关。 D 、以上均不正确。 6、下列几种TTL 电路中，输出端可实现线与功能的电路是（）。 A 、或非门 B 、与非门 C 、异或门 D 、OC 门 7、数据选择器有10个数据信号输入端时，至少得有（）个地址输入端。 A 、2 B 、3 C 、4 D 、5 8、以下哪个电路不是组合逻辑电路（）。 A 、编码器 B 、计数器 C 、译码器 D 、加法器

9、下列逻辑表达式正确的是（）。 .0A A A += .11B A ?= .C A AB A B +=+ .D A AB AB += 10、衡量集成逻辑电路优劣的因数是用它的：（） A ．增益×带宽； B ．传输延迟时间×功耗； C ．扇出系数×传输延迟时间； D ．噪声容限×功耗。 11、以下诸论述中，唯一正确的是：（） A ．可以用OC 门构成电平变换电路； B ．ECL 门电路主要用于集成度要求高的场合； C ．CM0S 器件不可以和TTL 器件兼容； D ．CMOS 器件的电源电压使用范围特别小，对电源的准确性要求严格． 12、集成门电路（不论是与、或、与非…等）的输入端若超过了需要，则这些多余的输入端应按哪种方式去处置才是正确的？（） A ．让它们开路； B ．让它们通过电阻接最高电平（例如电源电压）； C ．让它们接地，或接电源的最低电平； D ．让它们和使用中的输入端并接。 13、以下表达式中符合逻辑运算法则的是（） A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1 14、当逻辑函数有n 个变量时，共有（）个变量取值组合？ A. n B. 2n C. n 2 D. 2n 15、. 逻辑函数的表示方法中具有唯一性的是（） A .真值表 B.表达式 C.逻辑图 D.卡诺图 16、F=A B +BD+CDE+A D=（） A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++ 二填空题 1.电子电路按功能可分为电路和电路。 2.根据电路的结构特点及其对输入信号响应规则的不同，数字电路可分为和。 3.数字电路的分析方法主要用、功能表、、波形图。 4.数字信号是一系列时间和数值都的信号。 5.在数字电路中有两种数字逻辑状态分别是逻辑和逻辑。 6.逻辑函数F=)(B A A ⊕⊕ =

3组合逻辑电路习题解答

自我检测题 1．组合逻辑电路任何时刻的输出信号.与该时刻的输入信号有关 .与以前的输入信号无关。 2．在组合逻辑电路中.当输入信号改变状态时.输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I .输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为11010101时.输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时.当输入A 2A 1A 0=001时.输出07Y ~Y = 11111101 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。 6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。 7．一位数值比较器.输入信号为两个要比较的一位二进制数.用A 、B 表示.输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B ).则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加.并考虑到低位进位的器件称为全加器。 9．多位加法器采用超前进位的目的是简化电路结构 × 。（√.× ） 10．组合逻辑电路中的冒险是由于引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险.以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲 12．当二输入与非门输入为变化时.输出可能有竞争冒险。 A ．01→10 B ．00→10 C ．10→11 D ．11→01 13．译码器74HC138的使能端321E E E 取值为时.处于允许译码状态。 A ．011 B ．100 C ．101 D ．010 14．数据分配器和有着相同的基本电路结构形式。 A ．加法器 B ．编码器 C ．数据选择器 D ．译码器 15．在二进制译码器中.若输入有4位代码.则输出有个信号。 A ．2 B ．4 C ．8 D ．16 16．比较两位二进制数A=A 1A 0和B=B 1B 0.当A ＞B 时输出F =1.则F 表达式是。

实验一组合逻辑电路设计

电子信息工程刘晓旭2011117147 实验一组合逻辑电路设计（含门电路功能测试）一．实验目的 1掌握常用门电路的逻辑功能。 2掌握用小规模集成电路设计组合逻辑电路的方法。 3掌握组合逻辑电路的功能测试方法。二．实验设备与器材数字电路实验箱一个双踪示波器一部稳压电源一部数字多用表一个 74LS20 二4 输入与非门一片 74LS00 四2 输入与非门一片 74LS10 三3 输入与非门一片三.实验任务 1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表，动态测试画出波形图，并说明测试的门电路功能是否正常。 2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。 3设计控制楼梯电灯的开关控制器。设楼上，楼下各装一个开关，要求两个开关均可以控制楼梯电灯。 4某公司设计一个邮件优先级区分器。该公司收到有A,B,C，三类邮件，A,类的优先级最高，B类次之，C类最低。邮件到达时，其对应的指示灯亮起，提醒工作人员及时处理。当不同类的邮件同时到达时，对优先级最高的邮件先做处理，其对应的指示灯亮，优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能，输入输

实验一：（1）74LS00的静态逻辑功能测试实验器材：直流电压源，电阻，发光二极管，74LS00，与非门，开关，三极管实验目的：静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否实验过程：将74LS00中的一个与非门的输入端A,B分别作为输入逻辑变量，加高低电平，观测输出电平是否符合真值表描述功能。电路如图1：图1 真值表1.1：表1.1 实验问题：与非门的引脚要连接正确，注意接地线及直流电源实验结果：由二极管的发光情况可判断出74LS00 实现二输入与非门的功能（2）71LS00的动态逻辑功能测试实验器材：函数发生器，示波器，74LS00，与非门，开关，直流电压源实验目的：测试74LS00与非门的逻辑功能实验内容：动态测试适合用于数字系统中逻辑功能的检查，测试时，电路输入串行数

第20章习题2-门电路和组合逻辑电路

20章组合电路 20-0XX 选择与填空题 20-1XX 画简题 20-2XX 画图题 20-3XX 分析题 20-XX 设计题十二、[共8分]两个输入端的与门、或门和与非门的输入波形如图 12 所示，试画出其输出信号的波形。解：设与门的输出为F 1，或门的输出为F 2，与非门的输出为F 3，根据逻辑关系其输出波形如图所示。 20-0XX 选择与填空题 20-001试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，其他输入端应如何连接？答案与非门当反相器使用时，把多余输入端接高电平或非门当反相器使用时，把多余输入端接低电平 A B F 1F 2F 3 (a) (b)

异或门当反相器使用时，把多余输入端接高电平 20-002、试比较TTL 电路和CMOS 电路的优、缺点。答案 COMS 电路抗干扰能力强，速度快，静态损耗小，工作电压范围宽，有取代TTL 门电路的趋势。 20-003简述二极管、三极管的开关条件。答案二极管：加正向电压导通，相当于开关闭合；反向电压截止，相当于开关断开。三极管：U BE <0V 时，三极管可靠截止，相当于开关断开； i B 》I BS 时，三极管饱和，相当于开关闭合。 20-0004、同或运算关系，当两输入不相等时，其输出为1；异或运算关系，当两输入相等时，其输出为0； 20-0005、若各门电路的输入均为A 和B ，且A=0，B=1；则与非门的输出为 _________,或非门的输出为___ ___,同或门的输出为__ __。 20-0006、逻辑代数中有3种基本运算：、和。 A. 或非，与或，与或非 B. 与非，或非，与或非 C. 与非，或，与或 D. 与，或，非 20-0007、逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。 20-0008、将2004个“1”异或起来得到的结果是（）。 20-0009、是8421BCD 码的是（）。 A 、1010 B 、0101 C 、1100 D 、1101 2）、和逻辑式BC A A + 相等的是（）。 A 、ABC B 、1+B C C 、A D 、BC A + 3）、二输入端的或非门，其输入端为A 、B ，输出端为Y ,则其表达式 Y= （）。 A 、A B B 、AB C 、B A + D 、A+B

第六章_几种常用的组合逻辑电路试题及答案

1.（8-5中）设一位二进制半加器的被加数为A，加数为B，本位之和为S，向高位进位为C，试根据真值表 1）.写出逻辑表达式 2）.画出其逻辑图。真值表： 2.（8-5难）设一位二进制全加器的被加数为A i，加数为B i，本位之和为 S i，向高位进位为C i，来自低位的进位为C i-1，根据真值表 1）.写出逻辑表达式 2）.画出其逻辑图。真值表：

3.（8-1难）分析图示逻辑电路： 1）.列真值表 2）.写出逻辑表达式 3）.说明其逻辑功能。 =++，根据给出的4．（8-3难*）用一个74LS138译码器实现逻辑函数Y ABC ABC ABC 部分逻辑图完成逻辑图的连接。

6.（8-1难）试用2输入与非门和反向器设计一个3输入（I0、I1、I2）、3输出（L0、L1、L2）的信号排队电路。它的功能是：当输入I0为1时，无论I1和I2为1还是0，输出L0为1，L1和L2为0；当I0为0且I1为1，无论I2为1还是0，输出L1为1，其余两个输出为0；当I2为1且I0和I1均为0时，输出L2为1，其余两个输出为0。如I0、I1、I2均为0，则L0、L1、L2也均为0。 1).列真值表 2).写出逻辑表达式 3）.将表达式化成与非式 4）.根据与非式画出逻辑图 7.（8-1难）某个车间有红、黄两个故障指示灯，用来表示3台设备的工作情况。如一台设备出现故障，则黄灯亮；如两台设备出现故障，则红灯亮；如三态设备同时出现故障，则红灯和黄灯都亮。试用与非门和异或门设计一个能实现此要求的逻辑电路。 1).列真值表

2).写出逻辑表达式 3）.根据表达式特点将其化成与非式，或者是异或式 4）.根据化成的表达式画出逻辑图 9.（8-3难）请用3-8线译码器译码器和少量门器件实现逻辑函数 ()()∑=7630,,，，，m A B C F 。

(完整版)第四章 CMOS组合逻辑电路设计I

3组合逻辑电路习题解答

实验六 组合逻辑电路的设计与测试

实验二--组合逻辑电路的设计与测试

门电路与组合逻辑电路

最新数电组合逻辑电路设计

门电路及组合逻辑电路复习答案

第3章组合逻辑电路1

第六章-几种常用的组合逻辑电路试题及答案

实验一组合逻辑电路设计

实验三 组合逻辑电路

第20章习题1-门电路和组合逻辑电路

(完整版)第九章门电路及组合逻辑电路复习答案

实验3 组合逻辑电路

常用组合逻辑电路设计

门电路和组合逻辑电路

3组合逻辑电路习题解答

实验一 组合逻辑电路设计

第20章习题2-门电路和组合逻辑电路

第六章_几种常用的组合逻辑电路试题及答案

实验六组合逻辑电路的设计与测试

实验三组合逻辑电路

实验一组合逻辑电路设计